KR20080061938A - Method for inspecting process defects on wafer - Google Patents

Method for inspecting process defects on wafer Download PDF

Info

Publication number
KR20080061938A
KR20080061938A KR1020060137147A KR20060137147A KR20080061938A KR 20080061938 A KR20080061938 A KR 20080061938A KR 1020060137147 A KR1020060137147 A KR 1020060137147A KR 20060137147 A KR20060137147 A KR 20060137147A KR 20080061938 A KR20080061938 A KR 20080061938A
Authority
KR
South Korea
Prior art keywords
brightness
inspection
areas
defect
wafer
Prior art date
Application number
KR1020060137147A
Other languages
Korean (ko)
Inventor
권민애
이남일
안용완
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137147A priority Critical patent/KR20080061938A/en
Publication of KR20080061938A publication Critical patent/KR20080061938A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for inspecting a process defect on a wafer is provided to enhance liability of defect detection and feed back by preventing detection of noise induced defects practically. A method for inspecting a process defect on a wafer comprises following steps of: measuring brightness values by scanning test regions disposed on a wafer vertically and horizontally(110); setting up comparison regions by binding up the adjacent test regions; extracting a standard brightness value corresponded to an intermediate value among the brightness values of the test regions within the comparison regions(130); calculating difference values of brightness by comparing the brightness values of the test regions within the comparison region to the standard brightness value(150); detecting the test regions corresponded with the difference values above the standard value among the brightness difference values as a defect induced test region(170).

Description

웨이퍼 상의 공정 결함 검사 방법{Method for inspecting process defects on wafer}Method for inspecting process defects on wafer

도 1은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하기 위해서 개략적으로 제시한 공정흐름도이다. 1 is a process flow diagram schematically shown to explain a process defect inspection method on a wafer according to an embodiment of the present invention.

도 2는 결함 검출이 수행될 웨이퍼 상의 다이(die) 배열을 보여주는 도면이다. 2 shows a die arrangement on a wafer on which defect detection is to be performed.

도 3 및 도 4는 본 발명의 실시예에 따른 다이 별 밝기 차이값을 산출하는 방법을 설명하기 위해서 개략적으로 제시한 도면들이다. 3 and 4 are schematic views for explaining a method of calculating a brightness difference value per die according to an exemplary embodiment of the present invention.

도 5 및 도 6은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 판단 방법을 설명하기 위해서 제시한 분포도들이다. 5 and 6 are distribution charts provided to explain a process defect determination method on a wafer according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법의 효과를 설명하기 위해서 제시한 분포도이다. 7 is a distribution diagram provided to explain the effect of a process defect inspection method on a wafer according to an embodiment of the present invention.

본 발명은 반도체 소자에 관한 것으로, 특히, 웨이퍼(wafer) 상에 발생된 공정 결함(defect)을 검출하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method for detecting process defects generated on a wafer.

반도체 소자를 제조하는 과정은 웨이퍼 상에 집적회로를 형성하는 과정으로, 대량 생산을 위해 웨이퍼 상에 칩(chip) 영역 또는 다이(die) 영역들, 셀(cell) 영역들을 배열시켜 한 번의 공정으로 다수의 반도체 소자의 칩들이 형성되게 수행되고 있다. 반도체 소자를 위한 제조 공정을 수행할 때, 공정 수행 중에 미세 결함들이 다이 영역 또는 셀 영역 내에 발생될 수 있다. 따라서, 발생된 미세 결함들을 검출하는 과정이 공정 후 수행되고 있다. The process of manufacturing a semiconductor device is a process of forming an integrated circuit on a wafer, and in one process by arranging chip regions, die regions, and cell regions on a wafer for mass production. A plurality of semiconductor device chips are being formed. When performing a manufacturing process for a semiconductor device, fine defects may be generated in the die region or the cell region during the performance of the process. Therefore, the process of detecting the generated microscopic defects is performed after the process.

웨이퍼 상에 발생된 미세 결함들은 결함 검사 장비를 이용하여 검출되고 있다. 결함 검사 장비는 웨이퍼 상의 다이 영역 또는 셀 영역과 같은 검사 영역의 밝기를 측정하고, 측정된 검사 영역의 밝기를 기준 다이 영역 또는 기준 셀 영역(reference die or cell)의 밝기와 비교함으로서 결함이 발생된 다이 영역을 검출하고 있다. 즉, 기준 다이 영역의 밝기와 비교하여 상당한 차이를 보이는 검사 다이 영역은 미세 결함이 발생된 다이 영역으로 검출하고 있다. Fine defects generated on the wafer are detected using defect inspection equipment. Defect inspection equipment measures the brightness of an inspection area, such as a die area or a cell area on a wafer, and compares the brightness of the measured inspection area with the brightness of a reference die area or a reference die or cell area to determine whether a defect has occurred. The die area is detected. That is, the inspection die area which shows a considerable difference compared with the brightness of the reference die area is detected as a die area where fine defects are generated.

그런데, 이러한 기준 다이 영역에 대한 검사 다이 영역의 밝기 비교는, 실질적인 결함이 아닌 노이즈(noise)에 의한 노이즈 결함을 결함으로 검출하는 오류가 상당히 수반될 수 있다. 기준 다이 영역의 밝기에 상당한 변동(variation)이 수반되거나 또는 검사 대상 다이 영역에서 측정되는 밝기에 상당한 변동이 발생될 경우, 밝기 차이에 대한 검출 데이터(data)의 히스토그램(histogram)은 상당히 넓은(broad)한 분포 대역 폭을 가지게 된다. 이에 따라, 기준 밝기 차이 이상을 보이는 검사 다이 영역에 대해서 결함이 있는 것으로 판단할 경우, 실제 결함이 발생되지 않은 다이 영역이 결함 발생된 다이 영역으로 판단되어 결함 검출될 수 있다. By the way, the brightness comparison of the inspection die area with respect to the reference die area may involve an error of detecting a noise defect due to noise as a defect rather than a substantial defect. If there is a significant variation in the brightness of the reference die area or a significant variation in the brightness measured in the die area to be inspected, the histogram of the detection data for the brightness difference is broad. It will have a distribution bandwidth. Accordingly, when it is determined that there is a defect in the inspection die area having a difference of more than the reference brightness, the die area in which the actual defect does not occur may be determined as the die area in which the defect is generated and the defect may be detected.

이러한 노이즈성 결함은 결함 검출 능력을 저하시키고, 결함 검출 결과에 대한 신뢰성을 훼손하는 결과를 야기하게 된다. 따라서, 이러한 노이즈성 결함 검출을 억제할 수 있는 방법의 개발이 요구되고 있다. Such a noisy defect lowers the defect detection capability and causes a result of impairing the reliability of the defect detection result. Therefore, the development of the method which can suppress such noise defect detection is calculated | required.

본 발명이 이루고자 하는 기술적 과제는, 보다 신뢰성 있게 웨이퍼 상의 공정 결함을 검출할 수 있는 결함 검사 방법을 제시하는 데 있다. An object of the present invention is to provide a defect inspection method capable of detecting a process defect on a wafer more reliably.

상기 기술 과제를 위한 본 발명의 일 관점은, 웨이퍼 상에 종횡으로 배열된 검사 영역들을 스캔하여 밝기값들을 측정하는 단계, 상기 검사 영역들을 인접한 검사 영역들 별로 묶어 비교 영역들을 설정하는 단계, 상기 비교 영역 내의 검사 영역들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출하는 단계, 상기 비교 영역 내의 검사 영역들의 밝기값들을 상기 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출하는 단계, 및 상기 밝기 차이값들 중 기준 이상의 차이값들에 해당되는 검사 영역을 결함이 유발된 검사 영역으로 결함 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법을 제시한다. One aspect of the present invention for the technical problem is a step of measuring the brightness values by scanning the inspection areas arranged vertically and horizontally on a wafer, setting the comparison areas by binding the inspection areas by adjacent inspection areas, the comparison Extracting a reference brightness value corresponding to a middle value among brightness values of the test areas in the area, comparing brightness values of the test areas in the comparison area with respect to the reference brightness value, and calculating brightness difference values; and The present invention provides a process defect inspection method on a wafer, the method comprising detecting a defect in an inspection region corresponding to difference values greater than or equal to the difference among brightness differences as a defect-induced inspection region.

상기 검사 영역은 상기 웨이퍼 상에 공정 수행된 칩 다이(chip die) 영역 또는 셀(cell) 영역일 수 있다. The inspection region may be a chip die region or a cell region processed on the wafer.

상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 포함하게 설정될 수 있다. The comparison area may be set to include the inspection areas corresponding to one row.

상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 인접하는 상 기 검사 영역들을 포함하는 적어도 두 분할 영역으로 설정하고, 상기 두 분할 영역은 경계 부분에 연속되게 배치된 적어도 두 검사 영역들을 공유하게 설정될 수 있다. The comparison area sets the inspection areas corresponding to one row to at least two divided areas including the adjacent inspection areas, and the two divided areas share at least two inspection areas continuously disposed at a boundary portion. Can be set.

상기 비교 영역의 분할 영역은 8개의 연속되게 배치된 상기 검사 영역들을 포함하게 설정될 수 있다. The divided area of the comparison area may be set to include eight consecutively arranged inspection areas.

상기 결함 검출 단계는 상기 밝기 차이값에 대한 상기 검사 영역의 개수의 히스토그램 분포도를 산출하는 단계, 상기 히스토그램 분포도에 오프셋 라인(offset line)을 설정하는 단계, 및 상기 오프셋 라인을 벗어나는 밝기 차이값을 가지는 검사 영역을 상기 결함이 유발된 검사 영역으로 검출하는 단계를 포함할 수 있다. The detecting of the defect may include calculating a histogram distribution of the number of the inspection areas with respect to the brightness difference, setting an offset line in the histogram distribution, and having a brightness difference outside the offset line. The method may include detecting an inspection region as the inspection region where the defect is caused.

본 발명에 따르면, 노이즈성 결함 검출을 효과적으로 억제하여 미세 결함 검출을 보다 신뢰성 있게 구현할 수 있는 웨이퍼 상의 공정 결함 검사 방법을 제시할 수 있다. According to the present invention, it is possible to provide a process defect inspection method on a wafer that can effectively suppress noise defect detection and more reliably implement fine defect detection.

본 발명의 실시예에서는, 반도체 소자 제조 공정 중에 진행되는 미세한 결함을 검출하는 검사에서 검출되는, 실제 결함이 아닌 노이즈성 결함 검출을 감소시키고, 실제 결함 검출 능력을 향상시킬 수 있는 방법을 제시한다. 이를 위해, 웨이퍼 상의 인접한 여러 검사 영역, 즉, 검사 다이 영역 또는 셀 영역들의 밝기값들을 이러한 밝기값들의 중간값으로 추출된 기준 밝기값에 대해 비교하여, 결함 검출을 수행한다. Embodiments of the present invention provide a method of reducing noise defects, not actual defects, detected in inspections for detecting minute defects in the semiconductor device fabrication process, and improving the actual defect detection capability. To this end, defect detection is performed by comparing the brightness values of several adjacent inspection areas on the wafer, that is, the inspection die area or the cell areas, against a reference brightness value extracted as an intermediate value of these brightness values.

도 1은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하 기 위해서 개략적으로 제시한 공정흐름도이다. 도 2 내지 도 7은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하기 위해서 개략적으로 제시한 도면들이다. 1 is a process flow diagram schematically shown to explain a process defect inspection method on a wafer according to an embodiment of the present invention. 2 to 7 are schematic views for explaining a process defect inspection method on a wafer according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법은, 결함 검사 장비를 이용하여 검사 영역들에 대해 밝기값들을 측정한다(110). 이때, 검사 영역은 도 2에 제시된 바와 같이 웨이퍼(200) 상의 칩 다이 영역(210)이나 메모리(memory) 반도체 소자의 셀 영역으로 설정될 수 있다. 웨이퍼(200)는 이러한 칩 다이 영역(210)들이 종횡으로 배열된 평면 형상을 가진다. 이러한 웨이퍼(200)의 표면에 검출광을 조사 스캔(scan)하고 각각의 칩 다이 영역(210)에 대한 밝기값들을 측정한다. 측정된 밝기값들은 그레이 레벨(gray level) 수치로 산출될 수 있다. Referring to FIG. 1, a process defect inspection method on a wafer according to an embodiment of the present invention measures brightness values of inspection regions using defect inspection equipment (110). In this case, the inspection region may be set as a chip die region 210 or a cell region of a memory semiconductor device on the wafer 200 as shown in FIG. 2. The wafer 200 has a planar shape in which the chip die regions 210 are vertically and horizontally arranged. The detection light is scanned on the surface of the wafer 200 and the brightness values of each chip die region 210 are measured. The measured brightness values may be calculated as gray level values.

이러한 검사 영역들에 대해 측정된 밝기값들을 분석하여 결함 검출하기 위해서, 도 3 및 도 4에 제시된 바와 같이, 검사 영역인 칩 다이 영역(도 2의 210)들을 상호 인접한 소수의 검사 영역(210)들 별로 묶어 비교 영역(300, 400)들을 설정한다. 이때, 비교 영역(300, 400)의 설정은 밝기 측정의 스캔 방향을 따라 횡렬로 연속되게 배열된 칩 다이 영역(210)들을 묶어 설정할 수 있다. In order to detect defects by analyzing the brightness values measured for the inspection areas, as shown in FIGS. 3 and 4, the inspection area of the chip die areas 210 of FIG. The comparison areas 300 and 400 are set by grouping them. In this case, the setting of the comparison areas 300 and 400 may collectively set the chip die areas 210 arranged in a row in the horizontal direction along the scan direction of the brightness measurement.

예컨대, 도 2에 제시된 바와 같이, 웨이퍼(200)의 가장자리 부분(201)에는 하나의 횡렬에 배열된 칩 다이 영역(210)들이 상대적으로 중심 부분(203)에 비해 소수이므로, 횡렬에 해당되는 칩 다이 영역(210)들 모두를 포함하게, 도 3에 제시된 바와 같이 제1비교 영역(300)을 설정한다. 이때, 제1비교 영역(300) 이내의 각 각의 칩 다이 영역(210)에서 측정된 밝기값은 제시된 바와 같이 다양하게 측정될 수 있다. For example, as shown in FIG. 2, in the edge portion 201 of the wafer 200, since the chip die regions 210 arranged in one row are relatively fewer than the center portion 203, the chips corresponding to the rows are included. Set up the first comparison region 300 as shown in FIG. 3 to include all of the die regions 210. In this case, the brightness value measured in each chip die region 210 within the first comparison region 300 may be variously measured as shown.

이에 비해, 웨이퍼(도 2의 200) 중심 부분(203)에는 하나의 횡렬에 상대적으로 다수의 칩 다이 영역(210)들이 연속되므로, 주어진 개수, 예컨대, 8개의 칩 다이 영역(210)들을 묶어, 도 4에 제시된 바와 같이 제1분할 영역(410) 및 제2분할 영역(430)을 포함하는 제2비교 영역(400)을 설정한다. 이때, 두 분할 영역들(410, 430)은 경계 부분(211)에 연속되게 배치된 적어도 두 칩 다이 영역(210)의 검사 영역들을 공유하게 설정된다. 이에 따라, 제1분할 영역(410)은 1 내지 8번까지의 칩 다이 영역(210)들을 포함하게 설정되고, 제2분할 영역(430)은 7 내지 14번까지의 칩 다이 영역(210)들을 포함하게 설정될 수 있다. In contrast, since the plurality of chip die regions 210 are continuous in the center portion 203 of the wafer (200 in FIG. 2) relative to one row, a given number, for example, eight chip die regions 210 are bundled, As shown in FIG. 4, a second comparison region 400 including a first divided region 410 and a second divided region 430 is set. At this time, the two divided regions 410 and 430 are set to share the inspection regions of at least two chip die regions 210 disposed in succession at the boundary portion 211. Accordingly, the first divided region 410 is set to include the chip die regions 210 of 1 to 8, and the second divided region 430 includes the chip die regions 210 of 7 to 14. It can be set to include.

이와 같이 분할 영역들(410, 430)이 경계 부분(211)의 칩 다이 영역(210)들을 공유하게 설정함으로써, 결함 검사 결과의 신뢰성을 보다 더 제고할 수 있다. 1번 칩 다이 영역(210)에서 14번까지 측정된 밝기값들이 그레이 레벨 수치로, "99, 90, 85, 145, 82, 94, 81, 83, 79, 72, 120, 70, 68"로 측정될 경우, 이러한 밝기값들은 웨이퍼(도 2의 200)의 가장자리 부분과 중심 부분과의 차이에 따른 경향을 보여주고 있다. 즉, 웨이퍼(200) 가장자리 부분의 칩 다이 영역(210)들에 해당되는 1번에서 8번까지의 평균적인 밝기가, 중심 부분의 칩 다이 영역(210)들에 해당되는 7번 내지 14번까지의 평균적인 밝기에 비해 상당히 높게 된다. 따라서, 제2비교 영역(400)을 더 분할하는 것이, 웨이퍼(200)의 위치에 따른 막질의 두께 등에 기인하는 밝기 차이를 보상할 수 있어, 결함 검출에 보다 유리하다. 이에 따라, 노이즈성 결함을 검출을 더욱 신뢰성있게 배제시킬 수 있다. As such, by setting the divided regions 410 and 430 to share the chip die regions 210 of the boundary portion 211, it is possible to further improve the reliability of the defect inspection result. The brightness values measured up to 14 times in the chip die region 210 are gray level values, and are “99, 90, 85, 145, 82, 94, 81, 83, 79, 72, 120, 70, 68”. When measured, these brightness values show a trend according to the difference between the edge portion and the center portion of the wafer (200 in FIG. 2). That is, the average brightness from 1 to 8 corresponding to the chip die regions 210 of the edge portion of the wafer 200 is from 7 to 14 corresponding to the chip die regions 210 of the central portion. This is considerably higher than the average brightness of. Therefore, further dividing the second comparison region 400 can compensate for the difference in brightness due to the thickness of the film quality according to the position of the wafer 200, which is more advantageous for defect detection. This makes it possible to exclude the noise defect more reliably.

도 1 및 도 3을 참조하면, 비교 영역(도 3의 300 및 도 4의 400)을 설정한 후, 비교 영역(300, 400) 내의 검사 영역들인 칩 다이 영역(210)들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출한다(도 1의 130). 도 3을 참조하면, 제1비교 영역(300) 내에 해당되는 상호 간에 연속해서 배열된 7개의 칩 다이 영역(210)들에 대해 각각 "50, 53, 48, 56, 173, 58, 52"의 밝기값들이 측정되고 있다. 이들 밝기값들에서 중간에 해당되는 밝기값, 예컨대 '53'의 밝기값을 기준 밝기값으로 추출한다. 1 and 3, after setting the comparison area (300 in FIG. 3 and 400 in FIG. 4), the middle of the brightness values of the chip die areas 210, which are the test areas in the comparison areas 300 and 400, are set. A reference brightness value corresponding to the value is extracted (130 of FIG. 1). Referring to FIG. 3, for the seven chip die regions 210 arranged in succession to each other within the first comparison region 300, each of "50, 53, 48, 56, 173, 58, 52" Brightness values are being measured. From these brightness values, a brightness value corresponding to the middle, for example, a brightness value of '53', is extracted as the reference brightness value.

이후에, 제1비교 영역(300) 내의 칩 다이 영역(210)들의 측정된 밝기값들을 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출한다(도 1의 150). 도 3에 제시된 경우에 밝기 차이값들은 "-3, 0, -5, 3, 120, 5, -1"로 산출되게 된다. 이러한 산출된 밝기 차이값들을 산출을 웨이퍼(200) 상의 검사 영역들 모두에 대해 수행하여, 도 5에 제시된 바와 같은 밝기 차이값을 나타내는 검사 영역들의 개수 또는 가능 확률(probability)의 히스토그램 분포도를 얻을 수 있다. 밝기 차이값은 검사 대상의 그레이 레벨과 기준의 그레이 레벨의 차이를 의미하므로, 도 5에 제시된 바와 같은 밝기 차이값에 대한 히스토그램의 분포도를 얻을 수 있다. Thereafter, the measured brightness values of the chip die regions 210 in the first comparison area 300 are compared with the reference brightness value to calculate brightness difference values (150 in FIG. 1). In the case shown in FIG. 3, the brightness difference values are calculated as "-3, 0, -5, 3, 120, 5, -1". The calculated brightness difference values are calculated for all the test areas on the wafer 200 to obtain a histogram distribution chart of the number or probability of the test areas representing the brightness difference as shown in FIG. 5. have. Since the brightness difference value means the difference between the gray level of the inspection target and the reference gray level, a distribution of the histogram with respect to the brightness difference value as shown in FIG. 5 may be obtained.

대다수의 데이터 분포가 밀집된 부분(501)에 속하지만, 이러한 밀집된 부분(501)의 외곽에 벗어난 부분(503)에 일부 데이터들이 검출된다. 이러한 벗어난 부분(503)의 데이터들은 결함을 의미하는 것으로 해석할 수 있다. 따라서, 도 6에 제시된 바와 같이, 도 5와 같이 얻어진 히스토그램 분포도에 오프셋 라인(offset line: 510)을 설정하고, 이러한 오프셋 라인(510)을 벗어나게 분포된 데이터를 결함으로 검출한다. 즉, 결함 기준을 히스토그램 분포도를 바탕으로 설정하고, 결함 기준 이상의 밝기 차이값을 가지는 검사 영역, 즉, 칩 다이 영역(210)에 대해 결함 영역으로 검출한다(도 1의 170). Although the majority of the data distribution belongs to the dense portion 501, some data is detected in the portion 503 outside of the dense portion 501. The data of this out of section 503 can be interpreted as meaning a defect. Therefore, as shown in FIG. 6, an offset line 510 is set in the histogram distribution chart obtained as in FIG. 5, and data distributed out of the offset line 510 is detected as a defect. That is, the defect reference is set based on the histogram distribution and detected as a defect area for the inspection area having the brightness difference value higher than the defect reference, that is, the chip die area 210 (170 in FIG. 1).

도 7을 참조하면, 본 발명의 실시예에 따른 결함 검사 방법에 따라 얻어지는 밝기 차이값에 대한 개수의 제1히스토그램 분포 곡선(610)은, 미리 설정한 기준 칩 다이 영역 밝기에 대한 측정 칩 다이 영역의 밝기 차이에 대한 개수의 제2히스토그램 분포 곡선(630)보다, 분포 대역이 더 좁게 얻어질 수 있다. 즉, 보다 좁은 산포를 가지는 제1히스토그램 분포 곡선(610)을 얻을 수 있다. 결함 위치(650)는 히스토그램 분포도에서 설정된 밝기 차이값 이상의 값을 가지는 경우로 정해지고 있으므로, 제1히스크토그램 분포 곡선(610)이 보다 좁은 산포를 가지게 되면, 히스토그램 분포 곡선(610)이 이러한 결함 위치(650)에 까지 이상적으로 연장되지 않을 수 있다. 제2히스토그램 분포 곡선(630)과 같이 산포가 보다 넓게 되면, 실질적으로 결함이 아닌 칩 다이 영역의 밝기차가 결함 위치 이상으로 검출될 수도 있다. 이러한 경우 노이즈성 결함으로 검출되게 된다. Referring to FIG. 7, the number of first histogram distribution curves 610 for the brightness difference values obtained according to the defect inspection method according to the exemplary embodiment of the present invention may be measured chip die areas for preset reference chip die area brightnesses. The distribution band can be obtained narrower than the second histogram distribution curve 630 of the number for the brightness difference of. That is, a first histogram distribution curve 610 having a narrower dispersion can be obtained. Since the defect position 650 is determined to have a value equal to or greater than the brightness difference value set in the histogram distribution chart, when the first histogram distribution curve 610 has a narrower dispersion, the histogram distribution curve 610 becomes such a defect. May not ideally extend to position 650. If the dispersion becomes wider, such as in the second histogram distribution curve 630, the difference in brightness of the chip die region, which is not substantially a defect, may be detected beyond the defect location. In this case, the noise is detected as a defect.

본 발명의 실시예에서는 비교 영역을 인접한 칩 다이 영역(또는 셀 영역)들을 묶어 설정하고, 이들 비교 영역 내의 칩 다이 영역들의 측정 밝기값의 중간값으로 기준 밝기값을 설정하므로, 기준 밝기값에 대한 차이값들의 분포가, 제1히스토그램 분포 곡선(610)과 같이 보다 좁은 대역을 가지게 얻어질 수 있다. 따라서, 얻어진 제1히스토그램 분포 곡선(610)이 실질적으로 결함 위치(650)에 중첩되게 확장 되지 않게 되므로, 노이즈성 결함 검출은 실질적으로 억제될 수 있다. In the embodiment of the present invention, since the comparison region is set by grouping adjacent chip die regions (or cell regions), and the reference brightness value is set to a median value of the measured brightness values of the chip die regions in the comparison region, The distribution of difference values may be obtained with a narrower band, such as the first histogram distribution curve 610. Therefore, since the obtained first histogram distribution curve 610 does not extend substantially to overlap the defect position 650, noise defect detection can be substantially suppressed.

상술한 본 발명에 따르면, 반도체 소자 제조 공정 중에 발생될 수 있는 결함을 검출할 때, 노이즈성 결함이 검출되는 것을 실질적으로 억제할 수 있다. 이에 따라, 보다 신뢰성 있는 결함 검출이 가능하며, 제조 공정으로의 신뢰성 있는 결함 검출 결과를 피드백(feed back)할 수 있다. 이에 따라, 반도체 소자 제조 공정의 수율 증대를 구현할 수 있다. According to the present invention described above, when detecting a defect that may occur during a semiconductor device manufacturing process, it is possible to substantially suppress the detection of noise defects. Thus, more reliable defect detection is possible, and feedback of reliable defect detection to the manufacturing process can be fed back. Accordingly, it is possible to implement an increase in yield of the semiconductor device manufacturing process.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것으로 해석되어지는 것은 바람직하지 않다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 또한, 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해될 수 있다. As mentioned above, although this invention was demonstrated in detail through the specific Example, it is not preferable that this invention is interpreted as limited to this. Embodiments of the invention are preferably to be interpreted as being provided to those skilled in the art to more fully describe the invention. In addition, it can be understood that the present invention can be modified or improved by those skilled in the art within the technical idea of the present invention.

Claims (6)

웨이퍼 상에 종횡으로 배열된 검사 영역들을 스캔하여 밝기값들을 측정하는 단계;Scanning the inspection regions arranged longitudinally and horizontally on the wafer to measure brightness values; 상기 검사 영역들을 인접한 검사 영역들 별로 묶어 비교 영역들을 설정하는 단계;Setting the comparison areas by grouping the test areas by adjacent test areas; 상기 비교 영역 내의 검사 영역들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출하는 단계;Extracting a reference brightness value corresponding to a median value among brightness values of the test areas in the comparison area; 상기 비교 영역 내의 검사 영역들의 밝기값들을 상기 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출하는 단계; 및Calculating brightness difference values by comparing brightness values of inspection areas in the comparison area with respect to the reference brightness value; And 상기 밝기 차이값들 중 기준 이상의 차이값들에 해당되는 검사 영역을 결함이 유발된 검사 영역으로 결함 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법.And detecting a test area corresponding to difference values of a reference difference among the brightness difference values as a test area in which a defect is caused. 제1항에 있어서, The method of claim 1, 상기 검사 영역은 상기 웨이퍼 상에 공정 수행된 칩 다이(chip die) 영역 또는 셀(cell) 영역인 웨이퍼 상의 공정 결함 검사 방법. And the inspection region is a chip die region or a cell region processed on the wafer. 제1항에 있어서, The method of claim 1, 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 포함하게 설 정되는 웨이퍼 상의 공정 결함 검사 방법. And the comparison area is configured to include the inspection areas corresponding to one row. 제1항에 있어서, The method of claim 1, 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 인접하는 상기 검사 영역들을 포함하는 적어도 두 분할 영역으로 설정하고,The comparison area is set to at least two divided areas including the inspection areas adjacent to one inspection area corresponding to one row, 상기 두 분할 영역은 경계 부분에 연속되게 배치된 적어도 두 검사 영역들을 공유하게 설정되는 웨이퍼 상의 공정 결함 검사 방법. Wherein said two divided regions are set to share at least two inspection regions disposed successively at the boundary portion. 제1항에 있어서, The method of claim 1, 상기 비교 영역의 분할 영역은 8개의 연속되게 배치된 상기 검사 영역들을 포함하게 설정되는 웨이퍼 상의 공정 결함 검사 방법. And a division area of the comparison area is set to include eight consecutively arranged inspection areas. 제1항에 있어서, The method of claim 1, 상기 결함 검출 단계는The defect detection step 상기 밝기 차이값에 대한 상기 검사 영역의 개수의 히스토그램 분포도를 산출하는 단계;Calculating a histogram distribution of the number of inspection areas with respect to the brightness difference value; 상기 히스토그램 분포도에 오프셋 라인(offset line)을 설정하는 단계; 및Setting an offset line in the histogram distribution; And 상기 오프셋 라인을 벗어나는 밝기 차이값을 가지는 검사 영역을 상기 결함이 유발된 검사 영역으로 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법.Detecting an inspection region having a brightness difference value outside the offset line as the inspection region in which the defect is caused.
KR1020060137147A 2006-12-28 2006-12-28 Method for inspecting process defects on wafer KR20080061938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137147A KR20080061938A (en) 2006-12-28 2006-12-28 Method for inspecting process defects on wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137147A KR20080061938A (en) 2006-12-28 2006-12-28 Method for inspecting process defects on wafer

Publications (1)

Publication Number Publication Date
KR20080061938A true KR20080061938A (en) 2008-07-03

Family

ID=39814132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137147A KR20080061938A (en) 2006-12-28 2006-12-28 Method for inspecting process defects on wafer

Country Status (1)

Country Link
KR (1) KR20080061938A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521620B1 (en) * 2013-08-30 2015-05-18 (주)넥스틴 method of segmentation of die image for semiconductor device examination
CN109545700A (en) * 2018-11-30 2019-03-29 上海华力微电子有限公司 Wafer defect scan method
US11004712B2 (en) 2018-12-04 2021-05-11 Samsung Electronics Co., Ltd. Method of inspecting semiconductor wafer, inspection system for performing the same, and method of fabricating semiconductor device using the same
WO2022025542A1 (en) * 2020-07-29 2022-02-03 주식회사 엘지화학 Line defect inspection device
WO2022220422A1 (en) * 2021-04-15 2022-10-20 (주)넥스틴 Cell-to-cell comparison method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521620B1 (en) * 2013-08-30 2015-05-18 (주)넥스틴 method of segmentation of die image for semiconductor device examination
CN109545700A (en) * 2018-11-30 2019-03-29 上海华力微电子有限公司 Wafer defect scan method
US11004712B2 (en) 2018-12-04 2021-05-11 Samsung Electronics Co., Ltd. Method of inspecting semiconductor wafer, inspection system for performing the same, and method of fabricating semiconductor device using the same
WO2022025542A1 (en) * 2020-07-29 2022-02-03 주식회사 엘지화학 Line defect inspection device
WO2022220422A1 (en) * 2021-04-15 2022-10-20 (주)넥스틴 Cell-to-cell comparison method
KR20220142623A (en) * 2021-04-15 2022-10-24 (주)넥스틴 Cell-to-cell comparison method
JP2023538650A (en) * 2021-04-15 2023-09-08 ネクスティン，インコーポレイテッド Cell-to-cell comparison method
KR20230142686A (en) * 2021-04-15 2023-10-11 (주)넥스틴 Cell-to-cell comparison method

Similar Documents

Publication Publication Date Title
US11144778B2 (en) Descriptor guided fast marching method for analyzing images and systems using the same
US7330581B2 (en) Image defect inspection method, image defect inspection apparatus and appearance inspection apparatus
US7346207B2 (en) Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus
US7512259B2 (en) Defect inspection method and apparatus
US20050179910A1 (en) System and method for measuring thin film thickness variations and for compensating for the variations
JP2003007786A (en) Method and device for inspecting semiconductor substrate
JP2004144552A (en) Pattern inspection method and inspection apparatus
CN110443278B (en) Method, device and equipment for detecting thickness abnormality of grid line of solar cell
KR20110036619A (en) Charged particle beam device
JP2012049503A (en) Inspection device for semiconductor device, and inspection method for semiconductor device
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
KR20080061938A (en) Method for inspecting process defects on wafer
US7336815B2 (en) Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus
US7492942B2 (en) Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus
JP2006284433A (en) Device and method for visual examination
CN108508053B (en) Method for detecting systematic infinitesimal physical defects
KR101304088B1 (en) Defect analyzing method of semiconductor wafer
TW202323806A (en) Defect detection method for lead frame and detection template based on standard lead frame capable of improving the accuracy of defect detection on lead frames and reducing overkill when detecting defects of lead frames
US20100014745A1 (en) Inspecting method and inspecting equipment
KR102705809B1 (en) Cell-to-cell comparison method
KR101297208B1 (en) Defect analyzing method of semiconductor wafer
JP2011017609A (en) Defect inspecting apparatus and defect inspecting method
KR20100062528A (en) Detection method of epitaxial stacking faults on epitaxial wafer
KR20110016772A (en) Method for detecting the defects of wafer patterns
JP5375896B2 (en) Defect inspection method and defect inspection apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination