



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0061938  
(43) 공개일자 2008년07월03일

(51) Int. Cl.

H01L 21/66 (2006.01)

(21) 출원번호 10-2006-0137147

(22) 출원일자 2006년12월28일

심사청구일자 없음

(71) 출원인

주식회사 하이닉스반도체

경기 이천시 부발읍 아미리 산136-1

(72) 발명자

권민애

경기 군포시 금정동 851-4 102호

이남일

경기 이천시 증포동 대우2차아파트 205-705

안용완

경기 이천시 고담동 고담기숙사 103-508

(74) 대리인

특허법인아주


전체 청구항 수 : 총 6 항

(54) 웨이퍼 상의 공정 결함 검사 방법

(57) 요약

웨이퍼 상에 중첩으로 배열된 칩 다이(die) 영역의 검사 영역들을 스캔(scan)하여 밝기값들을 측정하고, 검사 영역들을 인접한 검사 영역들 별로 묶어 비교 영역들을 설정한 후, 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출한다. 비교 영역 내의 검사 영역들의 밝기값들을 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출하고, 밝기 차이값들 중 기준 이상의 차이값들에 해당되는 검사 영역을 결함이 유발된 검사 영역으로 결함 검출하는 웨이퍼 상의 공정 결함 검사 방법을 제시한다.

대표도 - 도1



**특허청구의 범위**

**청구항 1**

웨이퍼 상에 종횡으로 배열된 검사 영역들을 스캔하여 밝기값들을 측정하는 단계;  
 상기 검사 영역들을 인접한 검사 영역들 별로 묶어 비교 영역들을 설정하는 단계;  
 상기 비교 영역 내의 검사 영역들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출하는 단계;  
 상기 비교 영역 내의 검사 영역들의 밝기값들을 상기 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출하는 단계; 및  
 상기 밝기 차이값들 중 기준 이상의 차이값들에 해당되는 검사 영역을 결함이 유발된 검사 영역으로 결함 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법.

**청구항 2**

제1항에 있어서,  
 상기 검사 영역은 상기 웨이퍼 상에 공정 수행된 칩 다이(chip die) 영역 또는 셀(cell) 영역인 웨이퍼 상의 공정 결함 검사 방법.

**청구항 3**

제1항에 있어서,  
 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 포함하게 설정되는 웨이퍼 상의 공정 결함 검사 방법.

**청구항 4**

제1항에 있어서,  
 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 인접하는 상기 검사 영역들을 포함하는 적어도 두 분할 영역으로 설정하고,  
 상기 두 분할 영역은 경계 부분에 연속되게 배치된 적어도 두 검사 영역들을 공유하게 설정되는 웨이퍼 상의 공정 결함 검사 방법.

**청구항 5**

제1항에 있어서,  
 상기 비교 영역의 분할 영역은 8개의 연속되게 배치된 상기 검사 영역들을 포함하게 설정되는 웨이퍼 상의 공정 결함 검사 방법.

**청구항 6**

제1항에 있어서,  
 상기 결함 검출 단계는  
 상기 밝기 차이값에 대한 상기 검사 영역의 개수의 히스토그램 분포도를 산출하는 단계;  
 상기 히스토그램 분포도에 오프셋 라인(offset line)을 설정하는 단계; 및  
 상기 오프셋 라인을 벗어나는 밝기 차이값을 가지는 검사 영역을 상기 결함이 유발된 검사 영역으로 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

- <6> 본 발명은 반도체 소자에 관한 것으로, 특히, 웨이퍼(wafer) 상에 발생된 공정 결함(defect)을 검출하는 방법에 관한 것이다.
- <7> 반도체 소자를 제조하는 과정은 웨이퍼 상에 집적회로를 형성하는 과정으로, 대량 생산을 위해 웨이퍼 상에 칩(chip) 영역 또는 다이(die) 영역들, 셀(cell) 영역들을 배열시켜 한 번의 공정으로 다수의 반도체 소자의 칩들이 형성되게 수행되고 있다. 반도체 소자를 위한 제조 공정을 수행할 때, 공정 수행 중에 미세 결함들이 다이 영역 또는 셀 영역 내에 발생될 수 있다. 따라서, 발생된 미세 결함들을 검출하는 과정이 공정 후 수행되고 있다.
- <8> 웨이퍼 상에 발생된 미세 결함들은 결함 검사 장비를 이용하여 검출되고 있다. 결함 검사 장비는 웨이퍼 상의 다이 영역 또는 셀 영역과 같은 검사 영역의 밝기를 측정하고, 측정된 검사 영역의 밝기를 기준 다이 영역 또는 기준 셀 영역(reference die or cell)의 밝기와 비교함으로써 결함이 발생된 다이 영역을 검출하고 있다. 즉, 기준 다이 영역의 밝기와 비교하여 상당한 차이를 보이는 검사 다이 영역은 미세 결함이 발생된 다이 영역으로 검출하고 있다.
- <9> 그런데, 이러한 기준 다이 영역에 대한 검사 다이 영역의 밝기 비교는, 실질적인 결함이 아닌 노이즈(noise)에 의한 노이즈 결함을 결함으로 검출하는 오류가 상당히 수반될 수 있다. 기준 다이 영역의 밝기에 상당한 변동(variation)이 수반되거나 또는 검사 대상 다이 영역에서 측정되는 밝기에 상당한 변동이 발생할 경우, 밝기 차이에 대한 검출 데이터(data)의 히스토그램(histogram)은 상당히 넓은(broad)한 분포 대역 폭을 가지게 된다. 이에 따라, 기준 밝기 차이 이상을 보이는 검사 다이 영역에 대해서 결함이 있는 것으로 판단할 경우, 실제 결함이 발생되지 않은 다이 영역이 결함 발생된 다이 영역으로 판단되어 결함 검출될 수 있다.
- <10> 이러한 노이즈성 결함은 결함 검출 능력을 저하시키고, 결함 검출 결과에 대한 신뢰성을 훼손하는 결과를 야기하게 된다. 따라서, 이러한 노이즈성 결함 검출을 억제할 수 있는 방법의 개발이 요구되고 있다.

**발명이 이루고자 하는 기술적 과제**

- <11> 본 발명이 이루고자 하는 기술적 과제는, 보다 신뢰성 있게 웨이퍼 상의 공정 결함을 검출할 수 있는 결함 검사 방법을 제시하는 데 있다.

**발명의 구성 및 작용**

- <12> 상기 기술 과제를 위한 본 발명의 일 관점은, 웨이퍼 상에 중첩으로 배열된 검사 영역들을 스캔하여 밝기값들을 측정하는 단계, 상기 검사 영역들을 인접한 검사 영역들 별로 묶어 비교 영역들을 설정하는 단계, 상기 비교 영역 내의 검사 영역들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출하는 단계, 상기 비교 영역 내의 검사 영역들의 밝기값들을 상기 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출하는 단계, 및 상기 밝기 차이값들 중 기준 이상의 차이값들에 해당되는 검사 영역을 결함이 유발된 검사 영역으로 결함 검출하는 단계를 포함하는 웨이퍼 상의 공정 결함 검사 방법을 제시한다.
- <13> 상기 검사 영역은 상기 웨이퍼 상에 공정 수행된 칩 다이(chip die) 영역 또는 셀(cell) 영역일 수 있다.
- <14> 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 포함하게 설정될 수 있다.
- <15> 상기 비교 영역은 하나의 횡렬에 해당되는 상기 검사 영역들을 인접하는 상기 검사 영역들을 포함하는 적어도 두 분할 영역으로 설정하고, 상기 두 분할 영역은 경계 부분에 연속되게 배치된 적어도 두 검사 영역들을 공유하게 설정될 수 있다.
- <16> 상기 비교 영역의 분할 영역은 8개의 연속되게 배치된 상기 검사 영역들을 포함하게 설정될 수 있다.
- <17> 상기 결함 검출 단계는 상기 밝기 차이값에 대한 상기 검사 영역의 개수의 히스토그램 분포도를 산출하는 단계, 상기 히스토그램 분포도에 오프셋 라인(offset line)을 설정하는 단계, 및 상기 오프셋 라인을 벗어나는 밝기 차이값을 가지는 검사 영역을 상기 결함이 유발된 검사 영역으로 검출하는 단계를 포함할 수 있다.
- <18> 본 발명에 따르면, 노이즈성 결함 검출을 효과적으로 억제하여 미세 결함 검출을 보다 신뢰성 있게 구현할 수

있는 웨이퍼 상의 공정 결함 검사 방법을 제시할 수 있다.

- <19> 본 발명의 실시예에서는, 반도체 소자 제조 공정 중에 진행되는 미세한 결함을 검출하는 검사에서 검출되는, 실제 결함이 아닌 노이즈성 결함 검출을 감소시키고, 실제 결함 검출 능력을 향상시킬 수 있는 방법을 제시한다. 이를 위해, 웨이퍼 상의 인접한 여러 검사 영역, 즉, 검사 다이 영역 또는 셀 영역들의 밝기값들을 이러한 밝기값들의 중간값으로 추출된 기준 밝기값에 대해 비교하여, 결함 검출을 수행한다.
- <20> 도 1은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하기 위해서 개략적으로 제시한 공정 흐름도이다. 도 2 내지 도 7은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하기 위해서 개략적으로 제시한 도면들이다.
- <21> 도 1을 참조하면, 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법은, 결함 검사 장비를 이용하여 검사 영역들에 대해 밝기값들을 측정한다(110). 이때, 검사 영역은 도 2에 제시된 바와 같이 웨이퍼(200) 상의 칩 다이 영역(210)이나 메모리(memory) 반도체 소자의 셀 영역으로 설정될 수 있다. 웨이퍼(200)는 이러한 칩 다이 영역(210)들이 횡행으로 배열된 평면 형상을 가진다. 이러한 웨이퍼(200)의 표면에 검출광을 조사 스캔(scan)하고 각각의 칩 다이 영역(210)에 대한 밝기값들을 측정한다. 측정된 밝기값들은 그레이 레벨(gray level) 수치로 산출될 수 있다.
- <22> 이러한 검사 영역들에 대해 측정된 밝기값들을 분석하여 결함 검출하기 위해서, 도 3 및 도 4에 제시된 바와 같이, 검사 영역인 칩 다이 영역(도 2의 210)들을 상호 인접한 소수의 검사 영역(210)들 별로 묶어 비교 영역(300, 400)들을 설정한다. 이때, 비교 영역(300, 400)의 설정은 밝기 측정의 스캔 방향을 따라 횡렬로 연속되게 배열된 칩 다이 영역(210)들을 묶어 설정할 수 있다.
- <23> 예컨대, 도 2에 제시된 바와 같이, 웨이퍼(200)의 가장자리 부분(201)에는 하나의 횡렬에 배열된 칩 다이 영역(210)들이 상대적으로 중심 부분(203)에 비해 소수이므로, 횡렬에 해당되는 칩 다이 영역(210)들 모두를 포함하게, 도 3에 제시된 바와 같이 제1비교 영역(300)을 설정한다. 이때, 제1비교 영역(300) 이내의 각각의 칩 다이 영역(210)에서 측정된 밝기값은 제시된 바와 같이 다양하게 측정될 수 있다.
- <24> 이에 비해, 웨이퍼(도 2의 200) 중심 부분(203)에는 하나의 횡렬에 상대적으로 다수의 칩 다이 영역(210)들이 연속되므로, 주어진 개수, 예컨대, 8개의 칩 다이 영역(210)들을 묶어, 도 4에 제시된 바와 같이 제1분할 영역(410) 및 제2분할 영역(430)을 포함하는 제2비교 영역(400)을 설정한다. 이때, 두 분할 영역들(410, 430)은 경계 부분(211)에 연속되게 배치된 적어도 두 칩 다이 영역(210)의 검사 영역들을 공유하게 설정된다. 이에 따라, 제1분할 영역(410)은 1 내지 8번까지의 칩 다이 영역(210)들을 포함하게 설정되고, 제2분할 영역(430)은 7 내지 14번까지의 칩 다이 영역(210)들을 포함하게 설정될 수 있다.
- <25> 이와 같이 분할 영역들(410, 430)이 경계 부분(211)의 칩 다이 영역(210)들을 공유하게 설정함으로써, 결함 검사 결과의 신뢰성을 보다 더 제고할 수 있다. 1번 칩 다이 영역(210)에서 14번까지 측정된 밝기값들이 그레이 레벨 수치로, "99, 90, 85, 145, 82, 94, 81, 83, 79, 72, 120, 70, 68"로 측정될 경우, 이러한 밝기값들은 웨이퍼(도 2의 200)의 가장자리 부분과 중심 부분과의 차이에 따른 경향을 보여주고 있다. 즉, 웨이퍼(200) 가장자리 부분의 칩 다이 영역(210)들에 해당되는 1번에서 8번까지의 평균적인 밝기가, 중심 부분의 칩 다이 영역(210)들에 해당되는 7번 내지 14번까지의 평균적인 밝기에 비해 상당히 높게 된다. 따라서, 제2비교 영역(400)을 더 분할하는 것이, 웨이퍼(200)의 위치에 따른 막질의 두께 등에 기인하는 밝기 차이를 보상할 수 있어, 결함 검출에 보다 유리하다. 이에 따라, 노이즈성 결함을 검출을 더욱 신뢰성있게 배제시킬 수 있다.
- <26> 도 1 및 도 3을 참조하면, 비교 영역(도 3의 300 및 도 4의 400)을 설정한 후, 비교 영역(300, 400) 내의 검사 영역들인 칩 다이 영역(210)들의 밝기값들 중 중간값에 해당되는 기준 밝기값을 추출한다(도 1의 130). 도 3을 참조하면, 제1비교 영역(300) 내에 해당되는 상호 간에 연속해서 배열된 7개의 칩 다이 영역(210)들에 대해 각각 "50, 53, 48, 56, 173, 58, 52"의 밝기값들이 측정되고 있다. 이들 밝기값들에서 중간에 해당되는 밝기값, 예컨대 '53'의 밝기값을 기준 밝기값으로 추출한다.
- <27> 이후에, 제1비교 영역(300) 내의 칩 다이 영역(210)들의 측정된 밝기값들을 기준 밝기값에 대해 비교하여 밝기 차이값들을 산출한다(도 1의 150). 도 3에 제시된 경우에 밝기 차이값들은 "-3, 0, -5, 3, 120, 5, -1"로 산출되게 된다. 이러한 산출된 밝기 차이값들을 산출을 웨이퍼(200) 상의 검사 영역들 모두에 대해 수행하여, 도 5에 제시된 바와 같은 밝기 차이값을 나타내는 검사 영역들의 개수 또는 가능 확률(probability)의 히스토그램 분포도를 얻을 수 있다. 밝기 차이값은 검사 대상의 그레이 레벨과 기준의 그레이 레벨의 차이를 의미하므로, 도 5에 제시된 바와 같은 밝기 차이값에 대한 히스토그램의 분포도를 얻을 수 있다.

- <28> 대다수의 데이터 분포가 밀집된 부분(501)에 속하지만, 이러한 밀집된 부분(501)의 외곽에 벗어난 부분(503)에 일부 데이터들이 검출된다. 이러한 벗어난 부분(503)의 데이터들은 결함을 의미하는 것으로 해석할 수 있다. 따라서, 도 6에 제시된 바와 같이, 도 5와 같이 얻어진 히스토그램 분포도에 오프셋 라인(offset line: 510)을 설정하고, 이러한 오프셋 라인(510)을 벗어나게 분포된 데이터를 결함으로 검출한다. 즉, 결함 기준을 히스토그램 분포도를 바탕으로 설정하고, 결함 기준 이상의 밝기 차이값을 가지는 검사 영역, 즉, 칩 다이 영역(210)에 대해 결함 영역으로 검출한다(도 1의 170).
- <29> 도 7을 참조하면, 본 발명의 실시예에 따른 결함 검사 방법에 따라 얻어지는 밝기 차이값에 대한 개수의 제1히스토그램 분포 곡선(610)은, 미리 설정한 기준 칩 다이 영역 밝기에 대한 측정 칩 다이 영역의 밝기 차이에 대한 개수의 제2히스토그램 분포 곡선(630)보다, 분포 대역이 더 좁게 얻어질 수 있다. 즉, 보다 좁은 산포를 가지는 제1히스토그램 분포 곡선(610)을 얻을 수 있다. 결함 위치(650)는 히스토그램 분포도에서 설정된 밝기 차이값 이상의 값을 가지는 경우로 정해지고 있으므로, 제1히스토그램 분포 곡선(610)이 보다 좁은 산포를 가지게 되면, 히스토그램 분포 곡선(610)이 이러한 결함 위치(650)에 까지 이상적으로 연장되지 않을 수 있다. 제2히스토그램 분포 곡선(630)과 같이 산포가 보다 넓게 되면, 실질적으로 결함이 아닌 칩 다이 영역의 밝기차가 결함 위치 이상으로 검출될 수도 있다. 이러한 경우 노이즈성 결함으로 검출되게 된다.
- <30> 본 발명의 실시예에서는 비교 영역을 인접한 칩 다이 영역(또는 셀 영역)들을 묶어 설정하고, 이들 비교 영역 내의 칩 다이 영역들의 측정 밝기값의 중간값으로 기준 밝기값을 설정하므로, 기준 밝기값에 대한 차이값들의 분포가, 제1히스토그램 분포 곡선(610)과 같이 보다 좁은 대역을 가지게 얻어질 수 있다. 따라서, 얻어진 제1히스토그램 분포 곡선(610)이 실질적으로 결함 위치(650)에 중첩되게 확장되지 않게 되므로, 노이즈성 결함 검출은 실질적으로 억제될 수 있다.

**발명의 효과**


- <31> 상술한 본 발명에 따르면, 반도체 소자 제조 공정 중에 발생될 수 있는 결함을 검출할 때, 노이즈성 결함이 검출되는 것을 실질적으로 억제할 수 있다. 이에 따라, 보다 신뢰성 있는 결함 검출이 가능하며, 제조 공정으로의 신뢰성 있는 결함 검출 결과를 피드백(feed back)할 수 있다. 이에 따라, 반도체 소자 제조 공정의 수율 증대를 구현할 수 있다.
- <32> 이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것으로 해석되어지는 것은 바람직하지 않다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 또한, 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해될 수 있다.

**도면의 간단한 설명**


- <1> 도 1은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법을 설명하기 위해서 개략적으로 제시한 공정 흐름도이다.
- <2> 도 2는 결함 검출이 수행될 웨이퍼 상의 다이(die) 배열을 보여주는 도면이다.
- <3> 도 3 및 도 4는 본 발명의 실시예에 따른 다이 별 밝기 차이값을 산출하는 방법을 설명하기 위해서 개략적으로 제시한 도면들이다.
- <4> 도 5 및 도 6은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 판단 방법을 설명하기 위해서 제시한 분포도들이다.
- <5> 도 7은 본 발명의 실시예에 따른 웨이퍼 상의 공정 결함 검사 방법의 효과를 설명하기 위해서 제시한 분포도이다.

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

