KR20070072204A - Liquid crystal display device and method for fabricating liquid crystal dispaly device - Google Patents

Liquid crystal display device and method for fabricating liquid crystal dispaly device Download PDF

Info

Publication number
KR20070072204A
KR20070072204A KR1020050136203A KR20050136203A KR20070072204A KR 20070072204 A KR20070072204 A KR 20070072204A KR 1020050136203 A KR1020050136203 A KR 1020050136203A KR 20050136203 A KR20050136203 A KR 20050136203A KR 20070072204 A KR20070072204 A KR 20070072204A
Authority
KR
South Korea
Prior art keywords
forming
layer
conductive layer
substrate
pattern
Prior art date
Application number
KR1020050136203A
Other languages
Korean (ko)
Inventor
이정일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050136203A priority Critical patent/KR20070072204A/en
Publication of KR20070072204A publication Critical patent/KR20070072204A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to manufacture the LCD of FFS(Fringe Field Switching mode) with three masks through three mask processes. A gate pattern and a common electrode(103b) are formed on a substrate. A TFT(Thin Film Transistor) is formed on the substrate including the gate pattern. A passivation layer is formed on the entire of the substrate. A drain contact hole and an opening portion are formed on the passivation layer. A pixel electrode(113a) is formed within the drain contact hole and the opening portion of the passivation layer and a common electrode(117) is formed on the upper portion of the passivation layer. The TFT formation process includes processes for forming a gate insulating layer and source/drain electrodes. The opening portion is located at a pixel electrode member.

Description

액정표시소자 및 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}Liquid crystal display device and manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}

도 1a 내지 도 1e는 종래기술에 따른 액정표시소자의 제조방법을 나타내는 공정단면도.1A to 1E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.

도 2a 내지 도 2e는 본 발명에 따른 액정표시소자의 제조방법를 나타낸 공정단면도로서, ⅢA-ⅢA선 및 ⅢB-ⅢB선에 따른 공정단면도를 도시한 도면.2A to 2E are process cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention, showing process cross-sectional views taken along lines IIIA-IIIA and IIIB-IIIB.

**********도면의 주요부분에 대한 부호의 설명********************** Description of the symbols for the main parts of the drawings ************

101 : 제1기판 103 : 게이트배선101: first substrate 103: gate wiring

103a : 게이트전극 103b : 공통전극103a: gate electrode 103b: common electrode

105 : 게이트절연막 107 : 액티브층105: gate insulating film 107: active layer

109a : 소스전극 109b : 드레인전극109a: source electrode 109b: drain electrode

111 : 보호층 113 : 투명도전층111: protective layer 113: transparent conductive layer

113a : 화소전극 115 : 감광막 117 : 공통전극113a: pixel electrode 115: photosensitive film 117: common electrode

본 발명은 액정표시소자 제조방법에 관한 것으로서, 보다 상세하게는 액정표시소자 제조시에 마스크공정을 줄일 수 있는 액정표시소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device capable of reducing a mask process in manufacturing a liquid crystal display device.

액정표시장치(Liquid Crystal Display Device: 이하 LCD라 칭한다.)는 경량, 박형, 및 저소비전력등의 특성을 갖기 때문에 음극선관(CRT: Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막트랜지스터가 구비된 TFT-LCD는 응답특성이 우수하고, 고화소수에 적합하기 때문에 고화질 및 대형 표시장치를 실현할 수 있다.Liquid crystal display devices (hereinafter referred to as LCDs) have characteristics such as light weight, thinness, and low power consumption, so that they can be used for terminals or video devices of various information devices in place of cathode ray tubes (CRT). It is used. In particular, the TFT-LCD equipped with the thin film transistor has excellent response characteristics and is suitable for high pixel numbers, thereby realizing high quality and large display devices.

이와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. In such a flat panel display, an active element such as a thin film transistor is provided in each pixel to drive a display element. The driving method of the display element of this type is often referred to as an active matrix driving method. .

이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.In the active matrix method, the active elements are arranged in each pixel arranged in a matrix to drive the pixel.

이러한 일반적인 액티브 매트릭스방식의 액정표시소자에 대해 개략적으로 설명하면 다음과 같다.The general active matrix liquid crystal display device is described as follows.

도면에 도시하지 않았지만, 일반적인 액정표시소자는 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(미도시)과 화상신호가 인가되는 데이터라인(미도시2의 교차영역에 형성된 박막트랜지스터(미도시)를 포함하여 구성된다. Although not shown in the drawings, each pixel of a thin film transistor liquid crystal display device having N × M pixels arranged vertically and horizontally has a gate line (not shown) and an image signal to which a scan signal is applied from an external driving circuit. It includes a data line (a thin film transistor (not shown) formed in the intersection region of the not shown 2) to be applied.

여기서, 상기 박막트랜지스터(미도시)는 게이트라인(미도시)에서 분기된 게 이트전극(미도시)과 신호선에서 분기된 소스전극(미도시) 및 화소전극(미도시)과 연결된 드레인전극(미도시) 그리고, 상기 소스전극(미도시)과 드레인전극(미도시)사이에 형성된 반도체층(미도시)으로 구성되어 있다.The thin film transistor (not shown) may include a gate electrode (not shown) branched from a gate line (not shown), a source electrode (not shown) branched from a signal line, and a drain electrode connected to a pixel electrode (not shown). And a semiconductor layer (not shown) formed between the source electrode (not shown) and the drain electrode (not shown).

또한, 상기 박막트랜지스터(미도시)는 게이트라인(미도시)을 통해 게이트전극(미도시)에 전압이 가해지면, 데이터라인(미도시)을 통해 소스전극(미도시)에 인가되는 데이터전압을 반도체채널층(미도시)을 통하여 드레인전극(미도시)으로 인가하는 역할을 한다.In addition, when the voltage is applied to the gate electrode (not shown) through the gate line, the thin film transistor (not shown) receives a data voltage applied to the source electrode (not shown) through the data line (not shown). It serves to apply to the drain electrode (not shown) through the semiconductor channel layer (not shown).

그리고, 상기 드레인전극에 데이터전압이 인가되면, 데이터전극과 연결된 화소전극에 데이터전압이 인가되므로써 상기 화소의 화소전극과 공통전극(미도시)사이에 전압차가 발생한다. 그러면, 이러한 전압차로 인해 상기 화소전극과 공통전극(미도시)사이에 존재하고 있는 액정(미도시)의 분자배열이 변화되는데, 이 액정의 분자배열이 변화되므로써 화소의 광투과량이 변하게 된다.When a data voltage is applied to the drain electrode, a voltage difference is generated between the pixel electrode and the common electrode (not shown) of the pixel by applying the data voltage to the pixel electrode connected to the data electrode. Then, due to the voltage difference, the molecular arrangement of the liquid crystal (not shown) existing between the pixel electrode and the common electrode (not shown) is changed. As the molecular arrangement of the liquid crystal is changed, the light transmittance of the pixel is changed.

이렇게 데이터전압이 인가된 화소와 인가되지 않은 화소사이에 시각적인 차이가 발생하게 된다. In this way, a visual difference occurs between the pixel to which the data voltage is applied and the pixel to which the data voltage is not applied.

따라서, 상기 액정표시소자는 이러한 시각적인 차이가 있는 화소들이 모임으로써 표시장치의 역할을 한다.Accordingly, the liquid crystal display device serves as a display device by collecting pixels having such visual differences.

한편, TFT-LCD는 트위스트 네마틱(TN: Twisted Nematic) 구동 모드를 채택하여 왔기 때문에 시야각이 협소하다는 단점이 있었지만, 최근 인플레인구동(In Plane Switching: 이하, IPS라 칭한다.) 액정표시장치가 제안되어 상기 협소한 시야각 문제를 어느정도 해결하였다.On the other hand, TFT-LCD has a disadvantage of narrow viewing angle because it adopts TN (Twisted Nematic) driving mode, but recently In Plane Switching (hereinafter referred to as IPS) liquid crystal display device It has been proposed to solve the narrow viewing angle problem to some extent.

그러나, 상기 IPS-LCD는 광시야각을 실현했음에도 불구하고 낮은 개구율 및 투과율을 개선하기 위하여 프린지필드구동(Fringe Field Switching: 이하, FFS라 칭한다.) 액정표시장치가 제안되었다.However, even though the IPS-LCD realizes a wide viewing angle, a fringe field switching (FFS) liquid crystal display has been proposed to improve low aperture ratio and transmittance.

이러한 FFS모드의 일반적인 액정표시소자 제조방법에 대해 도 1a 내지 도 1e를 참조하여 설명하면 다음과 같다.A general liquid crystal display device manufacturing method of the FFS mode will be described with reference to FIGS. 1A to 1E as follows.

도 1a 내지 도 1e는 종래기술에 따른 액정표시소자의 제조방법을 나타내는 공정단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.

도 1a를 참조하면, 기판(11)상에 투명물질인 ITO를 증착한후 포토리소그라피 공정기술을 이용한 제1마스크공정에 의해 노광 및 현상을 거쳐 이를 선택적으로 식각하여 공통전극(13)을 형성한다.Referring to FIG. 1A, a common electrode 13 is formed by depositing ITO, which is a transparent material, on a substrate 11 and selectively etching the same after exposure and development by a first mask process using a photolithography process technology. .

그다음, 도 1b를 참조하면, 기판(11)상에 금속물질을 적층한 후 포토리소그라피 공정기술을 이용한 제2마스크공정에 의해 노광 및 현상을 거쳐 상기 금속물질층을 식각하여 게이트전극(15a)을 형성한다. 이때, 상기 금속물질층 식각시에 스토리지노드전극(15b), 게이트패드부(15c) 및 데이터패드부(15d)도 함께 형성된다.Next, referring to FIG. 1B, the metal material layer is etched through exposure and development by a second mask process using a photolithography process technology after laminating a metal material on the substrate 11 to etch the gate electrode 15a. Form. In this case, the storage node electrode 15b, the gate pad part 15c, and the data pad part 15d are also formed when the metal material layer is etched.

이어서, 도 1c를 참조하면, 기판전체에 걸쳐 게이트절연층(17)과 액티브층(19) 및 금속도전층을 차례로 적층한후 회절노광마스크를 이용한 제3마스크공정에 의해 노광 및 현상을 거쳐 상기 금속도전층과 액티브층을 순차적으로 식각하여 액티브층패턴(19)과 소스전극(21a) 및 드레인전극(21b)을 동시에 형성한다. Subsequently, referring to FIG. 1C, the gate insulating layer 17, the active layer 19, and the metal conductive layer are sequentially stacked over the entire substrate, followed by exposure and development by a third mask process using a diffraction exposure mask. The metal conductive layer and the active layer are sequentially etched to simultaneously form the active layer pattern 19, the source electrode 21a, and the drain electrode 21b.

그다음, 도 1d를 참조하면, 상기 기판(11) 전체에 걸쳐서 보호층(23)을 형성한 후 제4마스크공정에 의해 상기 보호층(23)을 선택적으로 식각하여 상기 드레인 전극(21b)을 노출시키는 콘택홀(25a)을 형성한다. 이때, 상기 보호층(23) 식각시에 상기 콘택홀(25a) 형성과 함께 상기 게이트패드부(15c)와 데이터패드부(15d)를 노출시키는 개구부(25b)(25c)도 함께 형성된다.Next, referring to FIG. 1D, after forming the protective layer 23 over the entire substrate 11, the protective layer 23 is selectively etched by a fourth mask process to expose the drain electrode 21b. Contact holes 25a are formed. In this case, openings 25b and 25c exposing the gate pad part 15c and the data pad part 15d together with the contact hole 25a are formed when the protective layer 23 is etched.

이어서, 도 1e를 참조하면, 상기 콘택홀(25a)을 포함한 기판전체에 투명도전물질인 ITO를 증착한후 제5마스크공정에 의한 노광 및 현상을 거쳐 상기 투명도전층을 선택적으로 식각하여 상기 드레인전극(21b)과 전기적으로 접속하는 화소전극(27a)을 형성한다. 이때, 상기 투명도전층 식각시에 화소전극(27a)과 함께 상기 개구부(25b)(25c)를 통해 게이트패드부(15c) 및 데이터패드부(15d)에 연결되는 게이트패드(27b)와 데이터패드(27c)도 함께 형성한다.Subsequently, referring to FIG. 1E, after depositing ITO, which is a transparent conductive material, on the entire substrate including the contact hole 25a, the transparent conductive layer is selectively etched through exposure and development by a fifth mask process to thereby drain the drain electrode. The pixel electrode 27a electrically connected to the 21b is formed. In this case, the gate pad 27b and the data pad connected to the gate pad part 15c and the data pad part 15d through the openings 25b and 25c together with the pixel electrode 27a during the etching of the transparent conductive layer. 27c) is also formed.

그러나, 상기한 바와같이, 종래기술에 따른 액정표시소자 제조방법에 의하면 다음과 같은 문제점이 있다.However, as described above, the liquid crystal display device manufacturing method according to the prior art has the following problems.

종래기술에 따른 액정표시소자 제조방법에 의하면, 공통전극을 형성하기 위한 제1마스크공정, 게이트전극을 형성하기 위한 제2마스크공정, 액티브층과 소스/드레인전극을 형성하기 위한 제3마스크공정, 드레인전극을 연결하기 위해 콘택홀을 형성하기 위한 제4마스크공정, 화소전극을 형성하기 위한 제5마스크공정 등 적어도 5마스크공정이 요구된다.According to the liquid crystal display device manufacturing method according to the prior art, the first mask process for forming the common electrode, the second mask process for forming the gate electrode, the third mask process for forming the active layer and the source / drain electrode, At least five mask processes, such as a fourth mask process for forming contact holes and a fifth mask process for forming pixel electrodes, are required to connect the drain electrodes.

따라서, 위에서와 같이 소자 제조시에 적어도 5회에 걸친 마스크 공정이 요구되기 때문에 제조공정이 복잡해지고 그로 인해 제조비용이 증가하게 되는 문제점이 있었다.Therefore, there is a problem in that the manufacturing process is complicated because the mask process is required at least five times during the device manufacturing as described above, thereby increasing the manufacturing cost.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 소자 제조시에 마스크공정수를 줄여 제조공정을 단순화시키고 제조비용을 절감시킬 수 있는 액정표시소자 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device manufacturing method which can simplify the manufacturing process and reduce the manufacturing cost by reducing the number of mask processes during device manufacturing. have.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 기판상에 게이트패턴과 공통전극을 형성하는 단계; 상기 게이트패턴을 포함한 기판상에 박막트랜지스터를 형성하는 단계; 상기 기판전체에 보호막을 형성하는 단계; 상기 보호막에 드레인콘택홀과 개구부를 형성하는 단계; 및, 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, including: forming a gate pattern and a common electrode on a substrate; Forming a thin film transistor on the substrate including the gate pattern; Forming a protective film on the entire substrate; Forming a drain contact hole and an opening in the passivation layer; And forming a pixel electrode in the drain contact hole and the opening of the passivation layer, and forming a common electrode on the passivation layer.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은 제1기판상에 게이트패턴과 공통전극을 형성하는 단계; 상기 게이트패턴을 포함한 제1기판상에 게이트절연막과 액티브층 및 소스/드레인전극을 형성하는 단계; 상기 제1기판전체에 보호막을 형성하는 단계; 상기 보호막에 드레인콘택홀과 개구부를 형성하는 단계; 및 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계; 제2기판상에 블랙매트릭스, 컬러필터층을 형성하는 단계; 상기 제2기판과 제1기판을 합착시키는 단계; 및 상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.In addition, the liquid crystal display device manufacturing method according to the present invention for achieving the above object comprises the steps of forming a gate pattern and a common electrode on the first substrate; Forming a gate insulating layer, an active layer, and a source / drain electrode on the first substrate including the gate pattern; Forming a protective film on the entire first substrate; Forming a drain contact hole and an opening in the passivation layer; Forming a pixel electrode in the drain contact hole and the opening of the passivation layer, and forming a common electrode on the passivation layer; Forming a black matrix and color filter layer on the second substrate; Bonding the second substrate and the first substrate to each other; And forming a liquid crystal layer between the first substrate and the second substrate.

이하, 본 발명에 따른 액정표시소자 제조방법에 대해 첨부된 도면을 참조하 여 상세히 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2e는 본 발명에 따른 액정표시소자의 제조방법를 나타낸 공정단면도로서, 소자 레이아웃도, ⅡA-ⅡA선 및 ⅡB-ⅡB선에 따른 공정단면도를 도시한 도면이다.2A to 2E are process cross-sectional views showing a method of manufacturing a liquid crystal display device according to the present invention, showing the device layout diagrams and the process cross-sectional views taken along lines IIA-IIA and IIB-IIB.

도 2a에 도시된 바와 같이, TFT영역과 화소영역을 포함하는 기판(101)상에 게이트 형성용 금속물질을 증착한후 상기 게이트용 금속물질층상에 제1감광막(미도시)을 도포한다.As shown in FIG. 2A, a gate forming metal material is deposited on a substrate 101 including a TFT region and a pixel region, and then a first photosensitive film (not shown) is coated on the gate metal material layer.

그다음, 제1마스크공정으로서 제1마스크(미도시)를 상기 제1감광막(미도시)위에 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 게이트배선지역과 공통전극지역을 블로킹하는 제1감광막패턴(미도시)을 형성한다. Subsequently, in a state in which a first mask (not shown) is positioned on the first photoresist film (not shown) as a first mask process, light such as ultraviolet light is irradiated, and then a development process is performed to perform the gate wiring area. And a first photoresist pattern (not shown) blocking the common electrode region.

이어서, 상기 제1감광막패턴(미도시)을 마스크로 상기 금속도전층(미도시)을 선택적으로 식각하여 게이트전극(103a)과 공통전극(103b)를 형성한다. 이때, 상기 게이트전극(103a) 형성시에 게이트배선(103)과 게이트패드(103b)도 함께 형성된다.Subsequently, the metal conductive layer (not shown) is selectively etched using the first photoresist pattern (not shown) as a mask to form a gate electrode 103a and a common electrode 103b. At this time, the gate wiring 103 and the gate pad 103b are also formed together when the gate electrode 103a is formed.

그다음, 도 2b에 도시된 바와같이, 상기 게이트전극(103a)과 공통전극(103b)을 포함한 기판전체에 나이트라이드(nitride)와 같은 절연물질을 증착하여 게이트절연막(105)을 형성한후 그 위에 액티브층(107)과 금속도전층(109)을 차례로 적층한다.Next, as shown in FIG. 2B, an insulating material such as nitride is deposited on the entire substrate including the gate electrode 103a and the common electrode 103b to form a gate insulating film 105 thereon. The active layer 107 and the metal conductive layer 109 are stacked in this order.

이어서, 상기 기판(101) 전체에 제2감광막(미도시)을 도포한후 제2마스크공정으로 상기 제2감광막위에 회절노광용 제2마스크를 위치시킨 상태에서 자외선 (Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 제2감광막패턴(미도시)을 형성한다.Subsequently, after the second photoresist film (not shown) is applied to the entire substrate 101, light such as ultraviolet light is irradiated in a state in which a second mask for diffraction exposure is placed on the second photoresist film by a second mask process. Subsequently, the development process is performed to form a second photoresist pattern (not shown).

이어서, 상기 제2감광막패턴(미도시)을 마스크로 상기 금속도전층(109)과 액티브층(107)을 패터닝한다.Subsequently, the metal conductive layer 109 and the active layer 107 are patterned using the second photoresist pattern (not shown) as a mask.

그다음, 에싱공정을 진행하여 상기 액티브층(107)의 채널부위상에 위치하는 감광막패턴부분을 제거하여 금속도전층(109)부분이 드러나도록 한후 상기 제2감광막패턴(미도시)을 마스크로 상기 금속도전층(109)부분을 선택적으로 식각하여 소스전극(109a)과 드레인전극(109b)을 형성한다.Subsequently, an ashing process is performed to remove the photoresist pattern portion located on the channel portion of the active layer 107 so that the metal conductive layer 109 is exposed, and then the second photoresist pattern (not shown) is used as a mask. A portion of the metal conductive layer 109 is selectively etched to form a source electrode 109a and a drain electrode 109b.

이어서, 도 2c에 도시된 바와같이, 상기 제2감광막패턴(미도시)을 제거한후 기판(101) 전체에 보호층(111)을 증착한후 그 위에 제3감광막(미도시)을 도포한다.Subsequently, as shown in FIG. 2C, after removing the second photoresist layer pattern (not shown), the protective layer 111 is deposited on the entire substrate 101, and then a third photoresist layer (not shown) is applied thereon.

그다음, 제3마스크공정으로 상기 제3감광막위에 제2마스크를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 제3감광막패턴(미도시)을 형성한다.Subsequently, in a state in which the second mask is positioned on the third photoresist film in a third mask process, light such as ultraviolet light is irradiated, and then a development process is performed to form a third photoresist film pattern (not shown).

이어서, 상기 제3감광막패턴(미도시)을 마스크로 상기 보호층(111)을 선택적으로 제거하여 상기 드레인전극(109b)을 노출시키는 콘택홀(111a)을 형성한다. 이때, 상기 보호층(111) 식각시에 다수개의 화소전극이 형성되는 개구부도 함께 형성된다.Subsequently, the protective layer 111 is selectively removed using the third photoresist pattern (not shown) as a mask to form a contact hole 111a exposing the drain electrode 109b. In this case, an opening in which a plurality of pixel electrodes are formed when the protective layer 111 is etched is also formed.

그다음, 상기 제3감광막패턴(미도시)을 제거한후 상기 콘택홀(111a)개구부 (미도시)를 포함한 기판전체에 ITO와 같은 투명물질로 이루어진 투명도전층(113)을 증착한후 그 위에 제4감광막(115)을 도포한다.Next, after removing the third photoresist pattern (not shown), a transparent conductive layer 113 made of a transparent material such as ITO is deposited on the entire substrate including the opening (not shown) of the contact hole 111a, and then a fourth layer thereon is formed thereon. The photosensitive film 115 is applied.

이어서, 도 2d에 도시된 바와같이, 상기 제4감광막(115)을 에싱처리하여 상기 투명도전층(113)상부가 드러나도록 한다. 이때, 에싱처리시에 상기 제4감광막(115)은 상기 콘택홀(111a) 및 개구부내에만 잔류하게 된다.Subsequently, as illustrated in FIG. 2D, the fourth photoresist film 115 is subjected to ashing so that the upper portion of the transparent conductive layer 113 is exposed. At this time, during the ashing process, the fourth photoresist film 115 remains only in the contact hole 111a and the opening.

그다음, 도 2e에 도시된 바와같이, 상기 드러난 투명도전층(113)부분을 제거하여 상기 드레인전극(109b)와 전기적으로 접속하는 화소전극(113a)과 상기 개구부(미도시)내에 존재하는 화소전극(113a)을 형성한다.Next, as shown in FIG. 2E, the pixel electrode 113a which is electrically connected to the drain electrode 109b by removing the exposed portion of the transparent conductive layer 113 and the pixel electrode present in the opening (not shown) 113a).

이어서, 상기 잔류하는 제4감광막패턴(115a)과 보호막(111)을 포함한 기판전체에 ITO와 같은 투명재질의 투명도전층(미도시)을 증착한후 리프트오프(lift-off)공법으로 상기 제4감광막패턴(115a)을 제거하여 상기 보호층(111)상에 공통전극(117)을 형성한다. 이때, 상기 공통전극(117)은 상기 화소전극(113a)과 오버랩되지 않는다. Subsequently, a transparent conductive layer (not shown) made of a transparent material such as ITO is deposited on the entire substrate including the remaining fourth photoresist pattern 115a and the passivation layer 111, and then, the lift-off method is performed. The photoresist pattern 115a is removed to form a common electrode 117 on the protective layer 111. In this case, the common electrode 117 does not overlap the pixel electrode 113a.

한편, 도면에는 도시하지 않았지만, 상부기판(미도시)에는 블랙매트릭스와 컬러필터층 및 오버코트층 이외에 기타 다른 층들을 선택적으로 형성한다.Although not shown in the drawings, other layers other than the black matrix, the color filter layer, and the overcoat layer may be selectively formed on the upper substrate (not shown).

그다음, 상기 상부기판을 하부기판과 합착시킨후 이들 상부기판과 하부기판사이에 액정층(미도시)을 형성하므로써 액정표시소자를 완성하게 된다.Then, after the upper substrate is bonded to the lower substrate, a liquid crystal layer (not shown) is formed between the upper substrate and the lower substrate, thereby completing the liquid crystal display device.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.As described above, the liquid crystal display device manufacturing method according to the present invention has the following effects.

본 발명에 따른 액정표시소자 제조방법에 의하면, 게이트전극과 공통전극을 형성하기 위한 제1마스크공정과, 액티브층과 소스/드레인전극을 형성하기 위한 제2 마스크공정 및, 콘택홀을 형성하기 위한 제3마스크공정을 통해 3마스크의 FFS(Fringe Field Switching mode)의 액정표시소자를 제조할 수 있다. 특히, 보호막패턴 형성시에 화소전극부까지 형성후 콘택홀매립(contact hole filling) 효과와 리프트오프(lift off)를 사용하면 화소전극 및 공통전극을 형성할 수 있다.According to the liquid crystal display device manufacturing method according to the present invention, a first mask process for forming a gate electrode and a common electrode, a second mask process for forming an active layer and a source / drain electrode, and for forming a contact hole Through the third mask process, a liquid crystal display device having three masks of FFS (Fringe Field Switching mode) can be manufactured. In particular, the pixel electrode and the common electrode may be formed using the contact hole filling effect and the lift off after the formation of the protective layer pattern up to the pixel electrode part.

따라서, 기존에는 적어도 5번에 걸친 마스크공정에 의해 소자 제조가 가능하였지만 본 발명에서의 3번에 걸친 마스크공정을 통해 소자 제조가 가능하므로써 마스크수 감소 효과를 얻을 수 있으며, 그로 인해 제조공정시간을 단축시킬 수 있고 제조원가를 절감할 수 있다.Therefore, although the device was manufactured by at least five mask processes, the device can be manufactured through the mask process three times in the present invention, and thus the number of masks can be reduced, thereby reducing the manufacturing time. It can shorten and reduce manufacturing cost.

그러므로, 본 발명에서 적용한 액정표시소자 제조방법은 TN 모드, IPS 모드 및 FFS 모드의 액정표시소자 제조에 모두 적용가능하다.Therefore, the liquid crystal display device manufacturing method applied in the present invention can be applied to the manufacturing of the liquid crystal display device of the TN mode, IPS mode and FFS mode.

Claims (18)

기판상에 게이트패턴과 공통전극을 형성하는 단계;Forming a gate pattern and a common electrode on the substrate; 상기 게이트패턴을 포함한 기판상에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor on the substrate including the gate pattern; 상기 기판전체에 보호막을 형성하는 단계;Forming a protective film on the entire substrate; 상기 보호막에 드레인콘택홀과 개구부를 형성하는 단계; 및Forming a drain contact hole and an opening in the passivation layer; And 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.And forming a pixel electrode in the drain contact hole and the opening of the passivation layer, and forming a common electrode on the passivation layer. 제1항에 있어서, 상기 박막트랜지스터를 형성하는 단계는 게이트절연막과 액티브층 및 소스/드레인전극을 형성하는 단계로 구성된 것을 특징으로하는 액정표시소자 제조방법.The method of claim 1, wherein the forming of the thin film transistor comprises forming a gate insulating layer, an active layer, and a source / drain electrode. 제 2 항에 있어서, 상기 액티브층과 소스/드레인전극을 형성하는 단계는,The method of claim 2, wherein the forming of the active layer and the source / drain electrodes comprises: 게이트절연막상에 액티브층과 도전층을 순차적으로 적층하는 단계와,Sequentially stacking an active layer and a conductive layer on the gate insulating film; 상기 도전층상에 감광막을 형성한후 회절노광마스크를 이용한 회절노광공정에 의해 감광막을 노광 및 현상을 거쳐 감광막패턴을 형성하는 단계와,Forming a photoresist pattern on the conductive layer by exposing and developing the photoresist by a diffraction exposure process using a diffraction exposure mask; 상기 감광막패턴을 마스크로 액티브층과 도전층을 선택적으로 제거하여 액티브층패턴과 소스/드레인전극을 한정하는 단계를 포함하여 이루어지는 것을 특징으 로 하는 액정표시소자 제조방법.And selectively removing the active layer and the conductive layer using the photoresist pattern as a mask to define the active layer pattern and the source / drain electrodes. 제 3 항에 있어서, 상기 회절노광공정은, The method of claim 3, wherein the diffraction exposure step, 상기 도전층상에 감광막을 도포한후 그 위에 회절노광마스크를 위치시키는 단계와, Applying a photoresist film on the conductive layer and then placing a diffraction mask on it; 상기 회절노광마스크를 이용한 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.And forming a photosensitive film pattern by performing an exposure and development process using the diffraction exposure mask. 제 4 항에 있어서, 상기 감광막패턴을 에싱처리하여 상기 채널부위상에 위치하는 도전층부분이 드러나도록하는 것을 특징으로하는 액정표시소자 제조방법.5. The method of claim 4, wherein the photosensitive film pattern is subjected to an ashing process so that a portion of the conductive layer positioned on the channel portion is exposed. 제 5 항에 있어서, 상기 남아 있는 감광막패턴을 마스크로 상기 채널부위상에 위치하는 도전층부분을 제거하여 소스/드레인전극을 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시소자 제조방법.6. The method of claim 5, further comprising forming a source / drain electrode by removing a portion of the conductive layer positioned on the channel portion using the remaining photoresist pattern as a mask. 제 1 항에 있어서, 상기 개구부는 화소전극부에 위치하는 것을 특징으로하는 액정표시소자 제조방법.The method of claim 1, wherein the opening is positioned in the pixel electrode part. 제 1항에 있어서, 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계는,The method of claim 1, wherein the pixel electrode is formed in the drain contact hole and the opening of the passivation layer, and the common electrode is formed on the passivation layer. 상기 보호막의 드레인콘택홀과 개구부를 포함한 보호막상에 투명도전층을 형성하는 단계와, 상기 투명도전층상에 감광막을 도포하는 단계와, 상기 감광막을 상기 투명도전층이 드러날때까지 식각하는 단계와 상기 보호막상에 투명도전층을 형성하는 단계와, 잔존하는 감광막과 이 감광막상에 형성된 투명도전층부분을 제거하여 화소전극과 공통전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.Forming a transparent conductive layer on a protective film including a drain contact hole and an opening of the protective film, applying a photosensitive film on the transparent conductive layer, etching the photosensitive film until the transparent conductive layer is exposed, and forming a protective film on the protective film And forming a pixel electrode and a common electrode by removing the remaining photosensitive film and the portion of the transparent conductive layer formed on the photosensitive film. 제 8 항에 있어서, 상기 감광막을 선택적으로 제거하여 상기 도전층을 드러나도록 하는 단계는 에싱공정을 통해 이루어지는 것을 특징으로하는 액정표시소자 제조방법.The method of claim 8, wherein the removing of the photosensitive film to expose the conductive layer is performed by an ashing process. 제1기판상에 게이트패턴과 공통전극을 형성하는 단계;Forming a gate pattern and a common electrode on the first substrate; 상기 게이트패턴을 포함한 제1기판상에 게이트절연막과 액티브층 및 소스/드레인전극을 형성하는 단계;Forming a gate insulating layer, an active layer, and a source / drain electrode on the first substrate including the gate pattern; 상기 제1기판전체에 보호막을 형성하는 단계;Forming a protective film on the entire first substrate; 상기 보호막에 드레인콘택홀과 개구부를 형성하는 단계; 및Forming a drain contact hole and an opening in the passivation layer; And 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계Forming a pixel electrode in the drain contact hole and the opening of the passivation layer, and forming a common electrode on the passivation layer 제2기판상에 블랙매트릭스, 컬러필터층을 형성하는 단계;Forming a black matrix and color filter layer on the second substrate; 상기 제2기판과 제1기판을 합착시키는 단계; 및Bonding the second substrate and the first substrate to each other; And 상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.And forming a liquid crystal layer between the first substrate and the second substrate. 제10항에 있어서, 상기 박막트랜지스터를 형성하는 단계는 게이트절연막과 액티브층 및 소스/드레인전극을 형성하는 단계로 구성된 것을 특징으로하는 액정표시소자 제조방법.The method of claim 10, wherein the forming of the thin film transistor comprises forming a gate insulating layer, an active layer, and a source / drain electrode. 제 11 항에 있어서, 상기 액티브층과 소스/드레인전극을 형성하는 단계는,The method of claim 11, wherein the forming of the active layer and the source / drain electrodes comprises: 게이트절연막상에 액티브층과 도전층을 순차적으로 적층하는 단계와,Sequentially stacking an active layer and a conductive layer on the gate insulating film; 상기 도전층상에 감광막을 형성한후 회절노광마스크를 이용한 회절노광공정에 의해 감광막을 노광 및 현상을 거쳐 감광막패턴을 형성하는 단계와,Forming a photoresist pattern on the conductive layer by exposing and developing the photoresist by a diffraction exposure process using a diffraction exposure mask; 상기 감광막패턴을 마스크로 액티브층과 도전층을 선택적으로 제거하여 액티브층패턴과 소스/드레인전극을 한정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.And selectively removing the active layer and the conductive layer by using the photoresist pattern as a mask to define the active layer pattern and the source / drain electrodes. 제 12 항에 있어서, 상기 회절노광공정은, The method of claim 12, wherein the diffraction exposure step, 상기 도전층상에 감광막을 도포한후 그 위에 회절노광마스크를 위치시키는 단계와, Applying a photoresist film on the conductive layer and then placing a diffraction mask on it; 상기 회절노광마스크를 이용한 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.And forming a photosensitive film pattern by performing an exposure and development process using the diffraction exposure mask. 제 13 항에 있어서, 상기 감광막패턴을 에싱처리하여 상기 채널부위상에 위치하는 도전층부분이 드러나도록하는 것을 특징으로하는 액정표시소자 제조방법.15. The method of claim 13, wherein the photosensitive film pattern is subjected to an ashing process so that a portion of the conductive layer positioned on the channel portion is exposed. 제 13 항에 있어서, 상기 남아 있는 감광막패턴을 마스크로 상기 채널부위상에 위치하는 도전층부분을 제거하여 소스/드레인전극을 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시소자 제조방법.The method of claim 13, further comprising forming a source / drain electrode by removing a portion of the conductive layer positioned on the channel portion using the remaining photoresist pattern as a mask. 제 10 항에 있어서, 상기 개구부는 화소전극부에 위치하는 것을 특징으로하는 액정표시소자 제조방법.The method of claim 10, wherein the opening is positioned in the pixel electrode part. 제 10항에 있어서, 상기 보호막의 드레인콘택홀과 개구부내에 화소전극을 형성하고, 상기 보호막상부에 공통전극을 형성하는 단계는,The method of claim 10, wherein the pixel electrode is formed in the drain contact hole and the opening of the passivation layer, and the common electrode is formed on the passivation layer. 상기 보호막의 드레인콘택홀과 개구부를 포함한 보호막상에 투명도전층을 형성하는 단계와, 상기 투명도전층상에 감광막을 도포하는 단계와, 상기 감광막을 상기 투명도전층이 드러날때까지 식각하는 단계와 상기 보호막상에 투명도전층을 형성하는 단계와, 잔존하는 감광막과 이 감광막상에 형성된 투명도전층부분을 제거하여 화소전극과 공통전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.Forming a transparent conductive layer on a protective film including a drain contact hole and an opening of the protective film, applying a photosensitive film on the transparent conductive layer, etching the photosensitive film until the transparent conductive layer is exposed, and forming a protective film on the protective film And forming a pixel electrode and a common electrode by removing the remaining photosensitive film and the portion of the transparent conductive layer formed on the photosensitive film. 제 10 항에 있어서, 상기 감광막을 선택적으로 제거하여 상기 도전층을 드러나도록 하는 단계는 에싱공정을 통해 이루어지는 것을 특징으로하는 액정표시소자 제조방법.The method of claim 10, wherein selectively removing the photosensitive film to expose the conductive layer is performed through an ashing process.
KR1020050136203A 2005-12-31 2005-12-31 Liquid crystal display device and method for fabricating liquid crystal dispaly device KR20070072204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136203A KR20070072204A (en) 2005-12-31 2005-12-31 Liquid crystal display device and method for fabricating liquid crystal dispaly device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136203A KR20070072204A (en) 2005-12-31 2005-12-31 Liquid crystal display device and method for fabricating liquid crystal dispaly device

Publications (1)

Publication Number Publication Date
KR20070072204A true KR20070072204A (en) 2007-07-04

Family

ID=38507259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136203A KR20070072204A (en) 2005-12-31 2005-12-31 Liquid crystal display device and method for fabricating liquid crystal dispaly device

Country Status (1)

Country Link
KR (1) KR20070072204A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120067209A (en) * 2010-12-15 2012-06-25 엘지디스플레이 주식회사 Method for fabricating array substrate for ffs mode liquid crystal display device
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
KR20120067209A (en) * 2010-12-15 2012-06-25 엘지디스플레이 주식회사 Method for fabricating array substrate for ffs mode liquid crystal display device

Similar Documents

Publication Publication Date Title
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR20070066070A (en) The photo mask and method of fabricating the array substrate for liquid crystal display device using the same
KR20080000751A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20110054156A (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8698148B2 (en) Display devices and fabrication methods thereof
JP2005283689A (en) Liquid crystal display and its manufacturing method
KR101294691B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101258082B1 (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR101228538B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20070045751A (en) Mask for photo lithography
KR101953832B1 (en) Method of fabricating array substrate for liquid crystal display device
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR20110076578A (en) Method for fabricating line and method for fabricating liquid crystal display device of using the same
KR101227408B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101215943B1 (en) The array substrate for liquid crystal display device and method of fabricating the same
KR101180273B1 (en) The method of fabricating the array substrate for liquid crystal display device
JP5236370B2 (en) Manufacturing method of TFT substrate and TFT substrate
KR100652038B1 (en) Method for fabricating liquid crystal display panel
KR100595311B1 (en) Method for manufacturing liquid crystal display device
KR101252480B1 (en) Liquid crystal display device and method for fabricating the same
KR20070091730A (en) Display substrate and method for manufacturing the same
KR20070072277A (en) Method for fabricating liquid crystal dispaly device
KR101183377B1 (en) Method for liquid crystal display device
KR20140128551A (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination