KR20050059697A - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR20050059697A KR20050059697A KR1020030091411A KR20030091411A KR20050059697A KR 20050059697 A KR20050059697 A KR 20050059697A KR 1020030091411 A KR1020030091411 A KR 1020030091411A KR 20030091411 A KR20030091411 A KR 20030091411A KR 20050059697 A KR20050059697 A KR 20050059697A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- lower electrode
- layer
- cap oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title abstract description 19
- 239000004065 semiconductor Substances 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 51
- 229910021642 ultra pure water Inorganic materials 0.000 description 6
- 239000012498 ultrapure water Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910003071 TaON Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 플러그를 구비한 층간절연막이 형성된 실리콘 기판을 제공하는 단계와, 상기 층간절연막 상에 식각방지막과 캡산화막 및 희생질화막을 차례로 형성하는 단계와, 상기 플러그의 상부 부분의 질화막과 캡산화막 및 희생질화막을 차례로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 표면에 하부전극을 형성하는 단계와, 상기 하부전극과 희생질화막을 가로지르는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴이 노출시킨 희생질화막 부분을 제거하여 제거되지 않은 희생질화막을 이용하여 하부전극간의 쓰러짐을 방지할 수 있는 지지대를 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 캡산화막을 딥 아웃을 통하여 제거하는 단계와, 상기 지지대를 제거하는 단계 및 상기 하부전극 상에 유전체막 및 상부전극을 차례로 형성하는 단계를 포함한다. 본 발명에 따르면, 캐패시터 하부 전극을 형성시에 전극간에 질화막 지지대를 임의로 형성하여 캡산화막 제거 및 세정공정에서 발생하는 전극의 쓰러짐 현상을 방지할 수 있다. The present invention discloses a method for forming a capacitor of a semiconductor device. The disclosed method includes providing a silicon substrate having an interlayer insulating film having a plug, sequentially forming an etch stop layer, a cap oxide film, and a sacrificial nitride film on the interlayer insulating film, and forming a nitride film of an upper portion of the plug. Forming a trench by sequentially etching the cap oxide film and the sacrificial nitride film, forming a lower electrode on the trench surface, forming a photoresist pattern crossing the lower electrode and the sacrificial nitride film, and the photoresist pattern Removing a portion of the exposed sacrificial nitride layer to form a support to prevent falling between the lower electrodes by using the unremoved sacrificial nitride layer; removing the photoresist pattern; and removing the cap oxide layer through a dip out. And removing the support, and forming a dielectric film and an upper layer on the lower electrode. And a step of forming an electrode in turn. According to the present invention, a nitride film support may be arbitrarily formed between the electrodes when the capacitor lower electrode is formed to prevent the electrode from falling down during the cap oxide film removal and cleaning process.
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 상세하게는, 공정 변화를 이용하여 충전용량(Capacitance)을 증가시키는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a capacitor of a semiconductor device, and more particularly, to a method of increasing a capacitance by using a process change.
디램(DRAM)은 저장된 데이터가 전원과 직접적으로 연결되지 않은 상태로 유지되기 때문에. 일정시간마다 리프레쉬(Refresh)를 필요로 한다. 또한, 저장된 데이터가 오랜기간 동안 유지되어야 하기 때문에, 캐패시터의 충전용량이 많을 수록 유리하다. DRAM is because stored data is not directly connected to a power source. It needs refresh every certain time. In addition, since the stored data has to be maintained for a long time, the larger the charging capacity of the capacitor is advantageous.
그런데, 반도체 소자의 고집적화가 진행되면서 셀 크기가 감소되고 있고, 상기 셀 크기의 감소는 캐패시터 면적 감소를 수반하며, 또한, 상기 캐패시터 면적 감소는 충전용량의 감소로 이어지므로, 기존의 캐패시터 구조로는 소자 동작 특성을 일정하게 유지하는데 필요한 충전용량 확보에 어려움을 겪고 있다. However, as the integration of semiconductor devices proceeds, the cell size is reduced, and the decrease in the cell size entails the reduction of the capacitor area, and the reduction of the capacitor area leads to the reduction of the charging capacity. It is difficult to secure the charging capacity required to keep the device operating characteristics constant.
이에, 현재 양산 중인 고집적 소자는 셀 동작에 필요한 일정량 이상의 충전용량의 확보를 위해 전하 저장 전극을 다양한 3차원 구조로 형성하거나, 유전체막의 재료로 고유전율 물질을 이용하거나, 또는, 유전체막을 최대한 얇은 두께로 형성하고 있다. In order to secure a certain amount of charge capacity required for cell operation, high-integration devices currently in mass production include forming charge storage electrodes in various three-dimensional structures, using high-k dielectric materials as the dielectric film, or making the dielectric film as thin as possible. To form.
이것은 캐패시터의 충전용량이 전극 표면적 및 유전체막의 유전율에 비례하고, 상,하부전극들간의 간격, 즉, 유전체막의 두께에 반비례하는 것에 근거한 것이다. This is based on the charge capacity of the capacitor being proportional to the electrode surface area and the dielectric constant of the dielectric film and inversely proportional to the gap between the upper and lower electrodes, i.
상기의 내용을 보다 자세히 설명하면, 첫째, 충전용량을 확보하기 위해 유전체막의 두께를 줄여 상부전극과 하부전극의 간격을 줄이는 방법이 있다. 그 예로, 박막의 ONO막(산화막/질화막/산화막)은 유전체막의 두께 감소를 통한 충전용량의 증대를 꾀한 것이다. 그러나, 이 방법은 유전체가 30Å 이하에서는 직접 터널링 현상이 발생되어 소자의 특성을 크게 열화시킬 수 있으므로 고집적화에 따른 두께의 감소에는 한계가 있다. In detail, the first method is to reduce the thickness of the dielectric film to reduce the gap between the upper electrode and the lower electrode in order to secure the charging capacity. For example, the ONO film (oxide film / nitride film / oxide film) of the thin film is intended to increase the charging capacity by reducing the thickness of the dielectric film. However, this method has a limitation in reducing the thickness due to high integration since the direct tunneling phenomenon occurs at the dielectric of 30 Å or less, thereby greatly deteriorating the characteristics of the device.
둘째, 유전상수가 높은 물질을 유전체막으로 사용하여 용량을 늘리는 방법이 있는데, 예컨데, Ta2O2, TaON, 및, Al2O3 등의 유전체막은 고유전율 물질을 이용한 충전용량의 증대를 꾀한 것이다. 그런데, 이 방법 또한 디바이스 특성, 신뢰성, 제품 동작 특성 까지도 확인을 해야 하기 때문에 적용하기에는 너무 많은 시간과 비용이 들어간다. Second, there is a method of increasing the capacity by using a material having a high dielectric constant as a dielectric film. For example, dielectric films such as Ta2O2, TaON, and Al2O3 are intended to increase charging capacity using high dielectric constant materials. However, this method also requires too much time and cost to apply because the device characteristics, reliability, and product operation characteristics must be checked.
세째, 하부전극의 표면적을 증가시키는 방법이 있는데, 예컨데, 실린더(Cylinder), 오목(Concave) 및 핀(Pin) 구조 등 3차원 구조의 하부전극은 전극 표면적의 확대를 통한 충전용량의 증대를 꾀한 것이다. Third, there is a method of increasing the surface area of the lower electrode. For example, the lower electrode of the three-dimensional structure such as the cylinder, concave, and pin structures is intended to increase the charge capacity by expanding the electrode surface area. will be.
도 1a 내지 도 1d는 종래의 기술에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 1A to 1D are cross-sectional views illustrating a method of forming a capacitor according to the related art, which will be described below.
도 1a를 참조하면, 공지의 공정에 따라 반도체 기판(11) 상에 플러그(13)를 구비한 층간절연막(12)을 형성한다. 그런다음, 상기 층간절연막(12) 상에 질화막 재질의 식각방지막(14)을 증착한다. 그런다음, 상기 식각방지막 상에 캡산화막(15)을 형성하고, 이어서, 상기 캡산화막(15) 및 식각방지막(14)의 소정부분을 선택적으로 제거하여 플러그(13)의 상면을 노출시키는 트렌치(16)를 형성한다. Referring to FIG. 1A, an interlayer insulating film 12 having a plug 13 is formed on a semiconductor substrate 11 according to a known process. Then, an etch stop layer 14 made of a nitride film is deposited on the interlayer insulating layer 12. Thereafter, a cap oxide film 15 is formed on the etch stop layer, and then a predetermined portion of the cap oxide layer 15 and the etch stop layer 14 is selectively removed to expose a top surface of the plug 13. 16).
도 1b를 참조하면, 상기 트렌치(16) 표면 및 캡산화막 상에 하부전극용 물질을 형성한다. Referring to FIG. 1B, a material for the lower electrode is formed on the surface of the trench 16 and the cap oxide layer.
다음으로, 상기 트렌치를 매립하도록 감광막을 형성하고, 이를 캡산화막이 노출되도록 CMP 및 에치 백(etch back)하여 캐패시터의 하부전극(17)을 형성한다. Next, a photosensitive film is formed to fill the trench, and the bottom electrode 17 of the capacitor is formed by CMP and etch back to expose the cap oxide film.
이어서, 상기 감광막을 스트립 공정을 통해 제거한다. Subsequently, the photoresist film is removed through a strip process.
도 1c를 참조하면, 상기 캡산화막(15)을 습식식각으로 제거하여 실린더의 안과 밖 모두 하부전극(17)으로 사용할 수 있게 한다. 이어서, 초순수를 이용하여 세정을 실시한다. Referring to FIG. 1C, the cap oxide layer 15 may be removed by wet etching so that both the inside and the outside of the cylinder may be used as the lower electrode 17. Subsequently, washing is performed using ultrapure water.
다음으로, 도시하지는 않았지만, 상기 하부전극(17) 상에 유전체막(도시안됨)을 형성한다. 다음으로, 상기 유전체막(도시안됨) 상에 상부전극(도시안됨)을 형성하여 본 발명에 따른 반도체 소자의 캐패시터를 형성한다. Next, although not shown, a dielectric film (not shown) is formed on the lower electrode 17. Next, an upper electrode (not shown) is formed on the dielectric film (not shown) to form a capacitor of the semiconductor device according to the present invention.
그러나, 종래의 기술에 따른 캐패시터 형성방법은, 캡산화막을 습식식각으로 제거하고, 초순수(D.I. water)를 이용하여 세척하는 공정에서, 전극 사이의 초순수가 빠져 나오면서 액체의 표면 장력이 이웃하는 두 전극을 잡아 당겨 전극간에 당기는 힘이 발생한다. However, in the method of forming a capacitor according to the prior art, in the process of removing the cap oxide film by wet etching and washing with ultrapure water (DI water), two electrodes in which the surface tension of the liquid is neighboring as the ultrapure water between the electrodes escapes Pulling force is generated between the electrodes.
이때, 전극의 하부층과의 접착력이 약할 경우 상기한 전극 간의 인력에 의해 형성된 전극 기울어짐 혹은 쓰러짐이 현상이 발생할 수 있고, 심한 경우 전극의 뽑힘 현상이 발생하기도 한다. 또한, 상기한 전극의 쓰러짐은 두 전극간의 전기적 단선을 유발하는 문제점을 가져온다. At this time, when the adhesive strength with the lower layer of the electrode is weak, the electrode tilt or fall formed by the attraction between the electrodes may occur, and in some cases, the electrode may be pulled out. In addition, the collapse of the electrode causes a problem that causes electrical disconnection between the two electrodes.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 캡산화막 제거시 전극의 쓰러짐을 억제할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다. Accordingly, the present invention has been made to solve the above conventional problems, and provides a method of forming a capacitor of a semiconductor device capable of suppressing the collapse of the electrode when removing the cap oxide film.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 플러그를 구비한 층간절연막이 형성된 실리콘 기판을 제공하는 단계; 상기 층간절연막 상에 식각방지막과 캡산화막 및 희생질화막을 차례로 형성하는 단계; 상기 플러그의 상부 부분의 질화막과 캡산화막 및 희생질화막을 차례로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면에 하부전극을 형성하는 단계; 상기 하부전극과 희생질화막을 가로지르는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴이 노출시킨 희생질화막 부분을 제거하여 제거되지 않은 희생질화막을 이용하여 하부전극간의 쓰러짐을 방지할 수 있는 지지대를 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 캡산화막을 딥 아웃을 통하여 제거하는 단계; 상기 지지대를 제거하는 단계; 및 상기 하부전극 상에 유전체막 및 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법을 제공한다. In order to achieve the above object, the present invention provides a step of providing a silicon substrate with an interlayer insulating film having a plug; Sequentially forming an etch stop layer, a cap oxide layer, and a sacrificial nitride layer on the interlayer insulating layer; Etching the nitride film, the cap oxide film, and the sacrificial nitride film of the upper portion of the plug in order to form a trench; Forming a lower electrode on the trench surface; Forming a photoresist pattern crossing the lower electrode and the sacrificial nitride layer; Removing a portion of the sacrificial nitride film exposed by the photoresist pattern to form a support to prevent the lower electrode from collapsing by using the sacrificial nitride film not removed; Removing the photoresist pattern; Removing the cap oxide film through a dip out; Removing the support; And sequentially forming a dielectric film and an upper electrode on the lower electrode.
여기서, 상기 지지대의 제거는 산소 가스를 전체 반응가스의 10%이상이 되도록 하여 하부전극에 대한 식각 선택비를 얻는다. In this case, the support may be removed to obtain an etching selectivity with respect to the lower electrode by allowing oxygen gas to be 10% or more of the total reaction gas.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 2A to 2D are cross-sectional views illustrating a method of forming a capacitor according to the present invention.
도 2a 내지 도 2d는 본 발명에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 2A to 2D are cross-sectional views illustrating a method of forming a capacitor according to the present invention.
도 2a를 참조하면, 반도체 기판(21) 상에 층간절연막(22)을 형성한다. 그런다음, 상기 층간절연막(22)의 소정부분을 식각하여 트렌치를 형성하고 이를 도전물질로 매립하여 플러그(23)를 형성한다. Referring to FIG. 2A, an interlayer insulating film 22 is formed on the semiconductor substrate 21. Then, a predetermined portion of the interlayer insulating layer 22 is etched to form a trench, and the plug 23 is formed by filling it with a conductive material.
다음으로, 상기 플러그(23)가 형성된 층간절연막(22) 상에 식각방지막(24) 물질로서 질화막을 형성한다. 이어서, 상기 식각방지막(24) 상에 캡산화막(25) 및 희생질화막(26)을 차례로 형성한다. Next, a nitride film is formed as a material of the etch stop film 24 on the interlayer insulating film 22 on which the plug 23 is formed. Subsequently, a cap oxide layer 25 and a sacrificial nitride layer 26 are sequentially formed on the etch stop layer 24.
도 2b를 참조하면, 상기 희생질화막(26)과 캡산화막(25) 및 식각방지막(24)의 일정 부분을 선택적으로 제거하여 하부의 플러그(23)를 노출시키는 트렌치(27)를 형성한다. Referring to FIG. 2B, a portion of the sacrificial nitride layer 26, the cap oxide layer 25, and the etch stop layer 24 is selectively removed to form a trench 27 exposing the lower plug 23.
그런 다음, 상기 기판 결과물에 대해 세정을 실시한다. 이때, 캡산화막(25)이 미소하게 등방 식각되며, 희생질화막(26)과 캡산화막의 계면으로 침투하는 산화막이 형성된다. Then, the substrate result is cleaned. At this time, the cap oxide film 25 is slightly isotropically etched to form an oxide film penetrating into the interface between the sacrificial nitride film 26 and the cap oxide film.
상기 트렌치(27) 표면 및 희생질화막(26) 상에 하부전극용 물질을 매립하고, 그런다음, 상기 트렌치(27)를 매립하도록 감광막을 도포한다. 이어서, 상기 기판 결과물을 CMP 및 에치백하여 희생질화막(26)을 노출시켜 하부전극(28)을 형성한다. A lower electrode material is embedded on the trench 27 and the sacrificial nitride layer 26. Then, a photoresist layer is applied to fill the trench 27. Subsequently, the substrate resultant is subjected to CMP and etch back to expose the sacrificial nitride layer 26 to form the lower electrode 28.
그런다음, 상기 잔류된 감광막을 스트립을 통해 제거한다. Then, the remaining photoresist film is removed through the strip.
도 2c를 참조하면, 상기 기판 결과물에 감광막을 도포하고. 이를 노광 및 식각하여, 하부전극(28)과 희생질화막(26)을 가로지르는 라인 형상의 감광막 패턴(도시안됨)을 형성한다. 이때, 하부전극의 내부는 감광막 패턴에 의해 매립된다. Referring to FIG. 2C, a photoresist film is applied to the substrate resultant. This is exposed and etched to form a line-shaped photoresist pattern (not shown) crossing the lower electrode 28 and the sacrificial nitride layer 26. At this time, the inside of the lower electrode is buried by the photosensitive film pattern.
다음으로, 상기 감광막 패턴에 의해 가려지지 않은 부분의 희생질화막을 제거하고, 그 남은 부분으로 후속의 딥아웃 및 세정에서 하부전극간의 쓰러짐을 방지하기 위한 지지대(26a)를 형성한다. 그런다음, 상기 감광막 패턴을 제거한다. Next, the sacrificial nitride film of the portion not covered by the photoresist pattern is removed, and the remaining portion forms a support 26a for preventing the falling between the lower electrodes in subsequent dip out and cleaning. Then, the photoresist pattern is removed.
이어서, 상기 캡산화막(25)을 딥 아웃을 통한 습식식각으로 제거하여 실린더의 안과 밖 모두 하부전극으로 사용할 수 있게 한다. 그런다음, 초순수를 이용하여 세정을 실시한다. Subsequently, the cap oxide layer 25 is removed by wet etching through a dip out so that both the inside and the outside of the cylinder can be used as the lower electrode. Then, washing is performed using ultrapure water.
이때, 기존의 공정에서는 캡산화막을 제거하고, 초순수를 이용하여 이를 세척하는 공정에서, 전극 사이의 초순수가 빠져 나오면서 액체의 표면 장력이 이웃하는 두 전극을 잡아 당겨 전극간에 당기는 힘이 발생하여 전극이 쓰러지는 현상이 발생하였다. 그러나, 본 발명에서는 희생질화막을 이용한 지지대(26a)가 전극간의 쓰러짐 현상을 방지하는 지지대 역할을 한다. At this time, in the conventional process, the cap oxide film is removed, and in the process of cleaning it using ultrapure water, the ultrapure water between the electrodes is pulled out, and the surface tension of the liquid pulls two neighboring electrodes to generate a pulling force between the electrodes. The collapse phenomenon occurred. However, in the present invention, the support 26a using the sacrificial nitride film serves as a support for preventing the phenomenon of falling between the electrodes.
도 2d를 참조하면, 상기 지지대를 건식식각을 통해 제거한다. Referring to FIG. 2D, the support is removed through dry etching.
이때, 산소 가스를 전체 반응가스의 10%이상이 되도록하여 하부전극에 대한 질화막의 식각 선택비를 얻는다. At this time, the oxygen gas is made 10% or more of the total reaction gas to obtain an etching selectivity of the nitride film with respect to the lower electrode.
다음으로, 도시하지는 않았지만, 상기 하부전극(28) 상에 유전체막(도시안됨)을 형성한다. 다음으로, 상기 유전체막(도시안됨) 상에 상부전극(도시안됨)을 형성하여 본 발명에 따른 반도체 소자의 캐패시터를 형성한다. Next, although not shown, a dielectric film (not shown) is formed on the lower electrode 28. Next, an upper electrode (not shown) is formed on the dielectric film (not shown) to form a capacitor of the semiconductor device according to the present invention.
이상에서와 같이, 본 발명에 따르면, 캐패시터 하부 전극을 형성시에 전극간에 질화막을 이용한 지지대를 임의로 형성하여 캡산화막 제거 및 세정공정에서 발생하는 전극의 쓰러짐 현상을 방지할 수 있다. As described above, according to the present invention, a support using a nitride film may be arbitrarily formed between the electrodes at the time of forming the capacitor lower electrode to prevent the collapse of the electrode generated in the cap oxide film removal and cleaning process.
따라서, 반도체 소자 공정의 신뢰성을 확보할 수 있을 뿐만 아니라 소자 자체의 신뢰성을 확보할 수 있다. Therefore, not only the reliability of the semiconductor device process but also the reliability of the device itself can be secured.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
도 1a 내지 도 1e는 본 발명에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도. 1A to 1E are cross-sectional views illustrating a method of forming a capacitor according to the present invention.
도 2a 내지 도 2e는 본 발명에 따른 캐패시터 형성방법을 설명하기 위한 또 다른 공정 단면도. Figure 2a to 2e is another cross-sectional view for explaining a capacitor forming method according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21: 기판 22: 층간절연막 21: substrate 22: interlayer insulating film
23: 플러그 24: 식각방지막 23: plug 24: etch barrier
25: 캡산화막 26: 희생질화막 25: cap oxide film 26: sacrificial nitride film
26a: 지지대 27: 트렌치 26a: support 27: trench
28: 하부전극 28: lower electrode
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091411A KR20050059697A (en) | 2003-12-15 | 2003-12-15 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091411A KR20050059697A (en) | 2003-12-15 | 2003-12-15 | Method for forming capacitor of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050059697A true KR20050059697A (en) | 2005-06-21 |
Family
ID=37252577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091411A KR20050059697A (en) | 2003-12-15 | 2003-12-15 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050059697A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885922B1 (en) * | 2007-06-13 | 2009-02-26 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same semiconductor |
| KR100889321B1 (en) * | 2007-08-13 | 2009-03-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with cylinder type storage node |
| KR100955940B1 (en) * | 2008-04-18 | 2010-05-03 | 주식회사 하이닉스반도체 | Semiconductor device and method for manufacturing the same |
| KR100960471B1 (en) * | 2008-01-31 | 2010-05-28 | 주식회사 하이닉스반도체 | Semicoductor device and method of fabricating the same |
| KR100979243B1 (en) * | 2008-04-29 | 2010-08-31 | 주식회사 하이닉스반도체 | Semiconductor device and method of manufacturing the same |
| KR101025737B1 (en) * | 2009-06-30 | 2011-04-04 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| KR101159719B1 (en) * | 2008-06-27 | 2012-06-26 | 에스케이하이닉스 주식회사 | Method for Manufacturing Capacitor of Semiconductor Device |
| US9917147B2 (en) | 2015-06-15 | 2018-03-13 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
-
2003
- 2003-12-15 KR KR1020030091411A patent/KR20050059697A/en not_active Application Discontinuation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885922B1 (en) * | 2007-06-13 | 2009-02-26 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same semiconductor |
| KR100889321B1 (en) * | 2007-08-13 | 2009-03-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with cylinder type storage node |
| KR100960471B1 (en) * | 2008-01-31 | 2010-05-28 | 주식회사 하이닉스반도체 | Semicoductor device and method of fabricating the same |
| US7781297B2 (en) | 2008-01-31 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device and method of fabricating the same |
| KR100955940B1 (en) * | 2008-04-18 | 2010-05-03 | 주식회사 하이닉스반도체 | Semiconductor device and method for manufacturing the same |
| KR100979243B1 (en) * | 2008-04-29 | 2010-08-31 | 주식회사 하이닉스반도체 | Semiconductor device and method of manufacturing the same |
| US7994561B2 (en) | 2008-04-29 | 2011-08-09 | Hynix Semiconductor Inc. | Semiconductor device for preventing the leaning of storage nodes |
| US8114733B2 (en) | 2008-04-29 | 2012-02-14 | Hynix Semiconductor Inc. | Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same |
| KR101159719B1 (en) * | 2008-06-27 | 2012-06-26 | 에스케이하이닉스 주식회사 | Method for Manufacturing Capacitor of Semiconductor Device |
| KR101025737B1 (en) * | 2009-06-30 | 2011-04-04 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
| US8153486B2 (en) | 2009-06-30 | 2012-04-10 | Hynix Semiconductor Inc. | Method for fabricating capacitor |
| US9917147B2 (en) | 2015-06-15 | 2018-03-13 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
| US10665664B2 (en) | 2015-06-15 | 2020-05-26 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
| US10903310B2 (en) | 2015-06-15 | 2021-01-26 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
| US11594595B2 (en) | 2015-06-15 | 2023-02-28 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360739B1 (en) | Dram capacitor strap | |
| KR19990079780A (en) | DRAM cell capacitor and method of manufacturing the same | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| US20050167724A1 (en) | Semiconductor memory device with cylindrical storage electrode and method of manufacturing the same | |
| KR20050059697A (en) | Method for forming capacitor of semiconductor device | |
| KR0184064B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| JP4067959B2 (en) | Method for forming charge storage electrode | |
| JP3435849B2 (en) | Method for manufacturing semiconductor device | |
| KR100532959B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100557956B1 (en) | Method for forming capacitor of semiconductor device | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| KR100400327B1 (en) | Forming method for capacitor of semiconductor device | |
| KR0165419B1 (en) | Method of manufacturing cylindrical capacitor using spacer | |
| KR100238248B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100997777B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100699812B1 (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR20060000485A (en) | Method for forming storage node electrode of semiconductor capacitor | |
| KR20050073040A (en) | Method for forming capacitor of semiconductor device | |
| KR100359165B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100187371B1 (en) | Method of manufacturing capacitor of semiconductor memory device | |
| KR0151005B1 (en) | Cylinder type capacitor manufacturing method | |
| KR20040060317A (en) | A method for forming a storage node of a semiconductor device | |
| KR20060072963A (en) | Method for forming storage node electrode of capacitor | |
| KR20010065795A (en) | Method for forming storage node electrode of memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |