KR20050053464A - Two terminal semiconductor memory using cascaded diodes - Google Patents
Two terminal semiconductor memory using cascaded diodes Download PDFInfo
- Publication number
- KR20050053464A KR20050053464A KR1020030087785A KR20030087785A KR20050053464A KR 20050053464 A KR20050053464 A KR 20050053464A KR 1020030087785 A KR1020030087785 A KR 1020030087785A KR 20030087785 A KR20030087785 A KR 20030087785A KR 20050053464 A KR20050053464 A KR 20050053464A
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- memory
- gallium arsenide
- gallium
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 31
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 abstract description 9
- 239000010937 tungsten Substances 0.000 abstract description 9
- 239000011159 matrix material Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 12
- 239000010936 titanium Substances 0.000 description 6
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기억소자의 구조에 관한 것으로, 더욱 상세하게는 정류성 특성이 있는 다이오드와 정류성과 저항성을 동시에 나타내는 다이오드를 직렬로 연결하여 반도체 기억소자의 기본단위로 사용하는 소자의 구성에 관한 것이다.The present invention relates to a structure of a semiconductor memory device, and more particularly, to a configuration of a device used as a basic unit of a semiconductor memory device by connecting a diode having a rectifying characteristic and a diode simultaneously showing rectification and resistance in series. .
이를 위하여 본 고안에서는 저항성과 정류성 사이의 스위칭 특성을 가지고 있는 갈륨(Gallium)/갈륨 아세나이드(Gallium Arsenide)/텅스턴(Tungsten) 구조의 다이오드에 일반 PN 접합 제너(Zener) 다이오드를 추가로 적층 시킴으로서 갈륨/갈륨 아세나이드/텅스텐 구조의 다이오드가 가지는 역방향에서 누설전류를 차단하여 메모리(memory matrix) 구조에서의 cross talk 현상을 제거하였다.To this end, in the present invention, a general PN junction Zener diode is additionally stacked on a gallium / gallium arsenide / tungsten diode having a switching property between resistance and rectification. By blocking the leakage current in the reverse direction of the gallium / gallium arsenide / tungsten diode, the cross talk phenomenon in the memory matrix structure is eliminated.
이에 의해 2 단자( 2 terminal) 소자를 사용한 기억소자의 구성이 가능해지고, 따라서 DRAM, FLASH 등의 일반적인 3 단자 기억소자에 비해 소자의 동작속도를 빠를뿐 아니라 높은 집적도의 소자 구성이 가능하다.As a result, a memory device using two-terminal devices can be configured, and as a result, the operation speed of the device can be faster than that of general three-terminal memory devices such as DRAM and FLASH, and a high integration device can be formed.
Description
DRAM 기술은 현재까지 많은 발전을 하여 왔으나 근본적으로 휘발성 메모리라는 특성을 가지고있어서 그의 사용에 제한을 받아 왔다. 반면 FLASH 메모리는 비휘발성이지만 그의 동작속도가 느려 또한 응용에 제한이 있었다. 이에 따라 비휘발성 이지만 동작속도가 빠른 기억 소자에로의 연구가 다방면으로 진행되어 왔으며, 그 결과 최근에 와서 FRAM(ferroelectric random access memory), MRAM(magnetic RAM) 그리고 PRAM(phase change RAM)등이 등장하게 되었다. 하지만 FRAM의 경우 ferro electric 물질의 피로현상과 반도체 라인에서의 공정 문제로 그 개발이 지연되고 있고, MRAM의 경우는 집적도의 향상에 문제가 있어 역시 상업화에의 전망이 불투명하다. 가장 최근에 개발되어진 PRAM은 칼코게나이드(chalcogenide) 물질의 전류량에 따른 결정질/비정질 스위칭 특성을 이용한 것이다. 그러나 PRAM에 사용되는 칼코게나이드 물질의 저항 on/off 비가 낮고 read 전압이 변조전압 영역에 너무 근접해 있는 관계로 소자의 신뢰성을 얻기가 어렵다.(Ovonic Unified Memory, p 202, Digest of 2002 IEEE International Solid State Circuits, US Patent 6025220, 3571672, 6487106, 3480843) 또한 저항성 칼코게나이드 물질과 다이오드를 연결하여 메모리 소자를 구성하려는 시도도 있어왔지만 이 역시 칼코게나이드 물질의 낮은 저항 on/off비와 공정의 복잡함으로 인해 성공적이지 않았다.(US Patent 6025220)DRAM technology has developed a lot to date, but has been limited in its use because it has the characteristics of volatile memory. FLASH memory, on the other hand, is non-volatile but its operation speed is also limited to applications. As a result, research into nonvolatile but fast operating devices has been conducted in various fields. As a result, ferroelectric random access memory (FRAM), magnetic RAM (MRAM) and phase change RAM (PRAM) have recently emerged. Was done. However, the development of FRAM is delayed due to the fatigue phenomenon of ferro electric materials and process problems in the semiconductor line. In the case of MRAM, there is a problem in improving the density, so the prospect of commercialization is also unclear. The most recently developed PRAM utilizes the crystalline / amorphous switching characteristics of the chalcogenide material according to the amount of current. However, due to the low on / off ratio of the chalcogenide material used in the PRAM and the read voltage too close to the modulation voltage range, the device's reliability is difficult to obtain (Ovonic Unified Memory, p 202, Digest of 2002 IEEE International Solid). State Circuits, US Patent 6025220, 3571672, 6487106, 3480843) There have also been attempts to construct a memory device by connecting a resistive chalcogenide material and a diode, but again, the low resistance on / off ratio of the chalcogenide material and the complexity of the process It was not successful due to (US Patent 6025220).
본 고안에서는 종래의 메모리 소자들이 가지는 여러 가지 문제점을 해결하거나 보완하기 위해 정류성의 다이오드를 사용한 2 단자 메모리 기술을 사용하였다. 본 고안의 다이오드 메모리는 FLASH와 같이 비휘발성이면서도 그에 비해 빠르고, DRAM보다 높은 집적도를 가지면서도 비휘발성의 특성을 지니고 있다. 또한 정류성 소자인 다이오드를 사용하는 관계로 PRAM에 비해서 높은 저항 on/off비를 가져 신뢰성의 향상을 기 할 수 있다. 본 고안의 메모리 소자는 2 개의 다이오드를 직렬로 사용함을 그 특징으로 하고 있다. 그중 하나의 다이오드는 일반적인 PN 접합 다이오드 혹은 제너 다이오드이며, 다른 하나는 갈륨/갈륨 아세나이드/텅스텐 구조로 이루어져 있다. 여기에서 갈륨/갈륨 아세나이드/텅스텐 다이오드는 인가된 전압의 양에 따라 저항성 특성 혹은 정류성 특성을 나타내며, PN 접합 다이오드는 갈륨/갈륨 아세나이드/텅스텐 다이오드의 역방항에서의 누설전류를 막아주는 역할을 한다. 이에 의해 메모리 마트릭스 구조에서의 cross talk가 없어져 2 단자 메모리의 구성이 가능하게 된다.In the present invention, in order to solve or supplement various problems of the conventional memory devices, a two-terminal memory technology using a rectifying diode is used. The diode memory of the present invention is nonvolatile and faster than FLASH, and has a higher density than DRAM and has a nonvolatile characteristic. In addition, since the diode, which is a rectifying element, is used, it has higher resistance on / off ratio than PRAM, thereby improving reliability. The memory device of the present invention is characterized by using two diodes in series. One of them is a general PN junction diode or Zener diode, and the other is composed of a gallium / gallium arsenide / tungsten structure. Here, gallium / gallium arsenide / tungsten diodes exhibit resistive or rectifying characteristics depending on the amount of applied voltage, and PN junction diodes prevent leakage currents in the reverse direction of gallium / gallium arsenide / tungsten diodes. Do it. This eliminates the cross talk in the memory matrix structure and enables a two-terminal memory.
본 발명은 상기의 여러 가지 메모리 소자들의 문제점을 해결하는 2 단자 직렬 다이오드 메모리를 구성하기 위해 반도체 박막 적층 기술을 사용한다. 도 2의 1번 다이오드는 일반적인 PN 적층 제너 다이오드를 사용하였고 도 2의 2번 다이오드는 갈륨/갈륨 아세나이드/텅스텐 구조를 사용하였다. 제너 다이오드는 일반 다이오드와는 달리 역방향에서 브레이크 다운을 일으키지 않고 도통시키기 때문에 역 방향 전압 클램프 소자로 사용된다. 그러나 일반적인 PN 접합 다이오드의 경우에도 저항을 통한 전류 억제를 적절히 할 경우 이에의 사용이 가능하다. 2개의 다이오드는 연속적으로 적층하여 서로 직렬 연결되게 하였다. 이를 위해 N과 P형 반도체로 이루어진 트렌치(trench)구조의 다이오드위에 텅그텐 금속 전극층을 적층하고, 그 위에 다이오드를 이루는 갈륨 아세나이드를 적층하며, 이어서 상부 금속 전극 갈륨을 적층한다. 적층이 끝난 소자는 반도체 식각 공정을 이용하여 각각의 메모리 단위소자로 분리한다.The present invention uses a semiconductor thin film stacking technique to construct a two-terminal series diode memory that solves the problems of the various memory devices described above. The first diode of FIG. 2 uses a general PN stacked zener diode and the second diode of FIG. 2 uses a gallium / gallium arsenide / tungsten structure. Zener diodes are used as reverse voltage clamp elements because they do not cause breakdown in the reverse direction unlike ordinary diodes. However, even in the case of a general PN junction diode, it can be used if proper current suppression through a resistor is appropriate. The two diodes were stacked in series so that they were connected in series. To this end, a tungsten metal electrode layer is stacked on a trench-structured diode consisting of N and P-type semiconductors, and a gallium arsenide forming a diode is stacked thereon, followed by an upper metal electrode gallium. The stacked devices are separated into memory unit devices using a semiconductor etching process.
도 2는 본 고안에 의한 메모리 소자의 마트릭스 구성을 나타낸다. 여기에서 기본 소자는 각각 제너 다이오드 1과 갈륨 아세나이드 다이오드 2의 직렬 연결로 구성되어 있다. 도 3은 갈륨/갈륨 아세나이드/텅스텐구조를 한 다이오드의 전압-전류 특성을 나타낸다. 초기의 다이오드 특성은 순방향의 1번과 역방향의 2번으로 나타난다. 다이오드의 갈륨 전극에 순방향 전압을 인가하면 전류는 1번 곡선을 따라 증가한다. 하지만 전압의 크기가 임계치(Vsp)에 이르면 전류가 정류성의 3번 곡선으로 이동이 일어난다. 전류 특성이 3번으로 이동한 후에는 전압을 낮추어도 전류치가 4번 곡선을 따라 움직이게 된다. 전압을 계속하여 역방향으로 인가하면 다이오드의 특성은 4번 곡선을 따라 이동하게 된다. 그리고 역방향 전압이 증가하여 임계치(Vsn)에 이르면 전류는 2번 곡선으로 이동하게 된다. 이 갈륨 아세나이드 다이오드의 특징은 전류 특성 1-2와 3-4가 임계 전압을 인가하지 않는 한 변하지 않는 기억효과를 가지는 것이다. 즉 다이오드가 3-4 전류 특성으로 고정된 경우 전원을 제거하여도 다이오드의 특성이 유지된다. 전류 특성 3-4는 시간이 지나도 보존되어 다이오드는 항상 같은 특성을 나타내게 된다. 또한 전류 특성 1-2 역시, 일단 스위칭이 일어난 이후는 전원을 제거하여도 그 특성이 유지된다. 즉 다이오드의 전류 특성은 임계 전압의 인가 여부에 따라 저항성과 정류성 특성 둘 중의 하나를 유지하게 된다. 하지만 도 3에 나타난 갈륨 아세나이드 다이오드는, 다이오드가 정류성 역 방향에(4번 곡선)있을 때 많은 누설전류치를 가지는 문제가 있다. 이 누설전류로 인해 갈륨 아세나이드 다이오드를 단독으로 메모리에 사용할 시 비선택 점에서 cross talk를 일으키게 된다. 갈륨 아세나이드 다이오드의 전압에 따른 저항성, 정류성 스위칭 특성은 일반적인 것으로 여러 문헌에 나타난다.(p 3009, Communications 1970; US Patent 3480843) 본 고안에서는 일반적인 갈륨 아세나이드 다이오드의 역방향 누설전류를 억제하여 메모리 동작에서의 cross talk를 제거하기 위해 제너 다이오드를 갈륨 아세나이드 다이오드에 직렬로 구성하여 사용하였다. 도 4는 갈륨 아세나이드 다이오드가 제너 다이오드와 직렬 연결 되었을 때의 전압-전류 특성을 나타낸다. 도 4에서 곡선 5-6은 부가된 제너 다이오드의 특성이다. 중첩된 다이오드의 순방향 특성은 도 3의 특성과 크게 다르지 않다. 다이오드는 임계 전압의 인가 유무에 따라 1번 혹은 3번 곡선위를 움직이게 된다. 제너 다이오드의 순 방향 특성 6은 3에 비해 전류의 값이 높게 설계되어 전체 다이오드의 순방향 전류에 거의 영향을 주지 않는다. 그러나 충첩된 다이오드에 역방향 전압을 인가하면 도 3의 전류 특성과는 다른 특성을 나타낸다. 제너 다이오드의 삽입으로 인해 역 방향 전압을 인가 하면 전류의 특성은 3번 곡선에서 4번이 아닌 5번을 따라 이동하게 된다. 그러나 역방향 전류의 값이 IA에(A 점) 이르면 다이오드의 전류는 5번 곡선에서 4번으로 이동하게 된다. 이후 다이오드는 역 방향 임계 전압에 이를 때까지 4번 곡선 위에서 움직이다가, 임계 전압에서 2번 곡선으로의 이동이 일어난다. 여기에서 제너 다이오드는 메모리 효과가 없기 때문에 적층 다이오드 전체의 메모리 효과에는 영향을 주지 않는다. 삽입된 제너다이오드는 중첩 다이오드의 역방향 전압이 VA에 이르기 전까지의 누설 전류를 차단하는 역할을 한다. 그림에서 곡선 5의 B부분 전류치는 곡선 4에 비해 현저히 낮은 값을 나타낸다. 역방향 전류값이 B와 같이 낮아짐에 따라 메모리 마트릭스 구조에서의 cross talk를 제거 할수 있고 이에 의해 2단자 메모리의 구성이 가능해 진다. 데이터의 reading은 메모리의 워드 라인(word line)과 데이터 라인(data line)사이에 Vread전압을 인가한후 그때의 전류치 Iread를 읽음으로써 이루어진다. 이때 Iread값이 0에 근사한 경우 메모리의 sense amplifier가 "0"로 인식하며, Iread가 적정치 이상인 경우 "1"로 인식하게 된다. 고저항(off)에서 정류성(on)으로의 programming은 워드라인과 데이터 라인사이에 도 3의 임계전압 Vsp이상의 전압을 인가함으로써 일어나고, 정류성에서 고저항으로의 programming은 워드라인과 데이터 라인사이에 도 3에서의 역방향 임계전압 Vsn이하의 전압을 인가함으로써 일어난다. 도 5는 본 고안에 의한 메모리 소자의 마트릭스 구성을 나타낸다 그림의 1, 2, 3은 각각 메모리의 워드라인을 나타내고 4, 5, 6은 데이터 라인이다. 워드라인과 데이터 라인이 교차하는 각각의 점에는 본 고안에서의 중첩된 다이오드 구조가 위치한다. 여기에서 워드 라인으로는 알루미늄등의 금속층이 사용된다. 데이터 라인은 n형 반도체층으로 확산된 실리콘층이다. 적층된 다이오드는 각각 제너 다이오드의 에노드를 이루는 p형 반도체층(10), 타이타늄(Ti)/타이타늄 나이트라이드(TiN)로 이루어진 글루층(9), 갈륨 아세나이드 다이오드의 텅스텐 케소드 전극(8), 그리고 갈륨 아세나이드층(7)로 구성되어 있다. 여기에서 갈륨 아세나이드층의 두께는 약 3000A, 타이타늄(Ti)/타이타늄 나이트라이드(TiN)는 각각 100A/160A이다. 도 6은 도 5의 A부위를 기준으로한 본 고안의 메모리 구조의 세부 공정도이다. 도 6의 (가)는 p형 반도체층 3으로 상부가 도핑된 n형의 실리콘 기판(1)을 나타낸다. (나)는 일반적인 트렌치(trench) 기술을 사용하여 1 과 3으로 이루어진 트렌치를 형성한후 절연층 2를 적층하고 이어서 CMP공정을 사용하여 표면을 평탄화 한 후의 구조를 나타낸다. 그리고 그 위에 (다)에 나타난 바와 같이 타이타늄(Ti)/타이타늄 나이트라이드(TiN)로 이루어진 글루층(4), 갈륨 아세나이드 다이오드의 텅스텐 케소드 전극(5), 갈륨 아세나이드층(6) 그리고 상부전극 알루미늄(7)을 적층한다. 적층이 끝난 웨이퍼를 식각 기술을 이용하여 트렌치 라인을 따라 식각한후, 절연체층을 추가로 적층하고 2차 CMP공정을 사용하여 평탄화한다. 그림의 (라)는 이러한 공정이 끝난후의 구조를 나타낸다. 그뒤 워드라인으로 사용되는 2차 알루미늄(8)을 그림 (마)와 같이 층착하고 식각한다. 이때 트렌치 라인을 따라 형성되어 있던 다이오드층도 알루미늄 전극(8) 하부를 제외하고는 모두 식각되어 다이오드는 각각의 메모리 조각으로 분리된다.2 shows a matrix configuration of a memory device according to the present invention. The basic element here consists of a series connection of zener diode 1 and gallium arsenide diode 2, respectively. 3 shows the voltage-current characteristics of a diode having a gallium / gallium arsenide / tungsten structure. The initial diode characteristics are shown as 1 in the forward direction and 2 in the reverse direction. When forward voltage is applied to the gallium electrode of the diode, the current increases along the curve # 1. However, when the magnitude of the voltage reaches the threshold (Vsp), the current moves to curve 3 of rectification. After the current characteristic moves to 3, even if the voltage is lowered, the current value moves along the 4 curve. If the voltage is continuously applied in the reverse direction, the characteristics of the diode move along the curve # 4. When the reverse voltage increases and reaches the threshold Vsn, the current moves to curve 2. The gallium arsenide diode has a memory effect that does not change unless the current characteristics 1-2 and 3-4 apply a threshold voltage. In other words, if the diode is fixed to 3-4 current characteristics, the characteristics of the diode are maintained even if the power supply is removed. Current characteristics 3-4 are preserved over time so that diodes always exhibit the same characteristics. Also, the current characteristics 1-2 also retain their characteristics even after the power is removed once switching has occurred. That is, the current characteristic of the diode maintains one of the resistance and the rectification characteristic according to whether the threshold voltage is applied. However, the gallium arsenide diode shown in FIG. 3 has a problem of having a large leakage current value when the diode is in the rectifying reverse direction (curve 4). This leakage current causes cross talk at non-selective points when gallium arsenide diodes are used in memory alone. Resistive and commutative switching characteristics of gallium arsenide diodes with voltage are common and appear in many literatures. (P 3009, Communications 1970; US Patent 3480843) In the present invention, memory operation is performed by suppressing the reverse leakage current of a gallium arsenide diode. Zener diodes were used in series with gallium arsenide diodes to eliminate cross talk at. 4 shows the voltage-current characteristics when the gallium arsenide diode is connected in series with the Zener diode. Curve 5-6 in FIG. 4 is the characteristic of the added zener diode. The forward characteristics of the overlapped diodes are not significantly different from those of FIG. 3. The diode moves on one or three curves depending on whether or not the threshold voltage is applied. The forward characteristic 6 of the Zener diode is designed to have a higher current value than 3, and thus has little influence on the forward current of the entire diode. However, when the reverse voltage is applied to the superimposed diode, the current characteristics are different from those of the current of FIG. 3. When the reverse voltage is applied due to the insertion of the zener diode, the current characteristic moves along the number 5 instead of the number 4 on the curve 3. However, when the value of reverse current reaches I A (point A), the current of diode moves from curve 5 to number 4. The diode then moves on curve 4 until the reverse threshold voltage is reached, then the transition from threshold voltage to curve 2 occurs. Since the Zener diode has no memory effect, the zener diode does not affect the memory effect of the entire stacked diode. The inserted zener diode blocks the leakage current until the reverse voltage of the overlap diode reaches V A. In the figure, the B-part current value of curve 5 is significantly lower than that of curve 4. As the reverse current value is lowered as B, the cross talk in the memory matrix structure can be eliminated, thereby enabling the configuration of the 2-terminal memory. The reading of data is performed by applying the Vread voltage between the word line and the data line of the memory and reading the current value Iread at that time. At this time, if the Iread value is approximate to 0, the sense amplifier of the memory is recognized as "0", and if the Iread is above the appropriate value, it is recognized as "1". Programming from high resistance (off) to rectification (on) occurs by applying a voltage above the threshold voltage Vsp of FIG. 3 between the word line and the data line, and programming from rectification to high resistance is between the word line and the data line. This occurs by applying a voltage below the reverse threshold voltage Vsn in FIG. 5 shows a matrix structure of a memory device according to the present invention. 1, 2, and 3 of the figure represent word lines of a memory, respectively, and 4, 5, and 6 are data lines. At each point where the word line and the data line intersect, the superimposed diode structure of the present invention is located. Here, a metal layer such as aluminum is used as the word line. The data line is a silicon layer diffused into an n-type semiconductor layer. The stacked diodes each include a p-type semiconductor layer 10 forming an anode of a zener diode, a glue layer 9 made of titanium (Ti) / titanium nitride (TiN), and a tungsten cathode electrode 8 of a gallium arsenide diode. And a gallium arsenide layer (7). The gallium arsenide layer has a thickness of about 3000 A and titanium (Ti) / titanium nitride (TiN) of 100 A / 160 A, respectively. FIG. 6 is a detailed process diagram of the memory structure of the present invention with reference to part A of FIG. 5. 6A shows an n-type silicon substrate 1 doped with a p-type semiconductor layer 3. (B) shows the structure after forming a trench consisting of 1 and 3 using general trench technique, laminating insulating layer 2, and then planarizing the surface using CMP process. And a glue layer 4 made of titanium (Ti) / titanium nitride (TiN), a tungsten cathode electrode 5 of a gallium arsenide diode, a gallium arsenide layer 6, as shown in The upper electrode aluminum 7 is laminated. After the stacked wafer is etched along the trench line using an etching technique, an insulator layer is further laminated and planarized using a second CMP process. Figure (d) shows the structure after this process is completed. Then, secondary aluminum (8) used as a word line is laminated and etched as shown in the figure (e). At this time, all of the diode layers formed along the trench lines are etched except for the lower portion of the aluminum electrode 8 so that the diodes are separated into respective pieces of memory.
본 고안의 반도체 적층 공정에 의한 갈륨 아세나이드 다이오드/제너 다이오드 중첩 구조는 일반적인 갈륨 아세나이드 다이오드가 가지고 있던 역 방향에의 누설전류를 차단하는 효과가 있다. 이로 인해 인가된 전압에 따라 저항성-정류성 스위칭 특성을 나타내는 갈륨 아세나이드 다이오드를 2 단자 비 휘발성 반도체 메모리에 응용하는 것이 가능하게 되었다. 다이오드를 근간으로 하는 2 단자 메모리는 기존의 트랜지스터를 사용하는 3 단자 메모리에 비해 동작 속도가 빠르고 집적도를 높일수 있는 장점이 있다. 따라서 본 고안의 메모리로 인해 FLASH와 같이 비 휘발성이면서도 DRAM보다 높은 집적도의 메모리 소자 구성이 가능하다.The gallium arsenide diode / zener diode superimposition structure by the semiconductor lamination process of this invention has the effect of blocking the leakage current to the reverse direction which the general gallium arsenide diode has. This makes it possible to apply gallium arsenide diodes exhibiting resistive-rectifying switching characteristics to two-terminal nonvolatile semiconductor memories depending on the applied voltage. Diode-based two-terminal memory has the advantage of faster operation speed and higher integration than conventional three-terminal memory using transistors. Therefore, the memory of the present invention enables the construction of a nonvolatile device such as FLASH and a higher integration density than DRAM.
도 1은 DRAM 메모리 기억소자의 구성으로 기본 기억소자가 3단자 소자인 트랜지스터와 커패시터로 이루어져있다.1 is a configuration of a DRAM memory memory device, in which a basic memory device is composed of a transistor and a capacitor which are three-terminal devices.
도 2는 본 고안의 메모리 소자의 구성으로 기본소자가 갈륨/갈륨 아세나이드/텅스턴 다이오드 2와 제너 다이오드 1의 직렬 결합체로 구성된 것을 보여준다.Figure 2 shows that the basic element is composed of a series combination of gallium / gallium arsenide / tungsten diode 2 and Zener diode 1 in the configuration of the memory device of the present invention.
도 3은 갈륨/갈륨 아세나이드/텅스텐으로 이루어진 다이오드의 스위칭 특성.3 shows switching characteristics of a diode consisting of gallium / gallium arsenide / tungsten.
도 4는 도 3의 다이오드 특성에 제너 다이오드를 직렬로 연결하였을 때의 본 고안에 의한 전압-전류 스위칭 특성.4 is a voltage-current switching characteristic according to the present invention when the zener diode is connected in series to the diode characteristic of FIG.
도 5는 본 고안에 의한 메모리 마트릭스 구조5 is a memory matrix structure according to the present invention
도 6은 본 고안의 다이오드를 사용한 메모리 구조의 상세 공정도.6 is a detailed process diagram of a memory structure using the diode of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087785A KR20050053464A (en) | 2003-12-01 | 2003-12-01 | Two terminal semiconductor memory using cascaded diodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087785A KR20050053464A (en) | 2003-12-01 | 2003-12-01 | Two terminal semiconductor memory using cascaded diodes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050053464A true KR20050053464A (en) | 2005-06-08 |
Family
ID=37249131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087785A KR20050053464A (en) | 2003-12-01 | 2003-12-01 | Two terminal semiconductor memory using cascaded diodes |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050053464A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140051431A (en) * | 2011-08-17 | 2014-04-30 | 램 리써치 코포레이션 | A system and method for monitoring temperatures of and controlling multiplexed heater array |
| US9646861B2 (en) | 2009-10-21 | 2017-05-09 | Lam Research Corporation | Heating plate with heating zones for substrate processing and method of use thereof |
| US9713200B2 (en) | 2011-08-17 | 2017-07-18 | Lam Research Corporation | System and method for monitoring temperatures of and controlling multiplexed heater array |
| US9775194B2 (en) | 2012-02-28 | 2017-09-26 | Lam Research Corporation | Multiplexed heater array using AC drive for semiconductor processing |
| US10049948B2 (en) | 2012-11-30 | 2018-08-14 | Lam Research Corporation | Power switching system for ESC with array of thermal control elements |
| US10056225B2 (en) | 2009-12-15 | 2018-08-21 | Lam Research Corporation | Adjusting substrate temperature to improve CD uniformity |
| US10217615B2 (en) | 2013-12-16 | 2019-02-26 | Lam Research Corporation | Plasma processing apparatus and component thereof including an optical fiber for determining a temperature thereof |
| US10388493B2 (en) | 2011-09-16 | 2019-08-20 | Lam Research Corporation | Component of a substrate support assembly producing localized magnetic fields |
| US10568163B2 (en) | 2010-10-22 | 2020-02-18 | Lam Research Corporation | Methods of fault detection for multiplexed heater array |
-
2003
- 2003-12-01 KR KR1020030087785A patent/KR20050053464A/en not_active Application Discontinuation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646861B2 (en) | 2009-10-21 | 2017-05-09 | Lam Research Corporation | Heating plate with heating zones for substrate processing and method of use thereof |
| US10236193B2 (en) | 2009-10-21 | 2019-03-19 | Lam Research Corporation | Substrate supports with multi-layer structure including independent operated heater zones |
| US10720346B2 (en) | 2009-10-21 | 2020-07-21 | Lam Research Corporation | Substrate support with thermal zones for semiconductor processing |
| US10056225B2 (en) | 2009-12-15 | 2018-08-21 | Lam Research Corporation | Adjusting substrate temperature to improve CD uniformity |
| US10568163B2 (en) | 2010-10-22 | 2020-02-18 | Lam Research Corporation | Methods of fault detection for multiplexed heater array |
| KR20140051431A (en) * | 2011-08-17 | 2014-04-30 | 램 리써치 코포레이션 | A system and method for monitoring temperatures of and controlling multiplexed heater array |
| US9713200B2 (en) | 2011-08-17 | 2017-07-18 | Lam Research Corporation | System and method for monitoring temperatures of and controlling multiplexed heater array |
| US10388493B2 (en) | 2011-09-16 | 2019-08-20 | Lam Research Corporation | Component of a substrate support assembly producing localized magnetic fields |
| US10872748B2 (en) | 2011-09-16 | 2020-12-22 | Lam Research Corporation | Systems and methods for correcting non-uniformities in plasma processing of substrates |
| US9775194B2 (en) | 2012-02-28 | 2017-09-26 | Lam Research Corporation | Multiplexed heater array using AC drive for semiconductor processing |
| US10049948B2 (en) | 2012-11-30 | 2018-08-14 | Lam Research Corporation | Power switching system for ESC with array of thermal control elements |
| US10217615B2 (en) | 2013-12-16 | 2019-02-26 | Lam Research Corporation | Plasma processing apparatus and component thereof including an optical fiber for determining a temperature thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884349B2 (en) | Selection device for re-writable memory | |
| US7816659B2 (en) | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal | |
| US8687410B2 (en) | Nonvolatile memory cell comprising a diode and a resistance-switching material | |
| TWI420653B (en) | Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods | |
| US8830725B2 (en) | Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components | |
| US20060250836A1 (en) | Rewriteable memory cell comprising a diode and a resistance-switching material | |
| US9172037B2 (en) | Combined conductive plug/conductive line memory arrays and methods of forming the same | |
| US9865809B2 (en) | Nonvolatile resistance change element | |
| US9349445B2 (en) | Select devices for memory cell applications | |
| US9391119B2 (en) | Non-volatile random access memory devices with shared transistor configuration and methods of forming the same | |
| KR20050053464A (en) | Two terminal semiconductor memory using cascaded diodes | |
| US8284597B2 (en) | Diode memory | |
| CN103106926A (en) | One-time programming memory and preparation method thereof | |
| KR100902504B1 (en) | Resistive RAM having amorphous solid electrolyte and method of operating the same | |
| US11683940B2 (en) | Method of manufacturing variable resistance memory device | |
| KR20100056441A (en) | High forward current diodes for reverse write 3d cell and method of making thereof | |
| US9680092B2 (en) | Current selectors formed using single stack structures | |
| US20170317280A1 (en) | Nonvolatile bipolar junction memory cell | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| KR20050040666A (en) | Two terminal semiconductor memory using cascaded diodes | |
| KR20050077698A (en) | Semiconductor memory device using cascaded schottky and pn junction diode | |
| KR20050053465A (en) | Nonvolatile semiconductor memory device with switchable diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |