KR20050049686A - Pixel driving curcuit for electro luminescence display - Google Patents
Pixel driving curcuit for electro luminescence display Download PDFInfo
- Publication number
- KR20050049686A KR20050049686A KR1020030083383A KR20030083383A KR20050049686A KR 20050049686 A KR20050049686 A KR 20050049686A KR 1020030083383 A KR1020030083383 A KR 1020030083383A KR 20030083383 A KR20030083383 A KR 20030083383A KR 20050049686 A KR20050049686 A KR 20050049686A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- organic
- gate
- light emitting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 유기전계발광표시장치에 관한것으로써, 상세하게는 구동트랜지스터의 게이트전압을 보상하여 이에 따른 유기EL패널의 명도효율을 향상시킬 수 있는 유기전계발광표시장치의 픽셀구동회로에 관한 것이다. The present invention relates to an organic light emitting display device, and more particularly, to a pixel driving circuit of an organic light emitting display device capable of compensating a gate voltage of a driving transistor and thereby improving brightness efficiency of an organic EL panel.
이와 같은 본 발명의 구성은 선택신호에 의해 온되어 데이타신호를 전달하는 제 1 박막트랜지스터와; 데이타신호를 저장하는 스토리지 캐패시터와; 데이타신호에 의해 온되는 제 2 박막트랜지스터와; 상기 제 1 박막트랜지스터와 제 2 박막트랜지스터 사이에서 상기 제 2 박막트랜지스터의 문턱전압의 편차를 보상하는 제 3 박막트랜지스터와; 상기 제 2 박막트랜지스터에서 전달되는 구동신호에 따라 발광하는 유기EL소자와; 상기 제 2 박막트랜지스터와 상기 유기EL소자(OLED)에 구성되어 상기 유기EL소자의 구동을 제어하는 제 5 박막트랜지스터를 포함하되, 제 1 전극이 상기 제 3 박막트랜지스터의 출력측에 연결되고, 제 2 전극이 상기 제 3 박막트랜지스터의 게이트와 상기 제 2 박막트랜지스터의 게이트에 공통연결되며, 상기 제 2 박막트랜지스터 보다 큰 기생용량을 갖는 제 6 박막트랜지스터가 포함되는 것을 특징으로 한다.Such a configuration of the present invention comprises a first thin film transistor which is turned on by the selection signal and transmits a data signal; A storage capacitor for storing a data signal; A second thin film transistor turned on by the data signal; A third thin film transistor for compensating for variation in the threshold voltage of the second thin film transistor between the first thin film transistor and the second thin film transistor; An organic EL element which emits light according to a driving signal transmitted from the second thin film transistor; And a fifth thin film transistor configured in the second thin film transistor and the organic EL element to control driving of the organic EL element, wherein a first electrode is connected to an output side of the third thin film transistor, and a second An electrode may be connected in common to the gate of the third thin film transistor and the gate of the second thin film transistor, and may include a sixth thin film transistor having a parasitic capacitance greater than that of the second thin film transistor.
Description
본 발명은 유기전계발광표시장치에 관한것으로써, 상세하게는 구동트랜지스터의 게이트전압을 보상하여 이에 따른 유기EL패널의 명도효율을 향상시킬 수 있는 유기전계발광표시장치의 픽셀구동회로에 관한 것이다. The present invention relates to an organic light emitting display device, and more particularly, to a pixel driving circuit of an organic light emitting display device capable of compensating a gate voltage of a driving transistor and thereby improving brightness efficiency of an organic EL panel.
유기EL소자(OLED)는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 이를 이용한 EL 디스플레이는 액정 디스플레이장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 응답속도가 빠르고, 직류구동전압이 낮고 초박막화가 가능하기 때문에 벽걸이형 또는 휴대용으로 응용이 가능하다. An organic EL device is a self-light emitting device that emits a fluorescent material by recombination of electrons and holes, and the EL display using the same has a faster response speed than a passive light emitting device that requires a separate light source, such as a liquid crystal display device. Low DC driving voltage and ultra thin film make it possible to be wall mounted or portable.
이와 같은 유기EL발광셀을 구동하는 방식으로는 단순매트릭스(passive matrix) 방식과 TFT를 이용한 능동구동(active matrix)방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동구동방식은 TFT와 캐패시터를 각 ITO 화소전극에 접속하여 캐패시터 용량에 의해 전압을 유지하도록 하는 구동방식이다. As such a method of driving the organic EL light emitting cell, there are a simple matrix method and an active matrix method using a TFT. In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method is a driving method in which a TFT and a capacitor are connected to each ITO pixel electrode to maintain a voltage by capacitor capacitance.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 표시장치의 개략적인 평면도이다. 1 is a schematic plan view of a typical active matrix organic light emitting display device.
도면부호 10은 EL패널, 20은 픽셀회로, 30은 데이타드라이버, 40은 스캔드라이버이다. Reference numeral 10 denotes an EL panel, 20 a pixel circuit, 30 a data driver, and 40 a scan driver.
스캔드라이버(40)는 주사선(S1, S2, S3, S4.....SZ)을 통해 선택신호를 순차적으로 출력하고, 데이타드라이버(30)는 데이타선(D1, D2, D3...DY)을 통해 화상신호를 나타내는 데이타전압을 출력하고, 유기EL패널은 상기 주사선과 데이타선이 종과 횡으로 배열되고, 그 교차부에 픽셀(20)을 포함한다.The scan driver 40 sequentially outputs selection signals through the scan lines S1, S2, S3, S4 ..... S Z , and the data driver 30 outputs the data lines D1, D2, D3 ... A data voltage representing an image signal is output through D Y ), and the organic EL panel includes the scanning lines and the data lines arranged vertically and horizontally, and includes pixels 20 at their intersections.
스캔드라이버(40)로부터 주사선을 통해 선택신호가 인가되고, 데이타드라이버(30)로부터 영상데이타가 픽셀(20)에 인가되면, 상기 픽셀(20)은 인가된 데이타신호에 따라서 소정의 색상을 발광한다. 여기서 상기 픽셀(20)의 구동전류는 아래의 수학식에 의해 구해진다. When the selection signal is applied from the scan driver 40 through the scan line and the image data is applied from the data driver 30 to the pixel 20, the pixel 20 emits a predetermined color according to the applied data signal. . The driving current of the pixel 20 is obtained by the following equation.
여기서, IOLED는 유기EL 소자에 흐르는 전류, Vgs는 구동트랜지스터의 소스와 게이트 사이의 전압, Vth는 스위칭트랜지스터의 문턱전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Here, I OLED is a current flowing through the organic EL device, Vgs is a voltage between the source and the gate of the driving transistor, Vth is a threshold voltage of the switching transistor, Vdata is a data voltage, β is a constant value.
수학식 1에 나타낸 바와 같이, 일반적인 픽셀회로(20)는 통상 스위칭트랜지스터와 구동트랜지스터, 그리고 스토리지 캐패시터가 구성되는 2Tr, 1Cap구조이다. 이와 같은 픽셀회로(20)는 스위칭 트랜지스터가 상기 주사선의 선택신호에 의해 온되어 데이타전압을 전달하면, 이를 스토리지 캐패시터가 저장하여 구동트랜지스터를 온시킨다. 그러므로 상기 구동트랜지스터의 게이트-소스전압에서 상기 스위칭트랜지스터의 문턱전압의 차에 해당되는 전류가 유기EL소자(OLED)에 전달되므로써 발광된다. As shown in Equation 1, the general pixel circuit 20 generally has a 2Tr and 1Cap structure including a switching transistor, a driving transistor, and a storage capacitor. When the switching transistor is turned on by the selection signal of the scan line and transfers the data voltage, the pixel circuit 20 stores the storage capacitor to turn on the driving transistor. Therefore, a current corresponding to the difference of the threshold voltage of the switching transistor in the gate-source voltage of the driving transistor is transmitted to the organic EL element OLED, thereby emitting light.
그러나 이와 같은 일반적인 픽셀회로는 제조공정의 불균일성에 의해 TFT의 문턱전압(Vth)에 편차가 발생함으로 인해 유기EL소자(OLED)(OLED)에 공급되는 전류의 양이 달라져서 발광 휘도가 달라지는 문제점이 있다. However, such a general pixel circuit has a problem in that light emission luminance is changed due to a change in the amount of current supplied to the organic EL element OLED due to variations in the threshold voltage Vth of the TFT due to nonuniformity in the manufacturing process. .
도 2는 이러한 문제점을 해결하기 위하여 고안된 것으로, 문턱전압(Vth) 변화에 의한 휘도 불균일성을 방지할 수 있는 픽셀 회로를 나타낸다. FIG. 2 is designed to solve this problem and shows a pixel circuit capable of preventing luminance unevenness due to a change in threshold voltage Vth.
도면부호 M1~M5는 박막트랜지스터, Cst는 스토리지 캐패시터, Vdd는 전원전압, Vss는 캐소드전압, Vint는 초기화전압이다.Reference numerals M1 to M5 are thin film transistors, Cst is a storage capacitor, Vdd is a power supply voltage, Vss is a cathode voltage, and Vint is an initialization voltage.
도시된 바와 같이 제 1 박막트랜지스터(M1)의 게이트에는 주사선(S(n))이 연결되고, 소스에는 데이타선(DATA)이 연결된다. 아울러 상기 제 1 박막트랜지스터(M1)의 드레인은 제 3 박막트랜지스터(M3)의 소스에 연결된다. 상기 제 3 박막트랜지스터(M3)의 게이트에는 제 2 박막트랜지스터(M2)의 게이트가 연결되고, 드레인에는 제 4 박막트랜지스터(M4)의 소스에 연결된다. 제 4 박막트랜지스터(M4)는 게이트에 이전주사선(S(n-1))이 연결되고 드레인에는 초기화전압(Vint)이 연결된다. 아울러 제 2 박막트랜지스터(M2)는 게이트에 제 3 박막트랜지스터(M3)의 게이트가 연결되고, 소스에는 전원전압(Vdd)과, 드레인에는 제 5 박막트랜지스터(M5)가 연결된다. 그리고 상기 제 5 박막트랜지스터(M5)는 게이트에 발광제어선(EM(n)), 드레인에는 유기EL소자(OLED)가 연결된다. 또한 상기 제 2 박막트랜지스터(M2)와 제 3 박막트랜지스터(M3)의 게이트와 전원전압(Vdd) 사이에 스토리지 캐패시터(Cst)가 연결된다. As shown, the scan line S (n) is connected to the gate of the first thin film transistor M1 and the data line DATA is connected to the source. In addition, the drain of the first thin film transistor M1 is connected to the source of the third thin film transistor M3. A gate of the second thin film transistor M2 is connected to the gate of the third thin film transistor M3, and a drain thereof is connected to a source of the fourth thin film transistor M4. In the fourth thin film transistor M4, a previous scan line S (n−1) is connected to a gate thereof, and an initialization voltage Vint is connected to a drain thereof. In addition, the gate of the third thin film transistor M3 is connected to the gate of the second thin film transistor M2, the power supply voltage Vdd is connected to the source, and the fifth thin film transistor M5 is connected to the drain. The fifth thin film transistor M5 has a light emission control line EM (n) connected to a gate thereof and an organic EL device OLED connected to a drain thereof. In addition, the storage capacitor Cst is connected between the gate of the second thin film transistor M2 and the third thin film transistor M3 and the power supply voltage Vdd.
상기와 같은 종래의 픽셀구동회로는 도 3과 도 4를 이용하여 설명한다. 도 3은 종래의 픽셀회로의 자체저항을 나타낸 회로도, 도 4는 데이타전압을 측정한 파형도이다. The conventional pixel driver circuit as described above will be described with reference to FIGS. 3 and 4. 3 is a circuit diagram showing self resistance of a conventional pixel circuit, and FIG. 4 is a waveform diagram of measuring data voltages.
먼저 이전주사선(S(n-1))으로부터 선택신호가 인가되면 제 4 박막트랜지스터(M4)는 온되므로 전원전압(Vdd)이 스토리지 캐패시터(Cst)에 프리차징(Pre-charge)된다. 그리고 발광제어선(EM(n))으로부터 하이신호가 인가되므로 제 5 박막트랜지스터(M5)는 오프되어 제 2 박막트랜지스터(M2)로부터의 전류가 유기EL소자(OLED)에 인가되는 것을 차단한다. 이후 일정시간이 경과되면 상기 이전주사선(S(n-1))으로부터 오프신호가 인가되어 제 4 박막트랜지스터(M4)는 오프되므로 프리차징이 완료된다. 아울러 일정시간의 지연시간(Blanking Time)을 거쳐 주사선(S(n))으로부터 선택신호가 제 1 박막트랜지스터(M1)의 게이트에 인가되므로 데이타선(Data)으로부터 출력된 데이타전압이 상기 제 1 박막트랜지스터(M1)의 소스측에서 드레인측으로 출력된다. 이때 상기 스토리지 캐패시터(Cst)에 저장된 프리차징전압에 의해 제 3 박막트랜지스터(M3)가 온되므로 상기 데이타전압(Vdata)이 제 3 박막트랜지스터(M3)를 거쳐 스토리지 캐패시터(Cst)에 저장된다. First, when the selection signal is applied from the previous scan line S (n-1), the fourth thin film transistor M4 is turned on so that the power supply voltage Vdd is precharged to the storage capacitor Cst. Since the high signal is applied from the emission control line EM (n), the fifth thin film transistor M5 is turned off to block the current from the second thin film transistor M2 from being applied to the organic EL element OLED. After a certain time has elapsed, since the off signal is applied from the previous scan line S (n-1), the fourth thin film transistor M4 is turned off, and thus precharging is completed. In addition, since a selection signal is applied from the scanning line S (n) to the gate of the first thin film transistor M1 through a delaying time of a predetermined time, the data voltage output from the data line Data is applied to the first thin film. It is output from the source side to the drain side of the transistor M1. At this time, since the third thin film transistor M3 is turned on by the precharging voltage stored in the storage capacitor Cst, the data voltage Vdata is stored in the storage capacitor Cst via the third thin film transistor M3.
여기서 상기 스토리지 캐패시터(Cst)에 충전된 데이타전압은 데이타전압과 상기 제 3 박막트랜지스터(M3)의 문턱전압(Vth)의 차가된다. 아울러 발광제어선(EM(n))으로부터 로우신호가 상기 제 5 박막트랜지스터(M5)에 인가되면, 상기 제 5 박막트랜지스터(M5)는 온되므로 제 2 박막트랜지스터(M2)로부터 전원전압(Vdd)과 상기 스토리지 캐패시터(Cst)에 저장된 데이타전압의 차에 해당되는 전류를 상기 유기EL소자(OLED)에 출력되므로 유기EL소자(OLED)가 발광된다. 이는 하기의 수학식 2를 이용하여 상세히 설명한다.The data voltage charged in the storage capacitor Cst becomes a difference between the data voltage and the threshold voltage Vth of the third thin film transistor M3. In addition, when a low signal is applied to the fifth thin film transistor M5 from the emission control line EM (n), the fifth thin film transistor M5 is turned on so that the power supply voltage Vdd is applied from the second thin film transistor M2. Since the current corresponding to the difference between the data voltage and the data voltage stored in the storage capacitor Cst is outputted to the organic EL element OLED, the organic EL element OLED emits light. This will be described in detail using Equation 2 below.
= β/2(Vdd-Vdata)2 = β / 2 (Vdd-Vdata) 2
상기 스토리지 캐패시터(Cst)에 저장된 데이타전압은 상술한 바와 같이 제 3 박막트랜지스터(M3)의 문턱전압을 뺀 나머지고, 제 2 박막트랜지스터(M2)의 게이트-소스전압(VGS))은 전원전압(Vdd)과 스토리지 캐패시터(Cst)에 저장된 데이타전압(Vdata)과 상기 제 2 박막트랜지스터(M2)의 문턱전압(VTH)의 차에 해당되는 전압이 된다. The data voltage stored in the storage capacitor Cst is obtained by subtracting the threshold voltage of the third thin film transistor M3 as described above, and the gate-source voltage VGS of the second thin film transistor M2 is a power supply voltage ( Vdd) becomes a voltage corresponding to the difference between the data voltage Vdata stored in the storage capacitor Cst and the threshold voltage VTH of the second thin film transistor M2.
그러므로 상기 제 2 및 제 3 박막트랜지스터(M2)(M3)의 특성이 동일하여 문턱전압(VTH)일하다면 상기 스토리지 캐패시터(Cst)에는 데이타전압과 상기 제 3 박막트랜지스터(M3)의 문턱전압(VTH)이 저장되고, 상기 제 2 박막트랜지스터(M2)의 문턱전압(VTH)은 상기와 같은 수학식2와 같이 문턱전압(VTH)이 보상된다. 그러므로 상기 유기EL소자(OLED)에 출력되는 전류는 전원전압(Vdd)과 데이타전압(Vdata)의 차에 해당되는 전류가 된다. Therefore, if the characteristics of the second and third thin film transistors M2 and M3 are the same and thus the threshold voltage VTH, the storage capacitor Cst has a data voltage and a threshold voltage VTH of the third thin film transistor M3. ) Is stored, and the threshold voltage VTH of the second thin film transistor M2 is compensated for as shown in Equation 2 above. Therefore, the current output to the organic EL element OLED becomes a current corresponding to the difference between the power supply voltage Vdd and the data voltage Vdata.
도 3은 종래의 픽셀회로를 설명하기 위한 회로도, 도 4는 데이타전압을 측정한 파형도이다. 여기서 상술한 바와 같이 제 2 박막트랜지스터(M2)에서 유기EL소자(OLED)에 인가되는 불필요한 전류를 차단하기 위한 제 5 박막트랜지스터(M5)를 제 1 저항(R1)으로 표현하고, 유기EL소자(OLED)의 자체저항을 제 2 저항(R2)으로 표현하여 설명한다. 3 is a circuit diagram illustrating a conventional pixel circuit, and FIG. 4 is a waveform diagram of measuring data voltages. As described above, the fifth thin film transistor M5 for blocking unnecessary current applied to the organic EL device OLED from the second thin film transistor M2 is represented by the first resistor R1, and the organic EL device ( The self-resistance of the OLED is expressed by the second resistor R2.
통상적으로 유기전계발광표시장치의 명도(Contrast Ratio)를 구현하기 위해서는 유기EL소자(OLED)의 자체저항(R2)보다 상기 제 5 박막트랜지스터(M5)에 의한 저항(R1)이 높은것이 바람직하다. 그러나 일반적으로 제 5 박막트랜지스터(M5)와 유기EL소자(OLED)의 저항(R1)(R2)은 동일하며 이는 곧 제 5 박막트랜지스터(M5)가 턴온되어 제 2 박막트랜지스터(M2)에서 유기EL소자(OLED)의 구동전류가 인가되면, 상기 제 2 박막트랜지스터(M2)의 게이트와 제 3 박막트랜지스터(M3)의 게이트간의 공통노드(CL)의 데이타전압은 도 4 에 도시된 바와 같이 일정전압(△V)이 감소된다. 이는 제 5 박막트랜지스터(M5)의 기생용량에 의하여 저항(R1)이 감소되기 때문에 발생되는 것으로, 이로 인하여 유기EL소자(OLED)의 효율적인 명도의 표현이 어렵게 되는 문제점이 있다. In general, in order to implement a contrast ratio of the organic light emitting display device, it is preferable that the resistance R1 caused by the fifth thin film transistor M5 is higher than the self resistance R2 of the organic EL device OLED. However, in general, the resistances R1 and R2 of the fifth thin film transistor M5 and the organic EL element OLED are the same, which means that the fifth thin film transistor M5 is turned on so that the organic EL is formed in the second thin film transistor M2. When the driving current of the device OLED is applied, the data voltage of the common node CL between the gate of the second thin film transistor M2 and the gate of the third thin film transistor M3 is constant as shown in FIG. 4. (ΔV) is reduced. This is caused because the resistance (R1) is reduced by the parasitic capacitance of the fifth thin film transistor (M5), which makes it difficult to express the brightness of the organic EL device OLED.
상기와 같은 문제점을 해결하고자 안출된 본 발명은 구동트랜지스터와 보상트랜지스터간의 공통노드에 기생용량을 추가하여 구동트랜지스터의 게이트전압을 상승시켜 데이타전압을 보상함으로써 유기EL소자의 발광제어수단의 자체저항을 상승시켜 유기EL소자에서 표현되는 명도의 효율을 높일 수 있는 유기전계발광표시장치의 픽셀회로를 제공하는 것을 목적으로 한다. The present invention has been made to solve the above problems by adding a parasitic capacitance to the common node between the driving transistor and the compensation transistor to increase the gate voltage of the driving transistor to compensate for the data voltage to compensate for the self-resistance of the light emitting control means of the organic EL device. An object of the present invention is to provide a pixel circuit of an organic light emitting display device which can be raised to increase the efficiency of brightness represented by an organic EL element.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 다수의 데이타선과 주사선이 횡과 열로 배열되고 그 교차부에 픽셀회로를 구비한 유기전계발광표시장치에 있어서, 상기 주사선으로부터 인가되는 선택신호에 의해 온되어 데이타신호를 전달하는 제 1 박막트랜지스터와; 상기 제 1 박막트랜지스터에서 전달되는 상기 데이타신호를 저장하는 스토리지 캐패시터와; 상기 스토리지 캐패시터에서 저장된 데이타신호에 의해 온되는 제 2 박막트랜지스터와; 이전주사선을 통해 전달된 선택신호에 의해 상기 제 1 박막트랜지스터와 제 2 박막트랜지스터 사이에서 상기 제 2 박막트랜지스터의 문턱전압의 편차를 보상하는 제 3 박막트랜지스터와; 상기 스토리지캐패시터에 연결되어 초기화를 진행하는 제 4 박막트랜지스터와; 상기 제 2 박막트랜지스터에서 전달되는 구동신호에 따라 발광하는 유기EL소자와; 제 1 전극이 상기 제 3 박막트랜지스터의 출력측에 연결되고, 제 2 전극이 상기 제 3 박막트랜지스터의 게이트와 상기 제 2 박막트랜지스터의 게이트에 공통연결되며, 상기 제 2 박막트랜지스터 보다 큰 기생용량을 갖는 제 6 박막트랜지스터가 포함되는 것을 특징으로 한다. According to the present invention, the organic light emitting display device includes a plurality of data lines and a scanning line arranged in a horizontal line and a column, and a pixel circuit is provided at an intersection thereof, by a selection signal applied from the scanning line. A first thin film transistor which is turned on to transmit a data signal; A storage capacitor storing the data signal transmitted from the first thin film transistor; A second thin film transistor turned on by a data signal stored in the storage capacitor; A third thin film transistor for compensating for variation in the threshold voltage of the second thin film transistor between the first thin film transistor and the second thin film transistor by the selection signal transmitted through the previous scan line; A fourth thin film transistor connected to the storage capacitor to perform initialization; An organic EL element which emits light according to a driving signal transmitted from the second thin film transistor; A first electrode is connected to the output side of the third thin film transistor, a second electrode is commonly connected to the gate of the third thin film transistor and the gate of the second thin film transistor, and has a larger parasitic capacitance than the second thin film transistor. A sixth thin film transistor is included.
또한, 여기서, 상기 제 6 박막트랜지스터는 상기 제 2 박막트랜지스터의 게이트전압의 편차를 보상하는 것을 특징으로 한다. In addition, the sixth thin film transistor is characterized in that to compensate for the variation in the gate voltage of the second thin film transistor.
그리고, 상기 제 6 박막트랜지스터는 상기 제 3 박막트랜지스터로부터 전달되는 데이타전압을 일정레벨로 상승시키는 것을 특징으로 한다. The sixth thin film transistor may increase the data voltage transferred from the third thin film transistor to a predetermined level.
또한, 상기 제 6 박막트랜지스터는 P-MOS형 박막트랜지스터인것을 특징으로 한다. The sixth thin film transistor may be a P-MOS type thin film transistor.
아울러, 상기 제 6 박막트랜지스터는 소스측에 상기 제 3 박막트랜지스터가 연결되고, 드레인에 제 2 박막트랜지스터의 게이트에 연결되고, 게이트에 주사선이 연결된다. In addition, the sixth thin film transistor has a third thin film transistor connected to a source side, a drain connected to a gate of a second thin film transistor, and a scan line connected to the gate.
또는, 상기 제 6 박막트랜지스턴는 N-MOS형 박막트랜지스터인것을 특징으로 하는 한다. Alternatively, the sixth thin film transistor may be an N-MOS type thin film transistor.
아울러, 상기 제 6 박막트랜지스터는 게이트에 구동제어선이 연결된다. In addition, a driving control line is connected to the gate of the sixth thin film transistor.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 바람직한 실시예를 나타낸 회로도이다.5 is a circuit diagram showing a preferred embodiment of the present invention.
여기서는 종래와 동일한 구성요소 및 작용에 대한 설명은 생략하며, 본 발명의 요지부분만을 설명한다. 도시된 바와 같이 본 발명은 제 3 박막트랜지스터(M3)의 드레인에 제 6 박막트랜지스터(M6)가 연결되며, 상기 제 6 박막트랜지스터(M6)는 게이트가 주사선에 연결되고, 드레인에는 제 2 박막트랜지스터(M2)와 제 3 박막트랜지스터(M3)의 게이트사이에 공통노드(CL)와 연결된다. Here, description of the same components and operations as in the prior art will be omitted, and only the gist of the present invention will be described. As shown in the present invention, the sixth thin film transistor M6 is connected to the drain of the third thin film transistor M3, the gate of the sixth thin film transistor M6 is connected to the scan line, and the second thin film transistor is connected to the drain. The common node CL is connected between the gate M2 and the gate of the third thin film transistor M3.
이에 대한 동작설명은 도 6과 도 7을 이용하여 설명한다. 도 6은 본 발명의 작용설명을 위한 기생용량을 표시한 회로도, 도 7은 도 6의 등가회로도이다. An operation description thereof will be described with reference to FIGS. 6 and 7. 6 is a circuit diagram showing a parasitic capacitance for explaining the operation of the present invention, Figure 7 is an equivalent circuit diagram of FIG.
먼저, 제 5 박막트랜지스터(M5)는 발광제어선(EM(n))으로부터 오프신호가 인가되므로 오프되고, 제 4 박막트랜지스터(M4)는 이전주사선(S(n-1))으로부터 선택신호가 인가됨에 따라 온되므로 전원전압(Vdd)이 스토리지 캐패시터(Cst)에 저장되고, 상기 스토리지 캐패시터(Cst)에 저장된 전압은 제 3 박막트랜지스터(M3)를 온시킨다. 이후, 상기 이전주사선(S(n-1))의 선택신호가 오프되고 주사선(S(n))으로부터 온신호가 인가되면 제 1 박막트랜지스터(M1)는 온되어 상기 데이타선으로부터 출력되는 데이타전압을 제 3 박막트랜지스터(M3)에 전달한다. 그러므로 제 3 박막트랜지스터(M3)는 상기 스토리지 캐패시터(Cst)에 저장된 전압에 의해 온 상태이므로 전달된 데이타전압과 문턱전압의 차에 해당되는 전압을 제 6 박막트랜지스터(M6)에 전달한다. First, the fifth thin film transistor M5 is turned off because the OFF signal is applied from the emission control line EM (n), and the fourth thin film transistor M4 is turned off from the previous scan line S (n-1). Since it is turned on when the power is applied, the power supply voltage Vdd is stored in the storage capacitor Cst, and the voltage stored in the storage capacitor Cst turns on the third thin film transistor M3. Thereafter, when the selection signal of the previous scan line S (n-1) is turned off and an on signal is applied from the scan line S (n), the first thin film transistor M1 is turned on and the data voltage output from the data line. Is transferred to the third thin film transistor M3. Therefore, since the third thin film transistor M3 is turned on by the voltage stored in the storage capacitor Cst, the third thin film transistor M3 transfers a voltage corresponding to the difference between the transferred data voltage and the threshold voltage to the sixth thin film transistor M6.
제 6 박막트랜지스터(M6)는 상기 주사선(S(n))의 선택신호에 의해 온되어 상기 제 3 박막트랜지스터(M3)에서 전달되는 데이타전압을 일정레벨(△V2)로 상승시켜 이를 공통노드(CL)에 전달한다. The sixth thin film transistor M6 is turned on by the selection signal of the scan line S (n) and raises the data voltage transferred from the third thin film transistor M3 to a predetermined level ΔV2 to make it a common node. To the CL).
도 6에 도시된 바와 같이 제 6 박막트랜지스터(M6)와 제 2 박막트랜지스터(M2)에는 기생용량(C1)(C2)이 존재하며 도 7에서는 이를 등가회로로 도시하였다. 여기서 상기 제 6 박막트랜지스터(M6)의 기생용량을 제 1 기생용량(C1), 제 2 박막트랜지스터(M2)의 기생용량을 제 2 기생용량(C2), 제 1 기생용량(C1)의 양단에 걸리는 전압은 V1, 제 2 기생용량(C2)에 걸리는 전압은 V2의 도면부호를 부여하고, 입력전압과 상기 제 1 기생용량(C1)의 V1의 전압차는 △V1, 입력전압과 제 2 기생용량(C2)의 V2의 전압차는 △V2로 도면부호를 부여하여 설명한다.As illustrated in FIG. 6, parasitic capacitances C1 and C2 exist in the sixth thin film transistor M6 and the second thin film transistor M2, which are illustrated as equivalent circuits in FIG. 7. Here, the parasitic capacitance of the sixth thin film transistor M6 is defined as the parasitic capacitance of the first parasitic capacitance C1 and the second thin film transistor M2 at both ends of the second parasitic capacitance C2 and the first parasitic capacitance C1. The voltage applied is V1, the voltage applied to the second parasitic capacitance C2 is denoted by V2, and the voltage difference between the input voltage and V1 of the first parasitic capacitance C1 is ΔV1, the input voltage and the second parasitic capacitance. The voltage difference between V2 in (C2) is described with reference to ΔV2.
일반적으로 제 1 기생용량(C1)과 제 2 기생용량(C2)의 공통노드(C)에 걸리는 전압은 입력전압(Vin)과 출력전압(Vout)의 차에 해당되는 전압이 걸리게 되며, 이 전압은 입력전압에 비하여 일정레벨상승된 전위(△V2)를 갖게 된다. 본 발명은 이러한 특성을 이용하여 제 2 박막트랜지스터(M2)의 게이트에 제 6 박막트랜지스터(M6)를 구성함으로써 제 2 박막트랜지스터(M2)와 게이트전압을 일정레벨 상승시킨다. 아울러 상기 제 6 박막트랜지스터(M6)의 기생용량(C1)은 상기 제 2 박막트랜지스터(M2)의 기생용량(C2)보다 큰것이 바람직하다. 여기서 상기 상승되는 일정레벨의 전위는 하기와 같은 수학식3에 의해 구해진다. In general, the voltage applied to the common node C of the first parasitic capacitance C1 and the second parasitic capacitance C2 takes a voltage corresponding to the difference between the input voltage Vin and the output voltage Vout. Has a potential DELTA V2 which is increased by a constant level compared to the input voltage. According to the present invention, the sixth thin film transistor M6 is formed at the gate of the second thin film transistor M2 by using the above characteristic to increase the second thin film transistor M2 and the gate voltage by a predetermined level. In addition, the parasitic capacitance C1 of the sixth thin film transistor M6 is preferably larger than the parasitic capacitance C2 of the second thin film transistor M2. Here, the electric potential of the constant level to be raised is obtained by the following equation (3).
따라서 상술한 바와 같이 공통노드(CL)에서 상승된 일정전위는 제 5 박막트랜지스터(M5)의 저항이 감소됨에 따라 발생되는 데이타전압의 감소폭을 상쇄하게 된다. 이는 도 8의 데이타전압의 파형을 나타낸 측정도에 도시된 바와 같다. 이를 설명하면, 제 5 박막트랜지스터(M5)가 오프상태에서 공통노드(CL)에 걸리는 전압은 종래의 보상회로에 비하여 △V2만큼의 전위가 상승되고, 상기 제 5 박막트랜지스터(M5)가 온될시에는 상승전위만큼 감소되므로 원래의 데이타전압은 그 전위를 유지하게 된다. Therefore, as described above, the constant potential raised from the common node CL cancels the decrease in the data voltage generated as the resistance of the fifth thin film transistor M5 is reduced. This is as shown in the measurement diagram showing the waveform of the data voltage of FIG. In this case, when the fifth thin film transistor M5 is turned off, the voltage applied to the common node CL is increased by ΔV2 compared to the conventional compensation circuit, and when the fifth thin film transistor M5 is turned on. Since the voltage decreases by the rising potential, the original data voltage maintains its potential.
그러므로 상기 제 5 박막트랜지스터(M5)의 저항(R1)은 유기EL소자(OLED)의 저항(R2)보다 상승되므로 상기 유기EL소자(OLED)에 인가되는 구동전류를 적절하게 제어할 수 있어 명도효율(Contrast Ratio)을 상승시킬 수 있다. Therefore, since the resistance R1 of the fifth thin film transistor M5 is higher than the resistance R2 of the organic EL element OLED, it is possible to appropriately control the driving current applied to the organic EL element OLED. You can increase the Contrast Ratio.
상기 발명의 상세한 설명은 본 발명의 특정 실시예를 예로 들어서 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 개념을 이탈하지 않는 범위 내에서 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 여러 가지 형태로 변형 또는 변경 실시하는 것 또한 본 발명의 개념에 포함되는 것은 물론이다.The detailed description of the invention has been described with reference to specific embodiments of the invention as examples, but the invention is not limited thereto, and one having ordinary skill in the art to which the invention pertains without departing from the concept of the invention. Modification or modification of the invention in various forms by the ruler is of course included in the concept of the present invention.
상술한 바와 같이 본 발명은 미러트랜지스터를 이용한 전압보상회로에서 별도의 보상트랜지스터를 추가하여 구동트랜지스터의 게이트전압을 일정레벨 상승시킴에 따라 종래의 보상회로에서 감소되는 전압을 상쇄시킴에 따라 발광제어 트랜지스터의 저항이 상승되므로 상기 유기EL소자(OLED)의 구동전류를 적절하게 제어할 수 있어 유기전계발광표시장치의 명도효율을 향상시킬 수 있다. As described above, the present invention adds a separate compensation transistor in a voltage compensation circuit using a mirror transistor to offset the voltage decreased in the conventional compensation circuit by increasing the gate voltage of the driving transistor by a certain level. Since the resistance of the OLED is increased, the driving current of the organic EL device OLED can be controlled appropriately, thereby improving the brightness efficiency of the organic light emitting display device.
도 1은 일반적인 유기EL패널을 나타낸 블럭도,1 is a block diagram showing a general organic EL panel,
도 2는 종래의 픽셀회로를 나타낸 회로도,2 is a circuit diagram showing a conventional pixel circuit;
도 3은 종래의 픽셀회로의 내부저항을 나타낸 회로도,3 is a circuit diagram showing an internal resistance of a conventional pixel circuit;
도 4는 종래 픽셀회로의 타이밍도,4 is a timing diagram of a conventional pixel circuit;
도 5는 본 발명에 따른 바람직한 실시예를 나타낸 회로도,5 is a circuit diagram showing a preferred embodiment according to the present invention;
도 6은 기생용량을 표시한 회로도,6 is a circuit diagram showing a parasitic capacitance;
도 7은 도 6의 등가회로도,7 is an equivalent circuit diagram of FIG. 6;
도 8은 데이타전압을 측정한 파형도이다.8 is a waveform diagram of measuring data voltages.
* 도면부호에 대한 간단한 설명 ** Brief Description of Drawings *
10 : 유기EL패널 20 : 픽셀10: organic EL panel 20: pixel
30 : 데이타드라이버 40 : 스캔드라이버30: data driver 40: scan driver
M1~M6 : 박막트랜지스터 Cst : 스토리지 캐패시터M1 ~ M6: Thin Film Transistor Cst: Storage Capacitor
S(n) : 이전주사선 S(n-1) : 이전주사선S (n): Previous scan line S (n-1): Previous scan line
EM(n) : 발광제어선EM (n): emission control line
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083383A KR100543013B1 (en) | 2003-11-22 | 2003-11-22 | Pixel driving curcuit for electro luminescence display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083383A KR100543013B1 (en) | 2003-11-22 | 2003-11-22 | Pixel driving curcuit for electro luminescence display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050049686A true KR20050049686A (en) | 2005-05-27 |
| KR100543013B1 KR100543013B1 (en) | 2006-01-20 |
Family
ID=38665358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030083383A KR100543013B1 (en) | 2003-11-22 | 2003-11-22 | Pixel driving curcuit for electro luminescence display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543013B1 (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736740B1 (en) * | 2005-07-15 | 2007-07-09 | 세이코 엡슨 가부시키가이샤 | Electronic device, method of driving the same, electro-optical device, and electronic apparatus |
| US7755585B2 (en) | 2005-11-09 | 2010-07-13 | Samsung Mobile Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| KR101030004B1 (en) * | 2009-09-30 | 2011-04-20 | 삼성모바일디스플레이주식회사 | Pixel and organic light emitting display using thereof |
| US8054250B2 (en) | 2006-08-08 | 2011-11-08 | Samsung Mobile Display Co., Ltd | Pixel, organic light emitting display, and driving method thereof |
| WO2012024891A1 (en) * | 2010-08-25 | 2012-03-01 | 中国科学院微电子研究所 | Frame buffer pixel circuit of liquid crystal on silicon display device |
| CN102467877A (en) * | 2010-11-05 | 2012-05-23 | 胜华科技股份有限公司 | Light emitting element drive circuit |
| KR101298302B1 (en) * | 2006-09-07 | 2013-08-26 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | Organic Light Emitting Diode Display And Driving Method Thereof |
| CN103578410A (en) * | 2012-08-01 | 2014-02-12 | 乐金显示有限公司 | Organic light emitting diode display device and method for driving the same |
| KR101396077B1 (en) * | 2007-12-28 | 2014-05-15 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Method of Driving the same |
| KR20150001366A (en) * | 2013-06-27 | 2015-01-06 | 엘지디스플레이 주식회사 | Organic light-emitting display device and Driving method using the same |
| CN104700781A (en) * | 2015-04-01 | 2015-06-10 | 京东方科技集团股份有限公司 | Pixel circuit, driving method thereof and display device |
| CN105096825A (en) * | 2015-08-13 | 2015-11-25 | 深圳市华星光电技术有限公司 | Display device |
| US9496319B2 (en) | 2014-09-15 | 2016-11-15 | Samsung Display Co., Ltd. | Pixel circuit and display apparatus including the same |
| CN108182908A (en) * | 2018-03-26 | 2018-06-19 | 京东方科技集团股份有限公司 | Pixel-driving circuit and its driving method, display panel and its driving method |
| US20180342199A1 (en) * | 2017-05-23 | 2018-11-29 | Everdisplay Optronics (Shanghai) Limited | Pixel circuit, driving method and display device |
| CN111710290A (en) * | 2020-07-06 | 2020-09-25 | 天津中科新显科技有限公司 | Current mode pixel cell circuit, method, combination and array for fast data write |
| US10909907B2 (en) * | 2018-01-05 | 2021-02-02 | Everdisplay Optronics (Shanghai) Co., Ltd | Pixel circuit, driving method, pixel structure and display panel |
| WO2024051200A1 (en) * | 2022-09-06 | 2024-03-14 | 惠科股份有限公司 | Pixel circuit, display panel and display apparatus |
| WO2024113698A1 (en) * | 2022-12-01 | 2024-06-06 | 惠科股份有限公司 | Pixel driving circuit, pixel driving method, and display panel |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101373736B1 (en) | 2006-12-27 | 2014-03-14 | 삼성디스플레이 주식회사 | Display device and driving method thereof |
| CN104680981B (en) * | 2015-03-26 | 2017-03-15 | 京东方科技集团股份有限公司 | OLED pixel drive circuit and driving method, OLED display |
| CN107230448A (en) * | 2017-05-23 | 2017-10-03 | 上海和辉光电有限公司 | A kind of image element circuit, driving method and display |
| CN107038987B (en) * | 2017-05-23 | 2020-12-22 | 上海和辉光电股份有限公司 | Common-gate transistor, pixel circuit, driving method and display |
| KR102643466B1 (en) | 2018-11-21 | 2024-03-05 | 삼성디스플레이 주식회사 | Organic light emitting diode display device |
-
2003
- 2003-11-22 KR KR1020030083383A patent/KR100543013B1/en active IP Right Grant
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736740B1 (en) * | 2005-07-15 | 2007-07-09 | 세이코 엡슨 가부시키가이샤 | Electronic device, method of driving the same, electro-optical device, and electronic apparatus |
| US7755585B2 (en) | 2005-11-09 | 2010-07-13 | Samsung Mobile Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| US8054250B2 (en) | 2006-08-08 | 2011-11-08 | Samsung Mobile Display Co., Ltd | Pixel, organic light emitting display, and driving method thereof |
| KR101298302B1 (en) * | 2006-09-07 | 2013-08-26 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | Organic Light Emitting Diode Display And Driving Method Thereof |
| KR101396077B1 (en) * | 2007-12-28 | 2014-05-15 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Method of Driving the same |
| US8823613B2 (en) | 2009-09-30 | 2014-09-02 | Samsung Display Co., Ltd. | Pixel circuit including initialization circuit and organic electroluminescent display including the same |
| KR101030004B1 (en) * | 2009-09-30 | 2011-04-20 | 삼성모바일디스플레이주식회사 | Pixel and organic light emitting display using thereof |
| WO2012024891A1 (en) * | 2010-08-25 | 2012-03-01 | 中国科学院微电子研究所 | Frame buffer pixel circuit of liquid crystal on silicon display device |
| CN102467877A (en) * | 2010-11-05 | 2012-05-23 | 胜华科技股份有限公司 | Light emitting element drive circuit |
| US9224329B2 (en) | 2012-08-01 | 2015-12-29 | Lg Display Co., Ltd. | Organic light emitting diode display device and method for driving the same |
| CN103578410A (en) * | 2012-08-01 | 2014-02-12 | 乐金显示有限公司 | Organic light emitting diode display device and method for driving the same |
| CN103578410B (en) * | 2012-08-01 | 2015-12-23 | 乐金显示有限公司 | Organic LED display device and driving method thereof |
| KR20150001366A (en) * | 2013-06-27 | 2015-01-06 | 엘지디스플레이 주식회사 | Organic light-emitting display device and Driving method using the same |
| US9496319B2 (en) | 2014-09-15 | 2016-11-15 | Samsung Display Co., Ltd. | Pixel circuit and display apparatus including the same |
| US9805655B2 (en) | 2015-04-01 | 2017-10-31 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, display device |
| CN104700781B (en) * | 2015-04-01 | 2017-05-24 | 京东方科技集团股份有限公司 | Pixel circuit, driving method thereof and display device |
| CN104700781A (en) * | 2015-04-01 | 2015-06-10 | 京东方科技集团股份有限公司 | Pixel circuit, driving method thereof and display device |
| CN105096825A (en) * | 2015-08-13 | 2015-11-25 | 深圳市华星光电技术有限公司 | Display device |
| US9734789B2 (en) | 2015-08-13 | 2017-08-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Display device having a pixel structure |
| US20180342199A1 (en) * | 2017-05-23 | 2018-11-29 | Everdisplay Optronics (Shanghai) Limited | Pixel circuit, driving method and display device |
| US10726771B2 (en) * | 2017-05-23 | 2020-07-28 | Everdisplay Optronics (Shanghai) Limited | Pixel circuit, driving method and display device |
| US10909907B2 (en) * | 2018-01-05 | 2021-02-02 | Everdisplay Optronics (Shanghai) Co., Ltd | Pixel circuit, driving method, pixel structure and display panel |
| CN108182908A (en) * | 2018-03-26 | 2018-06-19 | 京东方科技集团股份有限公司 | Pixel-driving circuit and its driving method, display panel and its driving method |
| CN111710290A (en) * | 2020-07-06 | 2020-09-25 | 天津中科新显科技有限公司 | Current mode pixel cell circuit, method, combination and array for fast data write |
| CN111710290B (en) * | 2020-07-06 | 2023-09-22 | 天津中科新显科技有限公司 | Current-type pixel unit circuit, method, combination and array for fast data writing |
| WO2024051200A1 (en) * | 2022-09-06 | 2024-03-14 | 惠科股份有限公司 | Pixel circuit, display panel and display apparatus |
| WO2024113698A1 (en) * | 2022-12-01 | 2024-06-06 | 惠科股份有限公司 | Pixel driving circuit, pixel driving method, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100543013B1 (en) | 2006-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100543013B1 (en) | Pixel driving curcuit for electro luminescence display | |
| KR100624137B1 (en) | Pixel circuit of organic electroluminiscence display device and driving method the same | |
| KR101498094B1 (en) | Display device and driving method thereof | |
| KR100651003B1 (en) | Electric circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device | |
| US9029849B2 (en) | Organic light emitting diode display device and method for driving the same | |
| US9111488B2 (en) | Organic light emitting diode display device and method of driving the same | |
| KR100649513B1 (en) | Pixel circuit for use in organic electroluminescence panel and driving method thereof | |
| US8854343B2 (en) | Display device and method for driving the same | |
| US9646540B2 (en) | Organic light emitting diode display device and method of driving the same | |
| CN105590955A (en) | Pixel circuit and driving method thereof, and active matrix organic light emitting display | |
| KR100667664B1 (en) | Pixel circuit, method of driving the same, and electronic apparatus | |
| TWI537922B (en) | Display device | |
| EP2200010B1 (en) | Current-driven display | |
| KR20050052332A (en) | Display apparatus and method of driving the same | |
| KR20050021296A (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
| KR101360767B1 (en) | Organic light emitting diode display device and method for driving the same | |
| CN114694578B (en) | Display device | |
| KR20050076600A (en) | Driving circuit, electro-optical device, method of driving the same, and electronic apparatus | |
| KR20150064545A (en) | Organic light emitting diode display device and method for driving the same | |
| US11139804B2 (en) | Circuit including flip-flop and control element | |
| US7502002B2 (en) | Pixel circuit, electro-optical device, and electronic apparatus | |
| KR101153349B1 (en) | Organic Elecroluminescence Device and driving method of the same | |
| KR100637824B1 (en) | Display, active matrix substrate and driving method | |
| KR102023438B1 (en) | Organic light emitting diode display device and method for driving the same | |
| KR100670333B1 (en) | An organic light emitting display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 15 |