KR20020074573A - Line structure of semiconductor device - Google Patents
Line structure of semiconductor device Download PDFInfo
- Publication number
- KR20020074573A KR20020074573A KR1020010014412A KR20010014412A KR20020074573A KR 20020074573 A KR20020074573 A KR 20020074573A KR 1020010014412 A KR1020010014412 A KR 1020010014412A KR 20010014412 A KR20010014412 A KR 20010014412A KR 20020074573 A KR20020074573 A KR 20020074573A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- data line
- semiconductor device
- wiring structure
- ground
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자의 배선 구조에 관한 것으로, 보다 상세하게는 데이터라인과 접지라인과 전원라인을 포함하여 이루어진 반도체 소자의 배선 구조에 있어서, 요철 모양으로 굴곡 시킨 데이터라인과, 데이터라인 상부에 데이터라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치한 접지라인과, 데이터라인 하부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치하여, 데이터라인과, 접지라인 및 전원라인의 길이를 늘려 각 라인의 인덕터 성분을 늘리고, 각 라인간의 접촉면적을 넓힘으로써 각 라인간의 정전 용량을 증가시켜 집적회로에 발생하는 노이즈 및 전원전압 변동에 안정적으로 대처하도록 하는 반도체 소자의 배선 구조에 관한 것이다.The present invention relates to a wiring structure of a semiconductor device, and more particularly, in a wiring structure of a semiconductor device including a data line, a ground line, and a power line, a data line curved in an uneven shape, and data on the data line. The ground line is arranged to be bent at regular intervals along the line, and the ground line is arranged to be bent at regular intervals along the data line below the data line, and the length of each line is increased by increasing the length of the data line, ground line and power line. The present invention relates to a wiring structure of a semiconductor device in which an inductor component is increased and a contact area between lines is increased to increase capacitance between lines, thereby stably coping with noise and power voltage variations occurring in an integrated circuit.
최근 전자기기 시스템의 고기능, 고속 동작에 대응하기 위해 반도체 메모리의 집적도가 증가함에 따라 집적회로가 복잡해지고 회로의 동작 속도도 빨라지고 있다. 반도체 소자를 구성하는 회로가 복잡해짐에 따라 기생 캐패시턴스, 인덕턴스, 저항 등이 증가하고 그로 인해 반도체 소자의 내부회로에 안정된 전원전압 공급을 위한 전원 전압 배선 노이즈에 대한 대책이 중요한 문제로 대두되고 있다.Recently, as the degree of integration of semiconductor memories is increased to cope with high-performance and high-speed operation of electronic systems, integrated circuits become more complex and the operation speed of circuits is also increasing. As circuits forming semiconductor devices become more complex, parasitic capacitance, inductance, and resistance increase, and as a result, countermeasures against power supply voltage wiring noise for supplying stable power supply voltage to the internal circuits of semiconductor devices have emerged as an important problem.
도 1은 종래 기술에 따른 반도체 소자의 배선 구조를 나타낸 평면도이다.1 is a plan view showing a wiring structure of a semiconductor device according to the prior art.
여기에 도시된 바와 같이 종래의 반도체 소자는 직선 모양의 데이터라인(11)과, 데이터라인 상부에 일정 간격을 두고 평행하게 배치된 접지라인(12)과, 데이터라인 하부에 일정 간격을 두고 평행하게 배치된 전원라인(13)을 포함하는 배선 구조를 갖는다.As shown here, the conventional semiconductor device has a straight data line 11, a ground line 12 disposed parallel to the data line at regular intervals, and a parallel line at a predetermined interval below the data line. It has a wiring structure including a power line 13 arranged.
도 2는 종래 기술에 따른 반도체 소자의 배선 구조에 의한 전기적인 특성을나타낸 등가 회로도이다.2 is an equivalent circuit diagram showing electrical characteristics of a wiring structure of a semiconductor device according to the prior art.
여기에 도시된 바와 같이, 전원라인(11)과 데이터라인(12) 사이에 제 1 캐패시터(40)가 형성되고, 접지라인(13)과 데이터라인 사이에 제 2 캐패시터(50)가 형성이 된다.As shown here, the first capacitor 40 is formed between the power line 11 and the data line 12, and the second capacitor 50 is formed between the ground line 13 and the data line. .
상기와 같은 종래의 반도체 소자는, 집적 회로에서 발생하는 노이즈를 제거하기 위한 방법으로, 데이터라인과 접지라인 및 전원라인에 캐패시터가 형성되도록 필터링 회로를 구성해야만 했다.In the conventional semiconductor device as described above, the filtering circuit has to be configured such that capacitors are formed in the data line, the ground line, and the power line as a method for removing noise generated in the integrated circuit.
이와 같이 노이즈 필터를 구성할 때 캐패시터의 용량은 수 ㎋ 이상의 용량을 갖어야 하기 때문에, 직선으로 평행하게 형성된 배치구조에 의한 캐패시터에 의해서는 고속화 고집적화 되는 집적 회로에서는 그 특성을 확보하기 어려운 문제가 있었다.Since the capacitance of the capacitor should have a capacity of several ㎋ or more when configuring the noise filter, it is difficult to secure the characteristics of the integrated circuit, which has high speed and high integration, by the capacitor having the arrangement structure formed in a straight line in parallel. .
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 요철 모양으로 굴곡 시킨 데이터라인과, 데이터라인 상부에 데이터라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치한 접지라인과, 데이터라인 하부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치하여, 데이터라인과, 접지라인 및 전원라인의 배선 길이를 늘리고 서로간의 접촉면적을 넓힘으로써, 정전용량과 인덕터 성분을 증가시켜 집적회로에 발생하는 노이즈 및 전압변동에도 안정적으로 대처하도록 하는 반도체 소자의 배선 구조를 제공하도록 하는 것이다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to bend the data line bent in a concave-convex shape, and the ground line arranged by bending a predetermined interval along the data line on the data line And by arranging bends at regular intervals along the data line below the data line, by increasing the wiring length of the data line, the ground line and the power line, and by increasing the contact area between each other, the capacitance and inductor components are increased. It is to provide a wiring structure of a semiconductor device to stably cope with noise and voltage fluctuations occurring in an integrated circuit.
도 1은 종래 기술에 따른 반도체 소자의 배선 구조를 나타낸 평면도이다.1 is a plan view showing a wiring structure of a semiconductor device according to the prior art.
도 2는 종래 기술에 따른 반도체 소자의 배선 구조에 의한 전기적인 특성을 나타낸 등가 회로도이다.2 is an equivalent circuit diagram showing electrical characteristics of a wiring structure of a semiconductor device according to the prior art.
도 3은 본 발명에 따른 반도체 소자의 배선 구조를 나타낸 평면도이고,3 is a plan view showing a wiring structure of a semiconductor device according to the present invention;
도 4는 본 발명에 따른 반도체 소자의 배선 구조에 의한 전기적인 특성을 나타낸 등가 회로도이다.4 is an equivalent circuit diagram showing electrical characteristics of a wiring structure of a semiconductor device according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 전원라인 20 : 접지라인10: power line 20: ground line
30 : 데이터 라인 60 : 제 3 캐패시터30: data line 60: third capacitor
70: 제 4 캐패시터 80 : 인덕터70: fourth capacitor 80: inductor
상기와 같은 목적을 달성하기 위하여 본 발명은, 데이터라인과 접지라인과 전원라인을 포함하여 이루어진 반도체 소자의 배선 구조에 있어서, 요철 모양으로 굴곡 시킨 데이터라인과, 데이터라인 상부에 데이터라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치한 접지라인과, 데이터라인 하부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치하여, 데이터라인과, 접지라인 및 전원라인의 배선의 길이를 늘려 각 라인의 인덕터 성분을 증가시키고, 각 라인간의 접촉면적을 넓힘으로써 각 라인간의 정전 용량을 증가시킴으로써, 집적회로에 발생하는 노이즈 및 전원전압 변동에 안정적으로 대처하도록 하는 반도체 소자의 배선 구조에 관한 것이다.In order to achieve the above object, the present invention, in the wiring structure of the semiconductor device comprising a data line, a ground line and a power line, the data line bent in a concave-convex shape, and the predetermined along the data line on the data line Ground lines arranged to be bent at intervals, and bent to be laid at regular intervals along the data lines at the bottom of the data lines, extending the lengths of the data lines, ground lines, and power lines to increase the inductor component of each line. The present invention relates to a wiring structure of a semiconductor device for stably coping with noise and fluctuations in power supply voltage generated in an integrated circuit by increasing the capacitance and increasing the contact area between the lines.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하고자 한다. 또한 본 실시 예는 본 발명의 권리 범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.
도 3은 본 발명에 따른 반도체 소자의 배선 구조의 평면도이다.3 is a plan view of a wiring structure of a semiconductor device according to the present invention.
여기에 도시된 바와 같이 데이터 라인(30)과 접지라인(20)과 전원라인(10)을 포함하여 이루어진 반도체 소자의 배선 구조에 있어서, 데이터 라인(30)을 요철 모양으로 굴곡 시켜 배치하고, 접지라인(20)은 데이터라인의 상부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치하고, 전원라인(10)은 데이터라인 하부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치한다.As shown here, in the wiring structure of the semiconductor device including the data line 30, the ground line 20, and the power supply line 10, the data line 30 is bent and arranged in an uneven shape and grounded. The line 20 is arranged to be bent at an interval along the data line at the top of the data line, and the power line 10 is arranged to be bent at a certain interval along the data line below the data line.
도 4는 본 발명에 따른 반도체 소자의 배선 구조에 의한 전기적인 특성을 나타낸 등가 회로도이다.4 is an equivalent circuit diagram showing electrical characteristics of a wiring structure of a semiconductor device according to the present invention.
여기에 도시된 바와 같이, 상기 도 3과 같이 데이터 라인(30)을 요철 모양으로 형성하여 배치하고, 접지라인(20)은 데이터라인의 상부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜 배치하고, 전원라인(10)은 데이터라인 하부에 데이터 라인을 따라 일정 간격을 유지하여 굴곡 시켜서 배치함으로써, 전원라인(10)과 데이터 라인 사이에 제 3 캐패시터(60)가 형성되고, 데이터 라인(30)과 접지라인(20) 사이에 제 4 캐패시터(70)가 형성되고 각각의 라인에 인덕터(80) 성분이 형성이 되어 LC 필터가 형성된다.As shown here, as shown in FIG. 3, the data line 30 is formed and arranged in a concave-convex shape, and the ground line 20 is bent and arranged at a predetermined interval along the data line on the top of the data line. The power line 10 is disposed below the data line by bending and maintaining a predetermined distance along the data line, whereby a third capacitor 60 is formed between the power line 10 and the data line and the data line 30. A fourth capacitor 70 is formed between the ground line 20 and the ground line 20, and an inductor 80 component is formed in each line to form an LC filter.
상기와 같이, 각 라인을 굴곡으로 형성하여 각 라인간의 접촉 면적을 넓게 함으로써 캐패시터의 정전용량을 높이고, 각 라인의 배선 길이를 길게 함으로써 인덕터 성분이 커지도록 함으로써, 집적회로에 발생하는 노이즈 및 전원전압 변동에 안정적으로 대처 할 수 있도록 한다.As described above, each line is bent to increase the contact area between the lines, thereby increasing the capacitance of the capacitor, and by increasing the wiring length of each line to increase the inductor component, thereby generating noise and power voltages in the integrated circuit. Make sure to cope with fluctuations reliably.
따라서 상기한 바와 같이, 본 발명은 반도체 소자의 데이터라인, 접지라인, 전원라인을 굴곡 시켜 배치하여 각 라인들 간의 접촉 면적을 넓게 하여 캐패시터의 정전용량을 높이고, 각 라인들의 배선 길이를 길게 하여 인덕터 성분이 커지도록 함으로써, 집적회로에 발생하는 노이즈 및 전원전압 변동에 안정적으로 대처할 뿐만 아니라 반도체 소자의 오동작을 방지하고 집적회로의 신뢰성을 확보할 수 있는이점이 있다.Therefore, as described above, the present invention is to bend the data line, the ground line, and the power line of the semiconductor device to increase the contact area between each line to increase the capacitance of the capacitor, the length of the wiring line of each inductor By increasing the component, it is possible to stably cope with noise and fluctuations in the power supply voltage generated in the integrated circuit, to prevent malfunction of the semiconductor element, and to secure the reliability of the integrated circuit.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014412A KR20020074573A (en) | 2001-03-20 | 2001-03-20 | Line structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010014412A KR20020074573A (en) | 2001-03-20 | 2001-03-20 | Line structure of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020074573A true KR20020074573A (en) | 2002-10-04 |
Family
ID=27698028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010014412A KR20020074573A (en) | 2001-03-20 | 2001-03-20 | Line structure of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020074573A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8040201B2 (en) | 2008-01-17 | 2011-10-18 | Samsung Electronics Co., Ltd. | Substrate having a structure for suppressing noise generated in a power plane and/or a ground plane, and an electronic system including the same |
-
2001
- 2001-03-20 KR KR1020010014412A patent/KR20020074573A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8040201B2 (en) | 2008-01-17 | 2011-10-18 | Samsung Electronics Co., Ltd. | Substrate having a structure for suppressing noise generated in a power plane and/or a ground plane, and an electronic system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5579369B2 (en) | Semiconductor device | |
| US8243479B2 (en) | On-die anti-resonance structure for integrated circuit | |
| JP2008147338A (en) | Semiconductor integrated circuit device | |
| CN103369817A (en) | Printed circuit board | |
| JP3509713B2 (en) | Semiconductor integrated circuit device and circuit block mounting method for semiconductor integrated circuit device | |
| KR950015834A (en) | LC device, semiconductor device and LC device manufacturing method | |
| CN1960600A (en) | Printing circuit board | |
| US20160133532A1 (en) | Printed circuit board | |
| US10470294B2 (en) | Reduction of passive components in system-in-package devices | |
| US8332790B1 (en) | Capacitive decoupling method and module | |
| KR100217514B1 (en) | A coupling device presenting and/or dominating a capacitance belonging to a board with a printed circuit | |
| KR20020074573A (en) | Line structure of semiconductor device | |
| JP4618599B2 (en) | Semiconductor module | |
| JP4908091B2 (en) | Semiconductor device | |
| JP2006121377A (en) | Input circuit and semiconductor device | |
| US11184973B2 (en) | Printed circuit board including auxiliary power supply and electronic apparatus including the same | |
| US6437252B2 (en) | Method and structure for reducing power noise | |
| US6246300B1 (en) | Passive network in the form of a CCRL array | |
| US20090149068A1 (en) | Connector with filter function | |
| JP2007081132A (en) | Semiconductor integrated circuit | |
| CN106998619A (en) | Wiring structure and the printed circuit board wiring substrate with above-mentioned Wiring structure | |
| Chase | Introduction to Choosing MLC Capacitors for bypass/decoupling applications | |
| KR20080076093A (en) | Mos capacitor and mos capacitor layout method | |
| JP2005277115A (en) | Chip capacitor mounting structure and printed wiring board | |
| US7153723B1 (en) | Method of forming a ball grid array device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |