KR102685979B1 - 압력 센서 및 이를 구비하는 표시 장치 - Google Patents

압력 센서 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR102685979B1
KR102685979B1 KR1020160179482A KR20160179482A KR102685979B1 KR 102685979 B1 KR102685979 B1 KR 102685979B1 KR 1020160179482 A KR1020160179482 A KR 1020160179482A KR 20160179482 A KR20160179482 A KR 20160179482A KR 102685979 B1 KR102685979 B1 KR 102685979B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
electrode
semiconductor layer
substrate
Prior art date
Application number
KR1020160179482A
Other languages
English (en)
Other versions
KR20180075783A (ko
Inventor
임재익
박원상
추혜용
박장웅
신성호
지상윤
최세호
Original Assignee
삼성디스플레이 주식회사
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 울산과학기술원 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160179482A priority Critical patent/KR102685979B1/ko
Priority to US15/852,906 priority patent/US10573761B2/en
Publication of KR20180075783A publication Critical patent/KR20180075783A/ko
Application granted granted Critical
Publication of KR102685979B1 publication Critical patent/KR102685979B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04144—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position using an array of force sensing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04105—Pressure sensors for measuring the pressure or force exerted on the touch surface without providing the touch position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

압력 센서는 반도체층; 상기 반도체층과 중첩되는 게이트 전극; 상기 반도체층과 상기 게이트 전극 사이에 제공되는 게이트 절연막; 및 상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 절연막은 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하고, 상기 제2 절연막은 탄성 물질을 포함할 수 있다.

Description

압력 센서 및 이를 구비하는 표시 장치{PRESSURE SENSOR AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 압력 센서 및 이를 구비하는 표시 장치에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
최근, 상기 표시 장치는 영상 표시 기능과 더불어 사용자의 터치를 입력받기 위한 터치 센서를 구비하고 있다. 이에 따라, 사용자는 상기 터치 센서를 통해 보다 편리하게 상기 표시 장치를 이용할 수 있게 되었다.
또한 최근에는 터치 위치뿐만 아니라, 터치로 인하여 발생하는 압력을 이용하여 사용자에게 다양한 기능을 제공하고자 하였다.
본 발명의 일 목적은 압력을 인식할 수 있는 압력 센서를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 압력 센서를 구비하는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 압력 센서는 반도체층; 상기 반도체층과 중첩되는 게이트 전극; 상기 반도체층과 상기 게이트 전극 사이에 제공되는 게이트 절연막; 및 상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 절연막은 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하고, 상기 제2 절연막은 탄성 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막은 알루미늄 산화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 실리콘계 수지(silicone resine)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체층은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 소스 전극 및 상기 드레인 전극은 기판 상에 서로 이격되어 배치되고, 상기 반도체층의 양단은 상기 소스 전극 및 상기 드레인 전극 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 상기 제1 절연막, 상기 소스 전극 및 상기 드레인 전극을 커버하고, 상기 게이트 전극은 상기 제2 절연막 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 압력 센싱 셀, 및 상기 압력 센싱 셀에 접속되는 제1 전극을 구비하는 제1 기판; 상기 제1 기판에 마주하고, 제2 전극을 구비하는 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 제공되는 액정층을 포함할 수 있다. 상기 압력 센싱 셀은 베이스 기판 상에 제공되는 반도체층; 상기 반도체층과 중첩되는 게이트 전극; 상기 반도체층과 상기 게이트 전극 사이에 제공되고, 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하는 게이트 절연막; 및 상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 제2 절연막은 탄성 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 압력 센싱 셀 및 상기 압력 센싱 셀에 의해 전류량이 제어되는 구동 트랜지스터를 구비하고, 상기 기판 상에 제공되는 구동층; 및 상기 구동 트랜지스터에 접속되는 제1 전극, 상기 제1 전극 상의 발광층, 및 상기 발광층 상의 제2 전극을 구비하는 표시 소자를 포함할 수 있다. 상기 압력 센싱 셀은 베이스 기판 상에 제공되는 반도체층; 상기 반도체층과 중첩되는 게이트 전극; 상기 반도체층과 상기 게이트 전극 사이에 제공되고, 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하는 게이트 절연막; 및 상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 제2 절연막은 탄성 물질을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 압력 센서는 트랜지스터로 구성되고, 게이트 절연막이 반도체층을 보호하는 절연막 및 탄성을 가지는 절연막을 구비한다. 따라서, 상기 압력 센서는 반도체층의 특성 저하를 방지할 수 있으며, 상기 탄성 절연막에 의해 반복 사용 가능하다.
또한, 본 발명의 일 실시예에 따르면, 상기 압력 센서를 구비하는 표시 장치는 화상 구현은 물론, 터치 압력의 세기 및 터치 위치를 감지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 압력 센서를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 압력 센싱 셀을 설명하기 위한 평면도이다.
도 3은 도 2의 I-I' 라인에 따른 단면도이다.
도 4 내지 도 7은 도 1 내지 도 3에 도시된 압력 센서의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 8은 게이트 절연막에 따른 압력 센싱 셀의 전류-전압 특성을 설명하기 위한 그래프이다.
도 9는 압력에 따른 압력 센싱 셀의 전류 변화를 설명하기 위한 그래프이다.
도 10은 압력에 따른 전류 변화 및 문턱 전압 변화를 설명하기 위한 그래프이다.
도 11 내지 도 14는 압력 센싱 셀을 구비하는 표시 장치들을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 압력 센서를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 압력 센서는 복수의 압력 센싱 셀들(PSC)을 포함하는 센싱부(PSR), 상기 압력 센싱 셀들(PSC)에 스캔 신호를 인가하는 스캔 구동부(SDV), 및 상기 압력 센싱 셀들(PSC)에 데이터 신호를 인가하는 데이터 구동부(DDV)를 포함할 수 있다.
상기 스캔 구동부(SDV)는 외부로부터 인가되는 스캔 제어 신호에 대응하여, 상기 압력 센싱 셀들(PSC)에 상기 스캔 신호를 공급할 수 있다. 예를 들어, 상기 스캔 구동부(SDV)는 스캔 라인들로 상기 스캔 신호를 순차적으로 공급할 수 있다. 상기 스캔 라인들로 상기 스캔 신호가 순차적으로 공급되면 상기 압력 센싱 셀들(PSC)이 수평 라인 단위로 순차적으로 선택될 수 있다.
상기 데이터 구동부(DDV)는 외부로부터 인가되는 데이터 제어 신호에 대응하여, 상기 압력 센싱 셀들(PSC)에 상기 데이터 신호를 공급할 수 있다. 예를 들어, 상기 데이터 구동부(DDV)는 데이터 라인들로 상기 데이터 신호를 공급할 수 있다. 상기 데이터 라인들로 공급된 상기 데이터 신호는 상기 스캔 신호에 의하여 선택된 상기 압력 센싱 셀들(PSC)로 공급될 수 있다.
상기 압력 센싱 셀들(PSC)은 복수 개로 제공될 수 있다. 상기 압력 센싱 셀들(PSC)은 상기 스캔 라인들 중 대응하는 스캔 라인 및 상기 데이터 라인들 중 대응하는 데이터 라인에 연결될 수 있다. 상기 압력 센싱 셀들(PSC)은 상기 스캔 라인들을 통하여 상기 스캔 신호가 공급될 때, 상기 데이터 라인들을 통하여 상기 데이터 신호를 공급받을 수 있다.
상기 압력 센싱 셀들(PSC)은 트랜지스터로 구현될 수 있다. 즉, 각 압력 센싱 셀(PSC)은 게이트 전극, 소스 전극 및 드레인 전극을 구비할 수 있다. 상기 게이트 전극은 상기 스캔 라인에 접속되고, 상기 소스 전극 및 드레인 전극 중 하나는 상기 데이터 라인에 접속될 수 있다.
상기 압력 센서에 압력이 가해지면, 압력이 가해지는 영역의 상기 압력 센싱 셀들(PSC)에 상기 데이터 라인을 통해 인가되는 상기 데이터 신호의 전류량이 변화될 수 있다. 이 경우, 상기 압력 센서는 상기 압력 센싱 셀들(PSC)에 인가되는 상기 데이터 신호의 전류량의 변화를 검출하는 리드 아웃 회로(미도시)를 더 구비할 수도 있다. 여기서, 상기 소스 전극 및 드레인 전극 중 다른 하나는 접지될 수 있다.
또는 상기 압력 센서에 압력이 가해지면, 압력이 가해지는 영역의 상기 압력 센싱 셀들(PSC)에서 출력되는 전류량이 변화될 수 있다. 이 경우, 상기 압력 센서는 상기 압력 센싱 셀들(PSC)에서 출력되는 전류량의 변화를 검출하는 신호 검출부(미도시)를 더 구비할 수도 있다.
따라서, 상기 압력 센서는 상기 전류량의 변화를 측정하여 압력의 세기를 판단할 수 있다. 또한, 상기 압력 센서는 상기 리드 아웃 회로 또는 상기 신호 검출부를 통하여 압력이 가해지는 위치를 파악할 수 있다.
도 2는 도 1에 도시된 압력 센싱 셀을 설명하기 위한 평면도이며, 도 3은 도 2의 I-I' 라인에 따른 단면도이다.
도 1 내지 도 3을 참조하면, 압력 센서는 기판(SUB) 상에 제공되는 복수의 압력 센싱 셀들(PSC)을 포함할 수 있다.
상기 기판(SUB)은 경성(rigid) 기판일 수 있다. 예를 들면, 상기 기판(SUB)은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판 중 하나일 수 있다.
또한, 상기 기판(SUB)은 가요성(flexible) 기판일 수도 있다. 여기서, 상기 기판(SUB)은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸 메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 상기 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등을 포함할 수도 있다.
상기 기판(SUB)은 광을 투과시키거나, 또는 광을 차단할 수 있다. 예를 들면, 상기 기판(SUB)이 표시 장치의 기판에 적용되는 경우, 상기 기판(SUB)은 광을 투과시키는 투명 절연 물질을 포함할 수 있다. 또한, 상기 기판(SUB)이 광 투과가 불필요한 경우, 상기 기판(SUB)은 광을 차단할 수도 있다.
각 압력 센싱 셀(PSC)은 트랜지스터로 구성될 수 있다. 예를 들면, 상기 압력 센싱 셀(PSC)은 반도체층(SCL), 상기 반도체층(SCL)과 절연되는 게이트 전극(GE), 상기 반도체층(SCL)과 상기 게이트 전극(GE) 사이에 제공되는 게이트 절연막(GI), 및 상기 반도체층(SCL)에 접속하는 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
하기에서는 압력 센싱 셀(PSC)을 보다 상세히 설명한다.
상기 기판(SUB) 상에는 서로 이격되어 배치되는 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 제공될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 저항이 낮은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 반도체층(SCL)은 상기 기판(SUB) 상에 제공되고, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)에 접속될 수 있다. 예를 들면, 상기 반도체층(SCL)의 양단은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 배치될 수 있다. 상기 반도체층(SCL)에서, 상기 소스 전극(SE)에 접속되는 영역은 소스 영역일 수 있으며, 상기 드레인 전극(DE)에 접속되는 영역은 드레인 영역일 수 있다. 또한, 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 상기 반도체층(SCL)에서 적어도 상기 채널 영역은 상기 게이트 전극(GE)과 중첩될 수 있다.
상기 반도체층(SCL)은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함할 수 있다.
상기 산화물 반도체 물질은 Zn, In, Ga, Sn 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
상기 유기 반도체 물질은 펜타센(pentacene)을 포함할 수 있다.
상기 탄소를 포함하는 반도체 물질은 탄소 나노 튜브 및 그래핀 중 하나를 포함할 수 있다.
상기 반도체 나노 와이어는 실리콘(Si) 나노 와이어, 게르마늄(Ge) 나노 와이어, GaAs 나노 와이어, GaP 나노 와이어, InP 나노 와이어, ZnS 나노 와이어, 및 ZnO 나노 와이어 중 하나를 포함할 수 있다.
상기 반도체층(SCL)은 포함되는 불순물에 따라 n형 반도체 또는 p형 반도체일 수 있다. 상기 반도체층(SCL)이 n형 불순물을 포함하는 n형 반도체인 경우, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 중 하나, 예를 들면, 상기 소스 전극(SE)은 접지 전압을 인가받고, 다른 하나, 예를 들면, 상기 드레인 전극(DE)은 데이터 전압을 인가받을 수 있다. 상기 반도체층(SCL)이 p형 불순물을 포함하는 p형 반도체인 경우, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 중 하나, 예를 들면, 상기 소스 전극(SE)은 데이터 전압을 인가받고, 다른 하나, 예를 들면, 상기 드레인 전극(DE)은 접지 전압을 인가받을 수 있다.
상기 반도체층(SCL)이 제공된 상기 기판(SUB) 상에는 상기 게이트 절연막(GI)이 제공될 수 있다. 상기 게이트 절연막(GI)은 제1 절연막(IL1), 및 상기 제1 절연막(IL1) 상에 제공되는 제2 절연막(IL2)을 포함할 수 있다.
상기 제1 절연막(IL1)은 상기 반도체층(SCL) 상에 제공될 수 있다. 예를 들면, 상기 제1 절연막(IL1)은 상기 반도체층(SCL)의 표면 상에 제공될 수 있다. 상기 제1 절연막(IL1)은 절연성을 가지는 산화물 또는 질화물을 포함할 수 있다. 예를 들면, 상기 제1 절연막(IL1)은 알루미늄 산화물(AlOx)을 포함할 수 있다. 상기 제1 절연막(IL1)은 상기 제2 절연막(IL2)에 포함된 물질이 상기 반도체층(SCL)으로 확산되거나 침투하는 것을 방지할 수 있다.
상기 제2 절연막(IL2)은 상기 제1 절연막(IL1), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)를 커버할 수 있다. 상기 제2 절연막(IL2)은 실리콘계 수지(silicone resine)를 포함할 수 있다. 예를 들면, 상기 제2 절연막(IL2)은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함할 수 있다. 상기 실리콘계 수지는 탄성을 가질 수 있다. 따라서, 상기 제2 절연막(IL2)은 압력에 의해 변형되더라도, 압력이 제거되면, 원형이 회복될 수 있다.
상기 게이트 전극(GE)은 상기 게이트 절연막(GI), 특히, 상기 제2 절연막(IL2) 상에 제공될 수 있다. 또한, 상기 게이트 전극(GE)은 상기 반도체층(SCL)과 절연되고, 적어도 상기 채널 영역과 중첩될 수 있다. 상기 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
한편, 본 실시예에서는 상기 압력 센싱 셀(PSC)의 상기 게이트 전극(GE)이 상기 반도체층(SCL) 상부에 제공되는 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 압력 센싱 셀(PSC)의 상기 게이트 전극(GE)이 상기 반도체층(SCL) 하부에 제공될 수도 있다. 또한, 상기 게이트 전극(GE) 및 상기 반도체층(SCL)의 위치 관계는 상기 압력 센싱 셀(PSC)이 트랜지스터를 형성할 수 있도록 다양하게 변화 가능하다.
상기한 바와 같은 압력 센싱 셀들(PSC)을 구비하는 압력 센서는 상기 제2 절연막(IL2)이 탄성을 가지는 물질을 포함한다. 따라서, 상기 제2 절연막(IL2)은 압력에 의해 변형되더라도 압력이 제거되면, 원형이 회복될 수 있다. 따라서, 상기 압력 센싱 셀들(PSC)은 반복적으로 압력을 측정할 수 있다.
도 4 내지 도 7은 도 1 내지 도 3에 도시된 압력 센서의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 4를 참조하면, 기판(SUB) 상에 소스 전극(SE) 및 드레인 전극(DE)을 형성한다.
상기 기판(SUB)은 경성 기판 또는 가요성 기판일 수 있다. 또한, 상기 기판(SUB)은 광을 투과시키거나, 또는 광을 차단할 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 서로 이격되어 배치될 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 기판(SUB) 상에 도전성 물질을 포함하는 도전막을 형성하고, 상기 도전막을 패터닝하여 형성될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 저항이 낮은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE) 중 하나는 데이터 라인과 연결될 수 있다. 상기 데이터 라인은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일층 상에서 동일한 물질로 형성될 수 있다. 본 실시예에서는 상기 데이터 라인이 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일층 상에서 동일한 물질로 형성됨을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 경우에 따라, 상기 데이터 라인은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 다른 층 상에서 다른 물질로 형성될 수도 있다.
도 5를 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한 후, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성되는 상기 기판(SUB) 상에 반도체 물질층(SML)을 형성한다.
상기 반도체 물질층(SML)은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함할 수 있다.
상기 반도체 물질층(SML)을 형성한 후, 상기 반도체 물질층(SML) 상에 제1 절연막(IL1)을 형성한다. 상기 제1 절연막(IL1)은 상기 반도체 물질층(SML)을 보호하기 위한 것으로, 산화물 또는 질화물을 포함할 수 있다. 예를 들면, 상기 제1 절연막(IL1)은 알루미늄 산화물(AlOx)을 포함할 수 있다.
도 6을 참조하면, 상기 제1 절연막(IL1)을 형성한 후, 상기 반도체 물질층(SML) 및 상기 제1 절연막(IL1)을 패터닝한다. 상기 패터닝에 의하여, 상기 반도체 물질층(SML)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 연결되는 반도체층(SCL)이 형성될 수 있다. 또한, 상기 패터닝에 의하여, 상기 제1 절연막(IL1)은 상기 반도체층(SCL) 상에만 배치될 수 있다.
상기 반도체 물질층(SML) 및 상기 제1 절연막(IL1)은 동시에 패터닝되거나, 순차적으로 패터닝될 수 있다. 예를 들면, 상기 반도체 물질층(SML)이 산화물 반도체 물질을 포함하면, 상기 반도체 물질층(SML) 및 상기 제1 절연막(IL1)은 건식 식각을 이용하여 동시에 패터닝될 수 있다. 또한, 상기 반도체 물질층(SML)이 유기 반도체 물질을 포함하면, 상기 반도체 물질층(SML) 및 상기 제1 절연막(IL1)의 패터닝은 상기 제1 절연막(IL1)을 패터닝하는 공정, 및 상기 반도체 물질층(SML)을 패터닝하는 공정을 이용하여 수행될 수 있다. 여기서, 상기 제1 절연막(IL1)의 패터닝은 건식 식각 공정을 이용할 수 있으며, 상기 반도체 물질층(SML)의 패터닝은 습식 식각 공정을 이용할 수 있다. 본 실시예에서는 상기 제1 절연막(IL1)의 패터닝에 건식 식각 공정을 이용하고, 상기 반도체 물질층(SML)의 패터닝에 습식 식각 공정을 이용함을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제1 절연막(IL1)의 패터닝에 습식 식각 공정이 이용될 수도 있다.
상기 반도체층(SCL)에서, 상기 소스 전극(SE)에 접속되는 영역은 소스 영역일 수 있으며, 상기 드레인 전극(DE)에 접속되는 영역은 드레인 영역일 수 있다. 또한, 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다.
상기 반도체 물질층(SML) 및 상기 제1 절연막(IL1)을 패터닝한 후, 상기 반도체층(SCL) 및 상기 제1 절연막(IL1)이 형성된 상기 기판(SUB) 상에 제2 절연막(IL2)을 형성하다.
상기 제2 절연막(IL2)은 실리콘계 수지(silicone resin)를 포함할 수 있다. 예를 들면, 상기 제2 절연막(IL2)은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함할 수 있다. 상기 실리콘계 수지는 탄성을 가질 수 있다. 따라서, 상기 제2 절연막(IL2)은 압력에 의해 변형되더라도, 압력이 제거되면, 원형이 회복될 수 있다.
도 7을 참조하면, 상기 제2 절연막(IL2)을 형성한 후, 상기 제2 절연막(IL2) 상에 게이트 전극(GE)을 형성한다. 상기 게이트 전극(GE)은 상기 제1 절연막(IL1) 및 상기 제2 절연막(IL2)에 의해 상기 반도체층(SCL)과 절연될 수 있다. 즉, 상기 게이트 전극(GE) 및 상기 반도체층(SCL)을 절연시키는 게이트 절연막(GI)은 상기 제1 절연막(IL1) 및 상기 제2 절연막(IL2)을 포함할 수 있다.
또한, 상기 게이트 전극(GE)은 적어도 상기 채널 영역과 중첩될 수 있다. 상기 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 게이트 전극(GE)은 스캔 라인과 연결될 수 있다. 상기 스캔 라인은 상기 게이트 전극(GE)과 동일층 상에서 동일한 물질로 형성될 수 있다. 본 실시예에서는 상기 스캔 라인이 상기 게이트 전극(GE)과 동일층 상에서 동일한 물질로 형성됨을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 경우에 따라, 상기 스캔 라인은 상기 게이트 전극(GE)과 다른 층 상에서 다른 물질로 형성될 수도 있다.
도 8은 게이트 절연막에 따른 압력 센싱 셀의 전류-전압 특성을 설명하기 위한 그래프이다. 도 8에 있어서, R1은 반도체층이 IGZO를 포함하고, 게이트 절연막이 폴리디메틸실록산을 포함하는 압력 센싱 셀의 전류-전압 특성을 나타낸다. 도 8에 있어서, R2는 반도체층이 IGZO를 포함하고, 게이트 절연막이 반도체층 상에 제공되고 Al2O3를 포함하는 제1 절연막과, 제1 절연막 상에 제공되고 폴리디메틸실록산을 포함하는 제2 절연막을 포함하는 압력 센싱 셀의 전류-전압 특성을 나타낸다.
도 8을 참조하면, IGZO와 같은 산화물 반도체 물질을 포함하는 반도체층을 구비하는 압력 센서는 제1 절연막의 유무에 따라 그 특성이 상이함을 알 수 있다.
예를 들면, R1과 같이, 반도체층 상에 Al2O3를 포함하는 제1 절연막이 없는 경우, 압력 센싱 셀은 게이트 전압의 변화에 따른 전류의 변화량이 매우 적음을 알 수 있다. 이는 Al2O3를 포함하는 절연막이 없는 경우, 상기 폴리디메틸실록산을 포함하는 게이트 절연막에서, 상기 게이트 절연막 내의 물질이 상기 반도체층으로 확산 또는 침투하기 때문이다. 상기 불순물이 상기 반도체층으로 확산 또는 침투되면, 상기 반도체층의 채널 영역 내부에 불순물이 존재할 수 있다. 상기 채널 영역에서, 상기 불순물은 전류의 흐름을 방해할 수 있다.
그러나, R2와 같이, 게이트 절연막이 상기 반도체층 상에 제공되고 Al2O3를 포함하는 제1 절연막과, 상기 제1 절연막 상에 제공되고 폴리디메틸실록산을 포함하는 제2 절연막을 포함하면, 상기 압력 센싱 셀은 정상 작동함을 알 수 있다. 이는 상기 제1 절연막이 상기 제2 절연막에 포함된 물질이 상기 반도체층으로 확산 또는 침투하는 것을 방지하기 때문이다.
도 9는 압력에 따른 압력 센싱 셀의 전류 변화를 설명하기 위한 그래프이며, 도 10은 압력에 따른 전류 변화 및 문턱 전압 변화를 설명하기 위한 그래프이다. 도 9에 있어서, R3 내지 R6는 게이트 절연막이 반도체층 상에 제공되고 Al2O3를 포함하는 제1 절연막과, 제1 절연막 상에 제공되고 폴리디메틸실록산을 포함하는 제2 절연막을 포함하는 압력 센싱 셀의 전류-전압 특성을 나타내는 것이다. 여기서, R3은 압력을 가하지 않은 상태의 압력 센싱 셀의 전류-전압 특성을 나타낸다. R4는 100Kpa의 압력을 가한 압력 센싱 셀의 전류-전압 특성을 나타낸다. R5는 500Kpa의 압력을 가한 압력 센싱 셀의 전류-전압 특성을 나타낸다. R6은 1000Kpa의 압력을 가한 압력 센싱 셀의 전류-전압 특성을 나타낸다.
도 9 및 도 10을 참조하면, 압력 센싱 셀에 가해지는 압력이 높을수록 상기 압력 센싱 셀의 문턱 전압이 낮아짐을 알 수 있다. 이는 게이트 절연막의 제2 절연막이 압력에 의해 두께가 감소하기 때문이다. 동일한 게이트 전압 조건에서, 상기 게이트 절연막의 두께가 두꺼운 경우에 반도체층에 인가되는 전계의 세기보다 게이트 절연막의 두께가 작은 경우에 상기 반도체층에 인가되는 전계의 세기가 강할 수 있다. 즉, 압력이 증가할수록 상기 압력 센싱 셀의 문턱 전압은 낮아질 수 있다.
또한, 상기 압력 센싱 셀의 문턱 전압이 압력이 증가함에 따라 감소하므로, 드레인 전극에서 출력되는 전압을 고정시키면, 상기 드레인 전극에서 출력되는 전류가 증가할 수 있다. 따라서, 상기 게이트 전극에 인가되는 전압과 상기 드레인 전극에서 출력되는 전압을 고정하면, 압력에 따라 상기 압력 센싱 셀의 상기 드레인 전극에서 출력되는 전류의 변화를 측정하여 압력의 세기를 감지할 수 있다.
도 11 내지 도 14는 압력 센싱 셀을 구비하는 표시 장치들을 설명하기 위한 단면도들이다.
하기에서는 설명의 편의를 위하여, 표시 장치의 형태에 따라 도 11 및 도 12의 표시 장치를 함께 설명한 후, 도 13 및 도 14의 표시 장치를 함께 설명한다.
우선, 도 11 및 도 12를 참조하면, 표시 장치는 비자발광성 표시 장치일 수 있다. 예를 들면, 상기 표시 장치는 액정 표시 장치(liquid crystal display, LCD), 전기 영동 표시 장치(electrophoretic display, EPD), 및 전기 습윤 표시 장치(electrowetting display, EWD) 중 어느 하나일 수 있다. 한편, 하기에서는 설명의 편의를 위하여 상기 표시 장치로 상기 액정 표시 장치를 예로서 설명한다.
상기 표시 장치는 제1 기판(110), 상기 제1 기판(110)에 마주하는 제2 기판(120), 및 상기 제1 기판(110)과 상기 제2 기판(120) 사이에 제공되고 복수의 액정 분자들을 포함하는 액정층(LC)을 포함할 수 있다.
상기 제1 기판(110)은 제1 베이스 기판(SUB1) 및 상기 제1 베이스 기판(SUB1) 상에 배치된 적어도 하나의 압력 센싱 셀(PSC), 상기 압력 센싱 셀(PSC)을 커버하는 보호막(PSV), 및 상기 압력 센싱 셀(PSC)에 접속되는 제1 전극(PE)을 포함할 수 있다.
상기 제1 베이스 기판(SUB1)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 상기 제1 베이스 기판(SUB1)은 경성(rigid) 기판일 수 있다. 또한, 상기 제1 베이스 기판(SUB1)은 가요성(flexible) 기판일 수도 있다.
상기 압력 센싱 셀(PSC)은 상기 표시 장치의 스위칭 트랜지스터일 수 있다. 즉, 상기 압력 센싱 셀(PSC)은 상기 제1 전극(PE)에 인가되는 화상 신호를 온/오프시킬 수 있다.
상기 압력 센싱 셀(PSC)은 상기 제1 베이스 기판(SUB1) 상에 배치될 수 있다. 상기 압력 센싱 셀(PSC)은 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE), 드레인 전극(DE), 및 상기 게이트 전극(GE)과 상기 반도체층(SCL) 사이에 제공되는 게이트 절연막(GI)을 포함할 수 있다. 상기 게이트 절연막(GI)은 상기 게이트 전극(GE) 및 상기 반도체층(SCL)을 절연시킬 수 있다. 상기 반도체층(SCL)은 상기 제1 베이스 기판(SUB1) 상에 제공되고, 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함할 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 서로 이격되어 배치되고, 상기 반도체층(SCL)에 접속될 수 있다.
상기 압력 센싱 셀(PSC)은 다양한 형태로 구성될 수 있다. 예를 들면, 도 11에 도시된 바와 같이, 상기 압력 센싱 셀(PSC)은 상기 게이트 전극(GE)이 상기 반도체층(SCL) 상부에 제공된 형태로 구성될 수 있다. 여기서, 상기 게이트 절연막(GI)은 상기 반도체층(SCL) 상에 제공된 제1 절연막(IL1), 및 상기 제1 절연막(IL1)과 상기 제1 베이스 기판(SUB1) 상에 제공된 제2 절연막(IL2)을 포함할 수 있다. 상기 제1 절연막(IL1)은 절연성을 가지는 산화물 또는 질화물을 포함할 수 있다. 예를 들면, 상기 제1 절연막(IL1)은 알루미늄 산화물(AlOx)을 포함할 수 있다. 상기 제2 절연막(IL2)은 실리콘계 수지(silicone resine)를 포함할 수 있다. 예를 들면, 상기 제2 절연막(IL2)은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함할 수 있다.
또한, 상기 압력 센싱 셀(PSC)과 상기 제1 베이스 기판(SUB1) 사이에는 버퍼층(BFL)이 제공될 수 있다. 상기 버퍼층(BFL)은 상기 제1 베이스 기판(SUB1)에서 상기 반도체층(SCL)으로 불순물이 확산되어 침투하는 것을 방지하여, 상기 압력 센싱 셀(PSC)의 전기적 특성 저하를 방지할 수 있다.
또한, 도 12에 도시된 바와 같이, 상기 압력 센싱 셀(PSC)은 상기 게이트 전극(GE)이 상기 반도체층(SCL) 하부에 제공된 형태로 구성될 수 있다. 여기서, 상기 게이트 절연막(GI)은 상기 게이트 전극(GE) 상의 상기 제2 절연막(IL2), 및 상기 제2 절연막(IL2) 상의 상기 제1 절연막(IL1)을 포함할 수 있다.
상기 보호막(PSV)은 상기 압력 센싱 셀(PSC)을 커버하고, 상기 드레인 전극(DE)의 일부를 노출시킬 수 있다. 상기 보호막(PSV)은 적어도 하나의 막을 포함할 수 있다. 예를 들면, 상기 보호막(PSV)은 무기 보호막 및 유기 보호막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호막(PSV)은 상기 압력 센싱 셀(PSC)을 커버하는 무기 보호막, 및 상기 무기 보호막 상에 배치되는 유기 보호막을 포함할 수 있다.
상기 무기 보호막은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 무기 보호막은 상기 박막 트랜지스터를 커버하고 실리콘 산화물을 포함하는 제1 막, 및 상기 제1 막 상에 배치되고 실리콘 질화물을 포함하는 제2 막을 포함할 수 있다.
상기 유기 보호막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 유기 보호막은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지enzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(PE)은 상기 보호막(PSV) 상에 제공되고, 상기 드레인 전극(DE)에 접속될 수 있다. 또한, 상기 제1 전극(PE)은 투명 도전성 산화물을 포함할 수 있다. 예를 들면, 상기 제1 전극(PE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나를 포함할 수 있다.
상기 제2 기판(120)은 상기 제1 기판(110)에 마주하는 대향 기판일 수 있다. 상기 제2 기판(120)은 제2 베이스 기판(SUB2), 광 차단 패턴(BM), 컬러 필터(CF), 오버 코트층(OC) 및 제2 전극(CE)을 포함할 수 있다.
상기 제2 베이스 기판(SUB2)은 상기 제1 베이스 기판(SUB1)과 동일한 물질을 포함할 수 있다. 즉, 상기 제2 베이스 기판(SUB2)은 경성 기판 또는 가요성 기판일 수 있다.
상기 광 차단 패턴(BM)은 상기 제2 베이스 기판(SUB2)의 일면, 예를 들면, 상기 제1 기판(110)에 마주하는 면 상에 배치될 수 있다. 상기 광 차단 패턴(BM)은 상기 액정 분자들의 오배열로 인한 빛샘을 방지할 수 있다.
상기 컬러 필터(CF)는 상기 광 차단 패턴(BM)에 의해 노출된 상기 제2 베이스 기판(SUB2) 상에 제공될 수 있다. 상기 컬러 필터(CF)는 적색, 녹색, 청색, 사인, 마젠타 및 황색 중 하나의 색상을 가질 수 있다. 한편, 본 실시예에서는 상기 컬러 필터(CF)가 상기 제2 기판(120)에 포함되는 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 컬러 필터(CF)는 상기 제1 기판(110)에 포함될 수도 있다.
상기 오버 코트층(OC)은 상기 컬러 필터(CF)를 커버하며, 상기 광 차단 패턴(BM) 및 상기 컬러 필터(CF)에 의한 단차를 감소시킬 수 있다.
상기 제2 전극(CE)은 상기 오버 코트층(OC) 상에 제공될 수 있다. 상기 제2 전극(CE)은 상기 제1 전극(PE)과 절연되며, 상기 제1 전극(PE)과 동일한 물질을 포함할 수 있다. 또한, 상기 제2 전극(CE)은 외부에서 제공되는 공통 전압(Vcom)을 인가받을 수 있다. 상기 제2 전극(CE)은 상기 제1 기판(110)에 마주하는 상기 제2 기판(120)의 일면에 배치될 수 있다.
한편, 본 실시예에서는 상기 제2 전극(CE)이 상기 제2 기판(120)에 포함되는 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제2 전극(CE)은 상기 제1 전극(PE)과 절연된 상태로 상기 제1 기판(110)에 포함될 수도 있다. 이 경우, 상기 제1 전극(PE) 및 상기 제2 전극(CE)중 적어도 하나는 복수의 슬릿을 구비하는 형상을 가질 수도 있다.
상기 액정층(LC)은 상기 제1 전극(PE) 및 상기 제2 전극(CE)에 의해 형성되는 전계에 의해 광의 투과도를 조절할 수 있다. 예를 들면, 상기 액정층(LC)의 상기 액정 분자들은 상기 제1 전극(PE) 및 상기 제2 전극(CE)에 의해 형성되는 전계에 의해 특정 방향으로 배열되어 광의 투과도를 조절할 수 있다. 따라서, 상기 액정층(LC)은 광을 투과시켜, 상기 표시 장치가 영상을 표시할 수 있도록 한다. 한편, 상기 액정층(LC)으로 공급되는 광은 외부, 예를 들면, 백라이트 유닛(미도시)에서 제공될 수 있다.
상기와 같은 표시 장치는 상기 압력 센싱 셀(PSC)을 통하여 상기 제1 전극(PE)에 화상 신호를 공급하여, 상기 화상을 구현할 수 있다. 또한, 상기 표시 장치는 상기 압력 센싱 셀(PSC)을 이용하여 터치 압력의 세기 및 터치 위치를 인식할 수 있다.
하기에서는 도 13 및 도 14를 참조하여, 도 11 및 도 12에 도시된 표시 장치와는 다른 표시 장치를 설명한다.
도 13 및 도 14를 참조하면, 표시 장치는 자발광성 표시 장치일 수 있다. 예를 들면, 상기 표시 장치는 유기 발광 표시 장치(organic light emitting display, OLED)일 수 있다.
상기 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공되는 구동층(DVL), 상기 구동층(DVL) 상에 제공되는 표시층(DPL), 및 상기 표시층(DPL) 상에 제공되는 봉지층(TFE)을 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 상기 기판(SUB)은 경성(rigid) 기판일 수 있다. 또한, 상기 기판(SUB)은 가요성(flexible) 기판일 수도 있다.
상기 기판(SUB)과 상기 구동층(DVL) 사이에는 버퍼층(BFL)이 제공될 수 있다. 상기 버퍼층(BFL)은 유기 절연막 및 무기 절연막 중 적어도 하나를 포함할 수 있다.
상기 구동층(DVL)은 상기 버퍼층(BFL) 상에 제공될 수 있다. 상기 구동층(DVL)은 압력 센싱 셀(PSC), 구동 트랜지스터(TRD) 및 상기 압력 센싱 셀(PSC)과 상기 구동 트랜지스터(TRD)를 커버하는 보호막(PSV)을 포함할 수 있다. 여기서, 상기 압력 센싱 셀(PSC)은 상기 구동 트랜지스터(TRD)의 전류량을 제어하는 스위칭 트랜지스터일 수 있다. 상기 압력 센싱 셀(PSC)은 제1 게이트 전극(GE1), 제1 반도체층(SCL1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 상기 구동 트랜지스터(TRD)는 제2 게이트 전극(GE2), 제2 반도체층(SCL2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다.
여기서, 상기 압력 센싱 셀(PSC) 및 상기 구동 트랜지스터(TRD)는 다양한 형태로 구성될 수 있다. 예를 들면, 도 13에 도시된 바와 같이, 상기 압력 센싱 셀(PSC)은 상기 제1 게이트 전극(GE1)이 상기 제1 반도체층(SCL1) 하부에 제공된 형태로 구성되고, 상기 구동 트랜지스터(TRD)는 상기 제1 게이트 전극(GE1)이 상기 제1 반도체층(SCL1) 상부에 제공된 형태로 구성될 수 있다.
하기에서는 도 13에 도시된 상기 표시 장치의 상기 구동층(DVL)에 대하여 보다 상세히 설명한다.
우선, 상기 버퍼층(BFL) 상에 상기 제2 반도체층(SCL2)이 배치될 수 있다. 상기 반도체층(SCL)은 상기 기판(SUB) 상에 배치될 수 있다. 상기 제2 반도체층(SCL2)은 비정질 실리콘(a-Si) 및 다결정 실리콘(p-Si) 중 어느 하나를 포함할 수 있다.
상기 기판(SUB) 및 상기 제2 반도체층(SCL2) 상에는 상기 제2 반도체층(SCL2)을 커버하는 제1 게이트 절연막(GI1)이 배치될 수 있다. 상기 제1 게이트 절연막(GI1)은 상기 제2 반도체층(SCL2) 및 상기 제2 게이트 전극(GE2)을 절연시킬 수 있다. 상기 제1 게이트 절연막(GI1)은 상기 버퍼층(BFL)과 같이, 유기 절연막 및 무기 절연막 중 적어도 하나를 포함할 수 있다.
상기 제1 게이트 절연막(GI1) 상에는 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)이 배치될 수 있다. 상기 제2 게이트 전극(GE2)은 적어도 일부가 상기 제2 반도체층(SCL2)에 중첩될 수 있다. 또한, 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)은 도전성 물질을 포함할 수 있다.
상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극 및 상기 제1 게이트 절연막(GI1) 상에는 제2 게이트 절연막(GI2)이 배치될 수 있다. 상기 제2 게이트 절연막(GI2)은 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)을 커버하는 제2 절연막(IL2), 및 상기 제2 절연막(IL2) 상에 배치되는 제1 절연막(IL1)을 포함할 수 있다. 상기 제1 절연막(IL1)은 절연성을 가지는 산화물 또는 질화물을 포함할 수 있다. 예를 들면, 상기 제1 절연막(IL1)은 알루미늄 산화물(AlOx)을 포함할 수 있다. 상기 제2 절연막(IL2)은 실리콘계 수지(silicone resine)를 포함할 수 있다. 예를 들면, 상기 제2 절연막(IL2)은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함할 수 있다. 따라서, 상기 제1 절연막(IL1)은 상기 제2 절연막(IL2)에 포함된 물질이 상기 제1 반도체층(SCL1)으로 확산되어 침투하는 것을 방지하여, 상기 압력 센싱 셀(PSC)의 전기적 특성 저하를 방지할 수 있다.
상기 제2 게이트 절연막(GI2) 상에는 상기 제1 반도체층(SCL1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)이 배치될 수 있다.
상기 제1 반도체층(SCL1)은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함할 수 있다. 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 서로 이격되어 배치되고, 상기 제1 반도체층(SCL1)에 접속될 수 있다. 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 서로 이격되어 배치되고, 콘택 홀을 통하여 상기 제2 반도체층(SCL2)에 접속될 수 있다.
또한, 도 14에 도시된 바와 같이, 상기 압력 센싱 셀(PSC)은 상기 제1 게이트 전극(GE1)이 상기 제1 반도체층(SCL1) 상부에 제공된 형태로 구성되고, 상기 구동 트랜지스터(TRD)는 상기 제1 게이트 전극(GE1)이 상기 제1 반도체층(SCL1) 상부에 제공된 형태로 구성될 수도 있다.
하기에서는 도 14에 도시된 상기 표시 장치의 상기 구동층(DVL)에 대하여 보다 상세히 설명한다.
우선, 상기 버퍼층(BFL) 상에 상기 제1 반도체층(SCL1) 및 상기 제2 반도체층(SCL2)이 배치될 수 있다.
상기 기판(SUB), 상기 제1 반도체층(SCL1) 및 상기 제2 반도체층(SCL2) 상에는 상기 제1 반도체층(SCL1) 및 상기 제2 반도체층(SCL2)을 커버하는 게이트 절연막(GI)이 배치될 수 있다.
상기 게이트 절연막(GI)은 상기 제1 반도체층(SCL1) 표면 상에 배치되는 제1 절연막(IL1), 및 상기 기판(SUB), 상기 제2 반도체층(SCL2) 및 상기 제1 절연막 상에 배치되는 제2 절연막(IL2)을 포함할 수 있다.
상기 게이트 절연막(GI) 상에는 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)이 배치될 수 있다. 여기서, 상기 제1 게이트 전극(GE1)은 상기 제1 반도체층(SCL1)의 적어도 일부와 중첩되고, 상기 제2 게이트 전극(GE2)은 상기 제2 반도체층(SCL2)의 적어도 일부와 충첩될 수 있다.
상기 게이트 절연막(GI), 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2) 상에는 층간 절연막(ILD)이 배치될 수 있다. 즉, 상기 층간 절연막(ILD)은 상기 제1 게이트 전극(GE1) 및 상기 제2 게이트 전극(GE2)을 커버할 수 있다. 상기 층간 절연막(ILD)은 유기 절연막 및 무기 절연막 중 적어도 하나를 포함할 수 있다.
상기 층간 절연막(ILD) 상에는 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)이 배치될 수 있다.
상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 서로 이격되어 배치되고, 상기 제1 반도체층(SCL1)에 접속될 수 있다. 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)은 서로 이격되어 배치되고, 콘택 홀을 통하여 상기 제2 반도체층(SCL2)에 접속될 수 있다.
상기 압력 센싱 셀(PSC) 및 상기 구동 트랜지스터(TRD)는 보호막(PSV)에 의해 커버될 수 있다. 상기 보호막(PSV)은 상기 제2 드레인 전극(DE2)의 일부를 노출시킬 수 있다. 상기 보호막(PSV)은 적어도 하나의 막을 포함할 수 있다. 예를 들면, 상기 보호막(PSV)은 무기 보호막 및 유기 보호막 중 적어도 하나를 포함할 수 있다.
상기 보호막(PSV) 상에는 상기 표시층(DPL)이 제공될 수 있다. 상기 표시층(DPL)은 상기 제2 드레인 전극(DE2)과 접속되는 표시 소자(OLED)를 포함할 수 있다.
상기 표시 소자(OLED)는 상기 제2 드레인 전극(DE2)과 접속하는 제1 전극(PE), 상기 제1 전극(PE) 상에 배치되는 발광층(EML), 및 상기 발광층(EML) 상에 배치되는 제2 전극(CE)을 포함할 수 있다.
상기 제1 전극(PE) 및 상기 제2 전극(CE)중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드 전극(cathode) 전극일 수 있다. 예를 들면, 상기 제1 전극(PE)은 애노드 전극일 수 있으며, 상기 제2 전극(CE)은 캐소드 전극일 수 있다.
또한, 상기 제1 전극(PE) 및 상기 제2 전극(CE)중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 상기 표시 소자(OLED)가 배면 발광형 유기 발광 소자인 경우, 상기 제1 전극(PE)은 투과형 전극이며, 상기 제2 전극(CE)은 반사형 전극일 수 있다. 상기 표시 소자(OLED)가 전면 발광형 유기 발광 소자인 경우, 상기 제1 전극(PE)은 반사형 전극이며, 상기 제2 전극(CE)은 투과형 전극일 수 있다. 상기 표시 소자(OLED)가 양면 발광형 유기 발광 소자인 경우, 상기 제1 전극(PE) 및 상기 제2 전극(CE)모두 투과형 전극일 수 있다.
본 실시예에서는 상기 제1 전극(PE)이 애노드 전극이며, 상기 표시 소자(OLED)가 전면 발광형 경우를 예로서 설명한다.
상기 제1 전극(PE)은 상기 보호막(PSV) 상에 배치될 수 있다. 상기 제1 전극(PE)은 광을 반사시킬 수 있는 반사막(미도시), 및 상기 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 상기 반사막 및 상기 투명 도전막 중 적어도 하나는 상기 드레인 전극(DE)과 접속할 수 있다.
상기 반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 상기 반사막은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
상기 제1 전극(PE) 및 상기 보호막(PSV) 상에는 화소 정의막(PDL)이 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 전극(PE)의 일부를 노출시킬 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 상기 제1 전극(PE)의 에지 및 상기 보호막(PSV)을 커버하는 형상을 가질 수 있다.
상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, Polymethylmethacrylate), 폴리아크릴로니트릴(PAN, Polyacrylonitrile), 폴리아미드(PA, Polyamide), 폴리이미드(PI, Polyimide), 폴리아릴에테르(PAE, Polyarylether), 헤테로사이클릭 폴리머(Heterocyclic Polymer), 파릴렌(Parylene), 에폭시 수지(Epoxy resin), 벤조시클로부텐(BCB, Benzocyclobutene), 실록산계 수지(Siloxane based resin) 및 실란계 수지(Silane based resin) 중 적어도 하나를 포함할 수 있다.
상기 발광층(EML)은 상기 제1 전극(PE)의 노출된 표면 상에 배치될 수 있다. 상기 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층, 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다. 또한, 상기 발광층(EML) 중 정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층, 및 전자 주입층은 서로 인접하는 화소들에 공통으로 배치되는 공통층일 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(grean), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수도 있다.
상기 제2 전극(CE)은 상기 발광층(EML) 상에 배치될 수 있다. 상기 제2 전극(CE)은 반투과 반사막일 수 있다. 예를 들면, 상기 제2 전극(CE)은 광을 투과시킬 수 있을 정도의 두께를 가지는 박형 금속층일 수 있다. 상기 제2 전극(CE)은 상기 발광층(EML)에서 생성된 광의 일부는 투과시키고, 상기 발광층(EML)에서 생성된 광의 나머지는 반사시킬 수 있다. 상기 제2 전극(CE)에서 반사된 광은 상기 제1 전극(PE)의 상기 반사막에서 반사되어 보강 간섭에 의해 상기 제2 전극(CE)을 투과할 수 있다.
상기 제2 전극(CE)은 상기 제1 전극(PE)의 상기 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(CE)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 봉지층(TFE)은 상기 제2 전극(CE)상에 배치될 수 있다. 상기 봉지층(TFE)은 상기 표시 소자(OLED)를 외부 환경과 격리시킬 수 있다. 예를 들면, 상기 봉지층(TFE)은 외부의 수분 및 산소가 상기 표시 소자(OLED)로 침투하는 것을 방지할 수 있다. 상기 봉지층(TFE)은 상기 제2 전극(CE)상에 배치되는 복수의 무기막(미도시) 및 복수의 유기막(미도시)을 포함하는 박막 봉지층일 수 있다. 예를 들면, 상기 봉지층(TFE)은 상기 무기막 및 상기 유기막이 교번 적층된 구조를 가질 수 있다.
한편, 본 실시예에서는 상기 표시 소자(OLED)를 외부 환경과 격리하기 위하여 상기 봉지층(TFE)을 적용함을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 상기 표시 소자(OLED)를 외부 환경과 격리하기 위하여, 상기 봉지층(TFE) 대신 봉지 기판이 적용될 수도 있다. 상기 봉지 기판은 실런트를 통하여 상기 기판(SUB)과 합착될 수 있다. 상기 봉지 기판을 이용하여 상기 표시 소자(OLED)를 외부 환경과 격리하는 경우, 상기 봉지층(TFE)은 생략될 수도 있다.
상기와 같은 표시 장치는 상기 압력 센싱 셀(PSC) 및 상기 구동 트랜지스터(TRD)를 통하여 상기 제1 전극(PE)에 화상 신호를 공급하여, 상기 화상을 구현할 수 있다. 또한, 상기 표시 장치는 상기 압력 센싱 셀(PSC)을 이용하여 터치 압력의 세기 및 터치 위치를 인식할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
SDV: 스캔 구동부 DDV: 데이터 구동부
PSC: 압력 센싱 셀 SUB: 기판
SE: 소스 전극 DE: 드레인 전극
SCL: 반도체층 GE: 게이트 전극

Claims (16)

  1. 반도체층;
    상기 반도체층과 중첩되는 게이트 전극;
    상기 반도체층과 상기 게이트 전극 사이에 제공되는 게이트 절연막; 및
    상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함하고,
    상기 게이트 절연막은 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하고,
    상기 제2 절연막은 탄성 물질을 포함하고,
    상기 제1 절연막은 알루미늄 산화물을 포함하고, 상기 제2 절연막은 실리콘계 수지(silicone resine)를 포함하는 압력 센서.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제2 절연막은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함하는 압력 센서.
  5. 제1 항에 있어서,
    상기 반도체층은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함하는 압력 센서.
  6. 제1 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 기판 상에 서로 이격되어 배치되고,
    상기 반도체층의 양단은 상기 소스 전극 및 상기 드레인 전극 상에 배치되는 압력 센서.
  7. 제6 항에 있어서,
    상기 제2 절연막은 상기 제1 절연막, 상기 소스 전극 및 상기 드레인 전극을 커버하고,
    상기 게이트 전극은 상기 제2 절연막 상에 배치되는 압력 센서.
  8. 압력 센싱 셀, 및 상기 압력 센싱 셀에 접속되는 제1 전극을 구비하는 제1 기판;
    상기 제1 기판에 마주하고, 제2 전극을 구비하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 제공되는 액정층을 포함하며,
    상기 압력 센싱 셀은
    베이스 기판 상에 제공되는 반도체층;
    상기 반도체층과 중첩되는 게이트 전극;
    상기 반도체층과 상기 게이트 전극 사이에 제공되고, 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하는 게이트 절연막; 및
    상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함하고,
    상기 제2 절연막은 탄성 물질을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 절연막은 알루미늄 산화물을 포함하고, 상기 제2 절연막은 실리콘계 수지(silicone resine)를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 절연막은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함하는 표시 장치.
  11. 제9 항에 있어서,
    상기 반도체층은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함하는 표시 장치.
  12. 제9 항에 있어서,
    상기 반도체층 및 상기 기판 사이에 제공되는 버퍼층을 더 구비하고,
    상기 게이트 전극은 상기 제2 절연막 상에 배치되는 표시 장치.
  13. 기판;
    압력 센싱 셀 및 상기 압력 센싱 셀에 의해 전류량이 제어되는 구동 트랜지스터를 구비하고, 상기 기판 상에 제공되는 구동층; 및
    상기 구동 트랜지스터에 접속되는 제1 전극, 상기 제1 전극 상의 발광층, 및 상기 발광층 상의 제2 전극을 구비하는 표시 소자를 포함하며,
    상기 압력 센싱 셀은
    베이스 기판 상에 제공되는 반도체층;
    상기 반도체층과 중첩되는 게이트 전극;
    상기 반도체층과 상기 게이트 전극 사이에 제공되고, 상기 반도체층의 상기 게이트 전극 방향의 면상에 제공되는 제1 절연막, 및 상기 제1 절연막 상에 제공되는 제2 절연막을 포함하는 게이트 절연막; 및
    상기 반도체층의 양단에 접속되는 소스 전극 및 드레인 전극을 포함하고,
    상기 제2 절연막은 탄성 물질을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 절연막은 알루미늄 산화물을 포함하고, 상기 제2 절연막은 실리콘계 수지(silicone resine)를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 절연막은 폴리디메틸실록산(Polydimethylsiloxane) 및 폴리실록산(polysiloxane) 중 적어도 하나를 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 반도체층은 산화물 반도체 물질, 유기 반도체 물질, 탄소를 포함하는 반도체 물질, 및 반도체 나노 와이어 중 하나를 포함하는 표시 장치.
KR1020160179482A 2016-12-26 2016-12-26 압력 센서 및 이를 구비하는 표시 장치 KR102685979B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160179482A KR102685979B1 (ko) 2016-12-26 2016-12-26 압력 센서 및 이를 구비하는 표시 장치
US15/852,906 US10573761B2 (en) 2016-12-26 2017-12-22 Pressure sensor and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160179482A KR102685979B1 (ko) 2016-12-26 2016-12-26 압력 센서 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180075783A KR20180075783A (ko) 2018-07-05
KR102685979B1 true KR102685979B1 (ko) 2024-07-19

Family

ID=62630633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160179482A KR102685979B1 (ko) 2016-12-26 2016-12-26 압력 센서 및 이를 구비하는 표시 장치

Country Status (2)

Country Link
US (1) US10573761B2 (ko)
KR (1) KR102685979B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315505B (zh) * 2017-06-30 2020-10-09 上海天马微电子有限公司 显示面板、触控显示装置及触控压力检测方法
CN111403444B (zh) * 2020-03-23 2023-05-19 京东方科技集团股份有限公司 显示面板及制造方法、显示设备
KR102344974B1 (ko) * 2020-06-30 2021-12-29 연세대학교 산학협력단 뉴로모픽 소자 및 뉴로모픽 소자 어레이
CN112284581B (zh) * 2020-10-27 2022-04-15 湖北长江新型显示产业创新中心有限公司 一种传感器、显示面板及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541886B1 (ko) 2014-02-17 2015-08-06 경북대학교 산학협력단 감지 디바이스, 표시장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857455B1 (ko) 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR101135694B1 (ko) 2010-01-25 2012-04-13 전자부품연구원 정전용량형 촉각 스크린
KR101453857B1 (ko) 2013-02-07 2014-10-22 한국기계연구원 압력 센서 및 그 제조 방법
KR101564065B1 (ko) * 2014-01-23 2015-10-29 광주과학기술원 나노 와이어 어레이를 포함하는 터치센서 및 이의 제조방법
KR102206385B1 (ko) 2014-04-11 2021-01-22 엘지전자 주식회사 이동 단말기 및 이의 제어방법
KR101593179B1 (ko) * 2014-06-30 2016-02-12 서울시립대학교 산학협력단 전계효과트랜지스터형 압력 센서 및 그 제조 방법
KR101552461B1 (ko) 2015-05-11 2015-09-10 성균관대학교산학협력단 압력과 자기장을 측정할 수 있는 전계효과 트랜지스터형 센서
JP6807683B2 (ja) * 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
WO2017060790A1 (en) * 2015-10-08 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541886B1 (ko) 2014-02-17 2015-08-06 경북대학교 산학협력단 감지 디바이스, 표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20180075783A (ko) 2018-07-05
US10573761B2 (en) 2020-02-25
US20180182901A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
KR102679068B1 (ko) 표시 장치
US10705663B2 (en) Touch screen having fingerprint recognition function and display device having the same
KR102644827B1 (ko) 터치 센서 및 이를 구비하는 표시 장치
KR102417986B1 (ko) 표시 장치
KR102322834B1 (ko) 터치 센서 및 이를 구비하는 표시 장치
US11563062B2 (en) Display device
KR102718155B1 (ko) 표시 장치
KR102685979B1 (ko) 압력 센서 및 이를 구비하는 표시 장치
KR102510915B1 (ko) 표시 장치 및 이의 제조 방법
KR20180026598A (ko) 폴더블 표시 장치
KR102369858B1 (ko) 표시 장치
KR102554438B1 (ko) 표시 장치 및 그의 제조 방법
CN109427823B (zh) 显示装置
US10475826B2 (en) Thin film transistor and photoelectric device thereof
KR102717697B1 (ko) 터치 센서를 구비한 표시 장치
KR20190095629A (ko) 지문 센싱 유닛 및 이를 포함하는 표시 장치
KR20180048179A (ko) 압력 터치 센서 일체형 유기 발광 표시 장치
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
KR20170123949A (ko) 유기발광 표시장치 및 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right