KR102544031B1 - Array substrate for display device and method of manufacturing the same - Google Patents

Array substrate for display device and method of manufacturing the same Download PDF

Info

Publication number
KR102544031B1
KR102544031B1 KR1020170184677A KR20170184677A KR102544031B1 KR 102544031 B1 KR102544031 B1 KR 102544031B1 KR 1020170184677 A KR1020170184677 A KR 1020170184677A KR 20170184677 A KR20170184677 A KR 20170184677A KR 102544031 B1 KR102544031 B1 KR 102544031B1
Authority
KR
South Korea
Prior art keywords
contact hole
disposed
insulating film
sidewall
display device
Prior art date
Application number
KR1020170184677A
Other languages
Korean (ko)
Other versions
KR20190081852A (en
Inventor
김성현
김성규
이다영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184677A priority Critical patent/KR102544031B1/en
Publication of KR20190081852A publication Critical patent/KR20190081852A/en
Application granted granted Critical
Publication of KR102544031B1 publication Critical patent/KR102544031B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소 영역 면적을 증대시킬 수 있는 표시장치용 어레이 기판 및 그 제조 방법에 관한 것으로, 박막 트랜지스터의 드레인 전극과 화소 전극을 연결하는 컨택홀 구조가 유기 절연막을 관통하는 제1 컨택홀과 무기 절연막을 관통하는 제2 컨택홀을 포함하되, 제1 컨택홀과 제2 컨택홀이 중첩되어 있다. 이를 통해 유기 절연막을 관통하는 제1 컨택홀의 사이즈를 줄일 수 있고, 이에 따라 블랙 매트릭스 면적을 감소시킬 수 있다. 그 결과, 본 발명은 화소 영역의 면적 증가에 따른 투과율을 향상시킬 수 있다.The present invention relates to an array substrate for a display device capable of increasing the area of a pixel region and a method for manufacturing the same, wherein a contact hole structure connecting a drain electrode of a thin film transistor and a pixel electrode includes a first contact hole penetrating an organic insulating film and an inorganic A second contact hole passing through the insulating layer is included, and the first contact hole and the second contact hole overlap each other. Through this, the size of the first contact hole penetrating the organic insulating layer can be reduced, and accordingly, the area of the black matrix can be reduced. As a result, according to the present invention, the transmittance can be improved according to the increase in the area of the pixel region.

Description

표시장치용 어레이 기판 및 그 제조 방법 {ARRAY SUBSTRATE FOR DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Array substrate for display device and its manufacturing method {ARRAY SUBSTRATE FOR DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 투과율을 향상시킬 수 있는 표시장치용 어레이 기판에 관한 것이다.The present invention relates to an array substrate for a display device capable of improving transmittance.

또한, 본 발명은 상기 표시장치용 어레이 기판을 제조하는 방법에 관한 것이다.Further, the present invention relates to a method of manufacturing the array substrate for the display device.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.With the development of various portable electronic devices such as mobile communication terminals and notebook computers, a demand for a flat panel display device applicable thereto is increasing.

널리 알려진 평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device) 등이 있다. 이러한 평판 표시장치 중에서 최근에는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질, 대화면 구현 등 여러 장점이 있는 액정 표시장치 및 유기발광다이오드 표시장치에 많은 연구가 집중되고 있다. A well-known flat panel display device includes a liquid crystal display device, a plasma display panel, an organic light emitting diode display device, and the like. Among these flat panel display devices, a lot of research has recently been focused on liquid crystal display devices and organic light emitting diode display devices, which have various advantages such as development of mass production technology, ease of driving means, low power consumption, high image quality, and realization of a large screen.

일반적인 액정 표시장치는 액정층을 사이에 두고 TFT(thin film transistor)가 구현된 하부 기판과 컬러필터가 구현된 상부 기판이 대향되도록 합착된 표시 패널과 화상 표시를 위해 면광을 제공하는 백라이트 유닛을 포함한다. 이러한, 액정 표시장치는 데이터 전압에 따라 복수의 화소 각각의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시하게 된다. A typical liquid crystal display device includes a display panel in which a lower substrate on which a TFT (thin film transistor) is implemented and an upper substrate on which a color filter is implemented face each other with a liquid crystal layer interposed therebetween, and a backlight unit that provides surface light for image display. do. Such a liquid crystal display device displays an image according to an image signal by adjusting transmittance of light passing through a liquid crystal layer of each of a plurality of pixels according to a data voltage.

반면, 유기발광다이오드 표시장치는 액정층과 백라이트 유닛을 생략하고, 대신 하부 기판에 TFT와 함께 자체 발광이 가능한 유기발광다이오드를 구현한다. On the other hand, the organic light emitting diode display device omits the liquid crystal layer and the backlight unit, and instead implements an organic light emitting diode capable of self-emission together with a TFT on a lower substrate.

액정 표시장치 및 유기발광다이오드 표시장치 모두, 박막 트랜지스터가 배치된 어레이 기판을 포함한다. 어레이 기판에는 화소 전극과 드레인 전극을 연결하기 위해, 화소 전극과 드레인 전극 사이에 배치된 절연막을 관통하는 컨택홀을 구비한다. 이때, 드레인 전극 상에 PAC(Photo Acryl Compound) 재질의 유기 절연막과 그 위에 배치되는 다수의 무기 절연막이 배치되어 있다. 드레인 전극과 화소 전극을 연결하기 위해서는 유기 절연막을 관통하는 제1 컨택홀과 다수의 무기 절연막을 관통하는 제2 컨택홀이 필요하다.Both the liquid crystal display device and the organic light emitting diode display device include an array substrate on which thin film transistors are disposed. The array substrate includes a contact hole penetrating an insulating layer disposed between the pixel electrode and the drain electrode to connect the pixel electrode and the drain electrode. At this time, an organic insulating film made of photo acrylic compound (PAC) and a plurality of inorganic insulating films disposed thereon are disposed on the drain electrode. In order to connect the drain electrode and the pixel electrode, a first contact hole penetrating the organic insulating film and a second contact hole penetrating a plurality of inorganic insulating films are required.

드레인 전극과 화소 전극을 연결하기 위해 하나의 컨택홀을 형성하는 방법도 고려할 수 있으나, 건식 식각시 유기 절연막이 식각되지 않기 때문에 적용될 수 없다. 또한, 드레인 전극 상에 무기 절연막만 형성하는 방법도 고려할 수 있으나, 무기 절연막은 증착에 의해 형성되기 때문에 평탄화된 절연막을 형성할 수 없는 문제점이 발생한다. A method of forming one contact hole to connect the drain electrode and the pixel electrode may also be considered, but cannot be applied because the organic insulating layer is not etched during dry etching. Also, a method of forming only an inorganic insulating film on the drain electrode may be considered, but since the inorganic insulating film is formed by deposition, a planarized insulating film cannot be formed.

따라서, 드레인 전극과 화소 전극을 연결하기 위해서는 유기 절연막을 관통하는 제1 컨택홀과 다수의 무기 절연막을 관통하는 제2 컨택홀이 필요하다. 이러한 제1 컨택홀과 제2 컨택홀은 홀-인-홀(hole-in-hole) 구조를 갖는다. 이러한 홀-인-홀 구조의 제1 컨택홀과 제2 컨택홀을 형성하기 위하여 일반적으로 제1 컨택홀의 사이즈가 제2 컨택홀의 사이즈보다 크다. Therefore, in order to connect the drain electrode and the pixel electrode, a first contact hole passing through the organic insulating layer and a second contact hole passing through a plurality of inorganic insulating layers are required. The first contact hole and the second contact hole have a hole-in-hole structure. In order to form the first contact hole and the second contact hole of the hole-in-hole structure, the size of the first contact hole is generally larger than that of the second contact hole.

한편, 표시 장치용 어레이 기판에서 투과율을 향상시키기 위해서는 화소 영역의 면적이 넓어야 한다. 한정된 사이즈의 기판에서 화소 영역의 면적을 넓히기 위해서는 화소 영역과 화소 영역 사이의 블랙 매트릭스 영역의 사이즈를 감소시킬 필요성이 있다. 블랙 매트릭스는 어레이 기판의 박막 트랜지스터, 게이트 라인 및 데이터 라인을 가려주기 위한 것으로, 주로 컬러필터 등이 배치되는 상부 기판에 배치된다. Meanwhile, in order to improve transmittance in an array substrate for a display device, the area of a pixel region should be wide. In order to increase the area of a pixel region on a substrate having a limited size, it is necessary to reduce the size of a black matrix region between pixel regions. The black matrix serves to cover thin film transistors, gate lines, and data lines of the array substrate, and is mainly disposed on an upper substrate where color filters and the like are disposed.

화소 전극과 드레인 전극을 연결하기 위한 컨택홀 역시 블랙 매트릭스 영역에 포함된다. 따라서, 제1 컨택홀의 사이즈가 축소될 수 있다면, 그만큼 블랙 매트릭스 영역의 사이즈도 감소될 수 있으므로, 화소 영역의 면적을 넓힐 수 있다.A contact hole for connecting the pixel electrode and the drain electrode is also included in the black matrix area. Therefore, if the size of the first contact hole can be reduced, the size of the black matrix area can also be reduced accordingly, so that the area of the pixel area can be increased.

본 발명은, 화소 영역의 면적 증대를 통해 투과율을 향상시킬 수 있는 표시장치용 어레이 기판을 제공하는 것을 과제로 한다.An object of the present invention is to provide an array substrate for a display device capable of improving transmittance by increasing the area of a pixel region.

또한, 본 발명은 투과율을 향상시킬 수 있는 표시장치용 어레이 기판을 제조하는 방법을 제공하는 것을 과제로 한다.In addition, an object of the present invention is to provide a method for manufacturing an array substrate for a display device capable of improving transmittance.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 표시장치용 어레이 기판은, 기판, 게이트 배선, 데이터 배선, 박막 트랜지스터, 유기 절연막, 무기 절연막 및 화소 전극을 포함한다. 게이트 배선은 기판 상에 제1 방향을 따라 배치된다. 데이터 배선은 게이트 배선과 교차하는 제2 방향을 따라 배치되어 화소 영역을 정의한다. 박막 트랜지스터는 게이트 배선과 데이터 배선 및 액티브층의 교차 부분에 배치된다. 유기 절연막은 상기 박막 트랜지스터가 배치된 기판 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀을 구비한다. 무기 절연막은 상기 유기 절연막 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제2 컨택홀을 구비하며, 하나의 층 또는 복수의 층으로 배치된다. 화소 전극은 상기 무기 절연막 상에 배치되며, 상기 제1 컨택홀 및 제2 컨택홀을 통해 박막 트랜지스터의 드레인 전극과 연결된다.An array substrate for a display device according to an embodiment of the present invention for solving the above problems includes a substrate, a gate line, a data line, a thin film transistor, an organic insulating film, an inorganic insulating film, and a pixel electrode. A gate wiring is disposed along the first direction on the substrate. The data line is disposed along the second direction crossing the gate line to define a pixel area. The thin film transistor is disposed at an intersection of the gate line, the data line, and the active layer. An organic insulating layer is disposed on the substrate on which the thin film transistor is disposed, and has a first contact hole through which a drain electrode of the thin film transistor is exposed. An inorganic insulating layer is disposed on the organic insulating layer, has a second contact hole through which the drain electrode of the thin film transistor is exposed, and is disposed in one layer or in a plurality of layers. A pixel electrode is disposed on the inorganic insulating layer and connected to the drain electrode of the thin film transistor through the first contact hole and the second contact hole.

본 발명에 따른 표시장치용 어레이 기판은 상기 제1 컨택홀의 일부분과 상기 제2 컨택홀의 일부분이 중첩된 홀-바이-홀(hole-by-hole) 구조를 갖는다. 이러한 홀-바이-홀 구조의 컨택홀을 통해 제1 컨택홀의 사이즈를 줄일 수 있고, 제1 컨택홀의 사이즈가 줄어든 만큼 블랙 매트릭스 폭을 감소시킬 수 있다. 이에 따라 화소 영역의 면적을 넓힐 수 있어, 투과율을 향상시킬 수 있다.An array substrate for a display device according to the present invention has a hole-by-hole structure in which a portion of the first contact hole and a portion of the second contact hole overlap. Through the contact hole having the hole-by-hole structure, the size of the first contact hole may be reduced, and the width of the black matrix may be reduced as much as the size of the first contact hole is reduced. Accordingly, the area of the pixel region can be increased, and transmittance can be improved.

한편, 상기 유기 절연막의 일 측벽 상에는 무기 절연막 및 화소 전극이 배치되어 있고, 상기 유기 절연막의 타 측벽 상에는 화소 전극이 배치되어 있고, 상기 유기 절연막의 일 측벽과 타 측벽 사이에는 드레인 전극 상에 화소 전극이 배치된 구조를 가질 수 있다. 이때, 상기 유기 절연막의 일 측벽은 상기 제2 컨택홀과 중첩되지 않는 제1 컨택홀의 측벽이고, 상기 유기 절연막의 타 측벽은 상기 제1 컨택홀과 중첩되지 않는 상기 제2 컨택홀 측벽일 수 있다.Meanwhile, an inorganic insulating film and a pixel electrode are disposed on one sidewall of the organic insulating film, a pixel electrode is disposed on the other sidewall of the organic insulating film, and a pixel electrode is disposed on a drain electrode between one sidewall and the other sidewall of the organic insulating film. may have this arranged structure. In this case, one sidewall of the organic insulating layer may be a sidewall of the first contact hole that does not overlap with the second contact hole, and another sidewall of the organic insulating layer may be a sidewall of the second contact hole that does not overlap with the first contact hole. .

또한, 제1 컨택홀과 제2 컨택홀은 제1 방향을 따라 배치될 수 있다.Also, the first contact hole and the second contact hole may be disposed along the first direction.

또한, 제1 컨택홀의 측벽의 경사가 상기 제2 컨택홀의 측벽의 경사보다 더 클 수 있다. Also, an inclination of a sidewall of the first contact hole may be greater than an inclination of a sidewall of the second contact hole.

또한, 화소 전극은 제2 컨택홀의 측벽에서 단절되어 있을 수 있다. Also, the pixel electrode may be disconnected from the sidewall of the second contact hole.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 표시장치용 어레이 기판 제조 방법은 기판 상에 박막 트랜지스터(120)를 배치하는 단계; 상기 박막 트랜지스터가 배치된 기판 상에 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀을 구비하는 유기 절연막을 배치하는 단계; 상기 유기 절연막 상에 적어도 한 층의 무기 절연막을 배치하는 단계; 상기 박막 트랜지스터의 드레인 전극이 노출되도록 상기 무기 절연막을 관통하는 제2 컨택홀을 형성하는 단계; 상기 제2 컨택홀이 배치된 상기 무기 절연막 상에 화소 전극을 배치하는 단계를 포함한다. 이때, 상기 제1 컨택홀의 일부와 중첩되도록 상기 제2 컨택홀을 형성한다.A method of manufacturing an array substrate for a display device according to an embodiment of the present invention for solving the above problems includes disposing a thin film transistor 120 on a substrate; disposing an organic insulating layer having a first contact hole exposing a drain electrode of the thin film transistor on the substrate on which the thin film transistor is disposed; disposing at least one inorganic insulating film on the organic insulating film; forming a second contact hole passing through the inorganic insulating layer to expose a drain electrode of the thin film transistor; and disposing a pixel electrode on the inorganic insulating layer on which the second contact hole is disposed. At this time, the second contact hole is formed to overlap a portion of the first contact hole.

본 발명에 따른 표시장치용 어레이 기판은 박막 트랜지스터의 드레인 전극과 화소 전극을 연결하기 위한 컨택홀 구조에 있어, 유기 절연막을 관통하는 제1 컨택홀의 일부분과 무기 절연막을 관통하는 제2 컨택홀의 일부분이 중첩된 홀-바이-홀 구조를 갖는다. In the array substrate for a display device according to the present invention, in the contact hole structure for connecting a drain electrode and a pixel electrode of a thin film transistor, a portion of the first contact hole penetrating the organic insulating layer and a portion of the second contact hole penetrating the inorganic insulating layer are It has an overlapping hole-by-hole structure.

이러한 홀-바이-홀 구조의 컨택홀은 제1 컨택홀의 사이즈를 줄이더라도 제2 컨택홀 형성에 영향을 미치지 않는다. 이에 따라, 제1 컨택홀의 사이즈를 줄일 수 있고, 제1 컨택홀의 사이즈가 줄어든 만큼 블랙 매트릭스 폭을 감소시킬 수 있다. 이에 따라 화소 영역의 면적을 넓힐 수 있어, 투과율을 향상시킬 수 있다.The contact hole having the hole-by-hole structure does not affect the formation of the second contact hole even if the size of the first contact hole is reduced. Accordingly, the size of the first contact hole may be reduced, and the width of the black matrix may be reduced by the same amount as the size of the first contact hole is reduced. Accordingly, the area of the pixel region can be increased, and transmittance can be improved.

도 1은 드레인 전극과 화소 전극을 연결하기 위한 홀-인-홀 구조의 컨택홀들을 포함하는 표시장치용 어레이 기판을 개략적으로 나타낸 것이다.
도 2는 도 1의 I-I' 단면의 예를 나타낸 것이다.
도 3은 도 1의 II-II' 단면을 개략적으로 나타낸 것이다.
도 4는 드레인 전극과 화소 전극을 연결하기 위한 거의 동일한 사이즈를 갖는 컨택홀들을 포함하는 표시장치용 어레이 기판을 개략적으로 나타낸 것이다.
도 5는 도 4의 II-II'단면의 예를 개략적으로 나타낸 것이다.
도 6은 본 발명의 바람직한 실시예에 따른 드레인 전극과 화소 전극을 연결하기 위한 홀-바이-홀 구조의 컨택홀들을 포함하는 표시장치용 어레기 기판을 개략적으로 나타낸 것이다.
도 7은 도 6의 I-I' 단면의 예를 나타낸 것이다.
도 8은 도 7의 II-II' 단면의 예를 개략적으로 나타낸 것이다.
1 schematically illustrates an array substrate for a display device including contact holes having a hole-in-hole structure for connecting a drain electrode and a pixel electrode.
FIG. 2 shows an example of a cross section II′ of FIG. 1 .
FIG. 3 schematically shows a section II-II′ of FIG. 1 .
4 schematically illustrates an array substrate for a display device including contact holes having substantially the same size for connecting a drain electrode and a pixel electrode.
FIG. 5 schematically shows an example of a section II-II′ of FIG. 4 .
6 schematically illustrates an array substrate for a display device including contact holes having a hole-by-hole structure for connecting a drain electrode and a pixel electrode according to a preferred embodiment of the present invention.
FIG. 7 shows an example of a cross section II′ of FIG. 6 .
FIG. 8 schematically shows an example of the II-II' section of FIG. 7 .

이하, 도면을 참조하여 본 발명에 따른 표시장치용 어레이 기판 및 그 제조 방법에 대하여 상세히 설명한다. Hereinafter, an array substrate for a display device and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings.

이하에서 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다. Hereinafter, terms including ordinal numbers, such as first and second, may be used to describe various elements, but the elements are not limited by these terms. These terms are only used to distinguish one component from another.

또한, 본 발명에서 "~~ 상에 있다"라고 함은 "어떠한 부분이 다른 부분과 접촉한 상태로 바로 위에 있다"를 의미할 뿐만 아니라 "어떠한 부분이 다른 부분과 비접촉한 상태이거나 제3의 부분이 중간에 더 형성되어 있는 상태로 다른 부분의 위에 있다"를 의미할 수도 있다.In addition, in the present invention, "on" means not only "a part is in contact with another part and is directly above", but also "a part is not in contact with another part or a third part It may also mean "on top of other parts in a state further formed in the middle.

도 1은 드레인 전극과 화소 전극을 연결하기 위한 홀-인-홀 구조의 컨택홀들을 포함하는 표시장치용 어레이 기판을 개략적으로 나타낸 것이다. 또한, 도 2는 도 1의 I-I' 단면의 예를 나타낸 것이다. 1 schematically illustrates an array substrate for a display device including contact holes having a hole-in-hole structure for connecting a drain electrode and a pixel electrode. Also, FIG. 2 shows an example of the II' cross section of FIG. 1 .

도 1, 그리고 후술하는 도 4 및 도 6에서는 하나의 서브픽셀 구조를 나타내었으며, 실제 어레이 기판에서는 이러한 서브픽셀 구조들이 상하좌우로 반복된다고 볼 수 있다. 도 1에 도시된 서브픽셀 구조는 예를 들어, 레드, 그린 및 블루 중 어느 하나를 표시하기 위한 것일 수 있으며, 레드, 그린 및 블루를 표시하기 위한 3개의 서브픽셀이 하나의 픽셀을 구성할 수 있다. 도 1에 도시된 서브픽셀 구조는 다른 예로, 레드, 그린, 블루 및 화이트 중 어느 하나를 표시하기 위한 것일 수 있으며, 레드, 그린, 블루 및 화이트를 표시하기 위한 4개의 서브픽셀이 하나의 픽셀을 구성할 수 있다. 1 and FIGS. 4 and 6 to be described later show one sub-pixel structure, and in an actual array substrate, it can be seen that these sub-pixel structures are repeated vertically and horizontally. The subpixel structure shown in FIG. 1 may be, for example, for displaying any one of red, green, and blue, and three subpixels for displaying red, green, and blue may constitute one pixel. there is. As another example, the subpixel structure shown in FIG. 1 may be for displaying any one of red, green, blue, and white, and four subpixels for displaying red, green, blue, and white constitute one pixel. can be configured.

도 1 및 도 2를 참조하면, 도시된 표시장치용 어레이 기판은 기판(110), 게이트 배선(GL), 데이터 배선(DL), 박막 트랜지스터(120), 유기 절연막(180) 무기 절연막(190) 및 화소 전극(220)을 포함한다. 또한, 기판(110) 상에는 버퍼층(114)이 더 배치되어 있을 수 있다. Referring to FIGS. 1 and 2 , an array substrate for a display device includes a substrate 110, a gate line (GL), a data line (DL), a thin film transistor 120, an organic insulating film 180 and an inorganic insulating film 190. and a pixel electrode 220 . In addition, a buffer layer 114 may be further disposed on the substrate 110 .

게이트 배선(GL)은 기판(110) 상에 제1 방향(도 1의 x 방향)을 따라 배치된다. 데이터 배선(DL)은 게이트 배선(GL)과 교차하는 제2 방향(도 1의 y 방향)을 따라 배치된다. 게이트 배선(GL)과 데이터 배선(DL)의 교차에 의해 화소 영역이 정의된다. 박막 트랜지스터(120)는 게이트 배선(GL)과 데이터 배선(DL)의 교차 부분, 보다 구체적으로는 게이트 배선(GL)과 데이터 배선(DL) 및 액티브층(130)의 교차 부분에 배치된다. The gate line GL is disposed on the substrate 110 along a first direction (x direction in FIG. 1 ). The data line DL is disposed along the second direction (y direction in FIG. 1 ) crossing the gate line GL. A pixel area is defined by the intersection of the gate line GL and the data line DL. The thin film transistor 120 is disposed at an intersection between the gate line GL and the data line DL, more specifically, at an intersection between the gate line GL and the data line DL and the active layer 130 .

도 2에 도시된 예와 같이, 박막 트랜지스터(120)는 액티브층(130), 게이트 절연막(140), 게이트 전극(150), 층간 절연막(160), 소스 전극(170a), 드레인 전극(170b)을 포함한다. As in the example shown in FIG. 2 , the thin film transistor 120 includes an active layer 130, a gate insulating film 140, a gate electrode 150, an interlayer insulating film 160, a source electrode 170a, and a drain electrode 170b. includes

유기 절연막(180)은 박막 트랜지스터(120)가 배치된 기판 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀(180a)을 구비한다. 유기 절연막(180)은 PAC(Photo Acryl Compound) 재질일 수 있다. The organic insulating layer 180 is disposed on the substrate on which the thin film transistor 120 is disposed, and has a first contact hole 180a through which a drain electrode of the thin film transistor is exposed. The organic insulating film 180 may be made of PAC (Photo Acrylic Compound).

무기 절연막(190b)은 유기 절연막(180) 상에 배치되며, 박막 트랜지스터의 드레인 전극(170b)이 노출되는 제2 컨택홀(180b)을 구비한다.The inorganic insulating layer 190b is disposed on the organic insulating layer 180 and has a second contact hole 180b through which the drain electrode 170b of the thin film transistor is exposed.

화소 전극(220)은 무기 절연막(190) 상에 배치되며, 제1 컨택홀(180a) 및 제2 컨택홀(180b)을 통하여 박막 트랜지스터의 드레인 전극(170b)과 연결된다.The pixel electrode 220 is disposed on the inorganic insulating layer 190 and is connected to the drain electrode 170b of the thin film transistor through the first contact hole 180a and the second contact hole 180b.

도 1 및 도 2에 도시된 드레인 전극(170b)과 화소 전극(220)을 연결하기 위한 컨택홀 구조는 제1 컨택홀(180a) 내에 제2 컨택홀(180b)이 형성되어 있는 홀-인-홀(hole-in-hole) 구조라 볼 수 있다. The contact hole structure for connecting the drain electrode 170b and the pixel electrode 220 shown in FIGS. 1 and 2 is a hole-in-hole in which a second contact hole 180b is formed in the first contact hole 180a. It can be viewed as a hole-in-hole structure.

도 3은 도 1의 II-II' 단면을 개략적으로 나타낸 것으로, 도 2의 A 부분을 개략적으로 나타낸 것이다.FIG. 3 schematically shows a section II-II′ of FIG. 1, and schematically shows part A of FIG. 2. Referring to FIG.

홀-인-홀 구조의 제1 컨택홀(180a)과 제2 컨택홀(180b)을 형성하기 위하여 도 3에 도시된 예와 같이, 제1 컨택홀(180a)의 사이즈가 제2 컨택홀(180b)의 사이즈보다 크다. To form the first contact hole 180a and the second contact hole 180b of the hole-in-hole structure, as in the example shown in FIG. 3, the size of the first contact hole 180a is the second contact hole ( It is larger than the size of 180b).

전술한 바와 같이, 표시 장치용 어레이 기판에서 투과율을 향상시키기 위해서는 화소 영역의 면적이 넓어야 한다. 한정된 사이즈의 기판에서 화소 영역의 면적을 넓히기 위해서는 화소 영역과 화소 영역 사이의 게이트 배선, 박막 트랜지스터를 가려주기 위한 블랙 매트릭스 영역의 폭을 감소시킬 필요성이 있다. As described above, in order to improve transmittance in an array substrate for a display device, the area of a pixel region must be wide. In order to increase the area of a pixel region on a substrate having a limited size, it is necessary to reduce the width of a black matrix region for covering gate wires and thin film transistors between pixel regions.

화소 전극과 드레인 전극을 연결하기 위한 컨택홀 역시 블랙 매트릭스 영역에 포함된다. 따라서, 제1 컨택홀의 사이즈가 축소될 수 있다면, 그만큼 블랙 매트릭스 영역의 폭도 감소될 수 있으므로, 화소 영역의 면적을 넓힐 수 있다.A contact hole for connecting the pixel electrode and the drain electrode is also included in the black matrix area. Therefore, if the size of the first contact hole can be reduced, the width of the black matrix area can be reduced correspondingly, so that the area of the pixel area can be increased.

그러나, 도 3에 도시된 예와 같은 홀-인-홀 컨택홀 구조에서는 제1 컨택홀(180a)의 사이즈가 큰 관계로, 블랙 매트릭스 영역의 폭을 감소시키기 어려운 구조라 볼 수 있다. However, in the hole-in-hole contact hole structure as shown in FIG. 3 , it is difficult to reduce the width of the black matrix region due to the large size of the first contact hole 180a.

도 4는 드레인 전극과 화소 전극을 연결하기 위한 거의 동일한 사이즈를 갖는 컨택홀들을 포함하는 표시장치용 어레이 기판을 개략적으로 나타낸 것이다. 또한, 도 5는 도 4의 II-II'단면의 예를 개략적으로 나타낸 것이다.4 schematically illustrates an array substrate for a display device including contact holes having substantially the same size for connecting a drain electrode and a pixel electrode. In addition, FIG. 5 schematically shows an example of the II-II′ section of FIG. 4 .

도 4 및 도 5를 참조하면, 제1 컨택홀(180a)과 제2 컨택홀(180b)의 사이즈가 거의 동일하도록, 제1 컨택홀(180a)의 사이즈를 감소시켰다. Referring to FIGS. 4 and 5 , the size of the first contact hole 180a is reduced so that the size of the first contact hole 180a and the second contact hole 180b are almost the same.

그러나, 제1 컨택홀(180a)의 사이즈를 감소시키면, 제2 컨택홀(180b) 형성시에 무기 절연막에 언더컷(도 5의 B 부분)이 발생하여, 드레인 전극(170b)과 화소 전극(220) 간의 컨택 불량이 발생할 수 있다. However, when the size of the first contact hole 180a is reduced, an undercut (portion B in FIG. 5 ) is generated in the inorganic insulating film when the second contact hole 180b is formed, and thus the drain electrode 170b and the pixel electrode 220 ) may cause poor contact between them.

물론, 제1 컨택홀(180a)의 사이즈 감소에 대응하여 제2 컨택홀(180b)의 사이즈를 감소시키는 방법이 고려될 수 있으나, 이는 제2 컨택홀(180b) 자체가 안정적으로 형성되기 어려우므로 역시 드레인 전극(170b)과 화소 전극(220) 간의 컨택 불량이 발생할 수 있다.Of course, a method of reducing the size of the second contact hole 180b in response to the size reduction of the first contact hole 180a can be considered, but this is because the second contact hole 180b itself is difficult to form stably. A contact defect between the drain electrode 170b and the pixel electrode 220 may also occur.

도 6은 본 발명의 바람직한 실시예에 따른 드레인 전극과 화소 전극을 연결하기 위한 홀-바이-홀 구조의 컨택홀들을 포함하는 표시장치용 어레기 기판을 개략적으로 나타낸 것이다. 도 7은 도 6의 I-I' 단면의 예를 나타낸 것이다. 또한, 도 8은 도 6의 II-II' 단면을 개략적으로 나타낸 것으로, 도 8의 A 부분을 개략적으로 나타낸 것이다.6 schematically illustrates an array substrate for a display device including contact holes having a hole-by-hole structure for connecting a drain electrode and a pixel electrode according to a preferred embodiment of the present invention. FIG. 7 shows an example of the II' cross section of FIG. 6 . In addition, FIG. 8 schematically shows a section II-II' of FIG. 6, and schematically shows part A of FIG.

도 6 내지 도 8을 참조하면, 기판(110)은 유리 기판이나 고분자 기판이 이용될 수 있다.Referring to FIGS. 6 to 8 , a glass substrate or a polymer substrate may be used as the substrate 110 .

기판(110) 상에는 버퍼층(114)이 더 배치되어 있을 수 있다. 버퍼층(114)은 박막트랜지스터(120)의 액티브층(130)의 결정화시 기판(110)의 내부로부터 용출되는 알칼리 이온의 방출에 의한 액티브층(130)의 특성 저하를 방지하는 역할을 한다.A buffer layer 114 may be further disposed on the substrate 110 . The buffer layer 114 serves to prevent deterioration in characteristics of the active layer 130 due to the release of alkali ions eluted from the inside of the substrate 110 during crystallization of the active layer 130 of the thin film transistor 120 .

또한, 기판(110)과 버퍼층(114) 사이에는 차광층(light shild layer)(112)이 더 배치되어 있을 수 있다. 차광층(112) 상부에 배치되는 액티브층(130)으로 외부의 빛이 유입되는 것을 방지하는 역할을 한다. 차광층(112)은 몰리브덴, 크롬 등의 금속 재질일 수 있다. In addition, a light shield layer 112 may be further disposed between the substrate 110 and the buffer layer 114 . It serves to prevent external light from being introduced into the active layer 130 disposed on the light blocking layer 112 . The light blocking layer 112 may be made of a metal such as molybdenum or chromium.

게이트 배선(GL)은 기판(110) 상에 제1 방향(도 6의 x 방향)을 따라 배치된다. The gate line GL is disposed on the substrate 110 along a first direction (x direction in FIG. 6 ).

데이터 배선(DL)은 게이트 배선(GL)과 교차하는 제2 방향(도 6의 y 방향)을 따라 배치된다. 게이트 배선(GL)과 데이터 배선(DL)의 교차에 의해 화소 영역이 정의된다. The data line DL is disposed along the second direction (y direction in FIG. 6 ) crossing the gate line GL. A pixel area is defined by the intersection of the gate line GL and the data line DL.

박막 트랜지스터(120)는 게이트 배선(GL)과 데이터 배선(DL)의 교차 부분에 배치된다. The thin film transistor 120 is disposed at the intersection of the gate line GL and the data line DL.

보다 구체적으로, 박막 트랜지스터(120)는 액티브층(130), 게이트 절연막(140), 게이트 전극(150), 층간 절연막(160), 소스 전극(170a), 드레인 전극(170b)을 포함한다. More specifically, the thin film transistor 120 includes an active layer 130, a gate insulating layer 140, a gate electrode 150, an interlayer insulating layer 160, a source electrode 170a, and a drain electrode 170b.

액티브층(130)은 소스 영역(130a), 드레인 영역(130b), 그리고 소스 영역(130a)과 드레인 영역(130b) 사이의 채널 영역(130c)을 구비한다.The active layer 130 includes a source region 130a, a drain region 130b, and a channel region 130c between the source region 130a and the drain region 130b.

액티브층(130)의 재질은 비정질 실리콘, 폴리 실리콘, LTPS(Low Temperature Ploy Silicon) 등이 될 수 있다. 또한, 액티브층(130)의 재질은 ZnO(Zinc Oxide), IGZO(Indium Gallium Zinc Oxide,), ZIO(Zinc Indium Oxide), ZGO(Ga-doped ZnO)와 같은 산화물 반도체일 수 있다. 소스 영역(130a) 및 드레인 영역(130b)에는 각각 고농도의 불순물이 도핑되어 있다.The material of the active layer 130 may be amorphous silicon, polysilicon, low temperature polysilicon (LTPS), or the like. In addition, the material of the active layer 130 may be an oxide semiconductor such as ZnO (Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ZIO (Zinc Indium Oxide), or ZGO (Ga-doped ZnO). The source region 130a and the drain region 130b are each doped with high-concentration impurities.

게이트 절연막(140)은 액티브층(130) 상에 배치된다. The gate insulating layer 140 is disposed on the active layer 130 .

게이트 전극(150)은 게이트 절연막(140) 상의 액티브층의 채널 영역(130c)에 중첩되는 영역에 배치된다. 이때, 게이트 전극(150)은 게이트 배선(GL)의 일부분이다. 보다 구체적으로, 게이트 전극(150)은 제1 방향(x 방향)을 따라 배치된 게이트 배선(GL)으로부터 제2 방향(y 방향)으로 돌출된 형태로 배치될 수 있다. 게이트 배선(GL)과 게이트 전극(150)은 동시에 형성되며, 제1 금속층이라고도 한다. The gate electrode 150 is disposed in a region overlapping the channel region 130c of the active layer on the gate insulating layer 140 . In this case, the gate electrode 150 is a part of the gate line GL. More specifically, the gate electrode 150 may protrude from the gate line GL disposed along the first direction (x direction) in the second direction (y direction). The gate line GL and the gate electrode 150 are formed at the same time and are also referred to as a first metal layer.

층간 절연막(160)은 게이트 전극(150)이 배치된 게이트 절연막(140) 상에 배치된다. The interlayer insulating film 160 is disposed on the gate insulating film 140 on which the gate electrode 150 is disposed.

층간 절연막(160)은 표면이 평탄화되어 있다. 층간 절연막(160)은 복수 층으로 형성될 수 있다. 도 2를 참조하면, 층간 절연막(160)은 제1 층간 절연막(160a) 및 제2 층간 절연막(160b)을 포함한다. 제1 층간 절연막은 소스 전극(170a) 및 드레인 전극(170b)과 상기 액티브층(130)을 연결하는 콘택홀들(165a, 165b)을 구비한다. 제2 층간 절연막(160b)은 제1 층간 절연막(160a) 상에 배치된다. 제1 층간 절연막(160a)과 제2 층간 절연막(160b)의 재질은 특별히 한정되지 않는다. 다만, 층간 절연막과 상부의 금속층(소스 전극 및 드레인 전극)의 반응 억제 및 층간 절연막 상부의 증착 안정성 등을 고려할 때 제2 층간 절연막은 무기물 재질인 것이 보다 바람직하다. The surface of the interlayer insulating film 160 is planarized. The interlayer insulating film 160 may be formed of a plurality of layers. Referring to FIG. 2 , the interlayer insulating film 160 includes a first interlayer insulating film 160a and a second interlayer insulating film 160b. The first interlayer insulating layer includes contact holes 165a and 165b connecting the source electrode 170a and the drain electrode 170b to the active layer 130 . The second interlayer insulating layer 160b is disposed on the first interlayer insulating layer 160a. The material of the first interlayer insulating film 160a and the second interlayer insulating film 160b is not particularly limited. However, considering suppression of reaction between the interlayer insulating film and the upper metal layer (source electrode and drain electrode) and deposition stability on top of the interlayer insulating film, it is more preferable that the second interlayer insulating film is made of an inorganic material.

소스 전극(170a)은 층간 절연막(160) 상에 배치된다. 소스 전극(170a)은 데이터 배선(DL)의 일부분이며, 제2 방향(y 방향)을 따라 배치된 데이터 배선(DL)으로부터 제1 방향(x 방향)으로 돌출된 형태로 배치된다. 소스 전극(170a)은 소스-액티브 연결용 컨택홀(165a)을 통해 액티브층(130)의 소스 영역(130a)에 연결된다. The source electrode 170a is disposed on the interlayer insulating layer 160 . The source electrode 170a is a part of the data line DL, and is disposed to protrude in the first direction (x direction) from the data line DL disposed along the second direction (y direction). The source electrode 170a is connected to the source region 130a of the active layer 130 through the source-active connection contact hole 165a.

드레인 전극(170b)은 층간 절연막(160) 상에 소스 전극(170a)과 이격 배치된다. 드레인 전극(170b)은 드레인-액티브 연결용 컨택홀(165b)을 통해 액티브층(130)의 드레인 영역(130b)에 연결된다. The drain electrode 170b is spaced apart from the source electrode 170a on the interlayer insulating layer 160 . The drain electrode 170b is connected to the drain region 130b of the active layer 130 through the drain-active connection contact hole 165b.

데이터 배선(DL), 소스 전극(170a) 및 드레인 전극(170b)은 동시에 형성되며, 이들을 통틀어 제2 금속층이라고도 한다. The data line DL, the source electrode 170a, and the drain electrode 170b are formed at the same time, collectively referred to as a second metal layer.

유기 절연막(180)은 박막 트랜지스터(120)가 배치된 기판 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀(180a)을 구비한다. 유기 절연막(180)은 PAC(Photo Acryl Compound) 재질일 수 있으며, 코팅 및 광중합 반응에 의해 형성될 수 있다. 제1 컨택홀(180a)은 포토 리소그래피 공정에서 하부의 드레인 전극(170b)이 노출되도록 패터닝되어 형성될 수 있다. 또한, 제1 컨택홀(180a)을 둘러싼 유기 절연막의 끝단, 즉 제1 컨택홀(180a)의 측벽은 테이퍼지게 형성될 수 있다. 이를 통해 유기 절연막 상에 무기 절연막(190) 배치시 증착 안정성을 높일 수 있다. The organic insulating layer 180 is disposed on the substrate on which the thin film transistor 120 is disposed, and has a first contact hole 180a through which a drain electrode of the thin film transistor is exposed. The organic insulating film 180 may be made of a photo acrylic compound (PAC) material and may be formed by coating and photopolymerization. The first contact hole 180a may be patterned and formed to expose the lower drain electrode 170b in a photolithography process. Also, an end of the organic insulating layer surrounding the first contact hole 180a, that is, a sidewall of the first contact hole 180a may be formed to be tapered. Through this, when the inorganic insulating film 190 is disposed on the organic insulating film, deposition stability may be increased.

박막 트랜지스터(120)가 배치된 기판 상에 유기 절연막이 아닌 무기 절연막이 배치되는 것을 고려할 수 있다. 그러나, 이는 다음과 같은 이유로 바람직하지 않다. It may be considered that an inorganic insulating film is disposed on the substrate on which the thin film transistor 120 is disposed, rather than an organic insulating film. However, this is undesirable for the following reasons.

우선, 박막 트랜지스터 상에는 수 마이크로미터 두께의 두꺼운 절연막이 요구되는데, 유기물의 경우 코팅 및 광중합 반응에 의해 수 마이크로 두께의 평탄화된 절연막이 쉽게 형성될 수 있다. 그러나, 무기 절연막의 경우 주로 증착에 의해 형성되는데, 증착을 통하여 주로 수십 내지 수백 나노미터 두께의 막이 형성되며, 증착법을 이용하여 수 마이크로 두께의 막을 형성하기에는 어레이 기판 나아가 표시장치 전체의 제조 비용 상승이 크게 증가한다. First, a thick insulating film with a thickness of several micrometers is required on the thin film transistor. In the case of an organic material, a planarized insulating film with a thickness of several micrometers can be easily formed by coating and photopolymerization. However, in the case of an inorganic insulating film, it is mainly formed by deposition, and a film with a thickness of several tens to hundreds of nanometers is mainly formed through deposition, and it is difficult to form a film with a thickness of several micrometers using the deposition method, which increases the manufacturing cost of the array substrate and the display device as a whole. increase greatly

또한, 코팅에 의한 유기 절연막의 경우, 평탄화가 용이하다. 그러나, 박막 증착에 의할 때 하부층에 높이 편차가 있을 때, 증착에 의한 절연막 역시 동일한 형태의 높이 편차를 가지게 된다. 이러한 높이 편차가 계속 유지되는 경우, 파손, 크랙 등의 불량 발생 가능성이 높아질 수 있다. In addition, in the case of an organic insulating film by coating, planarization is easy. However, when there is a height deviation in the lower layer by thin film deposition, the insulating film by deposition also has the same type of height deviation. If this height deviation is continuously maintained, the possibility of occurrence of defects such as breakage and cracks may increase.

무기 절연막(190)은 유기 절연막(180) 상에 배치되며, 박막 트랜지스터(120)의 드레인 전극(170b)이 노출되는 제2 컨택홀(180b)을 구비한다. 무기 절연막(190)은 SiNx, SiON, SiOx 등의 재질일 수 있다. 무기 절연막(190)은 증착에 의해 형성되며, 제1 컨택홀(180a)이 구비된 유기 절연막(180)의 표면 형상에 대응하는 형태로 배치될 수 있다. The inorganic insulating layer 190 is disposed on the organic insulating layer 180 and has a second contact hole 180b through which the drain electrode 170b of the thin film transistor 120 is exposed. The inorganic insulating layer 190 may be made of a material such as SiNx, SiON, or SiOx. The inorganic insulating layer 190 is formed by deposition and may be disposed in a shape corresponding to the surface shape of the organic insulating layer 180 having the first contact hole 180a.

도 7를 참조하면, 무기 절연막(190)은 3개 층을 포함할 수 있다.Referring to FIG. 7 , the inorganic insulating layer 190 may include three layers.

제1 무기 절연막(190a)은 상부에 터치 신호 배선(200)이 배치된다. 제2 무기 절연막(190b)은 제1 무기 절연막 상에 배치되며, 상부에 공통 전극(210)이 배치된다. 제3 무기 절연막(190c)은 제2 무기 절연막(190b) 상에 배치되며, 상부에 화소 전극(220)이 배치된다. The touch signal wiring 200 is disposed on the first inorganic insulating layer 190a. The second inorganic insulating layer 190b is disposed on the first inorganic insulating layer, and the common electrode 210 is disposed thereon. The third inorganic insulating layer 190c is disposed on the second inorganic insulating layer 190b, and the pixel electrode 220 is disposed thereon.

공통 전극(210)은 박막 트랜지스터(120와 화소 전극(220) 사이에서, 화소 전극(220)과 중첩되도록 배치될 수 있다. 공통 전극(210) 및 화소 전극(220)은 ITO(Indium, Tin Oxide), IZO(Indium Zinc Oxide)와 같은 투명 전도성 산화물(Transparent Conductive Oxide) 재질일 수 있다. The common electrode 210 may be disposed between the thin film transistor 120 and the pixel electrode 220 to overlap the pixel electrode 220. The common electrode 210 and the pixel electrode 220 may be indium, tin oxide (ITO) ), or a transparent conductive oxide material such as indium zinc oxide (IZO).

터치 신호 배선(200)은 제3 금속층(M3L)이라고도 하며, 공통 전극(210)과 전기적으로 연결된다. 도면에 도시하지는 않았지만, 터치 신호 배선(200)은 디스플레이 모드에서는 공통 전극(210)에서 인가되는 공통 전압을 복수의 터치 전극으로 전달하는 역할을 하고, 터치 모드에서는 터치 구동 신호를 복수의 터치 전극으로 전달하는 역할을 한다. 터치 신호 배선(200)은 금속 재질일 수 있다. The touch signal wire 200 is also referred to as the third metal layer M3L and is electrically connected to the common electrode 210 . Although not shown in the figure, the touch signal wiring 200 serves to transfer the common voltage applied from the common electrode 210 to the plurality of touch electrodes in the display mode, and transmits the touch driving signal to the plurality of touch electrodes in the touch mode. plays a role in conveying The touch signal wire 200 may be made of a metal material.

화소 전극(220)은 무기 절연막(190), 보다 구체적으로는 제3 무기 절연막(190c) 상에 배치되며, 제1 컨택홀(180a) 및 제2 컨택홀(180b)을 통하여 박막 트랜지스터의 드레인 전극(170b)과 연결된다.The pixel electrode 220 is disposed on the inorganic insulating layer 190, more specifically, the third inorganic insulating layer 190c, and is the drain electrode of the thin film transistor through the first contact hole 180a and the second contact hole 180b. (170b) is connected.

화소 전극(226)은 화소 영역에 배치되며, 공통 전극(210)과의 횡전계를 발생시키기 위해 핑거 형태의 구조를 가질 수 있다. The pixel electrode 226 is disposed in the pixel area and may have a finger-shaped structure to generate a transverse electric field with the common electrode 210 .

도 6 및 도 7에 도시된 드레인 전극(170b)과 화소 전극(220)을 연결하기 위한 컨택홀 구조는 제1 컨택홀(180a)의 일부와 제2 컨택홀(180b)의 일부가 중첩되어 있는 홀-바이-홀(hole-by-hole) 구조라 볼 수 있다. In the contact hole structure for connecting the drain electrode 170b and the pixel electrode 220 shown in FIGS. 6 and 7 , a portion of the first contact hole 180a and a portion of the second contact hole 180b overlap each other. It can be seen as a hole-by-hole structure.

즉, 홀-바이-홀 구조의 제1 컨택홀(180a)과 제2 컨택홀(180b)은 도 8에 도시된 예와 같이, 제1 컨택홀(180a)의 일부분과 제2 컨택홀(180b) 일부분이 중첩된 구조이다. That is, the first contact hole 180a and the second contact hole 180b of the hole-by-hole structure are part of the first contact hole 180a and the second contact hole 180b, as shown in the example shown in FIG. 8 . ) is a partially overlapping structure.

이 홀-바이-홀 컨택홀 구조에서는 제1 컨택홀(180a)의 사이즈가 제2 컨택홀의 사이즈보다 커야 하는 것은 아니며, 제1 컨택홀(180a)의 사이즈가 제2 컨택홀(180b)의 사이즈보다 약간 더 클 수 있고 반대로 제1 컨택홀(180a)의 사이즈가 제2 컨택홀(180b)의 사이즈보다 약간 더 작을 수 있다. 또한, 제1 컨택홀(180a)의 사이즈가 제2 컨택홀(180b)의 사이즈와 동일할 수도 있다. 즉, 홀-바이-홀 구조의 컨택홀은 제1 컨택홀(180a)의 사이즈를 줄이더라도 제2 컨택홀 형성에 영향을 미치지 않는다.In this hole-by-hole contact hole structure, the size of the first contact hole 180a does not have to be larger than the size of the second contact hole, and the size of the first contact hole 180a is the size of the second contact hole 180b. Conversely, the size of the first contact hole 180a may be slightly smaller than the size of the second contact hole 180b. Also, the size of the first contact hole 180a may be the same as the size of the second contact hole 180b. That is, the contact hole of the hole-by-hole structure does not affect the formation of the second contact hole even if the size of the first contact hole 180a is reduced.

홀-바이-홀 구조의 컨택홀을 통해 유기 절연막을 관통하는 제1 컨택홀(180a)의 사이즈를 줄일 수 있고, 제1 컨택홀(180a)의 사이즈가 줄어든 만큼 게이트 배선, 박막 트랜지스터 등을 가리기 위한 블랙 매트릭스 폭을 감소시킬 수 있다. 이에 따라 화소 영역의 면적을 넓힐 수 있어, 투과율을 향상시킬 수 있다. Through the hole-by-hole structure contact hole, the size of the first contact hole 180a penetrating the organic insulating film can be reduced, and the size of the first contact hole 180a is reduced to cover the gate wiring and the thin film transistor. It is possible to reduce the black matrix width for Accordingly, the area of the pixel region can be increased, and transmittance can be improved.

제1 컨택홀(180a)과 제2 컨택홀(180b)은 게이트 배선(GL)을 따르는 제1 방향(x 방향), 데이터 배선(DL)을 따르는 제2 방향(y 방향), 제1 방향과 제2 방향 사이의 방향을 따라 중첩 배치될 수 있다. 다만, 도 6에서 볼 수 있는 바와 같이, 제1 컨택홀(180a)과 제2 컨택홀(180b)은 게이트 배선(GL)을 따르는 제1 방향을 따라 중첩 배치되는 것이 보다 바람직하다. 제1 컨택홀(180a)과 제2 컨택홀(180b) 게이트 배선(GL)을 따르는 제1 방향을 따라 배치될 때 제1 컨택홀(180a)과 제2 컨택홀(180a)의 제2 방향으로의 사이즈가 크게 감소될 수 있으므로 블랙 매트릭스 폭 감소 효과를 높일 수 있다.The first contact hole 180a and the second contact hole 180b are formed in a first direction (x direction) along the gate line GL, in a second direction (y direction) along the data line DL, and in the first and second directions. They may be disposed overlapping along directions between the second directions. However, as shown in FIG. 6 , it is more preferable that the first contact hole 180a and the second contact hole 180b are overlapped along the first direction along the gate line GL. When the first contact hole 180a and the second contact hole 180b are disposed along the first direction along the gate line GL, the first contact hole 180a and the second contact hole 180a are formed in the second direction. Since the size of can be greatly reduced, the effect of reducing the width of the black matrix can be enhanced.

상기의 홀-바이-홀 구조의 컨택홀은 제2 컨택홀(180b) 형성 시에, 제2 컨택홀(180b)의 일부분이 제1 컨택홀(180a)와 중첩되도록 마스크를 형성한 상태에서 무기 절연막(190)을 건식 식각함으로써 구현될 수 있다. 한편, 건식 식각시 무기 절연막(190)은 식각이 이루어지나, 유기 절연막(180)은 식각이 이루어지지 않는다. The contact hole of the hole-by-hole structure is inorganic in a state in which a mask is formed so that a part of the second contact hole 180b overlaps the first contact hole 180a when the second contact hole 180b is formed. It may be implemented by dry etching the insulating layer 190 . Meanwhile, during dry etching, the inorganic insulating layer 190 is etched, but the organic insulating layer 180 is not etched.

이에 따라, 제1 및 제2 컨택홀(180a, 180b)을 기준으로 한 유기 절연막(180)의 일 측벽 상에는 무기 절연막(180) 및 화소 전극(220)이 배치되어 있고, 제2 컨택홀(180g) 형성시 무기 절연막(180)이 제거됨에 따라, 유기 절연막(180)의 타 측벽 상에는 화소 전극(220)이 바로 배치되어 있고, 제1 및 제2 컨택홀(180a, 180b) 형성에 따라 드레인 전극(170b)이 노출되는 유기 절연막(180)의 일 측벽과 타 측벽 사이에는 드레인 전극(170b) 상에 화소 전극(220)이 배치된 구조를 가질 수 있다. Accordingly, the inorganic insulating film 180 and the pixel electrode 220 are disposed on one sidewall of the organic insulating film 180 based on the first and second contact holes 180a and 180b, and the second contact hole 180g ) As the inorganic insulating film 180 is removed during formation, the pixel electrode 220 is directly disposed on the other sidewall of the organic insulating film 180, and the drain electrode is formed according to the formation of the first and second contact holes 180a and 180b. The pixel electrode 220 may be disposed on the drain electrode 170b between one sidewall and the other sidewall of the organic insulating layer 180 where 170b is exposed.

여기서, 유기 절연막(180)의 일 측벽은 제2 컨택홀(180b)과 중첩되지 않는 제1 컨택홀(180a)의 측벽이고, 유기 절연막(180)의 타 측벽은 제2 컨택홀(180b)과 중첩되는 제1 컨택홀(180a)의 측벽이 될 수 있다. 즉, 제2 컨택홀(180b)과 중첩되지 않는 제1 컨택홀(180a)의 측벽은 유기 절연막(180) 상에 무기 절연막(190)이 배치되어 있고, 무기 절연막(180) 상에 화소 전극(220)이 배치된 구조를 가질 수 있다. 또한, 제2 컨택홀(180b)과 중첩되는 제1 컨택홀(180a)의 측벽은 유기 절연막(180) 상에 화소 전극(220)이 배치된 구조를 가질 수 있다. 또한, 제2 컨택홀(180b)의 바닥은 박막 트렌지스터의 드레인 전극(170b) 상에 화소 전극(220)이 배치된 구조를 가질 수 있다. Here, one sidewall of the organic insulating film 180 is a sidewall of the first contact hole 180a that does not overlap with the second contact hole 180b, and the other sidewall of the organic insulating film 180 is a sidewall of the second contact hole 180b and the second contact hole 180b. It may be a sidewall of the overlapping first contact hole 180a. That is, the inorganic insulating film 190 is disposed on the organic insulating film 180 on the sidewall of the first contact hole 180a that does not overlap with the second contact hole 180b, and the pixel electrode ( 220) may have a disposed structure. Also, a sidewall of the first contact hole 180a overlapping the second contact hole 180b may have a structure in which the pixel electrode 220 is disposed on the organic insulating layer 180 . Also, the bottom of the second contact hole 180b may have a structure in which the pixel electrode 220 is disposed on the drain electrode 170b of the thin film transistor.

이때, 제1 컨택홀(180a)의 측벽의 경사(θ1)가 상기 제2 컨택홀(180b)의 측벽의 경사(θ2)보다 더 클 수 있다. 제1 컨택홀(180a)의 경우, 유기 절연막(180) 상에 무기 절연막(190)을 안정적으로 증착시키기 위하여 상대적으로 큰 측벽 경사(θ1)를 가질 수 있다. 제1 컨택홀(180a)의 측벽의 경사(θ1)는 90°보다 큰 둔각일 수 있다. 반면, 제2 컨택홀(180b)의 경우 이러한 큰 측벽 경사를 요하지 않아, 상대적으로 작은 측벽 경사(θ2)를 가질 수 있다. 제2 컨택홀(180b)의 측벽의 경사(θ2)는 약 90° 정도가 될 수 있다.In this case, the slope θ1 of the sidewall of the first contact hole 180a may be greater than the slope θ2 of the sidewall of the second contact hole 180b. The first contact hole 180a may have a relatively large sidewall slope θ1 in order to stably deposit the inorganic insulating layer 190 on the organic insulating layer 180 . An inclination θ1 of the sidewall of the first contact hole 180a may be an obtuse angle greater than 90°. On the other hand, the second contact hole 180b does not require such a large sidewall inclination and may have a relatively small sidewall inclination θ2. The slope θ2 of the sidewall of the second contact hole 180b may be about 90°.

또한, 도 8을 참조하면, 화소 전극(220)은 제2 컨택홀(180b)의 측벽에서 단절되어 있을 수 있다. 이는 제2 컨택홀(180b) 형성시 무기막 일부에 언더컷(도 8의 C 부분)의 발생에 기인하는 것이다. 이러한 화소 전극(220)은 제2 컨택홀(180b)의 측벽에서 단절되어 있더라도 도 8에 도시된 예와 같이, 드레인 전극(170b)와 화소 전극(220) 간의 연결에는 문제가 발생하지 않는다. 이는 도 6의 평면도로부터 명확히 알 수 있다. 도 6의 참조하면, 평면에서 볼 때 화소 전극(220)이 드레인 전극(180b)을 덮는 형태로 되어 있다. 이에 따라, 제2 컨택홀(180b)의 측벽에서 화소 전극(200)의 일부분이 단절된다고 하더라도 제1 컨택홀(180a)의 측벽을 통하여 드레인 전극(170b)와 화소 전극(220)이 연결되기 때문에, 해당 화소 영역의 화소 전극 전체에 신호가 인가될 수 있다.Also, referring to FIG. 8 , the pixel electrode 220 may be disconnected from the sidewall of the second contact hole 180b. This is due to the occurrence of an undercut (portion C in FIG. 8 ) in a portion of the inorganic film when the second contact hole 180b is formed. Even if the pixel electrode 220 is disconnected from the sidewall of the second contact hole 180b, a connection between the drain electrode 170b and the pixel electrode 220 does not cause a problem, as in the example shown in FIG. 8 . This can be clearly seen from the plan view of FIG. 6 . Referring to FIG. 6 , the pixel electrode 220 covers the drain electrode 180b when viewed from a plan view. Accordingly, even if a portion of the pixel electrode 200 is disconnected from the sidewall of the second contact hole 180b, the drain electrode 170b and the pixel electrode 220 are connected through the sidewall of the first contact hole 180a. , the signal may be applied to the entire pixel electrode of the corresponding pixel area.

본 발명에 따른 표시장치용 어레이 기판은 액정 표시장치용 어레이 기판에 적용될 수 있으며, 유기발광다이오드 표시장치나 이외의 다른 표시장치에도 적용 가능하다.The array substrate for a display device according to the present invention can be applied to an array substrate for a liquid crystal display device, and can also be applied to an organic light emitting diode display device or other display devices.

예를 들어, 본 발명에 따른 어레이 기판이 액정 디스플레이 장치에 적용될 경우, 어레이 기판과 컬러필터 기판 사이에 액정층이 개재된 구조를 가지며, 어레이 기판 하부에는 어레이 기판에 균일한 면광을 제공하기 위해, 광원 및 각종 광학 시트를 포함하는 백라이트 유닛이 배치된다. For example, when the array substrate according to the present invention is applied to a liquid crystal display device, it has a structure in which a liquid crystal layer is interposed between the array substrate and the color filter substrate, and below the array substrate to provide uniform surface light to the array substrate, A backlight unit including a light source and various optical sheets is disposed.

다른, 예로, 본 발명에 따른 어레이 기판이 유기발광다이오드 표시장치에 적용될 경우, 어레이 기판에 박막 트랜지스터와 함께 유기발광다이오드가 배치되며, 별도의 백라이트 유닛 및 편광판은 요구되지 않는다. As another example, when the array substrate according to the present invention is applied to an organic light emitting diode display device, the organic light emitting diode along with the thin film transistor is disposed on the array substrate, and a separate backlight unit and polarizer are not required.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해할 수 있을 것이다.Although the above has been described based on the embodiments of the present invention, various changes or modifications may be made at the level of those skilled in the art. Accordingly, it will be understood that such changes and modifications are included within the scope of the present invention as long as they do not depart from the scope of the present invention.

110 : 기판 112 : 차광층
114 : 버퍼층 120 : 박막 트랜지스터
130 : 액티브층 130a : 소스 영역130a
130b : 드레인 영역 130c : 채널 영역
140 : 게이트 절연막 150 : 게이트 전극
160 : 층간 절연막 160a : 제1 층간 절연막
160b : 제2 층간 절연막 165a : 소스-액티브 연결용 컨택홀
165b : 드레인-액티브 연결용 컨택홀
170a : 소스 전극 170b : 드레인 전극
180 : 유기 절연막 180a : 제1 컨택홀
180b : 제2 컨택홀 190 : 무기 절연막
190a : 제 1 무기 절연막 190b : 제2 무기 절연막
190c : 제3 무기 절연막 200 : 터치 신호 배선
210 : 공통 전극 220 : 화소 전극
GL : 게이트 배선 DL : 데이터 배선
110: substrate 112: light blocking layer
114: buffer layer 120: thin film transistor
130: active layer 130a: source region 130a
130b: drain region 130c: channel region
140: gate insulating film 150: gate electrode
160: interlayer insulating film 160a: first interlayer insulating film
160b: second interlayer insulating film 165a: contact hole for source-active connection
165b: contact hole for drain-active connection
170a: source electrode 170b: drain electrode
180: organic insulating film 180a: first contact hole
180b: second contact hole 190: inorganic insulating film
190a: first inorganic insulating film 190b: second inorganic insulating film
190c: third inorganic insulating film 200: touch signal wiring
210: common electrode 220: pixel electrode
GL: Gate wiring DL: Data wiring

Claims (13)

기판;
상기 기판 상에 제1 방향을 따라 배치된 게이트 배선;
상기 게이트 배선과 교차하는 제2 방향을 따라 배치되어 화소 영역을 정의하는 데이터 배선;
상기 게이트 배선과 데이터 배선의 교차 부분에 배치되는 박막 트랜지스터;
상기 박막 트랜지스터가 배치된 기판 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀을 구비하는 유기 절연막;
상기 유기 절연막 상에 배치되며, 상기 박막 트랜지스터의 드레인 전극이 노출되는 제2 컨택홀을 구비하는 적어도 한 층의 무기 절연막;
상기 무기 절연막 상에 배치되며, 상기 제1 컨택홀 및 제2 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결되는 화소 전극을 포함하고,
상기 제1 컨택홀의 일부분과 상기 제2 컨택홀의 일부분이 중첩되고,
상기 제1 컨택홀의 측벽의 경사가 상기 제2 컨택홀의 측벽의 경사보다 더 크고, 상기 제1 컨택홀의 측벽의 경사는 둔각인, 표시장치용 어레이 기판.
Board;
a gate line disposed on the substrate along a first direction;
a data line disposed along a second direction crossing the gate line to define a pixel area;
a thin film transistor disposed at an intersection of the gate line and the data line;
an organic insulating layer disposed on the substrate on which the thin film transistor is disposed and having a first contact hole through which a drain electrode of the thin film transistor is exposed;
at least one inorganic insulating layer disposed on the organic insulating layer and having a second contact hole through which the drain electrode of the thin film transistor is exposed;
a pixel electrode disposed on the inorganic insulating layer and connected to a drain electrode of the thin film transistor through the first contact hole and the second contact hole;
A portion of the first contact hole overlaps a portion of the second contact hole;
The array substrate for a display device, wherein the slope of the sidewall of the first contact hole is greater than the slope of the sidewall of the second contact hole, and the slope of the sidewall of the first contact hole has an obtuse angle.
제1항에 있어서,
상기 유기 절연막의 일 측벽 상에는 무기 절연막 및 화소 전극이 배치되어 있고,
상기 유기 절연막의 타 측벽 상에는 화소 전극이 배치되어 있고,
상기 유기 절연막의 일 측벽과 타 측벽 사이에는 드레인 전극 상에 화소 전극이 배치된 구조를 갖는, 표시장치용 어레이 기판.
According to claim 1,
An inorganic insulating film and a pixel electrode are disposed on one sidewall of the organic insulating film,
A pixel electrode is disposed on the other sidewall of the organic insulating film,
An array substrate for a display device having a structure in which a pixel electrode is disposed on a drain electrode between one sidewall and the other sidewall of the organic insulating film.
제2항에 있어서,
상기 유기 절연막의 일 측벽은 상기 제2 컨택홀과 중첩되지 않는 제1 컨택홀의 측벽이고,
상기 유기 절연막의 타 측벽은 상기 제2 컨택홀과 중첩되는 상기 제1 컨택홀 측벽인, 표시장치용 어레이 기판.
According to claim 2,
One sidewall of the organic insulating layer is a sidewall of a first contact hole that does not overlap the second contact hole;
The other sidewall of the organic insulating layer is a sidewall of the first contact hole overlapping the second contact hole.
제1항에 있어서,
상기 제1 컨택홀과 제2 컨택홀은 상기 제1 방향을 따라 배치된, 표시장치용 어레이 기판.
According to claim 1,
The array substrate for a display device, wherein the first contact hole and the second contact hole are disposed along the first direction.
제2항에 있어서,
상기 유기 절연막의 일 측벽 상에 배치된 상기 무기 절연막은 상기 드레인 전극에 접촉하는, 표시장치용 어레이 기판.
According to claim 2,
The inorganic insulating film disposed on one sidewall of the organic insulating film contacts the drain electrode, the array substrate for a display device.
제1항에 있어서,
상기 화소 전극은 상기 제2 컨택홀의 측벽에서 단절되어 있는, 표시장치용 어레이 기판.
According to claim 1,
wherein the pixel electrode is disconnected from a sidewall of the second contact hole.
제1항에 있어서,
상기 박막 트랜지스터는
소스 영역, 상기 드레인 영역 및 상기 소스 영역과 드레인 영역 사이의 채널 영역을 구비하는 액티브층과,
상기 액티브층 상에 배치되는 게이트 절연막과,
상기 게이트 절연막 상의 상기 액티브층의 채널 영역에 중첩되는 영역에 배치되되, 상기 게이트 배선으로부터 상기 제2 방향으로 돌출된 형태로 배치되는 게이트 전극과,
상기 게이트 전극이 배치된 게이트 절연막 상에 배치되는 층간 절연막과,
상기 층간 절연막 상에 상기 데이터 배선으로부터 상기 제1 방향으로 돌출된 형태로 배치되며, 상기 액티브층의 소스 영역에 연결되는 소스 전극과,
상기 층간 절연막 상에 상기 소스 전극과 이격 배치되며, 상기 액티브층의 드레인 영역에 연결되는 드레인 전극을 포함하는, 표시장치용 어레이 기판.
According to claim 1,
The thin film transistor
an active layer including a source region, the drain region, and a channel region between the source region and the drain region;
a gate insulating layer disposed on the active layer;
a gate electrode disposed in a region overlapping a channel region of the active layer on the gate insulating film and protruding from the gate wire in the second direction;
An interlayer insulating film disposed on the gate insulating film on which the gate electrode is disposed;
a source electrode disposed on the interlayer insulating film to protrude from the data line in the first direction and connected to a source region of the active layer;
An array substrate for a display device comprising: a drain electrode spaced apart from the source electrode on the interlayer insulating film and connected to a drain region of the active layer.
제7항에 있어서,
상기 기판과 상기 액티브층 사이에 버퍼층이 추가로 배치된, 표시장치용 어레이 기판.
According to claim 7,
An array substrate for a display device, wherein a buffer layer is additionally disposed between the substrate and the active layer.
제8항에 있어서,
상기 기판과 상기 버퍼층 사이에 차광층이 추가로 배치된, 표시장치용 어레이 기판.
According to claim 8,
An array substrate for a display device, wherein a light blocking layer is further disposed between the substrate and the buffer layer.
제7항에 있어서,
상기 층간 절연막은
표면이 평탄화되어 있으며, 상기 소스 전극 및 드레인 전극과 상기 액티브층을 연결하는 콘택홀들을 구비하는 제1 층간 절연막과,
상기 제1 층간 절연막 상에 배치되는, 제2 층간 절연막을 포함하는, 표시장치용 어레이 기판.
According to claim 7,
The interlayer insulating film is
A first interlayer insulating film having a planarized surface and having contact holes connecting the source and drain electrodes to the active layer;
An array substrate for a display device comprising a second interlayer insulating film disposed on the first interlayer insulating film.
제1항에 있어서,
상기 무기 절연막은
상부에 터치 신호 배선이 배치되는 제1 무기 절연막과,
상기 제1 무기 절연막 상에 배치되며, 상부에 공통 전극이 배치되는 제2 무기 절연막과,
상기 제2 무기 절연막 상에 배치되며, 상부에 상기 화소 전극이 배치되는 제3 무기 절연막을 포함하는, 표시장치용 어레이 기판.
According to claim 1,
The inorganic insulating film is
A first inorganic insulating film on which a touch signal wire is disposed;
a second inorganic insulating film disposed on the first inorganic insulating film and having a common electrode disposed thereon;
An array substrate for a display device comprising a third inorganic insulating film disposed on the second inorganic insulating film and having the pixel electrode disposed thereon.
기판 상에 박막 트랜지스터를 배치하는 단계;
상기 박막 트랜지스터가 배치된 기판 상에 상기 박막 트랜지스터의 드레인 전극이 노출되는 제1 컨택홀을 구비하는 유기 절연막을 배치하는 단계;
상기 유기 절연막 상에 적어도 한 층의 무기 절연막을 배치하는 단계;
상기 박막 트랜지스터의 드레인 전극이 노출되도록 상기 무기 절연막을 관통하는 제2 컨택홀을 형성하는 단계;
상기 제2 컨택홀이 배치된 상기 무기 절연막 상에 화소 전극을 배치하는 단계를 포함하고,
상기 제1 컨택홀의 일부와 중첩되도록 상기 제2 컨택홀을 형성하고,
상기 제1 컨택홀의 측벽의 경사가 상기 제2 컨택홀의 측벽의 경사보다 더 크고, 상기 제1 컨택홀의 측벽의 경사는 둔각인, 표시장치용 어레이 기판 제조 방법.
disposing thin film transistors on a substrate;
disposing an organic insulating layer having a first contact hole exposing a drain electrode of the thin film transistor on the substrate on which the thin film transistor is disposed;
disposing at least one inorganic insulating film on the organic insulating film;
forming a second contact hole passing through the inorganic insulating layer to expose a drain electrode of the thin film transistor;
disposing a pixel electrode on the inorganic insulating layer where the second contact hole is disposed;
forming the second contact hole to overlap a portion of the first contact hole;
The method of claim 1 , wherein the slope of the sidewall of the first contact hole is greater than the slope of the sidewall of the second contact hole, and the slope of the sidewall of the first contact hole has an obtuse angle.
제12항에 있어서,
상기 제2 컨택홀과 중첩되지 않는 제1 컨택홀의 측벽인 상기 유기 절연막의 일 측벽 상에는 상기 무기 절연막 및 상기 화소 전극이 배치되어 있고,
상기 유기 절연막의 일 측벽 상에 배치된 상기 무기 절연막은 상기 드레인 전극에 접촉하는, 표시장치용 어레이 기판 제조 방법.
According to claim 12,
the inorganic insulating layer and the pixel electrode are disposed on one sidewall of the organic insulating layer, which is a sidewall of the first contact hole that does not overlap with the second contact hole;
The method of manufacturing an array substrate for a display device, wherein the inorganic insulating film disposed on one sidewall of the organic insulating film contacts the drain electrode.
KR1020170184677A 2017-12-29 2017-12-29 Array substrate for display device and method of manufacturing the same KR102544031B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184677A KR102544031B1 (en) 2017-12-29 2017-12-29 Array substrate for display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184677A KR102544031B1 (en) 2017-12-29 2017-12-29 Array substrate for display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20190081852A KR20190081852A (en) 2019-07-09
KR102544031B1 true KR102544031B1 (en) 2023-06-16

Family

ID=67261931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184677A KR102544031B1 (en) 2017-12-29 2017-12-29 Array substrate for display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102544031B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081162A (en) 2019-12-23 2021-07-01 엘지디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073619A1 (en) * 2011-11-18 2013-05-23 シャープ株式会社 Semiconductor device, display device, and method for producing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401063B1 (en) * 2015-11-10 2022-05-24 엘지디스플레이 주식회사 Backplane Substrate Having In-cell Type Touch Panel, and Liquid Crystal Display Device Using the Same and Method for Manufacturing the Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073619A1 (en) * 2011-11-18 2013-05-23 シャープ株式会社 Semiconductor device, display device, and method for producing semiconductor device

Also Published As

Publication number Publication date
KR20190081852A (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
US20150021708A1 (en) Pixel structure
US9001297B2 (en) Third metal layer for thin film transistor with reduced defects in liquid crystal display
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
KR102174136B1 (en) Array substrate and liquid crystal display panel having the same
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
TWI555183B (en) Thin film transistor and pixel structure
JP2017111327A (en) Liquid crystal display
US9989828B2 (en) Semiconductor device and liquid crystal display device
KR101620527B1 (en) Thin film transistor array panel and method of manufacturing the same
US10845639B2 (en) Display device
US9651843B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR102544031B1 (en) Array substrate for display device and method of manufacturing the same
KR20160125598A (en) Thin film transistor array substrate and method of manufacturing thereof and display device having the thin film transistor array substrate
KR102068770B1 (en) Array substrate for fringe field switching mode liquid crystal display device and Method of fabricating the same
US20200004073A1 (en) Liquid crystal display device
KR20080003075A (en) Liquid crystal display device and method for fabricating the same
US9405163B2 (en) Thin film transistor substrate and display panel having the same
KR20170134800A (en) Liquid crystal display device and manufacturing method thereof
KR102066020B1 (en) Array substrate for display device having oxide semiconductor and method for fabricating the same
KR20090000948A (en) Display substrate, method of the manufacturing the same and display panel having the same
US20240219785A1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant