KR101842177B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101842177B1
KR101842177B1 KR1020100072831A KR20100072831A KR101842177B1 KR 101842177 B1 KR101842177 B1 KR 101842177B1 KR 1020100072831 A KR1020100072831 A KR 1020100072831A KR 20100072831 A KR20100072831 A KR 20100072831A KR 101842177 B1 KR101842177 B1 KR 101842177B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
semiconductor layer
emitting device
Prior art date
Application number
KR1020100072831A
Other languages
Korean (ko)
Other versions
KR20120011176A (en
Inventor
박형조
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100072831A priority Critical patent/KR101842177B1/en
Publication of KR20120011176A publication Critical patent/KR20120011176A/en
Application granted granted Critical
Publication of KR101842177B1 publication Critical patent/KR101842177B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제1 도전형 반도체층을 포함하는 발광구조물; 상기 제1 도전형 반도체층 하부와 접하면서 상기 발광구조물 내에 형성된 하부 제1 전극; 상기 활성층 및 상기 제2 도전형 반도체층과 상기 하부 제1 전극 사이에 절연층; 및 상기 제1 도전형 반도체층 상부에 형성된 상부 제1 전극;을 포함한다.Embodiments relate to a light emitting device, a light emitting device package, and an illumination system.
The light emitting device includes a light emitting structure including a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer. A lower first electrode formed in the light emitting structure and contacting the lower portion of the first conductive semiconductor layer; An insulating layer between the active layer and the second conductive type semiconductor layer and the lower first electrode; And an upper first electrode formed on the first conductive type semiconductor layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and an illumination system.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device can be produced by combining p-n junction diodes having the characteristic that electric energy is converted into light energy by elements of Group III and Group V on the periodic table. LEDs can be implemented in various colors by controlling the composition ratio of compound semiconductors.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied to a light emitting device, the electrons in the n-layer and the holes in the p-layer are coupled to emit energy corresponding to the energy gap between the conduction band and the valance band. It emits mainly in the form of heat or light, and emits in the form of light.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. Particularly, blue light emitting devices, green light emitting devices, ultraviolet (UV) light emitting devices, and the like using nitride semiconductors have been commercialized and widely used.

한편, 종래기술에 의하면 수직형 발광소자(LED)의 경우 n-GaN의 수직(vertical) 저항이 낮아 전류가 n-전극(n-electrode)의 주변으로 집중되는 현상(current crowding)이 발생되고, 이러한 전류밀집으로 인한 수명 및 신뢰성이 저하하는 문제가 있다. Meanwhile, according to the related art, in the case of a vertical type light emitting device (LED), the vertical resistance of the n-GaN is low and current crowding occurs around the n-electrode, There is a problem that the lifetime and reliability due to such current density are deteriorated.

종래기술은 전류밀집 현상을 완화하기 위해 p-GaN 표면에 전류차단층(CBL)을 배치하고 있으나, 전류차단층은 전류의 흐름을 일부 분산시켜주는 기능을 하나 전류 공급원의 차원에서 전류의 흐름을 효과적으로 확산(spreading) 시켜주는데 한계가 있다.In the prior art, the current blocking layer (CBL) is disposed on the surface of the p-GaN layer to mitigate the current crowding phenomenon. However, the current blocking layer partially diffuses the current flow. However, There is a limit to effective spreading.

실시예는 효과적인 전류 확산(current spreading)을 할 수 있는 발광소자, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a light emitting device package, and an illumination system capable of effective current spreading.

실시예에 따른 발광소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하고 상기 제 2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 적어도 하나 이상의 트렌치를 포함하는 발광 구조물과 상기 제 1 도전형 반도체층의 상부에 배치되는 상부 제 1 전극과 상기 트렌치 내부에 배치되는 하부 제 1 전극과 상기 제 2 도전형 반도체층 하부에 배치되는 전류 차단층과 상기 제 2 도전형 반도체층 하부에 배치되며 상기 전류 차단층을 감싸며 배치되는 제2 전극층을 포함하고, 상기 전류 차단층은 상기 상부 제 1 전극과 수직으로 중첩되며 상기 하부 제1 전극과 상기 상부 제1 전극은 수직으로 중첩되지 않을 수 있다.The light emitting device according to an embodiment may include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, And at least one trench extending through the active layer to a portion of the first conductive semiconductor layer, an upper first electrode disposed on the first conductive semiconductor layer, A current blocking layer disposed under the second conductive semiconductor layer, and a second electrode layer disposed under the second conductive semiconductor layer and disposed to surround the current blocking layer, The current blocking layer is vertically overlapped with the upper first electrode, and the lower first electrode and the upper first electrode may not overlap vertically.

삭제delete

삭제delete

또한, 실시예에 따른 조명시스템은 상기 발광소자 패키지를 구비하는 발광유닛을 포함한다.Further, the illumination system according to the embodiment includes a light emitting unit having the light emitting device package.

실시예에 따른 발광소자, 발광소자 패키지 및 조명시스템에 의하면, 발광구조물(110)의 위에 상부 제1 전극(132)을 형성할 뿐만아니라, 발광구조물(110)의 아래에 하부 제1 전극(131)을 형성시켜, 수직방향(vertical) 뿐만 아니라 수평방향(lateral)으로도 전류가 원활히 흐르게 하여 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.According to the light emitting device, the light emitting device package and the illumination system according to the embodiment, not only the upper first electrode 132 is formed on the light emitting structure 110 but also the lower first electrode 131 So that the current can smoothly flow not only in the vertical direction but also in the lateral direction, thereby improving the current spreading of the entire light emitting device chip.

도 1은 실시예에 따른 발광소자의 상면 예시도.
도 2는 실시예에 따른 발광소자의 제1 단면 예시도.
도 3a은 실시예에 따른 발광소자의 제2 단면 예시도이며, 도 3b는 실시예에 따른 발광소자의 제3 단면 예시도.
도 4는 실시예에 따른 발광소자의 효과 예시도.
도 5 내지 도 10은 실시예에 따른 발광소자 제조방법의 공정 단면 예시도.
도 11은 실시예에 따른 발광소자 패키지의 단면도.
도 12는 실시예에 따른 조명 유닛의 사시도.
도 13은 실시예에 따른 백라이트 유닛의 사시도.1 is an exemplary top view of a light emitting device according to an embodiment.
FIG. 2 is a first exemplary sectional view of a light emitting device according to an embodiment. FIG.
FIG. 3A is a cross-sectional view illustrating a light emitting device according to an embodiment of the present invention, and FIG. 3B is a cross-sectional view illustrating a third exemplary embodiment of the light emitting device according to the embodiment.
4 is a view illustrating an example of the effect of the light emitting device according to the embodiment.
FIG. 5 to FIG. 10 illustrate exemplary process cross sections of a method of manufacturing a light emitting device according to an embodiment.
11 is a cross-sectional view of a light emitting device package according to an embodiment.
12 is a perspective view of a lighting unit according to an embodiment;
13 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

(실시예)(Example)

실시예는 효과적인 전류 확산(current spreading)을 할 수 있는 발광소자, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a light emitting device package, and an illumination system capable of effective current spreading.

도 1은 실시예에 따른 발광소자의 상면 예시도이며, 도 2는 실시예에 따른 발광소자의 제1 단면 예시도(도 1의 I-I'선을 따른 단면)이며, 도 3a은 실시예에 따른 발광소자의 제2 단면 예시도(도 1의 II-II'선을 따른 단면)이고, 도 3b은 실시예에 따른 발광소자의 제3 단면 예시도(도 1의 III-III'선을 따른 단면)이고, 도 4는 실시예에 따른 발광소자의 효과 예시도이다. 도 4는 도 2의 A 부분 확대 예시도이다.FIG. 1 is a top view of a light emitting device according to an embodiment of the present invention. FIG. 2 is a first cross-sectional view (a cross-sectional view taken along line I-I 'of FIG. 1) (A cross-sectional view taken along a line II-II 'in FIG. 1), and FIG. 3B is a cross-sectional view of a third embodiment of the light emitting device according to the embodiment And FIG. 4 is a view illustrating an example of the effect of the light emitting device according to the embodiment. 4 is an enlarged view of a portion A in Fig.

상기 과제를 해결하기 위해 실시예에 따른 발광소자(100)는 제2 도전형 반도체층(116), 상기 제2 도전형 반도체층(116) 상에 형성된 활성층(114) 및 상기 활성층(114) 상에 형성된 제1 도전형 반도체층(112)을 포함하는 발광구조물(110) 및 상기 제1 도전형 반도체층(112)과 접하면서 상기 발광구조물(110) 내에 하부 제1 전극(131)을 포함할 수 있다.A light emitting device 100 according to an embodiment of the present invention includes a second conductive semiconductor layer 116, an active layer 114 formed on the second conductive semiconductor layer 116, A light emitting structure 110 including a first conductive semiconductor layer 112 formed on the first conductive semiconductor layer 112 and a lower first electrode 131 in the light emitting structure 110 in contact with the first conductive semiconductor layer 112 .

이에 따라, 실시예에 따른 발광소자에 의하면, 도 4와 같이, 제1 도전형 반도체층의 상부 제1 전극(132) 뿐만 아니라, 하부(bottom) 영역에 하부 제1 전극(131)을 배치함으로써 발광소자의 전류확산(current spreading)을 효과적으로 개선할 수 있다.4, by disposing the lower first electrode 131 in the bottom region as well as the upper first electrode 132 of the first conductivity type semiconductor layer, The current spreading of the light emitting device can be effectively improved.

예를 들어, 실시예는 발광구조물(110)의 위에 상부 제1 전극(132)을 형성할 뿐만아니라, 발광구조물(110)의 아래에 하부 제1 전극(131)을 형성시켜, 수직방향(vertical) 뿐만 아니라 수평방향(lateral)으로도 전류가 원활히 흐르게 하여 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.For example, in the embodiment, the upper first electrode 132 is formed on the light emitting structure 110, the lower first electrode 131 is formed below the light emitting structure 110, The current can smoothly flow in the lateral direction as well as the current spreading of the entire light emitting device chip can be improved.

구체적으로, 실시예에서, 상기 하부 제1 전극(131)은 상기 제1 도전형 반도체층(112)과 전기적으로 연결되며, 상기 활성층(114), 상기 제2 도전형 반도체층(116)과는 전기적으로 격리될 수 있다.Specifically, in the embodiment, the lower first electrode 131 is electrically connected to the first conductivity type semiconductor layer 112, and the active layer 114, the second conductivity type semiconductor layer 116, It can be electrically isolated.

이를 위해, 상기 하부 제1 전극(131)과 상기 활성층(114) 및 상기 제2 도전형 반도체층(116) 사이에 절연층(151)을 포함할 수 있다. 상기 절연층(151)은 산화막, 질화막 등의 유전체층으로 형성될 수 있으나 이에 한정되는 것은 아니다.For this, an insulating layer 151 may be formed between the lower first electrode 131, the active layer 114, and the second conductive type semiconductor layer 116. The insulating layer 151 may be formed of a dielectric layer such as an oxide layer or a nitride layer, but is not limited thereto.

실시예는 상기 제2 도전형 반도체층(116) 하부에 상기 제2 도전형 반도체층(116)과 전기적으로 연결되는 제2 전극층(120)을 구비하며, 상기 하부 제1 전극(131)은 상기 제2 전극층(120)과 전기적으로 격리될 수 있다. 이를 위해, 상기 제2 전극층(120)과 상기 하부 제1 전극(131) 사이에 절연층(151)을 포함할 수 있고, 상기 절연층(151)은 산화막, 질화막 등의 유전체층으로 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive semiconductor layer 116 may include a second electrode layer 120 electrically connected to the second conductive semiconductor layer 116, and the lower first electrode 131 may include a second conductive semiconductor layer 116, And may be electrically isolated from the second electrode layer 120. For this purpose, an insulating layer 151 may be formed between the second electrode layer 120 and the lower first electrode 131. The insulating layer 151 may be formed of a dielectric layer such as an oxide layer or a nitride layer But is not limited thereto.

상기 하부 제1 전극(131)은 발광구조물의 내부, 예를 들어, 상기 제1 도전형 반도체층(112)의 하부면에 위치함으로써 전류가 수평(lateral) 방향으로 흐르도록 하여, 상부 제1 전극(132)과 더불어 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.The lower first electrode 131 is positioned inside the light emitting structure, for example, the lower surface of the first conductive type semiconductor layer 112, so that current flows in the lateral direction, The current spreading of the entire light emitting device chip can be improved together with the light emitting device 132.

상기 하부 제1 전극(131)은 반사 금속을 포함하여 발광된 빛의 외부 추출 효율을 증대시킬 수 있다. 예를 들어, 상기 하부 제1 전극(131)은 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층을 포함할 수 있으나 이에 한정되는 것은 아니다.The lower first electrode 131 may include a reflective metal to increase the extraction efficiency of the emitted light. For example, the lower first electrode 131 may include a metal layer including Al, Ag, or an alloy including Al or Ag, but is not limited thereto.

실시예는 상기 제1 도전형 반도체층(112) 상부에 형성된 상부 제1 전극(132)을 포함할 수 있다. 이를 통해, 실시예는 발광구조물(110)의 위에 상부 제1 전극(132)을 형성할 뿐만아니라, 발광구조물(110)의 아래에 하부 제1 전극(131)을 형성시켜, 수직방향(vertical) 뿐만 아니라 수평방향(lateral)으로도 전류가 원활히 흐르게 하여 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.The exemplary embodiment may include an upper first electrode 132 formed on the first conductive semiconductor layer 112. In this embodiment, the upper first electrode 132 is formed on the light emitting structure 110, the lower first electrode 131 is formed below the light emitting structure 110, In addition, the current can smoothly flow even in the lateral direction, so that current spreading of the entire light emitting device chip can be improved.

상기 상부 제1 전극(132)은 상기 하부 제1 전극(131)과 공간적으로 상하 간에 오버랩되지 않도록 형성될 수 있다. 예를 들어, 상부 제1 전극(132)은 상기 하부 제1 전극(131)과 교차할 수는 있으나, 상하간에 동일 선상에 위치하지 않을 수 있으나 이에 한정되는 것은 아니다.The upper first electrode 132 may be formed so as not to overlap with the lower first electrode 131 spatially up and down. For example, the upper first electrode 132 may intersect with the lower first electrode 131, but may not be positioned on the same line between the upper and lower sides, but the present invention is not limited thereto.

실시예는, 상기 상부 제1 전극(132)과 공간적으로 상하 간에 오버랩되는 전류차단층(160)을 더 포함할 수 있고 이에 따라 수직 방향의 전류의 확산(spreading)에 기여할 수 있다. 예를 들어, 상기 전류차단층(160)은 상기 제2 도전형 반도체층(116)과 접하여 형성될 수 있으나 이에 한정되는 것은 아니다.The embodiment may further include a current blocking layer 160 that spatially overlaps with the upper first electrode 132, thereby contributing to the spreading of the current in the vertical direction. For example, the current blocking layer 160 may be in contact with the second conductive semiconductor layer 116, but the present invention is not limited thereto.

실시예에서, 상기 상부 제1 전극(132)과 상기 하부 제1 전극(131)은 같은 패드에 연결될 수 있다. 예를 들어, 도 1과 같이 상기 상부 제1 전극(132)과 상기 하부 제1 전극(131)은 모두 제1 패드(171), 제2 패드(172)에 전기적으로 연결될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 상부 제1 전극(132)은 제1 패드(171)에, 상기 하부 제1 전극(131)은 제2 패드(172)에 각각 전기적으로 연결될 수도 있다.In an embodiment, the upper first electrode 132 and the lower first electrode 131 may be connected to the same pad. For example, as shown in FIG. 1, the upper first electrode 132 and the lower first electrode 131 may be electrically connected to the first pad 171 and the second pad 172, no. For example, the upper first electrode 132 may be electrically connected to the first pad 171, and the lower first electrode 131 may be electrically connected to the second pad 172.

실시예에 따른 발광소자, 발광소자 패키지 및 조명시스템에 의하면, 발광구조물(110)의 위에 상부 제1 전극(132)을 형성할 뿐만아니라, 발광구조물(110)의 아래에 하부 제1 전극(131)을 형성시켜, 수직방향(vertical) 뿐만 아니라 수평방향(lateral)으로도 전류가 원활히 흐르게 하여 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.According to the light emitting device, the light emitting device package and the illumination system according to the embodiment, not only the upper first electrode 132 is formed on the light emitting structure 110 but also the lower first electrode 131 So that the current can smoothly flow not only in the vertical direction but also in the lateral direction, thereby improving the current spreading of the entire light emitting device chip.

이하, 도 5 내지 도 10을 참조하여, 실시예에 따른 발광소자 제조방법을 설명한다. 이하의 설명에서, 도 2의 A 부분 확대 예시도를 기준으로 제조방법을 설명하나 실시예가 이에 한정되는 것은 아니다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 5 to 10. FIG. In the following description, the manufacturing method will be described based on the example of the enlarged portion A in Fig. 2, but the embodiment is not limited thereto.

우선, 도 5와 같이 제1 기판(105)을 준비한다.First, the first substrate 105 is prepared as shown in FIG.

상기 제1 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 제1 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203. 중 적어도 하나를 사용할 수 있다. 상기 제1 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The first substrate 105 includes a conductive substrate or an insulating substrate such as sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 . May be used. The concavo-convex structure may be formed on the first substrate 105, but the present invention is not limited thereto. The first substrate 105 may be wet-cleaned to remove impurities on the surface.

이후, 상기 제1 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.A light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 may be formed on the first substrate 105.

이때, 실시예에서 상기 제1 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 발광구조물(110)의 재료와 제1 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. In this embodiment, a buffer layer (not shown) may be formed on the first substrate 105. The buffer layer (not shown) may alleviate the lattice mismatch between the material of the light emitting structure 110 and the first substrate 105, and the material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN , InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 112 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may include, but is not limited to, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 112 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 112 may be formed by a CVD method or molecular beam epitaxy (MBE), sputtering, or vapor phase epitaxy (HVPE). . The first conductive semiconductor layer 112 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Electrons injected through the first conductive type semiconductor layer 112 and holes injected through the second conductive type semiconductor layer 116 formed after the first and second conductive type semiconductor layers 116 and 116 are mutually combined to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 114 is formed of any one or more of paired structures of InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs, / AlGaAs (InGaAs), and GaP / AlGaP But is not limited to. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(114)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive clad layer may be formed on and / or below the active layer 114. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 114.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 116 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 116 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 112 may be an N-type semiconductor layer, and the second conductive semiconductor layer 116 may be a P-type semiconductor layer. An n-type semiconductor layer (not shown) having a polarity opposite to that of the second conductivity type may be formed on the second conductivity type semiconductor layer 116, for example. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

다음으로, 도 6과 같이 상기 발광구조물(110)을 일부를 제거하여 제1 도전형 반도체층(112)을 노출하는 트렌치(T)를 형성할 수 있다. Next, as shown in FIG. 6, a part of the light emitting structure 110 may be removed to form a trench T exposing the first conductive semiconductor layer 112.

예를 들어, 소정의 마스크 패턴(미도시)을 식각 마스크로 하여 제2 도전형 반도체층(116)과 활성층(114)을 관통하여 제1 도전형 반도체층(112)을 노출하도록 트렌치(T)를 형성할 수 있다. 상기 노출된 제1 도전형 반도체층(112)도 일부 제거될 수 있으나 이에 한정되는 것은 아니다.For example, a trench T is formed through the second conductive semiconductor layer 116 and the active layer 114 to expose the first conductive semiconductor layer 112 using a predetermined mask pattern (not shown) as an etching mask, Can be formed. The exposed portions of the first conductive semiconductor layer 112 may be partially removed, but the present invention is not limited thereto.

다음으로, 도 7과 같이 마스크 패턴을 제거하고, 상기 트렌치 내에 상기 노출된 제1 도전형 반도체층(112)과 접하는 하부 제1 전극(131)을 형성할 수 있다.Next, as shown in FIG. 7, the lower first electrode 131, which is in contact with the exposed first conductivity type semiconductor layer 112, may be formed in the trench by removing the mask pattern.

이때, 상기 하부 제1 전극(131)은 상기 제1 도전형 반도체층(112)과 전기적으로 연결되며, 상기 활성층(114), 상기 제2 도전형 반도체층(116)과는 전기적으로 격리될 수 있다.The lower first electrode 131 is electrically connected to the first conductive semiconductor layer 112 and may be electrically isolated from the active layer 114 and the second conductive semiconductor layer 116 have.

이를 위해, 상기 하부 제1 전극(131)과 상기 활성층(114) 및 상기 제2 도전형 반도체층(116) 사이에 절연층(151)을 포함할 수 있다. 상기 절연층(151)은 산화막, 질화막 등의 유전체층으로 형성될 수 있으나 이에 한정되는 것은 아니다.For this, an insulating layer 151 may be formed between the lower first electrode 131, the active layer 114, and the second conductive type semiconductor layer 116. The insulating layer 151 may be formed of a dielectric layer such as an oxide layer or a nitride layer, but is not limited thereto.

상기 하부 제1 전극(131)은 발광구조물의 내부, 예를 들어, 상기 제1 도전형 반도체층(112)의 하부면에 위치함으로써 전류가 수평(lateral) 방향으로 흐르도록 하여, 상부 제1 전극(132)과 더불어 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.The lower first electrode 131 is positioned inside the light emitting structure, for example, the lower surface of the first conductive type semiconductor layer 112, so that current flows in the lateral direction, The current spreading of the entire light emitting device chip can be improved together with the light emitting device 132.

상기 하부 제1 전극(131)은 반사 금속을 포함하여 발광된 빛의 외부 추출 효율을 증대시킬 수 있다. 예를 들어, 상기 하부 제1 전극(131)은 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층을 포함할 수 있으나 이에 한정되는 것은 아니다.The lower first electrode 131 may include a reflective metal to increase the extraction efficiency of the emitted light. For example, the lower first electrode 131 may include a metal layer including Al, Ag, or an alloy including Al or Ag, but is not limited thereto.

또한, 실시예는, 이후 형성된 상부 제1 전극(132)과 공간적으로 상하 간에 오버랩되는 전류차단층(160)을 더 포함할 수 있고 이에 따라 수직 방향의 전류의 확산(spreading)에 기여할 수 있다. 예를 들어, 상기 전류차단층(160)은 상기 제2 도전형 반도체층(116)과 접하여 형성될 수 있으나 이에 한정되는 것은 아니다. In addition, the embodiment may further include a current blocking layer 160 that spatially overlaps the upper first electrode 132 formed thereafter, thereby contributing to the spreading of the current in the vertical direction. For example, the current blocking layer 160 may be in contact with the second conductive semiconductor layer 116, but the present invention is not limited thereto.

상기 전류차단층(160)은 절연층, 비정질 영역, 비도전형 영역, 제1 도전형 이온주입층 등으로 형성할 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 160 may be formed of an insulating layer, an amorphous region, a non-conductive region, a first conductive type ion-implanted layer, or the like, but is not limited thereto.

다음으로, 도 8과 같이 상기 제2 도전형 반도체층(116) 상에 제2 전극층(120)을 형성할 수 있다.Next, the second electrode layer 120 may be formed on the second conductive semiconductor layer 116 as shown in FIG.

한편, 실시예는 상기 하부 제1 전극(131)은 상기 제2 전극층(120)과 전기적으로 격리될 수 있다. 이를 위해, 상기 제2 전극층(120)과 상기 하부 제1 전극(131) 사이에 절연층(151)을 포함할 수 있고, 상기 절연층(151)은 산화막, 질화막 등의 유전체층으로 형성될 수 있으나 이에 한정되는 것은 아니다.Meanwhile, in the embodiment, the lower first electrode 131 may be electrically isolated from the second electrode layer 120. For this purpose, an insulating layer 151 may be formed between the second electrode layer 120 and the lower first electrode 131. The insulating layer 151 may be formed of a dielectric layer such as an oxide layer or a nitride layer But is not limited thereto.

상기 제2 전극층(120)은 오믹층(122), 반사층(미도시), 결합층(미도시), 전도성 기판(124) 등을 포함할 수 있다. 상기 제2 전극층(120)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.The second electrode layer 120 may include an ohmic layer 122, a reflective layer (not shown), a bonding layer (not shown), a conductive substrate 124, and the like. The second electrode layer 120 may be formed of a metal such as Ti, Cr, Ni, Al, Pt, Au, W, Mo, Or may be formed of at least one of the injected semiconductor substrates.

예를 들어, 상기 제2 전극층(120)은 오믹층(122)을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층(122)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the second electrode layer 120 may include an ohmic layer 122, and may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like so as to efficiently inject holes. For example, the ohmic layer 122 may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (ZnO), indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Ni, IrOx / Au, and Ni / IrOx / , Au, and Hf, and is not limited to such a material.

또한, 상기 제2 전극층(120)이 반사층(미도시)을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.When the second electrode layer 120 includes a reflective layer (not shown), the second electrode layer 120 may be formed of a metal layer including Al, Ag, or an alloy including Al or Ag. Aluminum, silver, and the like can effectively reflect the light generated in the active layer and greatly improve the light extraction efficiency of the light emitting device.

또한, 상기 제2 전극층(120)은 층간 확산(Inter diffusion)을 방지하는 Ni, Ni-Alloy, Ti, Ti-Alloy, Cu, Cu-Alloy 등을 포함하는 확산방지층(Diffusion barrier layer)(미도시)를 더 포함할 수 있으나 이에 한정되는 것은 아니다.The second electrode layer 120 may include a diffusion barrier layer (not shown) including Ni, Ni-Alloy, Ti, Ti-Alloy, Cu, But it is not limited thereto.

또한, 상기 제2 전극층(120)이 결합층을 포함하는 경우 상기 반사층(미도시)이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.In addition, when the second electrode layer 120 includes a bonding layer, the reflective layer (not shown) may function as a bonding layer or may be formed of Ni, Au, or the like. .

또한, 제2 전극층(120)은 전도성 기판(124)을 포함할 수 있다. 상기 전도성 기판(124)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 전도성 기판(124)은 구리(Cu), 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 전도성 기판(124)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.In addition, the second electrode layer 120 may include a conductive substrate 124. The conductive substrate 124 may be formed of a metal, a metal alloy, or a conductive semiconductor material having excellent electrical conductivity so as to efficiently inject holes. For example, the conductive substrate 124 may be formed of one or more materials selected from the group consisting of copper (Cu), gold (Au), copper alloy (Cu Alloy), nickel-nickel, copper-tungsten , Si, Ge, GaAs, ZnO, SiGe, SiC, Ga 2 O 3, etc.). The conductive substrate 124 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

다음으로, 도 9와 같이, 상기 제1 도전형 반도체층(112)이 노출되도록 상기 제1 기판(105)을 제거한다. 상기 제1 기판(105)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(105)은 물리적으로 갈아냄으로써 제거할 수도 있다. Next, as shown in FIG. 9, the first substrate 105 is removed so that the first conductive type semiconductor layer 112 is exposed. The first substrate 105 may be removed by separating the first substrate using a high-power laser or by using a chemical etching method. Also, the first substrate 105 may be removed by physically grinding.

예를 들어, 레이저 리프트 오프 방법은 상온에서 소정의 에너지를 가해주게 되면 상기 제1 기판(105)과 발광구조물(110)의 계면에서 에너지가 흡수되어 발광구조물의 접합표면이 열분해 되어 제1 기판(105)과 발광구조물을 분리할 수 있으나 이에 한정되는 것은 아니다.For example, when a predetermined energy is applied at room temperature, energy is absorbed at the interface between the first substrate 105 and the light emitting structure 110 to thermally decompose the bonding surface of the light emitting structure, 105) and the light emitting structure can be separated, but not limited thereto.

이후, 실시예는 상기 제1 도전형 반도체층(112) 상부에 형성된 상부 제1 전극(132)을 형성할 수 있다. 이를 통해, 실시예는 발광구조물(110)의 위에 상부 제1 전극(132)을 형성할 뿐만아니라, 발광구조물(110)의 아래에 하부 제1 전극(131)을 형성시켜, 수직방향(vertical) 뿐만 아니라 수평방향(lateral)으로도 전류가 원활히 흐르게 하여 발광소자 칩 전체의 전류 확산(spreading)을 개선할 수 있다.Hereinafter, the first upper electrode 132 formed on the first conductive semiconductor layer 112 may be formed. In this embodiment, the upper first electrode 132 is formed on the light emitting structure 110, the lower first electrode 131 is formed below the light emitting structure 110, In addition, the current can smoothly flow even in the lateral direction, so that current spreading of the entire light emitting device chip can be improved.

상기 상부 제1 전극(132)은 상기 하부 제1 전극(131)과 공간적으로 상하 간에 오버랩되지 않도록 형성될 수 있다. 예를 들어, 상부 제1 전극(132)은 상기 하부 제1 전극(131)과 교차할 수는 있으나, 상하간에 동일 선상에 위치하지 않을 수 있으나 이에 한정되는 것은 아니다.The upper first electrode 132 may be formed so as not to overlap with the lower first electrode 131 spatially up and down. For example, the upper first electrode 132 may intersect with the lower first electrode 131, but may not be positioned on the same line between the upper and lower sides, but the present invention is not limited thereto.

이를 통해, 도 10과 같이 실시예에 따른 발광소자(100)의 제조공정이 완료될 수 있다. 이후, 상기 하부 제1 전극(131)과 상기 상부 제1 전극(132)과 패드와의 전기적인 연결공정이 진행될 수 있다. 이를 위해, 패드와 발광구조물(110) 사이에 패시베이션층(190)이 절연층 등으로 형성될 수 있다.Thus, the manufacturing process of the light emitting device 100 according to the embodiment can be completed as shown in FIG. Thereafter, an electrical connection process between the lower first electrode 131 and the upper first electrode 132 and the pad may be performed. For this purpose, a passivation layer 190 may be formed between the pad and the light emitting structure 110, such as an insulating layer.

실시예에서, 상기 상부 제1 전극(132)과 상기 하부 제1 전극(131)은 같은 패드에 연결될 수 있다. 예를 들어, 도 1과 같이 상기 상부 제1 전극(132)과 상기 하부 제1 전극(131)은 모두 제1 패드(171), 제2 패드(172)에 전기적으로 연결될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 상부 제1 전극(132)은 제1 패드(171)에, 상기 하부 제1 전극(131)은 제2 패드(172)에 각각 전기적으로 연결될 수도 있다.In an embodiment, the upper first electrode 132 and the lower first electrode 131 may be connected to the same pad. For example, as shown in FIG. 1, the upper first electrode 132 and the lower first electrode 131 may be electrically connected to the first pad 171 and the second pad 172, no. For example, the upper first electrode 132 may be electrically connected to the first pad 171, and the lower first electrode 131 may be electrically connected to the second pad 172.

실시예에 따른 발광소자, 발광소자 패키지 및 조명시스템에 의하면, n-GaN 표면의 n-전극(n-electrode) 뿐만 아니라, 하부(bottom) 영역에 매립된 n-전극(buried n-electrode)을 배치함으로써 수직형 LED 칩(chip)의 전류확산(current spreading)을 효과적으로 개선할 수 있다.According to the light emitting device, the light emitting device package and the illumination system according to the embodiment, the buried n-electrode buried in the bottom region as well as the n-electrode on the n-GaN surface The current spreading of the vertical type LED chip can be effectively improved.

도 11은 실시예에 따른 발광소자 패키지(200)의 단면도이다.11 is a cross-sectional view of a light emitting device package 200 according to an embodiment.

도 11을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.Referring to FIG. 11, a light emitting device package according to an embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, A light emitting device 100 disposed on the first electrode layer 205 and electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 240 surrounding the light emitting device 100.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 도 1 에 예시된 수직형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수평형 발광소자도 적용될 수 있다.The light emitting device 100 may be a vertical type light emitting device as illustrated in FIG. 1, but the present invention is not limited thereto. A horizontal light emitting device may also be used.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 와이어(230)를 통해 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 전기적으로 연결될 수 있으며, 실시예에서는 수직형 타입의 발광 소자(100)가 예시되어 있으며, 한 개의 와이어(230)가 사용된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 through a wire 230. In an exemplary embodiment, the vertical light emitting device 100 may include, for example, And one wire 230 is used, but the present invention is not limited thereto.

상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 조명시스템에 적용될 수 있다. 상기 조명시스템은 도 12에 도시된 조명유닛, 도 13에 도시된 백라이드 유닛을 포함하고, 신호등, 차량 전조등, 간판 등이 포함될 수 있다.The light emitting device package according to the embodiment can be applied to the illumination system. The illumination system includes the illumination unit shown in Fig. 12, the back-ride unit shown in Fig. 13, and may include a traffic light, a vehicle headlight, a signboard, and the like.

도 12는 실시예에 따른 조명 유닛의 사시도(1100)이다.12 is a perspective view 1100 of a lighting unit according to an embodiment.

도 12를 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.12, the lighting unit 1100 includes a case body 1110, a light emitting module unit 1130 provided in the case body 1110, and a power supply unit 1130 installed in the case body 1110, And may include a connection terminal 1120 to be provided.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator. For example, the PCB 1132 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Further, the substrate 1132 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diode 100 may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be arranged to have a combination of various light emitting device packages 200 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 12에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module 1130 to supply power. 12, the connection terminal 1120 is coupled to the external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through a wiring.

도 13는 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 13 is an exploded perspective view 1200 of a backlight unit according to an embodiment.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 for providing light to the light guide plate 1210, a reflection member 1220 below the light guide plate 1210, But the present invention is not limited thereto, and may include a bottom cover 1230 for housing the light emitting module unit 1210, the light emitting module unit 1240, and the reflecting member 1220.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module part 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 따른 발광소자, 발광소자 패키지 및 조명시스템에 의하면, n-GaN 표면의 n-전극(n-electrode) 뿐만 아니라, 하부(bottom) 영역에 매립된 n-전극(buried n-electrode)을 배치함으로써 수직형 LED 칩(chip)의 전류확산(current spreading)을 효과적으로 개선할 수 있다.According to the light emitting device, the light emitting device package and the illumination system according to the embodiment, the buried n-electrode buried in the bottom region as well as the n-electrode on the n-GaN surface The current spreading of the vertical type LED chip can be effectively improved.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (10)

제 1 도전형 반도체층, 제 2 도전형 반도체층, 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하고 상기 제 2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 적어도 하나 이상의 트렌치를 포함하는 발광 구조물;
상기 제 1 도전형 반도체층의 상부에 배치되는 상부 제 1 전극;
상기 트렌치 내부에 배치되는 하부 제 1 전극;
상기 제 2 도전형 반도체층 하부에 배치되는 전류 차단층; 및
상기 제 2 도전형 반도체층 하부에 배치되며 상기 전류 차단층을 감싸며 배치되는 제2 전극층을 포함하고,
상기 전류 차단층은 상기 상부 제 1 전극과 수직으로 중첩되며 상기 하부 제1 전극과 상기 상부 제1 전극은 수직으로 중첩되지 않는 발광소자.A first conductivity type semiconductor layer, a first conductivity type semiconductor layer, a first conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer and through the second conductivity type semiconductor layer and the active layer A light emitting structure including at least one trench disposed to a partial region of the first conductive semiconductor layer;
An upper first electrode disposed on the first conductive semiconductor layer;
A lower first electrode disposed inside the trench;
A current blocking layer disposed under the second conductive semiconductor layer; And
And a second electrode layer disposed under the second conductive semiconductor layer and surrounding the current blocking layer,
Wherein the current blocking layer is vertically overlapped with the upper first electrode, and the lower first electrode and the upper first electrode are not vertically overlapped. 제1 항에 있어서,
상기 제 2 전극층은 확산방지층을 포함하며,
상기 하부 제 1 전극은 상기 제 1 도전형 반도체층과 맞닿고,
상기 하부 제 1 전극의 측면 및 하부에 배치되어 상기 제 2 도전형 반도체층과 상기 활성층 및 상기 제 2 전극층을 전기적으로 격리시키는 절연층을 더 포함하는 발광소자.The method according to claim 1,
Wherein the second electrode layer includes a diffusion preventing layer,
The lower first electrode is in contact with the first conductive semiconductor layer,
And an insulating layer disposed on a side surface and a lower surface of the lower first electrode to electrically isolate the second conductive type semiconductor layer from the active layer and the second electrode layer. 삭제delete 삭제delete 제1 항 또는 제2항에 있어서,
상기 하부 제1 전극은,
상기 제1 도전형 반도체층의 하부면에 위치하며 반사금속을 포함하고,
상기 제2전극층은 오믹층을 포함하는 발광소자.3. The method according to claim 1 or 2,
Wherein the lower first electrode comprises:
A first conductive semiconductor layer disposed on the lower surface of the first conductive semiconductor layer,
And the second electrode layer includes an ohmic layer. 삭제delete 삭제delete 제5 항에 있어서,
상기 상부 제 1 전극과 상기 하부 제 1 전극은 상하간에 서로 엇갈리게 배치되며,
상기 상부 제1 전극은 제1 패드에, 상기 하부 제1 전극은 제2 패드에 각각 연결된 발광소자.6. The method of claim 5,
Wherein the upper first electrode and the lower first electrode are offset from each other in the upper and lower sides,
Wherein the upper first electrode is connected to the first pad and the lower first electrode is connected to the second pad. 삭제delete 삭제delete
KR1020100072831A 2010-07-28 2010-07-28 Light emitting device KR101842177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100072831A KR101842177B1 (en) 2010-07-28 2010-07-28 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072831A KR101842177B1 (en) 2010-07-28 2010-07-28 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120011176A KR20120011176A (en) 2012-02-07
KR101842177B1 true KR101842177B1 (en) 2018-03-26

Family

ID=45835448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072831A KR101842177B1 (en) 2010-07-28 2010-07-28 Light emitting device

Country Status (1)

Country Link
KR (1) KR101842177B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818466B1 (en) * 2007-02-13 2008-04-02 삼성전기주식회사 Light emitting devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818466B1 (en) * 2007-02-13 2008-04-02 삼성전기주식회사 Light emitting devices

Also Published As

Publication number Publication date
KR20120011176A (en) 2012-02-07

Similar Documents

Publication Publication Date Title
KR101114191B1 (en) Light emitting device, method for fabricating the light emitting device
US9287460B2 (en) Light emitting device, light emitting device package and lighting system including the same
US8669586B2 (en) Light emitting device, light emitting device package, and lighting system
KR101894025B1 (en) Light emitting device
US20120119254A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR101836122B1 (en) Light emitting device
KR101701510B1 (en) Light emitting device
US8421106B2 (en) Light emitting device, system and package
EP2355182A2 (en) Light emitting device
EP2315272B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR20120138275A (en) Light emitting device
KR101798238B1 (en) Light emitting device
KR101973608B1 (en) Light emitting device
KR101803573B1 (en) Light emitting device
KR101842177B1 (en) Light emitting device
KR101886153B1 (en) Light emitting device
KR101734544B1 (en) Light emitting device package
KR101701507B1 (en) Light emitting device, method for fabricating the same and light emitting device package and lighting system including the same
KR101871498B1 (en) Light emitting device
KR101829798B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR20130079867A (en) Light emitting device
KR101823682B1 (en) Light emitting device
KR101880451B1 (en) Light emitting device
KR20130016945A (en) Light emitting device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant