KR101823189B1 - Inductor Assembly - Google Patents

Inductor Assembly Download PDF

Info

Publication number
KR101823189B1
KR101823189B1 KR1020140009553A KR20140009553A KR101823189B1 KR 101823189 B1 KR101823189 B1 KR 101823189B1 KR 1020140009553 A KR1020140009553 A KR 1020140009553A KR 20140009553 A KR20140009553 A KR 20140009553A KR 101823189 B1 KR101823189 B1 KR 101823189B1
Authority
KR
South Korea
Prior art keywords
inductor
external electrode
pad
length
longitudinal direction
Prior art date
Application number
KR1020140009553A
Other languages
Korean (ko)
Other versions
KR20150089212A (en
Inventor
정동진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140009553A priority Critical patent/KR101823189B1/en
Priority to JP2014080191A priority patent/JP2015142127A/en
Priority to CN201410175641.0A priority patent/CN104810130B/en
Publication of KR20150089212A publication Critical patent/KR20150089212A/en
Application granted granted Critical
Publication of KR101823189B1 publication Critical patent/KR101823189B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명에 의한 인덕터 어셈블리는, 실장면으로 제공되는 하면과 이에 대응되는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비한 유전체 본체, 및 상기 본체의 하면 및 길이 방향의 양 측면에 형성된 외부전극을 포함하는 인덕터, 상면에 상기 인덕터의 외부전극과 전기적으로 연결되는 패드를 구비하는 기판, 및 상기 외부전극과 상기 패드를 전기적으로 연결하는 솔더를 포함하고, 상기 패드의 폭 방향의 길이를 a, 상기 외부전극의 폭 방향의 길이를 b, 상기 패드의 길이 방향의 길이를 d, 상기 외부전극의 길이 방향의 길이를 e라 할 때, 상기 a, b, d, e 의 관계가 일정한 수학식을 만족하는 인덕터 어셈블리를 제공하여, 기판에 실장될 때 방향성에 대한 신뢰도를 높임으로써 근접 칩 간의 쇼트나 솔더링 방해를 방지할 수 있다. The inductor assembly according to the present invention includes a dielectric body having a lower surface provided with a mounting surface and corresponding upper surfaces, both side surfaces in the longitudinal direction, and both lateral surfaces in the width direction, and a dielectric body formed on both the lower surface and both sides in the longitudinal direction A substrate having an inductor including an external electrode, a substrate having a pad electrically connected to an external electrode of the inductor on an upper surface thereof, and a solder electrically connecting the external electrode and the pad, a, b, d, and e satisfy a relationship of a, b, d, and e when the length of the external electrode in the width direction is b, the length of the pad in the length direction is d, To provide an inductor assembly that meets the equation to increase reliability in orientation when mounted on a substrate to prevent shorting or soldering disturbances between adjacent chips.

Description

인덕터 어셈블리 {Inductor Assembly} Inductor Assembly < RTI ID = 0.0 >

본 발명은 인덕터 어셈블리에 관한 것으로, 더욱 상세하게는 인덕터가 기판에 실장됨에 있어, 방향성의 신뢰도가 높은 인덕터 어셈블리에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor assembly, and more particularly, to an inductor assembly having high directional reliability in which an inductor is mounted on a substrate.

칩 전자부품 중 하나인 인덕터(Inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동 소자로서, 전자기적 특성을 이용하여 커패시터(Capacitor)와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
An inductor, which is one of the chip electronic components, is a passive element that removes noise by forming an electronic circuit together with a resistor and a capacitor. The inductor is combined with a capacitor using an electromagnetic characteristic, A resonant circuit for amplifying a signal, a filter circuit, and the like.

최근 들어 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 커패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화에 대한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다. In recent years, miniaturization and thinning of IT devices such as various communication devices and display devices are accelerating. Researches on miniaturization and thinning of various devices such as inductors, capacitors, and transistors employed in IT devices are also being continuously carried out. Thus, the inductor has been rapidly switched to a chip capable of miniaturization and high density automatic surface mounting, and the development of a thin film type inductor in which a magnetic powder is mixed with a resin on a coil pattern formed by plating on the upper and lower surfaces of a thin insulating substrate .

또한, 이와 같은 소형화 박형화 경향에 따라, 전자부품의 실장도 고집적화 되고 있으며, 이에 따라 실장되는 전자부품 사이의 공간이 최소화되고 있다.
In addition, due to the trend toward downsizing and miniaturization, the mounting of electronic components is also highly integrated, thereby minimizing the space between mounted electronic components.

한편, 통상의 칩형 인덕터의 경우 내부 코일 구조는 인/아웃 리드가 인덕터 본체의 상부 및 하부에 존재하는데, 인/아웃 리드를 전기적으로 연결하기 위하여 외부전극을 본체의 외면에 도포하고 그 위에 도금층을 형성한다. 이로써 인덕터 본체의 6개의 외부면에 외부전극이 형성되어 있다.
On the other hand, in the case of a conventional chip-type inductor, an inner coil structure exists in the top and bottom of the inductor body. In order to electrically connect the in / out leads, an outer electrode is applied to the outer surface of the main body, . As a result, external electrodes are formed on six outer surfaces of the inductor main body.

이와 같이 통상 칩형 인덕터의 경우, 인덕터의 세라믹 본체의 상면에도 외부전극이 형성되어 있는데, 이 경우 세라믹 본체의 상면에 형성된 외부전극과 메탈 캔이 접촉할 수도 있으며, 이로 인하여 쇼트가 발생할 수 있고, 전자부품 세트가 오작동을 일으킬 수 있다. In this case, in the case of the conventional chip-type inductor, external electrodes are formed on the upper surface of the ceramic body of the inductor. In this case, the external electrode formed on the upper surface of the ceramic body may come in contact with the metal can, Parts set can cause malfunction.

이에, 본 출원인은 공개특허 제10-2012-0122589호에서 인덕터 상면의 외부전극을 제거하여 전자부품 세트가 금속 캔과 접촉되더라도 쇼트 등의 간섭 문제가 발생하지 않는 칩형 코일 부품을 제안한 바 있다.
The applicant of the present invention has proposed a chip type coil component in which the outer electrode on the upper surface of the inductor is removed so that the interference problem such as short circuit does not occur even when the electronic component set is brought into contact with the metal can in Patent Document 10-2012-0122589.

다른 한편으로, 이러한 칩형 인덕터가 기판에 실장됨에 있어, 솔더링을 통하여 기판에 구비된 패드와 외부 전극을 전기적으로 연결함으로써 실장하게 된다. 이때에 솔더링에 있어서, 도 1에서 도시하고 있는 바와 같이, 기판에 구비된 패드(211)와 인덕터의 외부전극(131, 132) 사이의 거리 이격이 존재할 경우에는 도금성장 과정에서 기판에 구비된 패드(211)와 인덕터의 외부전극(131, 132) 사이에 상호 불균일한 인력이 작용하게 되어, 인덕터의 실장각도가 틀어지는 현상이 발생하게 된다. On the other hand, when such a chip-type inductor is mounted on a substrate, the chip is mounted by electrically connecting the pad provided on the substrate and the external electrode through soldering. 1, when there is a distance between the pads 211 provided on the substrate and the external electrodes 131 and 132 of the inductor in the soldering process, Uneven attraction force acts between the external electrode 211 and the external electrodes 131 and 132 of the inductor, and the mounting angle of the inductor is distorted.

이와 같이 인덕터의 실장각도가 틀어지는 현상이 발생하는 경우 근접한 칩 부품간의 쇼트 현상이나, 솔더링을 방해하는 문제점이 발생할 수 있다.If the mounting angle of the inductor is changed as described above, a short circuit between the adjacent chip components and soldering may occur.

특허공개공보 제10-2012-0122589호Patent Publication No. 10-2012-0122589

본 발명은 상기와 같은 문제점을 해결하고자, 인덕터가 기판에 실장됨에 있어, 방향성에 대한 신뢰도가 높은 인덕터 어셈블리를 제공하고자 한다.
SUMMARY OF THE INVENTION The present invention is directed to provide an inductor assembly having high reliability in directionality when an inductor is mounted on a substrate.

본 발명에 의한 인덕터 어셈블리는, 실장면으로 제공되는 하면과 이에 대응되는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비한 유전체 본체, 및 상기 본체의 하면 및 길이 방향의 양 측면에 형성된 외부전극을 포함하는 인덕터, 상면에 상기 인덕터의 외부전극과 전기적으로 연결되는 패드를 구비하는 기판, 및 상기 외부전극과 상기 패드를 전기적으로 연결하는 솔더를 포함하고, 상기 패드의 폭 방향의 길이를 a, 상기 외부전극의 폭 방향의 길이를 b라 할 때, 하기 수학식 1을 만족할 수 있다.The inductor assembly according to the present invention includes a dielectric body having a lower surface provided with a mounting surface and corresponding upper surfaces, both side surfaces in the longitudinal direction, and both lateral surfaces in the width direction, and a dielectric body formed on both the lower surface and both sides in the longitudinal direction A substrate having an inductor including an external electrode, a substrate having a pad electrically connected to an external electrode of the inductor on an upper surface thereof, and a solder electrically connecting the external electrode and the pad, a and the length in the width direction of the external electrode is b, the following formula (1) can be satisfied.

[수학식 1][Equation 1]

Figure 112014008260971-pat00001

Figure 112014008260971-pat00001

본 발명에 의한 인덕터 어셈블리는, 상기 패드의 길이 방향의 길이를 d, 상기 외부전극의 길이 방향의 길이를 e라 할 때, 하기 수학식 2를 만족할 수 있다.The inductor assembly according to the present invention can satisfy the following expression (2), where d is the length in the longitudinal direction of the pad and e is the length in the longitudinal direction of the external electrode.

[수학식 2]&Quot; (2) "

Figure 112014008260971-pat00002

Figure 112014008260971-pat00002

본 발명에 의한 인덕터 어셈블리에서, 상기 본체는, 복수의 유전체층이 적층되어 형성될 수 있다.
In the inductor assembly according to the present invention, the main body may be formed by stacking a plurality of dielectric layers.

본 발명에 의한 인덕터 어셈블리에서, 상기 인덕터는, 상기 유전체층 상에 형성되고, 코일 구조를 가지도록 접속된 도체 패턴을 더 포함할 수 있다.
In the inductor assembly according to the present invention, the inductor may further include a conductor pattern formed on the dielectric layer and connected to have a coil structure.

본 발명에 의한 인덕터 어셈블리에서, 상기 외부전극은 상기 본체의 폭 방향의 양 측면에 추가로 형성될 수 있다.
In the inductor assembly according to the present invention, the external electrodes may be additionally formed on both sides in the width direction of the main body.

본 발명에 의한 인덕터 어셈블리는, 상기 유전체 본체의 표면 중 상기 외부전극이 형성되지 않은 영역에 절연층이 형성될 수 있다.
In the inductor assembly according to the present invention, an insulating layer may be formed on an area of the surface of the dielectric body where the external electrode is not formed.

본 발명에 의한 인덕터 어셈블리는, 상기 유전체 본체의 표면 전체에 절연층이 형성되고, 상기 절연층 상에 외부전극이 형성될 수 있다.
In the inductor assembly according to the present invention, an insulating layer may be formed on the entire surface of the dielectric body, and an external electrode may be formed on the insulating layer.

본 발명에 의한 인덕터 어셈블리는, 실장면으로 제공되는 하면과 이에 대응되는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비한 유전체 본체, 및 상기 본체의 하면 및 길이 방향의 양 측면에 형성된 외부전극을 포함하는 인덕터, 상면에 상기 인덕터의 외부전극과 전기적으로 연결되는 패드를 구비하는 기판, 및 상기 외부전극과 상기 패드를 전기적으로 연결하는 솔더를 포함하고, 상기 패드의 폭 방향의 길이를 a, 상기 외부전극의 폭 방향의 길이를 b라 할 때, 하기 수학식 3을 만족할 수 있다.The inductor assembly according to the present invention includes a dielectric body having a lower surface provided with a mounting surface and corresponding upper surfaces, both side surfaces in the longitudinal direction, and both lateral surfaces in the width direction, and a dielectric body formed on both the lower surface and both sides in the longitudinal direction A substrate having an inductor including an external electrode, a substrate having a pad electrically connected to an external electrode of the inductor on an upper surface thereof, and a solder electrically connecting the external electrode and the pad, a and the length in the width direction of the external electrode is b, the following equation (3) can be satisfied.

[수학식 3]&Quot; (3) "

Figure 112014008260971-pat00003

Figure 112014008260971-pat00003

본 발명에 의한 인덕터 어셈블리는, 상기 패드의 길이 방향의 길이를 d, 상기 외부전극의 길이 방향의 길이를 e라 할 때, 하기 수학식 4를 만족할 수 있다.The inductor assembly according to the present invention can satisfy the following equation (4) when the length of the pad in the longitudinal direction is d and the length of the external electrode in the longitudinal direction is e.

[수학식 4]&Quot; (4) "

Figure 112014008260971-pat00004

Figure 112014008260971-pat00004

본 발명에 의한 인덕터 어셈블리에 의하면, 인덕터가 기판에 실장됨에 있어, 방향성에 대한 신뢰도가 높아 근접 칩 간의 쇼트나 솔더링 방해를 방지할 수 있다.
According to the inductor assembly of the present invention, since the inductor is mounted on the substrate, the reliability of the directionality is high, thereby preventing short-circuit between the adjacent chips and disturbance of soldering.

도 1은 인덕터의 기판 실장시 얼라인 틀어짐을 설명하기 위한 개념도.
도 2는 본 발명의 일 실시예에 따른 인덕터 어셈블리의 사시도.
도 3은 도 2의 A-A'에 따른 단면도.
도 4 및 도 5는 본 발명의 일 실시예에 따른 인덕터의 사시도.
도 6은 본 발명의 일 실시예에 따른 인덕터의 분해 사시도.
도 7은 본 발명의 일 실시예에 따른 기판 어셈블리에서 외부전극과 패드와의 치수관계를 설명하기 위한 개략도.
도 8 및 도 9는 패드의 폭 방향의 길이(a)와 길이 방향의 길이(d), 및 외부전극의 폭 방향의 길이(b)와 길이 방향의 길이(e)를 변화시켜 얼라인 틀어짐 각도(θ)를 측정한 참조 데이터.
FIG. 1 is a conceptual diagram for explaining a misalignment when the inductor is mounted on a substrate. FIG.
2 is a perspective view of an inductor assembly in accordance with an embodiment of the present invention.
3 is a cross-sectional view taken along line A-A 'of Fig.
4 and 5 are perspective views of an inductor according to one embodiment of the present invention.
6 is an exploded perspective view of an inductor according to one embodiment of the present invention.
FIG. 7 is a schematic view for explaining a dimensional relationship between an external electrode and a pad in a substrate assembly according to an embodiment of the present invention; FIG.
8 and 9 show the relationship between the length a of the pad in the width direction and the length d in the longitudinal direction and the length b in the width direction and the length e in the longitudinal direction of the external electrode, (&thetas;).

이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시에에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventive concept as defined by the appended claims. Other embodiments falling within the scope of the inventive concept may readily be suggested, but are also considered to be within the scope of the present invention.

또한, 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조 부호를 사용하여 설명한다.
In the following description, the same reference numerals are used to designate the same components in the same reference numerals in the drawings.

도 2는 본 발명의 일 실시예에 따른 인덕터 어셈블리(200)의 사시도, 도 3은 도 2의 A-A'에 따른 단면도, 도 4 및 도 5는 본 발명의 일 실시예에 따른 인덕터(100)의 사시도, 도 6은 본 발명의 일 실시예에 따른 인덕터(100)의 분해 사시도이다.
FIG. 2 is a perspective view of an inductor assembly 200 according to an embodiment of the present invention, FIG. 3 is a sectional view taken along line A-A 'of FIG. 2, 6 is an exploded perspective view of an inductor 100 according to an embodiment of the present invention.

본 발명의 실시예를 명확하게 설명하기 위해 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기에서, 인덕터(100)의 길이 방향의 치수는 폭 방향의 치수보다 클 수 있다. 또한, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
When directions are defined to clearly explain the embodiment of the present invention, L, W and T denoted on the drawing indicate the longitudinal direction, the width direction and the thickness direction, respectively. Here, the dimension in the longitudinal direction of the inductor 100 may be larger than the dimension in the width direction. Further, the thickness direction can be used in the same concept as the lamination direction in which the dielectric layers are laminated.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 인덕터 어셈블리(200)는 인덕터(100), 상기 인덕터(100)가 실장되는 기판(210) 및 상기 인덕터(100)와 상기 기판(210)을 전기적으로 연결시켜주는 솔더(220)을 포함할 수 있다.
2 and 3, an inductor assembly 200 according to an exemplary embodiment of the present invention includes an inductor 100, a substrate 210 on which the inductor 100 is mounted, 210 that are electrically connected to each other.

도 4 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 인덕터(100)는 유전체 본체(110), 복수의 도체 패턴(121, 122, 123) 및 상기 도체 패턴(121, 122, 123)을 연결하여 코일을 형성하는 복수의 비아전극(150)을 포함할 수 있다.4 to 6, the inductor 100 according to an embodiment of the present invention includes a dielectric body 110, a plurality of conductor patterns 121, 122 and 123, and conductor patterns 121, 122, and 123, And a plurality of via electrodes 150 connecting the first and second electrodes 150 and 150 to form a coil.

또한, 상기 유전체 본체(110)의 하면 및 길이 방향의 양 측면에는 외부전극(131, 132)이 형성될 수 있다. External electrodes 131 and 132 may be formed on the lower surface and both sides of the dielectric body 110 in the longitudinal direction.

한편, 도 5를 참조하면, 상기 외부전극(131, 132)은 상기 유전체 본체(110)의 폭 방향의 양 측면에 추가로 형성될 수 있다. Referring to FIG. 5, the external electrodes 131 and 132 may be formed on both sides of the dielectric body 110 in the width direction.

이때에, 상기 유전체 본체(110)의 상면 및 하면에는 상기 유전체 본체(110) 내부에 인쇄된 복수의 도체 패턴(121, 122, 123)을 보호하기 위해 상부 및 하부 커버층(111, 112)이 더 형성될 수 있다.At this time, upper and lower cover layers 111 and 112 are formed on the upper and lower surfaces of the dielectric body 110 to protect the plurality of conductor patterns 121, 122 and 123 printed inside the dielectric body 110 Can be formed.

상기 상부 및 하부 커버층(111, 112)은 페라이트 시트로 형성된 단일 또는 복수 개의 유전체 층을 두께 방향으로 적층하여 형성될 수 있다.
The upper and lower cover layers 111 and 112 may be formed by laminating a single or a plurality of dielectric layers formed of a ferrite sheet in the thickness direction.

상기 유전체 본체(110)는 복수의 유전체층(113)을 두께 방향으로 적층한 다음 소성하여 형성되며, 이러한 유전체 본체(110)의 형상, 치수 및 유전체 층(113)의 적층 수는 본 실시예에 도시된 것에 한정되는 것은 아니다. The dielectric body 110 is formed by laminating a plurality of dielectric layers 113 in the thickness direction and firing the dielectric body 110. The shape and dimensions of the dielectric body 110 and the number of layers of the dielectric layer 113 The present invention is not limited thereto.

한편, 상기 유전체 층(113)은 페라이트 시트일 수 있다. Meanwhile, the dielectric layer 113 may be a ferrite sheet.

여기에서, 상기 유전체 본체(110)의 외면 중 상기 외부전극(131, 132)이 형성되지 않은 영역에 절연층(미도시)이 형성될 수 있다. Here, an insulating layer (not shown) may be formed on an outer surface of the dielectric body 110 in a region where the external electrodes 131 and 132 are not formed.

이때에 상기 절연층(미도시)에 의하여 외부의 수분, 이물질 등으로부터 상기 유전체 본체(110)가 오염되는 것을 막을 수 있다. At this time, it is possible to prevent the dielectric body 110 from being contaminated from external moisture, foreign matter, etc. by the insulating layer (not shown).

상기 절연층(미도시)은 실리콘, 에폭시 등의 재료를 도포하여 형성될 수 있으며, 글래스를 코팅하여 형성될 수도 있다.The insulating layer (not shown) may be formed by applying a material such as silicon or epoxy, or may be formed by coating a glass.

다른 한편으로, 상기 유전체 본체(110)의 표면 전체에 절연층(미도시)이 형성되고, 상기 절연층(미도시) 상에 상기 외부전극(131, 132)이 형성될 수 있다. 다시 말해서, 상기 유전체 본체(110)의 표면 전체를 둘러싸도록 상기 절연층(미도시)을 형성한 다음에 상기 외부전극(131, 132)을 형성할 수 있다. 이를 통하여, 상기 외부전극(131, 132)을 관통하여 침입하는 이물질 등을 차단할 수 있어 보다 효율적으로 상기 유전체 본체(110)를 보호할 수 있다.
On the other hand, an insulating layer (not shown) may be formed on the entire surface of the dielectric body 110, and the external electrodes 131 and 132 may be formed on the insulating layer (not shown). In other words, the insulating layer (not shown) may be formed to surround the entire surface of the dielectric body 110, and then the external electrodes 131 and 132 may be formed. Accordingly, it is possible to block foreign substances penetrating through the external electrodes 131 and 132, thereby protecting the dielectric body 110 more efficiently.

상기 도체 패턴(121, 122, 123)은 각각의 유전체 층(113) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다. The conductive patterns 121, 122, and 123 may be formed by printing a conductive paste containing a conductive metal to a predetermined thickness on each of the dielectric layers 113.

예컨대, 상기 도체 패턴(121, 122, 123)은 은(Ag), 구리(Cu)를 포함하는 재료 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. For example, the conductive patterns 121, 122 and 123 may be made of a material containing silver (Ag), copper (Cu), or an alloy thereof, but the present invention is not limited thereto.

또한, 상기 도체 패턴(121, 122, 123)이 형성된 상기 유전체 층(113)의 총 적층 수는 설계되는 인덕터(100)에서 요구하는 인덕턴스 값 등의 전기적 특성을 고려하여 다양하게 결정될 수 있다. The total number of stacked layers of the dielectric layers 113 on which the conductor patterns 121, 122, and 123 are formed can be variously determined in consideration of electrical characteristics such as inductance values required by the designed inductor 100.

다른 한편으로, 상기 도체 패턴(121, 122, 123) 중 적어도 2개는 상기 유전체 본체(110)의 양 단면을 통해 각각 인출되는 리드부를 갖는 제1,2연결패턴(121, 122)으로 구성될 수 있다. On the other hand, at least two of the conductor patterns 121, 122 and 123 are formed of first and second connection patterns 121 and 122 having lead portions respectively led out through both end faces of the dielectric body 110 .

상기 리드부는 상기 유전체 본체(110)의 양 단면에 형성된 외부전극(131, 132)과 접촉되어 각각 전기적으로 연결될 수 있다.
The lead portions may be electrically connected to the external electrodes 131 and 132 formed on both end faces of the dielectric body 110, respectively.

비아 전극(150)은 상기 유전체 층(113)에 형성된 비아홀에 전기 전도성이 우수한 도전성 페이스트를 충전하여 형성할 수 있다. The via electrode 150 can be formed by filling a via hole formed in the dielectric layer 113 with a conductive paste having excellent electrical conductivity.

상기 도전성 페이스트는 예를 들어 은(Ag), 은-팔라듐(Ag-Pd), 니켈(Ni) 및 구리(Cu) 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니다.
The conductive paste may be made of at least one of silver (Ag), silver-palladium (Ag-Pd), nickel (Ni), and copper (Cu) or an alloy thereof. However, the present invention is not limited thereto.

상기 외부전극(131, 132)은 상기 유전체 본체(110)의 하면 및 길이 방향의 양측면에 형성될 수 있다. 즉 상기 유전체 본체(110)의 표면 중 3개의 면에 형성될 수 있다. 또한, 상기 외부전극(131, 132)은 상기 제1,2연결패턴(124, 125)의 외부로 인출되는 리드부와 접촉하여 각각 전기적으로 연결될 수 있다. The external electrodes 131 and 132 may be formed on both sides of the dielectric body 110 in the longitudinal direction. That is, on three surfaces of the surface of the dielectric body 110. Also, the external electrodes 131 and 132 may be electrically connected to the lead portions drawn out to the outside of the first and second connection patterns 124 and 125, respectively.

이러한 상기 외부전극(131, 132)은 전기 전도성이 우수한 도전성 금속 재료로 이루어질 수 있다.The external electrodes 131 and 132 may be made of a conductive metal material having excellent electrical conductivity.

예컨대, 상기 외부전극(131, 132)은 은(Ag) 또는 구리(Cu) 중 적어도 하나를 포함하는 재료 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. For example, the external electrodes 131 and 132 may be made of a material including at least one of silver (Ag) and copper (Cu), or an alloy thereof, but the present invention is not limited thereto.

또한, 상기 외부전극(132, 132)의 외표면에는 필요시 도금층으로서 니켈(Ni)층(미도시) 및 주석(Sn)층(미도시)이 안쪽에서부터 순서대로 형성될 수 있다.
A nickel (Ni) layer (not shown) and a tin (Sn) layer (not shown) may be sequentially formed on the outer surfaces of the external electrodes 132 and 132 as necessary.

도 3을 참조하면, 상기 외부전극(131, 132)의 두께 방향의 길이(h1)는, 상기 유전체 본체(110)의 하면에서 상기 유전체 본체(110)의 하면으로부터 가장 멀리 위치한 상기 도체 패턴(121)까지의 길이(h2)보다 크고, 상기 유전체 본체(110)의 하면에서 상기 유전체 본체(110)의 상면까지의 길이(h3)보다 작을 수 있다. 즉, 상기 외부전극(131, 132)는, 상기 유전체 본체(110)의 상면에는 형성되지 않을 수 있다. 3, the length h1 of the external electrodes 131 and 132 in the thickness direction is determined by the length of the conductor pattern 121 located farthest from the lower surface of the dielectric body 110 at the lower surface of the dielectric body 110. [ And a length h3 from the lower surface of the dielectric body 110 to the upper surface of the dielectric body 110. In other words, That is, the external electrodes 131 and 132 may not be formed on the upper surface of the dielectric body 110.

이를 통해서, 전자제품의 소형화에 부응하여 전자부품을 고집적화하는 경우 인덕터(100)에 형성된 외부 전극과 전자제품 세트를 커버하는 메탈 캔이 접촉하는 것을 방지할 수 있어, 쇼트, 오작동 등의 문제점이 일어나지 않도록 할 수 있다.Accordingly, when the electronic components are highly integrated in response to miniaturization of the electronic product, contact between the external electrode formed on the inductor 100 and the metal can covering the electronic product set can be prevented, and problems such as shorts and malfunctions occur .

또한, 상기 외부전극(131, 132)이 인덕터(100)의 상면에는 형성되지 않음으로써, 공간 확보 등의 문제를 해소할 수 있어 제품의 유효 특성 면적을 증가시킬 수 있다. In addition, since the external electrodes 131 and 132 are not formed on the upper surface of the inductor 100, problems such as space can be solved and the effective area of the product can be increased.

이에 더하여, 제품의 생산비용 절감효과를 가져올 수 있다.
In addition, the production cost of the product can be reduced.

기판(210)은, 일면에 상기 외부전극(131, 132)과 전기적으로 접속되는 패드(211)를 구비할 수 있다. The substrate 210 may include a pad 211 electrically connected to the external electrodes 131 and 132 on one side.

이러한 상기 패드(211)는 전기 전도성이 우수한 도전성 금속 재료로 이루어질 수 있다.The pad 211 may be made of a conductive metal material having excellent electrical conductivity.

예컨대, 상기 패드(211)는 은(Ag) 또는 구리(Cu) 중 적어도 하나를 포함하는 재료 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다. For example, the pad 211 may be made of a material including at least one of silver (Ag) and copper (Cu), or an alloy thereof, but the present invention is not limited thereto.

또한, 상기 패드(211)의 외표면에는 필요시 도금층으로서 니켈(Ni)층(미도시) 및 주석(Sn)층(미도시)이 안쪽에서부터 순서대로 형성될 수 있다.
A nickel (Ni) layer (not shown) and a tin (Sn) layer (not shown) may be sequentially formed on the outer surface of the pad 211 from the inside as necessary.

상기 솔더(220)는, 상기 패드(211)과 상기 외부전극(131, 132)을 전기적으로 연결할 수 있다. The solder 220 may electrically connect the pad 211 and the external electrodes 131 and 132.

여기에서, 상기 솔더(220)는 웨이브 솔더링(Wave Soldering) 또는 리플로우 솔더링(Reflow Soldering) 방식에 의할 수 있다. Here, the solder 220 may be formed by a wave soldering method or a reflow soldering method.

한편, 웨이브 솔더링은 플로우 솔더링(Flow Soldering)이라고도 하는데, 기판에 부품을 놓고 접착제 등으로 임시 납땜을 한 후, 순환시키고 있는 용융땜납의 표면에 접촉시켜 납땜하는 방식을 말하며, 리플로우 솔더링은 기판의 제조공정에서 접합하려고 하는 부분 즉, 패드에 미리 크림상의 땜납을 인쇄하고 난 후, 땜납을 용융 처리하여 접합시키는 방식을 말한다. Wave soldering, also called flow soldering, refers to a method in which a component is placed on a substrate, temporarily soldered with an adhesive or the like, and then soldered to the surface of a circulating molten solder. Reflow soldering is a method in which Refers to a method of bonding solder to a portion to be bonded in a manufacturing process, that is, solder is melted and printed after printing creamy solder in advance on the pad.

그러나, 본 발명의 일 실시예에 따른 인덕터 어셈블리에 있어서, 솔더링 방식이 웨이브 솔더링이나 리플로우 솔더링 방식에 한정되는 것은 아니다.
However, in the inductor assembly according to an embodiment of the present invention, the soldering method is not limited to the wave soldering or the reflow soldering method.

한편, 도 1 을 참조하면, 이와 같은 솔더링(Solering) 공정시에 상기 패드(211)과 상기 외부전극(131, 132)을 전기적으로 연결하는 상기 솔더(220)가 용융 상태에 있을 때에, 상기 솔더(220)에 의한 인력이 불균형하게 작용함에 따라, 상기 인덕터(100)가 실장될때에, 얼라인 틀어짐 각도(θ)가 발생하게 된다.
1, when the solder 220 electrically connecting the pads 211 and the external electrodes 131 and 132 is in a molten state during the soldering process, An engaging angle θ is generated when the inductor 100 is mounted as the attracting force of the coil 220 acts unbalanced.

도 7은 본 발명의 일 실시예에 따른 기판 어셈블리(100)에서 외부전극(131, 132)과 패드(221)와의 치수관계를 설명하기 위한 개략도이고, 도 8 및 도 9는 상기 패드(211)의 폭 방향의 길이(a)와 길이 방향의 길이(d), 및 상기 외부전극(131, 132)의 폭 방향의 길이(b)와 길이 방향의 길이(e)를 변화시켜 얼라인 틀어짐 각도(θ)를 측정한 참조 데이터를 나타내고 있다.
7 and 8 are schematic views for explaining the dimensional relationship between the external electrodes 131 and 132 and the pads 221 in the substrate assembly 100 according to the embodiment of the present invention. The length a in the width direction and the length d in the longitudinal direction of the external electrodes 131 and 132 and the length b in the width direction and the length e in the length direction of the external electrodes 131 and 132, ?) of the reference data.

상기 얼라인 틀어짐 각도(θ)는, 상기 패드(211)과 상기 외부전극(131, 132) 사이의 치수가 일치하지 않음으로 인해 발생하게 되며, 상기 얼라인 틀어짐 각도(θ)가 5도 이상인 경우에는, 상기 인덕터(100)가 상기 기판(210) 상에 실장되는 인접하는 다른 칩과 접촉되어 쇼트 및 솔더링 방해가 발생할 수 있다.
The angular deviation angle θ is caused by the dimensionless mismatch between the pad 211 and the external electrodes 131 and 132. When the angle of deflection θ is 5 degrees or more The inductor 100 may be brought into contact with another adjacent chip mounted on the substrate 210 to cause short and soldering disturbances.

이에, 상기 얼라인 틀어짐 각도(θ)를 최소화하기 위하여, 상기 패드(211)의 폭 방향의 길이를 a, 상기 외부전극(131, 132)의 폭 방향의 길이를 b라 할 때, 하기 수학식 1을 만족하도록 할 수 있다. When the length of the pad 211 in the width direction is a and the length of the external electrodes 131 and 132 in the width direction is b in order to minimize the angle deviation angle θ, 1 can be satisfied.

[수학식 1][Equation 1]

Figure 112014008260971-pat00005

Figure 112014008260971-pat00005

이에 더하여, 더욱 바람직하게는 상기 패드(211)의 길이 방향의 길이를 d, 상기 외부전극(131, 132)의 길이 방향의 길이를 e라 할 때, 하기 수학식 2를 만족하도록 할 수 있다. In addition, more preferably, the length of the pad 211 in the longitudinal direction is d, and the length of the external electrodes 131 and 132 in the longitudinal direction is e.

[수학식 2]&Quot; (2) "

Figure 112014008260971-pat00006

Figure 112014008260971-pat00006

도 8을 참조하면, 상기 수학식 1 및 수학식 2를 만족하는 경우, 얼라인 틀어짐 각도(θ)가 5도 미만으로 유지될 수 있음을 알 수 있다.
Referring to FIG. 8, it can be seen that when the above equations (1) and (2) are satisfied, the angular deviation angle? Can be kept less than 5 degrees.

다른 한편으로, 상기 얼라인 틀어짐 각도(θ)를 최소화하기 위하여, 하기 수학식 3을 만족하도록 할 수 있다. On the other hand, in order to minimize the angle of deviation?, The following equation (3) may be satisfied.

[수학식 3]&Quot; (3) "

Figure 112014008260971-pat00007

Figure 112014008260971-pat00007

이에 더하여, 더욱 바람직하게는 하기 수학식 4 또한 만족하도록 할 수 있다. In addition to this, more preferably, the following expression (4) can also be satisfied.

[수학식 4]&Quot; (4) "

Figure 112014008260971-pat00008

Figure 112014008260971-pat00008

도 9를 참조하면, 상기 수학식 3 및 수학식 4를 만족하는 경우, 얼라인 틀어짐 각도(θ)가 5도 미만으로 유지될 수 있음을 알 수 있다.
Referring to FIG. 9, it can be seen that when the above-mentioned equations (3) and (4) are satisfied, the angular deviation angle? Can be kept less than 5 degrees.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined in the appended claims. And will be apparent to those skilled in the art.

100: 인덕터
110: 유전체 본체
113: 유전체층
121, 122, 123: 도체 패턴
131, 132: 외부전극
150: 비아전극
200: 인덕터 어셈블리
210: 기판
211: 패드
220: 솔더
100: inductor
110: dielectric body
113: dielectric layer
121, 122, 123: Conductor pattern
131, 132: external electrode
150: via electrode
200: Inductor assembly
210: substrate
211: Pad
220: Solder

Claims (11)

실장면으로 제공되는 하면과 이에 대응되는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비한 유전체 본체, 및 상기 본체의 하면 및 길이 방향의 양 측면에 형성된 외부전극을 포함하는 인덕터;
상면에 상기 인덕터의 외부전극과 전기적으로 연결되는 패드를 구비하는 기판; 및
상기 외부전극과 상기 패드를 전기적으로 연결하는 솔더;를 포함하고,
상기 패드의 폭 방향의 길이를 a, 상기 외부전극의 폭 방향의 길이를 b라 할 때, 하기 수학식 1을 만족하는 인덕터 어셈블리.
[수학식 1]
Figure 112014008260971-pat00009

An inductor including a lower surface provided as a mounting surface and a top surface, both side surfaces in the longitudinal direction, and both side surfaces in the width direction, and an external electrode formed on both the lower surface and both longitudinal sides of the main body;
And a pad electrically connected to an external electrode of the inductor on an upper surface thereof; And
And a solder for electrically connecting the external electrode and the pad,
The length of the pad in the width direction is a, and the length of the external electrode in the width direction is b, the inductor assembly satisfies the following expression (1).
[Equation 1]
Figure 112014008260971-pat00009

제1항에 있어서,
상기 패드의 길이 방향의 길이를 d, 상기 외부전극의 길이 방향의 길이를 e라 할 때, 하기 수학식 2를 만족하는 인덕터 어셈블리.
[수학식 2]
Figure 112014008260971-pat00010

The method according to claim 1,
The length of the pad in the longitudinal direction is d, and the length of the external electrode in the longitudinal direction is e, the inductor assembly satisfies the following formula (2).
&Quot; (2) "
Figure 112014008260971-pat00010

제1항에 있어서,
상기 본체는, 복수의 유전체층이 적층되어 형성되는 인덕터 어셈블리.
The method according to claim 1,
Wherein the main body is formed by stacking a plurality of dielectric layers.
제3항에 있어서,
상기 인덕터는, 상기 유전체층 상에 형성되고, 코일 구조를 가지도록 접속된 도체 패턴을 더 포함하는 인덕터 어셈블리.
The method of claim 3,
Wherein the inductor further comprises a conductor pattern formed on the dielectric layer and connected to have a coil structure.
제1항에 있어서,
상기 외부전극은 상기 본체의 폭 방향의 양 측면에 추가로 형성된 인덕터 어셈블리.
The method according to claim 1,
Wherein the external electrodes are additionally formed on both lateral sides of the body.
제1항에 있어서,
상기 유전체 본체의 표면 중 상기 외부전극이 형성되지 않은 영역에 절연층이 형성된 인덕터 어셈블리.
The method according to claim 1,
Wherein an insulating layer is formed on an area of the surface of the dielectric body where the external electrode is not formed.
제1항에 있어서,
상기 유전체 본체의 표면 전체에 절연층이 형성되고, 상기 절연층 상에 외부전극이 형성된 인덕터 어셈블리.
The method according to claim 1,
An inductor assembly having an insulating layer formed on the entire surface of the dielectric body, and external electrodes formed on the insulating layer.
실장면으로 제공되는 하면과 이에 대응되는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비한 유전체 본체, 및 상기 본체의 하면 및 길이 방향의 양 측면에 형성된 외부전극을 포함하는 인덕터;
상면에 상기 인덕터의 외부전극과 전기적으로 연결되는 패드를 구비하는 기판; 및
상기 외부전극과 상기 패드를 전기적으로 연결하는 솔더;를 포함하고,
상기 패드의 폭 방향의 길이를 a, 상기 외부전극의 폭 방향의 길이를 b라 할 때, 하기 수학식 3을 만족하는 인덕터 어셈블리.
[수학식 3]
Figure 112014008260971-pat00011

An inductor including a lower surface provided as a mounting surface and a top surface, both side surfaces in the longitudinal direction, and both side surfaces in the width direction, and an external electrode formed on both the lower surface and both longitudinal sides of the main body;
And a pad electrically connected to an external electrode of the inductor on an upper surface thereof; And
And a solder for electrically connecting the external electrode and the pad,
And the length of the pad in the width direction is a and the length of the external electrode in the width direction is b.
&Quot; (3) "
Figure 112014008260971-pat00011

제8항에 있어서,
상기 패드의 길이 방향의 길이를 d, 상기 외부전극의 길이 방향의 길이를 e라 할 때, 하기 수학식 4를 만족하는 인덕터 어셈블리.
[수학식 4]
Figure 112014008260971-pat00012

9. The method of claim 8,
The length of the pad in the longitudinal direction is d, and the length of the external electrode in the longitudinal direction is e, the inductor assembly satisfies the following expression (4).
&Quot; (4) "
Figure 112014008260971-pat00012

제8항에 있어서,
상기 본체는, 복수의 유전체층이 적층되어 형성되는 인덕터 어셈블리.
9. The method of claim 8,
Wherein the main body is formed by stacking a plurality of dielectric layers.
제10항에 있어서,
상기 인덕터는, 상기 유전체층 상에 형성되고, 코일 구조를 가지도록 접속된 도체 패턴을 더 포함하는 인덕터 어셈블리.


11. The method of claim 10,
Wherein the inductor further comprises a conductor pattern formed on the dielectric layer and connected to have a coil structure.


KR1020140009553A 2014-01-27 2014-01-27 Inductor Assembly KR101823189B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140009553A KR101823189B1 (en) 2014-01-27 2014-01-27 Inductor Assembly
JP2014080191A JP2015142127A (en) 2014-01-27 2014-04-09 inductor assembly
CN201410175641.0A CN104810130B (en) 2014-01-27 2014-04-28 Electrical inductor assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009553A KR101823189B1 (en) 2014-01-27 2014-01-27 Inductor Assembly

Publications (2)

Publication Number Publication Date
KR20150089212A KR20150089212A (en) 2015-08-05
KR101823189B1 true KR101823189B1 (en) 2018-01-29

Family

ID=53694900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009553A KR101823189B1 (en) 2014-01-27 2014-01-27 Inductor Assembly

Country Status (3)

Country Link
JP (1) JP2015142127A (en)
KR (1) KR101823189B1 (en)
CN (1) CN104810130B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792365B1 (en) * 2015-12-18 2017-11-01 삼성전기주식회사 Coil component and manufacturing method for the same
JP7132745B2 (en) * 2018-05-08 2022-09-07 株式会社村田製作所 surface mount inductor
CN109103001A (en) * 2018-10-10 2018-12-28 深圳市麦捷微电子科技股份有限公司 A kind of new structure laminated chip inductor
JP7268611B2 (en) * 2020-01-15 2023-05-08 株式会社村田製作所 inductor components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100548A (en) * 2001-09-27 2003-04-04 Fdk Corp Laminated chip electronic component and its manufacturing method
JP2013105969A (en) * 2011-11-16 2013-05-30 Murata Mfg Co Ltd Packaging structure of electronic component and packaging method of electronic component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169793A (en) * 1987-01-07 1988-07-13 株式会社村田製作所 Structure of fitting chip parts onto printed board
KR101219003B1 (en) * 2011-04-29 2013-01-04 삼성전기주식회사 Chip-type coil component
JP5516530B2 (en) * 2011-07-29 2014-06-11 株式会社村田製作所 Inductance element
JP6060508B2 (en) * 2012-03-26 2017-01-18 Tdk株式会社 Planar coil element and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100548A (en) * 2001-09-27 2003-04-04 Fdk Corp Laminated chip electronic component and its manufacturing method
JP2013105969A (en) * 2011-11-16 2013-05-30 Murata Mfg Co Ltd Packaging structure of electronic component and packaging method of electronic component

Also Published As

Publication number Publication date
CN104810130A (en) 2015-07-29
KR20150089212A (en) 2015-08-05
JP2015142127A (en) 2015-08-03
CN104810130B (en) 2018-07-27

Similar Documents

Publication Publication Date Title
US9947466B2 (en) Electronic component
KR101219006B1 (en) Chip-type coil component
CN108231333B (en) Chip inductor
US10424432B2 (en) Inductor bridge and electronic device
KR101219003B1 (en) Chip-type coil component
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
US10123420B2 (en) Coil electronic component
US20070040163A1 (en) Electronic component and method of manufacturing the same
US10109576B2 (en) Capacitor mounting structure
JP2010258070A (en) Multilayer ceramic electronic component
US20160078997A1 (en) Inductor array chip and board having the same
KR102105395B1 (en) Chip electronic component and board having the same mounted thereon
JP2015198242A (en) Chip coil component and board for mounting the same
JP6458904B2 (en) Passive element array and printed wiring board
US10827613B2 (en) Multilayer circuit board, multilayer electronic component, and module
KR102105396B1 (en) Chip electronic component and board having the same mounted thereon
KR20160019265A (en) Chip coil component and manufacturing method thereof
KR102064073B1 (en) Inductor
KR20150089279A (en) Chip-type coil component
KR101823189B1 (en) Inductor Assembly
US20130250528A1 (en) Circuit module
KR20150089213A (en) Chip Inductor
US11017936B2 (en) Coil electronic component
US10784834B2 (en) Lamination type LC filter array
KR20150089211A (en) Chip-type Coil Component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant