KR101237685B1 - 방열 기판 및 그 제조방법 - Google Patents

방열 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101237685B1
KR101237685B1 KR1020110028261A KR20110028261A KR101237685B1 KR 101237685 B1 KR101237685 B1 KR 101237685B1 KR 1020110028261 A KR1020110028261 A KR 1020110028261A KR 20110028261 A KR20110028261 A KR 20110028261A KR 101237685 B1 KR101237685 B1 KR 101237685B1
Authority
KR
South Korea
Prior art keywords
layer
chip
metal plate
oxide layer
metal
Prior art date
Application number
KR1020110028261A
Other languages
English (en)
Other versions
KR20120110419A (ko
Inventor
서기호
신상현
허철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110028261A priority Critical patent/KR101237685B1/ko
Publication of KR20120110419A publication Critical patent/KR20120110419A/ko
Application granted granted Critical
Publication of KR101237685B1 publication Critical patent/KR101237685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

방열 기판 및 그 제조방법에 관한 것으로서, 금속 플레이트; 금속 플레이트의 일면 또는 양면에 형성된 산화층; 산화층 상에 형성된 절연층; 및 절연층 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층;을 포함하고, 절연층 및 회로층은 칩을 실장하기 위한 오픈부를 갖고, 칩은 오픈부에 실장되는 것을 특징으로 한다.

Description

방열 기판 및 그 제조방법{Heat radiating substrate and method of manufacturing the same}
본 발명은 방열 기판 및 그 제조방법에 관한 것이다.
반도체 소자 및 발광다이오드(LED) 산업이 급성장하고 있는데, 특히 조명 LED 시장, 평판 디스플레이 백라이트 유니트용 LED 및 휴대폰용 LED 시장의 확대와 함께 기술적 요구도 높아지고 있다.
한편, 고휘도 고출력의 LED가 본래의 성능을 발휘하기 위해서는 많은 양의 발생열을 효과적으로 제거해 줄 방법이 필요하게 된다. 만약, 발생열을 효과적으로 제거해 주지 못하는 경우 발열소자가 탑재된 회로기판의 온도를 상승시켜 발열소자의 동작 불능 및 오동작을 야기할 뿐만 아니라 제품의 신뢰성도 저하시키게 된다.
또한, 발광소자에서 방출되는 광파장이 블루-시프트(Blue-shift) 되어 색상품질이 저하되고, 자체 수명도 저하되는 문제점을 갖게 된다.
이에 더하여, 종래의 발광소자를 탑재한 인쇄회로기판의 구조는 발광소자에서 발생하는 열을 외부로 방출시키는 경로가 길고, 열을 외부로 전달하는 경로의 재질이 열전도도가 낮은 재료로 이루어졌기 때문에, 발광소자에 대한 열 방출이 효율적이지 못하다는 문제점이 발생하였다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 칩에서 발생하는 열을 외부로 효율적으로 방출할 수 있도록 하는 방열 기판 및 그 제조방법을 제공하는 것이다.
본 발명은 방열 기판에 관한 것으로서, 금속 플레이트;
상기 금속 플레이트의 일면 또는 양면에 형성된 산화층;
상기 산화층 상에 형성된 절연층; 및
상기 절연층 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층;
을 포함하고,
상기 절연층 및 상기 회로층은 칩을 실장하기 위한 오픈부를 갖는다.
여기에서, 상기 오픈부는 상기 산화층이 노출되도록 형성되며,
칩은 상기 오픈부를 통해 노출된 상기 산화층 상에 실장되는 것이 바람직하다.
또한, 상기 산화층과 상기 절연층 사이에 형성된 금속층;을 더 포함하는 것이 바람직하다.
또한, 상기 오픈부는 상기 금속층이 노출되도록 형성되고,
칩은 상기 오픈부를 통해 노출된 상기 금속층 상에 실장되는 것이 바람직하다.
또한, 상기 금속 플레이트는 복수의 관통 비아홀을 더 포함하고,
상기 산화층은 상기 금속 플레이트의 상하부인 양면을 포함하여 상기 복수의 관통 비아홀의 내벽에 더 형성되는 경우,
상기 복수의 관통 비아홀을 도금을 통해 충전하여 생성된 복수의 비아를 포함하여,상기 산화층이 형성된 상기 금속 플레이트의 상하부에 형성된 금속층;을 더 포함하는 것이 바람직하다.
또한, 상기 금속 플레이트의 상하부에 형성된 금속층 중 칩의 실장면에 형성된 상기 금속층은,
상기 산화층과 상기 절연층 사이에 형성된 것이 바람직하다.
또한, 상기 오픈부는 상기 금속층이 노출되도록 형성되고,
칩은 상기 오픈부를 통해 노출된 상기 금속층의 상부에 실장되는 것이 바람직하다.
또한, 상기 복수의 비아 중 어느 하나는 실장될 칩의 하부에 대응되도록 형성되는 것이 바람직하다.
다른 본 발명은 방열 기판 제조방법에 관한 것으로서,
금속 플레이트를 제공하는 단계;
상기 금속 플레이트의 일면 또는 양면에 양극산화를 수행하여 산화층을 형성하는 단계; 및
상기 산화층 상에 칩이 실장될 영역에 오픈부를 갖는 절연층 및 상기 절연층 상에 상기 오픈부에 대응되는 오픈부를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층을 형성하는 단계;를 포함한다.
여기에서, 상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 산화층이 노출되도록 형성되며,
칩은 상기 오픈부를 통해 노출된 상기 산화층 상에 실장되는 것이 바람직하다.
또한, 상기 산화층을 형성하는 단계 이후 상기 절연층을 형성하는 단계 이전에,
상기 산화층과 상기 절연층 사이에 금속층을 형성하는 단계;를 더 포함하는 것이 바람직하다.
또한, 상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 금속층이 노출되도록 형성되고,
칩은 상기 오픈부를 통해 노출된 상기 금속층 상에 실장되는 것이 바람직하다.
또한, 상기 금속 플레이트를 제공하는 단계에서,
상기 금속 플레이트에 복수의 관통 비아홀을 더 형성하고,
상기 산화층을 형성하는 단계에서,
상기 산화층이 상기 복수의 관통 비아홀의 내벽 및 상기 금속 플레이트의 상하부에 형성되도록 형성하는 것이 바람직하다.
또한, 상기 산화층을 형성하는 단계 이후 상기 절연층을 형성하는 단계 이전에,
상기 복수의 관통 비아홀을 도금을 통해 충전하여 형성된 복수의 비아를 포함하여, 상기 산화층이 형성된 상기 금속 플레이트의 상하부에 금속층을 형성하는 단계;를 더 포함하는 것이 바람직하다.
또한, 상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 금속층이 노출되도록 형성되며,
칩은 상기 오픈부를 통해 노출된 상기 금속층의 상부에 실장되는 것이 바람직하다.
또한, 상기 복수의 비아 중 어느 하나는 실장될 칩의 하부에 대응되도록 형성되는 것이 바람직하다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 방열 기판 및 그 제조방법은 칩에서 발생하는 열이 두께가 얇고 열전도도가 높은 산화층을 통하여 전도되기 때문에, 칩으로부터 발생하는 열을 효율적으로 제거할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명은 칩이 실장될 영역의 하부에 금속층이 형성되기 때문에, 칩의 실장성을 높이고 칩에서 발생하는 열을 횡 방향으로 분산시켜 하부의 산화층을 통해 금속 플레이트로 전도할 수 있으며, 이로 인해 열 전달 속도를 향상시킬 수 있다는 효과를 갖는다.
이에 더하여, 본 발명은 칩이 실장될 영역의 하부에 열전도도가 높은 재질로 이루어진 비아를 형성시켜, 칩에서 발생하는 열이 칩이 실장된 기판 하부에 직접 전도될 수 있도록 하기 때문에, 칩에서 발생하는 열을 효율적으로 제거하고, 이로 인해 칩의 성능, 수명뿐만 아니라 전체적인 패키지의 성능도 향상시킬 수 있다는 장점을 갖는다.
도 1은 본 발명에 의한 방열 기판의 제1 실시예를 나타내는 도면,
도 2는 본 발명에 의한 방열 기판의 제2 실시예를 나타내는 도면,
도 3은 본 발명에 의한 방열 기판의 제3 실시예를 나타내는 도면,
도 4 내지 도 11은 도 1의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도,
도 12 내지 도 20은 도 2의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도,
도 21 내지 도 30은 도 3의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
본 발명에서 사용되는 용어 "방열 기판"은 발광 다이오드와 같은 칩이 실장될 수 있는 반도체 패키지 기판을 의미하며, "실장면"은 통상 칩이 탑재되는 면을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
한편, 설명의 편의를 위해 방열 기판에 칩이 실장된 상태를 나타내는 도면을 참조하여 설명하기로 한다.
방열 기판- 제1 실시예
도 1은 본 발명에 의한 방열 기판의 제1 실시예를 나타내는 도면이다.
도 1에서 도시하는 바와 같이, 방열 기판(100)은 금속 플레이트(101), 금속 플레이트(101)의 일면 또는 양면에 형성된 산화층(102), 산화층(102) 상에 형성된 절연층(103) 및 절연층(103) 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 포함하고, 절연층(103) 및 회로층(104)은 칩(105)을 실장하기 위한 오픈부(107)를 갖고, 칩(105)은 오픈부(107)에 실장된다.
상기 금속 플레이트(101)는 알루미늄 또는 알루미늄 합금으로 이루어질 수 있으며, 이에 한정되지는 않는다. 즉, 방열 기판(100)에서 칩 등으로 인해 발생하는 열을 외부로 효율적으로 방출시킬 수 있는 금속 절연 재질이라면, 모두 사용 가능한 것이다.
상기 산화층(102)은 절연층(103)과는 성질이 다른 계면 절연막에 해당하는 것으로, 절연층(103)에 비해 방열 성능이 향상된 재질로 예를 들어, 알루미나(Al2O3)로 이루어질 수 있다.
또한, 산화층(102)은 아노다이징(Anodizing) 공법을 수행하여 형성하는 것이 바람직하며, 이에 한정되지는 않는다.
상기 절연층(103)은 레진, 에폭시, 폴리이미드 계열 등의 재료로 이루어지며, 접착성질을 포함할 수 있다.
한편, 산화층(102)은 낮은 절연저항으로 인해 누설전류가 발생하고 높은 전압이 방열 기판에 인가되는 경우, 산화층(102)이 파괴되면서 금속 플레이트(101)와 회로층(104) 간에 전기적 도통을 발생시킬 수 있다. 절연층(103)은 상술한 문제점을 해결하기 위해 산화층(102)과 회로층(104) 사이에 형성되는 것이며, 이로 인해 산화층에서의 누설전류 방지 및 높은 전압 인가에 대한 대비 효과를 기대할 수 있는 것이다.
상기 회로층(104)을 구성하는 금속의 종류는 전도성을 갖는 것이라면 특별히 한정되지 않으나, 통상 구리 또는 구리 합금을 사용하는 것이 비용적 측면에서 유리하다.
바람직하게는, 칩(105)은 발광 다이오드(Light Emitting Diode : LED)일 수 있으며, 이에 한정되지는 않는다.
예를 들어, 방열 기판은 오픈부에 발광 다이오드와 같은 칩이 실장되어 백라이트 광원, 조명용 광원 또는 통신 장비용 광원 등 다양한 형태로 활용될 수 있다.
바람직하게는, 칩(105)과 접속 패드 간을 전기적으로 연결시키는 와이어(106)를 더 포함할 수 있다.
바람직하게는, 오픈부(107)는 산화층(102)이 노출되도록 형성된다.
또한, 칩(105)은 오픈부(107)를 통해 노출된 산화층(102) 상에 실장된다.
도 1을 참조하면, 칩(105)이 산화층(102)에 직접 접촉되는 구조로 배치되어 있기 때문에, 열을 많이 발생시키는 예를 들어, 발광 다이오드 칩에서 발생하는 열을 외부로 빠르게 전달할 수 있다는 효과를 기대할 수 있는 것이다.
예를 들어, 일반적인 세라믹 필러가 포함된 레지 및 에폭시 계열의 절연층은 2~3W/mk 정도의 열전도율을 갖지만, 아노다이징 공법을 통해 형성된 산화층은 20W/mk 정도의 열전도율을 갖는다. 이에 따라, 칩 하부에 칩과 직접 접촉되도록 형성된 산화층은 칩으로부터 발생된 열을 종래의 절연층에 비해 더욱 효과적으로 방열시킬 수 있다.
또한, 아노다이징 공법으로 형성된 산화층(102)은 5 ~ 60㎛ 정도의 박막이므로 칩에서 발생하는 열을 짧은 경로를 통해 금속 플레이트(101)로 전달할 수 있으며, 이로 인해 열 전달 속도를 비롯하여 열 전달 효율이 향상된다는 효과를 기대할 수 있는 것이다.
방열 기판- 제2 실시예
이하, 도 2를 참조하여 본 발명에 의한 방열 기판의 제2 실시예를 설명하기로 하기로 한다. 다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 2에서 도시하는 바와 같이, 방열 기판(200)은 도 1의 구성에서 산화층(102)과 절연층(103) 사이에 금속층(201)을 더 포함하는 것을 특징으로 한다.
보다 상세히 설명하면, 방열 기판(200)은 금속 플레이트(101), 금속 플레이트(101)의 일면 또는 양면에 형성된 산화층(102), 산화층(102) 상에 형성된 금속층(201), 금속층(201) 상에 형성된 절연층(103) 및 절연층(103) 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 포함하고, 절연층(103) 및 회로층(104)은 칩(105)을 실장하기 위한 오픈부(107)를 갖고, 칩(105)은 오픈부(107)에 실장된다.
바람직하게는, 상기 절연층(103) 및 회로층(104)에 형성된 칩을 실장하기 위한 오픈부(107)는 금속층(201)이 노출되도록 형성된다.
또한, 칩(105)은 오픈부(107)를 통해 노출된 금속층(201) 상에 실장된다.
상기 금속층(201)은 구리 또는 구리 합금으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
또한, 금속층(201)은 상부에 실장되는 칩(105)으로부터 발생하는 열이 금속층(201)을 따라 수평방향으로 고르게 퍼진 후 방열 기판(200)의 두께 방향인 수직으로 열 전달이 이루어질 수 있도록 하는 것으로, 방열 기판(200)의 두께 방향인 수직 방향으로만 열전달이 이루어지는 것에 비해, 열 전달 시간 단축을 비롯하여 열 전달 효율을 향상시킬 수 있다는 효과를 기대할 수 있다.
예를 들어, 칩(105)이 금속층(201) 상에 실장되기 때문에, 칩의 실장성을 높일 수 있고, 칩에서 발생하는 열을 횡으로 분산시켜 하부의 산화층(102)을 통해 메탈 플레이트(101)로 빠르게 전달할 수 있게 되는 것이다.
한편, 도시하지 않았지만, 금속층(201)은 시드층 및 상기 시드층 상에 도금공정을 통해 형성된 금속층(201)으로 구성될 수 있다.
바람직하게는, 칩(105)은 발광 다이오드(Light Emitting Diode : LED)일 수 있으며, 이에 한정되지는 않는다.
예를 들어, 방열 기판은 오픈부에 발광 다이오드와 같은 칩이 실장되어 백라이트 광원, 조명용 광원 또는 통신 장비용 광원 등 다양한 형태로 활용될 수 있다.
바람직하게는, 칩(105)과 접속 패드 간을 전기적으로 연결시키는 와이어(106)를 더 포함할 수 있다.
방열 기판- 제3 실시예
이하, 도 3을 참조하여 본 발명에 의한 방열 기판의 제3 실시예를 설명하기로 하기로 한다. 다만, 제3 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 3에서 도시하는 바와 같이, 방열 기판(300)은 금속 플레이트(101), 금속 플레이트(101)의 일면 또는 양면에 형성된 산화층(301), 산화층(301) 상에 형성된 금속층(302, 303, 304), 금속층(302, 303, 304) 상에 형성된 절연층(103) 및 절연층(103) 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 포함하고, 절연층(103) 및 회로층(104)은 칩(105)을 실장하기 위한 오픈부(107)를 갖고, 칩(105)은 오픈부(107)에 실장된다.
바람직하게는, 제3 실시예에서는 금속 플레이트(101)가 복수의 관통 비아홀(110)을 더 포함한다.
또한, 산화층(301)은 상기 금속 플레이트(101)의 양면(도 3의 금속 플레이트의 상하부)뿐만 아니라 복수의 관통 비아홀(110)의 내벽에도 더 형성될 수 있다.
상기 금속층(302, 303, 304)은 복수의 관통 비아홀을 도금을 통해 충전하여 생성된 복수의 비아를 포함하여, 산화층(301)이 형성된 금속 플레이트(101)의 상하부에 형성될 수 있다.
도 3을 참조하면, 도면부호 304의 비아는 산화층(301)이 내벽에 형성된 복수의 관통 비아홀(110)에 도금을 통해 충전하여 형성된 것을 의미하며, 본 발명에서는 설명의 편의를 위해 도면부호 302, 303과 함께 금속층이라고 기재하기로 한다.
한편, 도 3을 참조하면, 복수의 비아 중 어느 하나는 실장될 칩(105)의 하부에 대응되도록 형성될 수 있다.
복수의 비아를 포함하는 금속층(302, 303, 304)은 제2 실시예에서 칩에서 발생하는 열을 수평방향으로 고르게 전달할 수 있는 효과에 더해, 수평 방향으로 고르게 전달된 열이 방열 기판의 두께 방향인 수직 방향으로도 빠르게 전달할 수 있다는 효과를 기대할 수 있다.
또한, 도 3을 참조하면, 비아가 칩의 하부에 대응되는 영역에 형성되기 때문에, 칩에서 발생하는 열을 보다 효율적으로 전달시킬 수 있다는 효과를 갖는다.
예를 들어, 칩(105)에서 발생하는 열이 비아를 통해 금속 플레이트(101) 하부로 직접 전달되는 것이다.
보다 상세히 설명하면, 금속 플레이트(101)가 알루미늄(열전도도 237W/mK) 재질로 구현되고, 금속층(302, 303, 304)이 구리(열전도도 401W/mK)로 구현되는 경우, 칩(105)에서 발생하는 열은 열전도도가 금속 플레이트에 비해 상대적으로 높은 비아(금속층 중 비아(304))를 통해 직접 기판 하부로 전도되는 것이다.
도 3을 참조하면, 금속 플레이트(101)의 상하부에 형성된 금속층(302, 303) 중 칩(105)의 실장면에 형성된 금속층(302)은 산화층(301)과 절연층(103) 사이에 형성된 구조일 수 있다.
바람직하게는, 오픈부(107)는 금속층(302)이 노출되도록 형성된다.
또한, 칩(105)은 오픈부(107)를 통해 노출된 금속층(302)의 상부에 실장될 수 있다.
방열 기판의 제조방법- 제1 실시예
도 4 내지 도 11은 도 1의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도이다.
먼저, 도 4를 참조하면, 금속 플레이트(101)를 제공한다.
상기 금속 플레이트(101)는 알루미늄 또는 알루미늄 합금으로 이루어질 수 있으며, 이에 한정되지는 않는다. 즉, 방열 기판(100)에서 칩 등으로 인해 발생하는 열 전달을 효율적으로 수행하는 금속 절연 재질이라면, 모두 사용 가능한 것이다.
다음, 도 5를 참조하면, 금속 플레이트(101)의 일면 또는 양면에 양극산화를 수행하여 산화층(102)을 형성한다.
예를 들어, 도 5에서는 금속 플레이트(101)의 일면에 산화층(102)을 형성하는 경우를 도시하였지만, 이에 한정되지 않는다.
상기 산화층(102)은 절연층(103)과는 성질이 다른 계면 절연막에 해당하는 것으로, 절연층(103)에 비해 방열 성능이 향상된 재질로 예를 들어, 알루미나(Al2O3)로 이루어질 수 있다.
또한, 산화층(102)은 아노다이징(Anodizing) 공법을 수행하여 형성하는 것이 바람직하며, 이에 한정되지는 않는다.
다음, 도 6 내지 도 8을 참조하면, 칩(105)이 실장될 영역에 오픈부(107)를 갖는 절연층(103) 및 절연층(103) 상에 상기 오픈부(107)에 대응되는 오픈부(107)를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 형성한다.
상기 절연층(103)은 레진, 에폭시, 폴리이미드 계열 등의 재료로 이루어지며, 접착성질을 포함할 수 있다.
한편, 산화층(102)은 낮은 절연저항으로 인해 누설전류가 발생하고 높은 전압이 방열 기판에 인가되는 경우, 산화층(102)이 파괴되면서 금속 플레이트(101)와 회로층(104) 간에 전기적 도통을 발생시킬 수 있다. 절연층(103)은 상술한 문제점을 해결하기 위해 산화층(102)과 회로층(104) 사이에 형성되는 것이며, 이로 인해 산화층에서의 누설전류 방지 및 높은 전압 인가에 대한 대비 효과를 기대할 수 있는 것이다.
상기 회로층(104)을 구성하는 금속의 종류는 전도성을 갖는 것이라면 특별히 한정되지 않으나, 통상 구리 또는 구리 합금을 사용하는 것이 비용적 측면에서 유리하다.
다음, 도 9 및 도 10을 참조하면, 절연층(103) 및 회로층(104)을 산화층(102) 상에 형성한다.
이때, 도 6 내지 도 10에서 도시하는 바와 같이, 오픈부(107)를 갖는 절연층(103) 및 회로층(104)을 다른 구성과는 별도로 형성한 이후에, 산화층(102) 상에 배치시킨 후 프레스(예를 들어, V-Press) 가공을 통해 접합하는 방법이 가능하지만, 이에 한정되는 것은 아니다.
예를 들어, 산화층(102) 상에 절연층(103) 및 회로층(104)을 형성시킨 후, 오픈부(107)를 형성하는 방법도 가능하다.
한편, 절연층(103) 및 회로층(104)을 별도로 형성하는 경우, 절연층(103) 하부에 산화층(102)이 형성되어 있는 것에 비해 오픈부(107)를 용이하게 형성할 수 있다는 장점이 있다.
다음, 도 11을 참조하면, 오픈부(107)에 칩(105)을 실장하고, 칩(105)과 접속 패드(회로층(104)의 접속 패드) 간을 전기적으로 연결시키는 와이어(106)를 형성한다.
예를 들어, 방열 기판은 오픈부에 발광 다이오드(Light Emitting Diode : LED)와 같은 칩이 실장되어 백라이트 광원, 조명용 광원 또는 통신 장비용 광원 등 다양한 형태로 활용될 수 있는 것이다.
바람직하게는, 상기 절연층(103) 및 회로층(104)에 형성된 오픈부(107)는 산화층(102)이 노출되도록 형성되며, 칩(105)은 오픈부(107)를 통해 노출된 산화층(102) 상에 실장된다.
방열 기판의 제조방법- 제2 실시예
도 12 내지 도 20은 도 2의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도이다.
이하, 도 12 내지 도 20을 참조하여 본 발명에 의한 제2 실시예의 방열 기판의 제조 방법을 설명하기로 하기로 한다. 다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
먼저, 도 12를 참조하면, 금속 플레이트(101)를 제공한다.
다음, 도 13을 참조하면, 금속 플레이트(101)의 일면 또는 양면에 양극산화를 수행하여 산화층(102)을 형성한다.
이때, 산화층(102)은 아노다이징(Anodizing) 공법을 수행하여 형성하는 것이 바람직하며, 이에 한정되지는 않는다.
또한, 산화층(102)은 이후 개시하는 절연층(103)과는 성질이 다른 계면 절연막에 해당하는 것으로, 절연층(103)에 비해 방열 성능이 향상된 재질로 예를 들어, 알루미나(Al2O3)로 이루어질 수 있다.
다음, 도 14를 참조하면, 산화층(102)을 형성하는 단계 이후에, 산화층(102) 상에 금속층(201)을 형성한다.
이때, 금속층(201)은 스퍼터링, 진공 증착, 화학 기상 증착, 졸겔 도포, 스크린 프린팅, 잉크젯 프린팅, 스프레이, 무전해 도금, 가압 접착 또는 이들의 조합 중 어느 하나의 공정을 통해 형성시킬 수 있다.
상기 금속층(201)은 상부에 실장되는 칩(105)으로부터 발생하는 열이 금속층(201)을 따라 수평방향으로 고르게 퍼진 후 방열 기판(200)의 두께 방향인 수직으로 열 전달이 이루어질 수 있도록 하는 것으로, 방열 기판(200)의 두께 방향인 수직 방향으로만 열전달이 이루어지는 것에 비해, 열 전달 시간 단축을 비롯하여 열 전달 효율을 향상시킬 수 있다는 효과를 기대할 수 있다.
한편, 도시하지 않았지만, 금속층(201)은 시드층 및 상기 시드층 상에 도금공정을 통해 형성된 금속층(201)으로 구성될 수 있다.
다음, 도 15 내지 도 17을 참조하면, 칩(105)이 실장될 영역에 오픈부(107)를 갖는 절연층(103) 및 절연층(103) 상에 상기 오픈부(107)에 대응되는 오픈부(107)를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 형성한다.
상기 절연층(103)은 레진, 에폭시, 폴리이미드 계열 등의 재료로 이루어지며, 접착성질을 포함할 수 있다.
상기 회로층(104)을 구성하는 금속의 종류는 전도성을 갖는 것이라면 특별히 한정되지 않으나, 통상 구리 또는 구리 합금을 사용하는 것이 비용적 측면에서 유리하다.
다음, 도 18 및 도 19를 참조하면, 절연층(103) 및 회로층(104)을 금속층(201) 상에 형성한다.
이때, 도 15 내지 도 19에서 도시하는 바와 같이, 오픈부(107)를 갖는 절연층(103) 및 회로층(104)을 다른 구성과는 별도로 형성한 이후에, 금속층(201) 상에 배치시킨 후 프레스(예를 들어, V-Press) 가공을 통해 접합하는 방법이 가능하며, 이에 한정되는 것은 아니다.
예를 들어, 금속층(201) 상에 절연층(103) 및 회로층(104)을 형성시킨 후, 오픈부(107)를 형성하는 방법도 가능하다.
다음, 도 20을 참조하면, 오픈부(107)에 칩(105)을 실장하고, 칩(105)과 접속 패드(회로층(104)의 접속 패드) 간을 전기적으로 연결시키는 와이어(106)를 형성한다.
예를 들어, 방열 기판은 오픈부에 발광 다이오드(Light Emitting Diode : LED)와 같은 칩이 실장되어 백라이트 광원, 조명용 광원 또는 통신 장비용 광원 등 다양한 형태로 활용될 수 있는 것이다.
바람직하게는, 상기 절연층(103) 및 회로층(104)에 형성된 오픈부(107)는 금속층(201)이 노출되도록 형성되며, 칩(105)은 오픈부(107)를 통해 노출된 금속층(201) 상에 실장된다.
방열 기판의 제조방법- 제3 실시예
도 21 내지 도 30은 도 3의 방열 기판의 제조 방법을 설명하기 위한 공정 흐름도이다.
이하, 도 21 내지 도 20을 참조하여 본 발명에 의한 제3 실시예의 방열 기판의 제조 방법을 설명하기로 하기로 한다. 다만, 제3 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
먼저, 도 21 및 도 22를 참조하면, 금속 플레이트(101)를 제공하고, 금속 플레이트(101)에 복수의 관통 비아홀(110)을 형성한다.
이때, 복수의 관통 비아홀(110)은 레이저 가공 또는 기계적 드릴링 가공을 통해 형성될 수 있다.
다음, 도 23을 참조하면, 복수의 관통 비아홀(110)의 내벽 및 금속 플레이트(101)의 상하부에 양극산화를 수행하여 산화층(301)을 형성한다. 즉, 금속 플레이트(101)의 외면에 모두 산화층(301)을 형성하는 것이다.
이때, 산화층(301)은 아노다이징(Anodizing) 공법을 수행하여 형성하는 것이 바람직하며, 이에 한정되지는 않는다.
또한, 산화층(301)은 이후 개시되는 절연층(103)과는 성질이 다른 계면 절연막에 해당하는 것으로, 절연층(103)에 비해 방열 성능이 향상된 재질로 예를 들어, 알루미나(Al2O3)로 이루어질 수 있다.
다음, 도 24를 참조하면, 복수의 관통 비아홀(110)을 도금을 통해 충전하여 형성된 복수의 비아(304)를 포함하여, 산화층(301)이 형성된 금속 플레이트(101)의 상하부에 금속층(302, 303, 304)을 형성한다.
예를 들어, 금속층(302, 303, 304)은 관통 비아홀(110)에 충전된 비아를 포함하여, 금속 플레이트의 상하면에 모두 형성된 구조로, 구리 또는 구리 합금 재질로 이루어질 수 있다.
다음, 도 25 내지 도 27을 참조하면, 칩(105)이 실장될 영역에 오픈부(107)를 갖는 절연층(103) 및 절연층(103) 상에 상기 오픈부(107)에 대응되는 오픈부(107)를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층(104)을 형성한다.
상기 절연층(103)은 레진, 에폭시, 폴리이미드 계열 등의 재료로 이루어지며, 접착성질을 포함할 수 있다.
상기 회로층(104)을 구성하는 금속의 종류는 전도성을 갖는 것이라면 특별히 한정되지 않으나, 통상 구리 또는 구리 합금을 사용하는 것이 비용적 측면에서 유리하다.
다음, 도 28 및 도 29를 참조하면, 절연층(103) 및 회로층(104)을 금속층(302) 상에 형성한다.
이때, 도 25 내지 도 29에서 도시하는 바와 같이, 오픈부(107)를 갖는 절연층(103) 및 회로층(104)을 다른 구성과는 별도로 형성한 이후에, 금속층(302) 상에 배치시킨 후 프레스(예를 들어, V-Press) 가공을 통해 접합하는 방법이 가능하며, 이에 한정되는 것은 아니다.
예를 들어, 금속층(302) 상에 절연층(103) 및 회로층(104)을 형성시킨 후, 오픈부(107)를 형성하는 방법도 가능하다.
다음, 도 30을 참조하면, 오픈부(107)에 칩(105)을 실장하고, 칩(105)과 접속 패드(회로층(104)의 접속 패드) 간을 전기적으로 연결시키는 와이어(106)를 형성한다.
예를 들어, 방열 기판은 오픈부에 발광 다이오드(Light Emitting Diode : LED)와 같은 칩이 실장되어 백라이트 광원, 조명용 광원 또는 통신 장비용 광원 등 다양한 형태로 활용될 수 있다.
바람직하게는, 도 26 및 도 27에서, 절연층(103) 및 회로층(104)에 형성된 오픈부(107)는 금속층(302)이 노출되도록 형성되며, 도 30에서 도시하는 바와 같이, 칩(105)은 오픈부(107)를 통해 노출된 금속층(302)(실장면의 금속층)의 상부에 실장된다.
한편, 금속층(302, 303, 304)에 포함된 복수의 비아(304) 중 어느 하나는 칩(105)의 하부에 대응되도록 형성된다.
복수의 비아를 포함하는 금속층(302, 303, 304)은 제2 실시예에서 칩에서 발생하는 열을 수평방향으로 고르게 전달될 수 있는 효과에 더해, 수평 방향으로 고르게 전달된 열이 방열 기판의 두께 방향인 수직 방향으로도 빠르게 전달될 수 있다는 효과를 기대할 수 있다.
또한, 도 30을 참조하면, 비아가 칩의 하부에 대응되는 영역에 형성되기 때문에, 칩에서 발생하는 열을 보다 효율적으로 전달시킬 수 있다는 효과를 갖는다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 방열 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200, 300 : 방열 기판 101 : 금속 플레이트
102, 301 : 산화층 103 : 절연층
104 : 회로층 105 : 칩
106 : 와이어 107 : 오픈부
201, 302, 303, 304 : 금속층

Claims (16)

  1. 금속 플레이트;
    상기 금속 플레이트의 일면 또는 양면에 형성된 산화층;
    상기 금속 플레이트의 일면에 형성된 산화층 상에 형성된 절연층;
    상기 절연층 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층; 및
    상기 산화층과 상기 절연층 사이에 형성된 금속층;을 포함하고,
    상기 절연층 및 상기 회로층은 칩을 실장하기 위한 오픈부를 갖는 방열 기판.
  2. 금속 플레이트;
    상기 금속 플레이트의 일면 또는 양면에 형성된 산화층;
    상기 금속 플레이트의 일면에 형성된 산화층 상에 형성된 절연층; 및
    상기 절연층 상에 형성되어 접속 패드 및 회로 패턴을 포함하는 회로층;
    을 포함하고,
    상기 절연층 및 상기 회로층은 칩을 실장하기 위한 오픈부를 가지며,
    상기 금속 플레이트는 복수의 관통 비아홀을 더 포함하고,
    상기 산화층은 상기 금속 플레이트의 상하부인 양면을 포함하여 상기 복수의 관통 비아홀의 내벽에 더 형성되는 경우,
    상기 복수의 관통 비아홀을 도금을 통해 충전하여 생성된 복수의 비아를 포함하여,상기 산화층이 형성된 상기 금속 플레이트의 상하부에 형성된 금속층;
    을 더 포함하는 방열 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 오픈부는 상기 산화층이 노출되도록 형성되며,
    칩은 상기 오픈부를 통해 노출된 상기 산화층 상에 실장되는 방열 기판.
  4. 제1항에 있어서,
    상기 오픈부는 상기 금속층이 노출되도록 형성되고,
    칩은 상기 오픈부를 통해 노출된 상기 금속층 상에 실장되는 방열 기판.
  5. 삭제
  6. 제2항에 있어서,
    상기 금속 플레이트의 상하부에 형성된 금속층 중 칩의 실장면에 형성된 상기 금속층은,
    상기 산화층과 상기 절연층 사이에 형성된 방열 기판.
  7. 제2항에 있어서,
    상기 오픈부는 상기 금속층이 노출되도록 형성되고,
    칩은 상기 오픈부를 통해 노출된 상기 금속층의 상부에 실장되는 방열 기판.
  8. 제2항에 있어서,
    상기 복수의 비아 중 어느 하나는 실장될 칩의 하부에 대응되도록 형성되는 방열 기판.
  9. 금속 플레이트를 제공하는 단계;
    상기 금속 플레이트의 일면 또는 양면에 양극산화를 수행하여 산화층을 형성하는 단계; 및
    상기 금속 플레이트의 일면에 형성된 산화층 상에 칩이 실장될 영역에 오픈부를 갖는 절연층 및 상기 절연층 상에 상기 오픈부에 대응되는 오픈부를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층을 형성하는 단계;
    를 포함하고,
    상기 산화층을 형성하는 단계 이후 상기 절연층을 형성하는 단계 이전에,
    상기 산화층과 상기 절연층 사이에 금속층을 형성하는 단계를
    포함하는 방열 기판 제조방법.
  10. 금속 플레이트를 제공하는 단계;
    상기 금속 플레이트의 일면 또는 양면에 양극산화를 수행하여 산화층을 형성하는 단계; 및
    상기 금속 플레이트의 일면에 형성된 산화층 상에 칩이 실장될 영역에 오픈부를 갖는 절연층 및 상기 절연층 상에 상기 오픈부에 대응되는 오픈부를 갖으며 접속 패드 및 회로 패턴을 포함하는 회로층을 형성하는 단계;
    를 포함하고,
    상기 금속 플레이트를 제공하는 단계에서,
    상기 금속 플레이트에 복수의 관통 비아홀을 더 형성하고,
    상기 산화층을 형성하는 단계에서,
    상기 산화층이 상기 복수의 관통 비아홀의 내벽 및 상기 금속 플레이트의 상하부에 형성되도록 형성하는 방열 기판 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 산화층이 노출되도록 형성되며,
    칩은 상기 오픈부를 통해 노출된 상기 산화층 상에 실장되는 방열 기판 제조방법.
  12. 제9항에 있어서,
    상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 금속층이 노출되도록 형성되고,
    칩은 상기 오픈부를 통해 노출된 상기 금속층 상에 실장되는 방열 기판 제조방법.
  13. 삭제
  14. 제10항에 있어서,
    상기 산화층을 형성하는 단계 이후 상기 절연층을 형성하는 단계 이전에,
    상기 복수의 관통 비아홀을 도금을 통해 충전하여 형성된 복수의 비아를 포함하여, 상기 산화층이 형성된 상기 금속 플레이트의 상하부에 금속층을 형성하는 단계;
    를 더 포함하는 방열 기판 제조방법.
  15. 제14항에 있어서,
    상기 절연층 및 상기 회로층에 형성된 오픈부는 상기 금속층이 노출되도록 형성되며,
    칩은 상기 오픈부를 통해 노출된 상기 금속층의 상부에 실장되는 방열 기판 제조방법.
  16. 제14항에 있어서,
    상기 복수의 비아 중 어느 하나는 실장될 칩의 하부에 대응되도록 형성되는 방열 기판 제조방법.

KR1020110028261A 2011-03-29 2011-03-29 방열 기판 및 그 제조방법 KR101237685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110028261A KR101237685B1 (ko) 2011-03-29 2011-03-29 방열 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110028261A KR101237685B1 (ko) 2011-03-29 2011-03-29 방열 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120110419A KR20120110419A (ko) 2012-10-10
KR101237685B1 true KR101237685B1 (ko) 2013-02-26

Family

ID=47281250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028261A KR101237685B1 (ko) 2011-03-29 2011-03-29 방열 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101237685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9241399B2 (en) 2013-12-24 2016-01-19 Lg Innotek Co., Ltd. Printed circuit board and light emitting device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102176472B1 (ko) * 2014-01-28 2020-11-09 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 발광장치
KR101878382B1 (ko) * 2016-10-28 2018-07-13 주식회사 씨알콤 메탈 pcb 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132083A (en) * 1979-03-30 1980-10-14 Sanyo Electric Co Ltd Light emitting diode substrate
KR20090040374A (ko) * 2006-08-11 2009-04-23 이 아이 듀폰 디 네모아 앤드 캄파니 Ｌｅｄ 장치 및 액정 표시 장치의 백 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132083A (en) * 1979-03-30 1980-10-14 Sanyo Electric Co Ltd Light emitting diode substrate
KR20090040374A (ko) * 2006-08-11 2009-04-23 이 아이 듀폰 디 네모아 앤드 캄파니 Ｌｅｄ 장치 및 액정 표시 장치의 백 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9241399B2 (en) 2013-12-24 2016-01-19 Lg Innotek Co., Ltd. Printed circuit board and light emitting device

Also Published As

Publication number Publication date
KR20120110419A (ko) 2012-10-10

Similar Documents

Publication Publication Date Title
JP4755213B2 (ja) エッジライト式発光ダイオードバックライトモジュール
US8866376B2 (en) Light emitting device package and manufacturing method thereof
US8772817B2 (en) Electronic device submounts including substrates with thermally conductive vias
JP2005197633A (ja) 高出力発光ダイオードパッケージ及び製造方法
US9349930B2 (en) LED module and lighting assembly
US8319427B2 (en) Light emitting apparatus and light unit
KR20140118466A (ko) 발광 디바이스 및 이를 포함하는 조명장치
JP2005158957A (ja) 発光装置
TW200522395A (en) Power surface mount light emitting die package
JP4913099B2 (ja) 発光装置
US10236429B2 (en) Mounting assembly and lighting device
US20100301359A1 (en) Light Emitting Diode Package Structure
US20100044727A1 (en) Led package structure
US9728697B2 (en) Light emitting device including a metal substrate for high heat dissipation and increased light efficiency
KR20100089115A (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2013201256A (ja) 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法
KR101237685B1 (ko) 방열 기판 및 그 제조방법
JP2006073699A (ja) 発光素子収納用パッケージ
KR20070096693A (ko) 버퍼층을 갖는 반도체 패키지
JP4655735B2 (ja) Ｌｅｄユニット
KR101166066B1 (ko) 발광다이오드 패키지
JP2009038156A (ja) 回路基板及び照明装置
JP2009021303A (ja) 発光装置
KR20090107624A (ko) 발광다이오드 모듈 및 그 제조방법
JP5296266B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 8