KR101030056B1 - 액정표시장치 제조방법 - Google Patents

액정표시장치 제조방법 Download PDF

Info

Publication number
KR101030056B1
KR101030056B1 KR1020067010269A KR20067010269A KR101030056B1 KR 101030056 B1 KR101030056 B1 KR 101030056B1 KR 1020067010269 A KR1020067010269 A KR 1020067010269A KR 20067010269 A KR20067010269 A KR 20067010269A KR 101030056 B1 KR101030056 B1 KR 101030056B1
Authority
KR
South Korea
Prior art keywords
forming
liquid crystal
layer
semiconductor layer
crystal display
Prior art date
Application number
KR1020067010269A
Other languages
English (en)
Other versions
KR20060133981A (ko
Inventor
순페이 야마자키
신지 마에카와
오사무 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060133981A publication Critical patent/KR20060133981A/ko
Application granted granted Critical
Publication of KR101030056B1 publication Critical patent/KR101030056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

종래부터 답습되어 온 액정표시장치 제조기술은 기판의 전면(全面)에 각종 피막을 형성하고, 작은 영역을 남기고 에칭에 의해 그 피막을 제거하는 방법으로서, 재료 비용을 낭비하고, 다량의 폐액을 처리하는 것이 요구되어 왔다. 패턴을 선택적으로 형성할 수 있는 방법에 의해 액정표시장치를 제조하기 위해 필요한 패턴들 중 적어도 하나 또는 그 이상을 형성하여 액정표시장치를 제조한다. 패턴을 선택적으로 형성할 수 있는 방법으로서, 특정 목적으로 조제된 조성물의 액적을 선택적으로 토출하여 소정 패턴을 형성할 수 있는 액적 토출법을 사용한다.
Figure R1020067010269
액정표시장치, 액정 표시 패널, 전극, 액적 토출법, 하지 처리, 광촉매 물질

Description

액정표시장치 제조방법{Method for manufacturing liquid crystal display device}
본 발명은 대면적의 유리 기판 위에 형성된 트랜지스터 등의 능동 소자를 포함하는 액정표시장치 및 그의 제조방법에 관한 것이다.
종래, 유리 기판 위에 박막트랜지스터(이하, "TFT"라고도 함)를 포함하는 소위 액티브 매트릭스형 액정 표시 패널은 반도체 집적회로의 제조 기술에서와 같은 포토마스크를 사용한 노광 공정에 의해 각종 박막을 패터닝함으로써 제조되어 왔다.
지금까지, 1장의 모(母) 유리 기판으로부터 다수의 액정 표시 패널을 잘라내어 대량 생산을 효율 좋게 행하는 생산 기술이 채용되어 왔다. 모 유리 기판의 사이즈는 1990년 초에는 제1 세대인 300×400 mm에서 2000년에는 제4 세대가 되어 680×880 mm 또는 730×920 mm로 대형화하여, 1장의 기판에서 다수의 표시 패널이 얻어지도록 생산 기술이 진보하여 왔다.
유리 기판 또는 표시 패널의 사이즈가 작은 경우에는, 노광 장치를 사용하여 비교적 간편하게 패터닝 처리를 행하는 것이 가능하였지만, 기판 사이즈가 대형화함에 따라, 1회의 노광 처리로 표시 패널의 전면(全面)을 동시에 처리하는 것이 불 가능하게 되었다. 그 결과, 노광 처리(예를 들어, 소자들 사이의 경계부에서 단절되지 않도록 배선과 같은 소자들의 엣지들을 연결하기 위해 하나의 기판에 대하여 계속적으로 행하는 노광)로서 기판 전면의 노광을 행하는 방법이 개발되었다. 이 방법은, 포토레지스트가 도포된 영역을 다수의 블록 영역으로 분할하고, 소정의 블록 영역마다 노광 처리를 행하고, 순차적으로 그 처리를 반복함으로써 행해진다.(예를 들어, 일본국 공개특허공고 평 11-326951호 공보 참조).
그러나, 유리 기판의 사이즈는 제5 세대에서 1000×1200 mm 또는 1100×1300 mm로 더욱 대형화되고, 차세대에서는 1500×1800 mm 또는 그 이상의 사이즈가 예상된다. 따라서, 종래의 패터닝 방법으로는, 생선성이 좋고 저비용으로 표시 패널을 제조하는 것이 어려워진다. 즉, 상기한 계속적인 노광에 의해 다수 회의 노광 처리를 행하면, 처리 시간이 증가하고, 기판의 대형화에 대응한 노광 장치의 개발에는 큰 투자가 필요하게 된다.
또한, 기판의 전면에 각종 피막을 형성하고, 작은 영역을 남기고 그 피막을 에칭에 의해 제거하는 방법에는, 재료 비용을 낭비하고, 다량의 폐액을 처리하는 것이 요구된다는 문제점이 내재되어 있다.
본 발명은 상기와 같은 상황을 감안하여 이루어진 것으로, 향상된 재료사용효율과 간략화된 제조공정으로 제조될 수 있는 액정표시장치 및 그의 제조방법을 제공하는 것을 목적으로 하고 있다.
본 발명은, 배선층, 전극을 형성하기 위한 도전층, 및 소정의 패턴을 형성하기 위한 마스크층과 같은, 액정표시장치를 제조하기 위해 필요한 패턴들 중 적어도 하나 이상을, 패턴을 선택적으로 형성할 수 있는 방법에 의해 형성하여, 액정표시장치를 제조하는 것을 특징으로 하는 것이다. 도전층, 절연층 등을 형성하기 위해 패턴을 선택적으로 형성할 수 있는 방법으로서는, 특정의 목적으로 조제된 조성물의 액적(液滴)을 선택적으로 토출하여 소정의 패턴을 형성할 수 있는 액적 토출법(그 방식에 따라 잉크젯법이라고도 불림)을 사용한다. 또한, 액적 토출법에 의해 도전체를 형성할 때, 피(被)형성면에 대하여 하지(下地) 처리를 행함으로써, 밀착성이 좋은 도전체를 형성할 수 있다. 피형성면이란, 액적 토출 수단으로부터 토출되는 조성물이 형성되는 면을 말한다.
본 발명에 따른 액정표시장치 제조방법의 한가지 특징은, 액적 토출법에 의해 도전체를 형성하기 전에 피형성면에 대하여 하지 처리를 행하는 것에 있다.
본 발명에 따른 액정표시장치 제조방법의 다른 특징은 액정 토출법에 의해 막을 형성하기 전에, 도전성을 가지는 피형성면에 대하여 하지 처리를 행하는 것에 있다.
본 발명의 일 실시형태에 따른 액정표시장치 제조방법은, 절연 표면을 가진 기판 위에 제1 전극을 형성하는 공정, 제1 전극을 덮도록 제1 절연막을 형성하는 공정, 제1 절연막 위에 제1 반도체층을 형성하는 공정, 제1 전극과 겹치도록 제1 반도체층 위에 제2 절연막을 형성하는 공정, 제2 절연막을 덮도록 n형의 제2 반도체층을 형성하는 공정, 제1 및 제2 반도체층을 섬 형상으로 패터닝하는 공정, 제2 반도체층 위에 제2 및 제3 전극을 형성하는 공정, 제2 및 제3 전극을 마스크로 하여 제2 반도체층을 에칭하여 분리하는 공정, 및 제3 전극에 접하도록 제4 전극을 형성하는 공정을 포함하고, 상기 전극들 중 어느 하나를 형성하는 공정에서, 그 전극을 액적 토출법에 의해 형성하는 것을 특징으로 한다.
본 발명의 다른 실시형태에 따른 액정표시장치 제조방법은, 절연 표면을 가진 기판 위에 제1 전극을 형성하는 공정, 제1 전극을 덮도록 제1 절연막을 형성하는 공정, 제1 절연막 위에 제2 전극을 형성하는 공정, 제1 절연막 및 제2 전극 위에 제1 반도체층을 형성하는 공정, 제1 전극과 겹치도록 제1 반도체층 위에 제2 절연막을 형성하는 공정, 제2 절연막을 덮도록 n형의 제2 반도체층을 형성하는 공정, 제1 및 제2 반도체층을 섬 형상으로 패터닝하는 공정, 제2 반도체층 위에 제3 및 제4 전극을 형성하는 공정, 및 제3 및 제4 전극을 마스크로 하여 제2 반도체층을 에칭하여 분리하는 공정을 포함하고, 상기 전극들 중 어느 하나를 형성하는 공정에서, 그 전극을 액적 토출법에 의해 형성하는 것을 특징으로 한다.
본 발명의 또 다른 실시형태에 따른 액정표시장치 제조방법은, 절연 표면을 가진 기판 위에 제1 및 제2 전극을 형성하는 공정, 제2 전극과 일부 겹치도록 제3 전극을 형성하는 공정, 제1 전극, 제2 전극 및 제3 전극 위에 n형의 제1 반도체층을 형성하는 공정, 제1 반도체층을 제1 전극과 접하는 반도체층과, 제2 전극과 접하는 반도체층으로 분리하는 공정, 제1 반도체층 위에 제2 반도체층을 형성하는 공정, 제2 반도체층 위에 절연막을 형성하는 공정, 그 절연막 위와 제1 반도체층이 분리된 영역 위에 제4 전극을 형성하는 공정, 및 제2 반도체층 및 절연막을 섬 형상으로 패터닝하는 공정을 포함하고, 상기 전극들 중 어느 하나를 형성하는 공정에서, 그 전극을 액적 토출법에 의해 형성하는 것을 특징으로 한다.
본 발명의 또 다른 실시형태에 따른 액정표시장치 제조방법은, 절연 표면을 가진 기판 위에 제1 전극을 형성하는 공정, 제2 전극, 및 제1 전극과 일부 겹치는 제3 전극을 형성하는 공정, 제1 전극, 제2 전극 및 제3 전극 위에 n형의 제1 반도체층을 형성하는 공정, 제1 반도체층을 제2 전극과 접하는 반도체층과, 제3 전극과 접하는 반도체층으로 분리하는 공정, 제1 반도체층 위에 제2 반도체층을 형성하는 공정, 제2 반도체층 위에 절연막을 형성하는 공정, 그 절연막 위와, 제1 반도체층이 분리된 영역 위에 제4 전극을 형성하는 공정, 및 제2 반도체층 및 절연막을 섬 형상으로 패터닝하는 공정을 포함하고, 상기 전극들 중 어느 하나를 형성하는 공정에서, 그 전극을 액적 토출법에 의해 형성하는 것을 특징으로 한다.
본 발명의 액정표시장치 제조방법의 다른 특징은, 전극을 액적 토출법에 의해 형성하기 전에 피형성면에 대하여 하지 처리를 행하는 것에 있다.
본 발명의 액정표시장치 제조방법의 다른 특징은, 전극에 접하는 막을 액적 토출법에 의해 형성하기 전에 전극에 대하여 하지 처리를 행하는 것에 있다.
본 발명의 액정표시장치 제조방법의 다른 특징은, 하지 처리로서 피형성면에 광촉매 기능을 가지는 물질을 형성하고, 광촉매 기능을 가지는 물질에 선택적으로 광을 조사하여 친수성으로 하는 것에 있다.
본 발명의 액정표시장치 제조방법의 다른 특징은, 피처리면에 대한 하지 처리로서 플라즈마 처리를 행하여 발액성(撥液性)으로 하는 것에 있다.
상기한 바와 같이, 본 발명의 한가지 특징은, 게이트 전극층, 배선층, 및 패터닝 시에 사용되는 마스크를 액적 토출법에 의해 형성하는 것에 있다. 액정표시장치를 제조하기 위해 필요한 패턴들 중 적어도 하나 이상이 패턴을 선택적으로 형성할 수 있는 방법에 의해 형성되어, 액정표시장치를 제조함으로써, 그 목적이 달성된다.
본 발명에 따르면, 배선층이나 마스크를 액적 토출법에 의해 직접 패터닝할 수 있으므로, 향상된 재료사용효율과 간략화된 제조공정으로 박막트랜지스터 및 그 박막트랜지스터를 사용한 액정표시장치를 얻을 수 있다.
도 1은 본 발명의 액정 표시 패널의 구성을 나타내는 상면도이다.
도 2는 본 발명의 액정 표시 패널의 구성을 나타내는 상면도이다.
도 3은 본 발명의 액정 표시 패널의 구성을 나타내는 상면도이다.
도 4(A)∼도 4(C)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 5(A)∼도 5(C)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 6(A)∼도 7(C)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 7은 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 8(A) 및 도 8(B)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 9는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 10(A)∼도 10(C)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 11은 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 12는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 13은 본 발명의 액정표시장치 제조방법을 나타내는 상면도이다.
도 14는 본 발명의 액정표시장치 제조방법을 나타내는 상면도이다.
도 15는 본 발명의 액정표시장치 제조방법을 나타내는 상면도이다.
도 16은 본 발명의 액정표시장치 제조방법을 나타내는 상면도이다.
도 17(A) 및 도 17(B)는 본 발명의 액정표시장치의 구동회로의 실장 방법(COG 방식)을 나타내는 도면이다.
도 18(A) 및 도 18(B)는 본 발명의 액정표시장치의 구동회로의 실장 방법(TAB 방식)을 나타내는 도면이다.
도 19(A) 및 도 19(B)는 본 발명의 액정표시장치의 구동회로의 실장 방법(COG 방식)을 나타내는 도면이다.
도 20은 본 발명의 액정표시장치에서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 나타내는 도면이다.
도 21은 본 발명의 액정표시장치에서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성(시프트 레지스터 회로)을 나타내는 도면이다.
도 22는 본 발명의 액정표시장치에서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성(버퍼 회로)을 나타내는 도면이다.
도 23은 본 발명의 액정 텔레비젼 수상기의 주요 구성을 나타내는 블록도이다.
도 24는 본 발명의 액정 표시 모듈의 구성을 나타내는 도면이다.
도 25는 본 발명에 의해 완성하는 텔레비젼 수상기의 구성을 나타내는 도면이다.
도 26은 본 발명의 액정표시장치를 나타내는 상면도이다.
도 27은 도 26에 나타낸 액정표시장치의 등가 회로도이다.
도 28은 본 발명에 적용될 수 있는 액적 토출 장치의 구성을 나타내는 도면이다.
도 29(A)∼도 29(D)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 30(A)∼도 30(D)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 31은 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 32(A)∼도 32(D)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 33(A) 및 도 33(B)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 34(A)∼도 34(J)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도 이다.
도 35(A)∼도 35(J)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 36(A) 및 도 36(B)는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 37은 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 38은 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
도 39는 본 발명의 액정표시장치 제조방법을 나타내는 단면도이다.
본 발명의 실시형태에 대하여 도면을 참조하여 상세히 설명한다. 또한, 아래의 설명에서, 각 도면에서 공통하는 동등 부분에 동일 부호를 붙여 나타내고, 중복하는 설명에 대해서는 생략한다. 또한, 본 발명은 아래의 설명에 한정되지 않고, 본 발명의 취지 및 범위로부터 벗어남이 없이 본 발명의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다.
도 1은 발명에 따른 액정 표시 패널의 구성을 나타내는 상면도이다. 절연 표면을 가진 기판(100) 위에, 화소(102)를 매트릭스 형태로 배열시킨 화소부(101), 주사선측 입력단자(103). 신호선측 입력단자(104)가 형성되어 있다. 화소수는 다양한 규격에 따라 결정될 수 있고, XGA의 화소수는 1024×768×3(RGB), UXGA의 화소수는 1600×1200×3(RGB), 풀 스펙(full-spec) 하이비전의 화소수는 1920×1080×3(RGB)일 수 있다.
화소(102)는 주사선측 입력단자(103)로부터 연장하여 있는 주사선과, 신호선측 입력단자(104)로부터 연장하여 있는 신호선이 교차함으로써 매트릭스 형태로 배열된다. 각각의 화소(102)에는, 스위칭 소자와 그 소자에 접속되는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 예는 TFT이고, 이 TFT의 게이트 전극측이 주사선에 접속되고, 그의 소스 또는 드레인측이 신호선에 접속됨으로써, 개개의 화소가 외부로부터 입력하는 신호에 의해 독립하여 제어될 수 있다.
TFT는 그의 주요 구성요소로서, 반도체층, 게이트 절연층, 및 게이트 전극층을 포함한다. 반도체층에 형성되는 소스 및 드레인 영역에 접속되는 배선층도 포함되어 있다. TFT의 대표적인 구조로서는, 기판측으로부터 차례로 반도체층, 게이트 절연층, 및 게이트 전극층을 배치한 탑 게이트형과, 기판측으로부터 차례로 게이트 전극층, 게이트 절연층, 및 반도체층을 배치한 보텀 게이트형이 알려져 있지만, 본 발명에서는 그들 구조 중 어떠한 것을 사용하여도 좋다.
반도체층을 형성하는 재료로서는, 실란이나 게르만(germane)으로 대표되는 반도체 재료 가스를 사용하여 기상 성장법이나 스퍼터링법으로 제조되는 아모르퍼스 반도체(이하, "AS"라고도 함), 이 아모르퍼스 반도체를 광 에너지나 열 에너지를 사용하여 결정화시킨 다결정 반도체, 또는 세미아모르퍼스(미(微)결정이라고도 함) 반도체(이하 "SAS"라고도 함) 등이 사용될 수 있다.
SAS는, 비정질 구조와 결정 구조(단결정, 다결정을 포함)의 중간적인 구조를 가지고, 자유 에너지적으로 안정적인 제3 상태를 가지는 반도체이고, 단거리 질서와 격자 왜곡을 가지는 결정질 반도체 영역을 포함하고 있다. 막 중의 영역의 적 어도 일부에서는 0.5∼20 nm의 결정 영역을 관측할 수 있다. 규소를 주성분으로 하는 경우에는, 라만 스펙트럼이 520 cm-1보다 저파수측으로 시프트(shift)하고 있다. X선 회절에서는, 규소 결정 격자에 유래하는 (111), (220)의 회절 피크가 관측된다. 댕글링 본드(dangling bond)의 중화제로서 적어도 1 원자% 또는 그 이상의 수소 또는 할로겐이 함유되어 있다. SAS는 규화물 가스를 글로우 방전 분해(플라즈마 CVD)하여 형성된다. 대표적인 규화물 가스로서는, SiH4를 들 수 있고, 그 외에도, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 규화물 가스로서 사용될 수 있다. 또한, GeF4를 혼합시켜도 좋다. 이 규화물 가스를 H2, 또는 H2와 He, Ar, Kr, Ne에서 선택된 1종 또는 다수 종의 희가스 원소로 희석하여도 좋다. 희석율은 2배∼1000배의 범위이고, 압력은 대략 0.1 Pa∼133 Pa의 범위이고, 전원 주파수는 1 MHz∼120 MHz, 바람직하게는 13 MHz∼60 MHz의 범위이고, 기판 가열 온도는 300℃ 이하일 수 있다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기 성분 불순물은 1×1020 cm-1 이하로 하는 것이 바람직하고, 특히 산소 농도는 5×1019 /㎤ 이하, 바람직하게는 1×1019 /㎤ 이하로 한다.
도 1은 주사선 및 신호선에 입력되는 신호를 외부 구동회로에 의해 제어하는 액정 표시 패널의 구성을 나타내고 있지만, 도 2에 도시된 바와 같이, COG(Chip on Glass)에 의해 드라이버 IC(105, 106)를 기판(100) 위에 실장하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리 기판 위에 TFT로 회로 를 형성한 것이어도 좋다.
또한, 화소에 마련되는 TFT를 SAS로 형성하는 경우에는, 도 3에 도시된 바와 같이 주사선측 구동회로(107)를 기판(100) 위에 일체로 형성하는 것도 가능하다. 또한, 보호 다이오드(108)도 기판(100) 위에 일체로 형성될 수 있다.
도 28은 패턴의 형성에 사용하는 액적 토출 장치의 일 형태를 나타내고 있다. 액적 토출 수단(1401)의 개개의 헤드(1403)는 제어 수단(1404)에 접속되고, 그것이 컴퓨터(1407)에 의해 제어됨으로써, 미리 프로그래밍된 패턴을 묘화(描畵)할 수 있다. 묘화하는 타이밍은, 예를 들어, 기판(1400) 위에 형성된 마커(marker)(1408)를 기준으로 하여 결정될 수 있다. 또는, 기판(1400)의 가장자리를 기준으로 하여 기준점을 확정하여도 좋다. 이것을 CCD 등의 촬상 수단(1402)에 의해 검출하고, 화상 처리 수단(1406)에 의해 디지털 신호로 변환한 디지털 신호를 컴퓨터(1407)에 의해 인식하여 제어 신호를 발생시켜 제어 수단(1404)으로 보낸다. 물론, 기판(1400) 위에 형성되어야 하는 패턴의 정보는 기억 매체(1405)에 기억된 것이고, 이 정보를 기초로 하여 제어 수단(1404)에 제어 신호를 보내어, 액적 토출 수단(1401)의 개개의 헤드(1403)를 개별적으로 제어할 수 있다. 또한, 전후좌우 및 비스듬한 방향으로 이동 가능한 헤드를 이동시켜 묘화할 수 있는 장치를 사용하여도 좋고, 하나의 헤드로부터 다수의 조성물을 토출할 수 있는 액적 토출 장치를 사용하여도 좋다.
다음에, 화소(102)의 상세한 사항에 대하여, 액적 토출법을 사용한 제작 공정에 따라 설명한다.
[실시형태 1]
본 실시형태에서는, 채널 보호형 박막트랜지스터의 제조방법에 대하여 설명한다.
도 4(B)는 액적 토출법에 의해 기판(100) 위에 게이트 전극층과 이 게이트 전극층에 접속되는 게이트 배선층을 형성하는 공정을 나타내고 있다. 또한, 도 4(B)는 종단면 구조를 개략적으로 나타내고, 도 4(B)의 A-B선 및 C-D선에 대응하는 평면 구조를 도 13에 나타내고, 이 도 13이 동시에 참조될 수 있다.
기판(100)에는, 바륨 붕규산 유리, 알루미노 붕규산 유리 또는 알루미노실리케이트 유리 등, 퓨전(fusion)법이나 플로팅(floating)법으로 제조되는 무(無)알칼리 유리 기판, 세리믹 기판 이외에, 이 제조공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판 등이 사용될 수 있다. 또한, 단결정 실리콘 등의 반도체 기판, 스테인리스 강 등의 금속 기판의 표면에 절연층을 마련한 기판이 적용될 수도 있다. 또한, 화학 기계적 연마(CMP) 처리를 행한 유리 기판을 사용하여도 좋다.
먼저, 토출법에 의해 기판 위에 게이트 전극 등의 도전체를 형성할 때 밀착성을 향상시키기 위해 하지(下地) 처리를 행한다.
제1 방법으로서, 스퍼터링법이나 증착법 등의 방법에 의해, Ti(티탄), W(텅스텐), Cr(크롬), Al(알루미늄), Ta(탄탈), Ni(니켈), Zr(지르코늄), Hf(하프늄), V(바나듐), Ir(이리듐), Nb(니오브), Pd(팔라듐), Pt(백금), Mo(몰리브덴), Co(코발트) 또는 Rh(로듐)과 같은 금속 재료로 된 도전성 층을 형성하는 것이 바람직하 다. 이 도전성 층은 0.01∼10 nm의 막 두께로 형성될 수 있지만, 극히 얇게 형성하면 좋으므로, 반드시 층 구조를 가지지 않아도 좋다. 또한, 이 도전성 층은 게이트 전극층을 밀착성 좋게 형성하기 위해 마련되는 것이므로, 충분한 밀착성이 얻어지는 것이라면, 이 도전성 층을 생략하고 기판(100) 위에 직접 게이트 전극층을 형성하여도 좋다. 이 때, 게이트 전극에 Ag, Cu, Ag/Cu의 적층 등을 사용하면 특히 밀착성이 향상된다.
제2 방법으로서, 도전체를 형성하는 영역 위에 광촉매 물질을 형성한다. 광촉매 물질은 솔-겔(sol-gel)법의 딥(dip) 코팅법, 스핀 코팅법, 잉크젯법, 이온 도금법, 이온 빔(beam)법, CVD법, 스퍼터링법, RF 마그네트론 스퍼터링법, 플라즈마 스프레이법, 또는 양극산화법에 의해 형성될 수 있다. 또한, 다수의 금속을 포함하는 산화물 반도체로 된 광촉매 물질의 경우, 구성 원소의 염을 혼합, 융해하여 형성할 수 있다. 딥 코팅법, 스핀 코팅법 등의 도포법에 의해 광촉매 물질을 형성하는 경우, 용매를 제거할 필요가 있을 때, 용매를 소성하거나 건조시킬 수도 있다. 구체적으로는, 바람직하게는 산소를 포함하는 분위기에서 소정의 온도(예를 들어, 300℃ 이상)로 가열할 수 있다. 예를 들어, 산소 및 질소를 포함하는 분위기에서 도전성 페이스트로서 Ag를 사용하여 소성을 행하면, 열 경화성 수지 등의 유기물이 분해되기 때문에, 유기물을 함유하지 않는 Ag를 얻을 수 있다. 그 결과, Ag 표면의 평탄성을 높일 수 있다.
이 가열처리에 의하면, 광촉매 물질은 소정의 결정 구조를 가질 수 있다. 예를 들어, 아나타제(anatase)형이나 루틸(rutile)-아나타제 혼합형을 가진다. 아 나타제형은 저온상(低溫相)에서는 우선적으로 형성된다. 따라서, 광촉매 물질이 소정의 결정 구조를 가지지 않는 경우에도 가열될 수도 있다. 또한, 도포법에 의해 형성하는 경우, 소정의 막 두께를 얻기 위해 다수 회에 걸쳐 광촉매 물질을 형성할 수도 있다.
본 실시형태에서는, 광촉매 물질로서 스퍼터링법에 의해 소정의 결정 구조를 가지는 TiOx 결정을 형성하는 경우를 설명한다. 타겟으로는 금속 티탄 튜브를 사용하고, 아르곤 가스와 산소를 사용하여 스퍼터링을 행한다. 또한, He 가스를 도입하여도 좋다. 광촉매 활성이 높은 TiOx를 형성하기 위해서는, 산소를 많이 함유하는 분위기로 하고, 형성 압력을 높게 한다. 또한, 성막실 또는 처리물이 제공된 기판을 가열하면서 TiOx를 형성하는 것이 바람직하다.
이렇게 하여 형성된 TiOx는 매우 얇은 막이어도 광촉매 기능을 가진다.
그 후, 광 조사(照射)를 선택적으로 행하여 조사 영역을 형성하기 위해, 광학계를 사용하여 광을 집광시킨다. 예를 들어, 렌즈에 의해 광을 집광시킨다. 그 다음, TiOx와 광을 상대적으로 이동시킴으로써, 광 조사를 선택적으로 행한다. 그 결과, 조사 영역과 비(非)조사 영역이 형성될 수 있다. 그리고, 조사 영역에서의 TiOx는 친수성을 나타낸다. 또한, 광 조사 시간에 따라, 친수성과 친유성을 함께 가지는 상태로도 될 수 있다.
광으로서는, 램프(예를 들어, 자외선 램프, 소위 블랙 라이트(black light)) 또는 레이저광(예를 들어, 발진 파장 308 nm의 XeCl 엑시머 레이저, 발진 파장 351 nm의 XeF 엑시머 레이저, 또는 발진 파장 248 nm의 KrF 엑시머 레이저 등)이 사용될 수 있다. 특정의 파장을 발진할 수 있는 레이저광을 사용하면 바람직하다. 또한, 광은 TiOx를 광촉매 활성화시키는 파장의 광이라면 좋고, 외광을 사용하여 TiOx에 광 조사를 선택적으로 행하여도 상관없다.
이 공정에서, 선택적으로 광 조사를 행하기 위해서는, 암실, 또는 적어도 광촉매 활성화시키는 파장이 제거 또는 저감된 반응실에서 광 조사를 행한다. 적어도, 장치 자체의 반응실이 암실이거나, 또는 적어도 광촉매 활성화시키는 파장이 제거 또는 저감될 수도 있다.
또한, 도전체를 형성하는 영역에 TiOx를 선택적으로 형성함으로써 전체에 광을 조사할 수 있다. 예를 들어, 잉크젯법, 원하는 형상의 메탈 마스크를 배치한 스핀 코팅법 등에 의해 TiOx를 선택적으로 형성하고, 그 후, 램프나 레이저광 등을 사용하여 전체에 광을 조사하면 좋다. 그 결과, 선택적으로 형성된 TiOx는 친수성이 된다.
이와 같이 TiOx를 선택적으로 형성하면, 박막트랜지스터나 반도체장치를 형성한 후에 외광 등의 광을 조사할 때 TiOx가 불필요하게 반응하는 것이 방지될 수 있다. 즉, 도전막 아래를 제외하고 형성되는 TiOx, 즉, 배선의 형성에 불필요한 TiOx를 제거하기 위해, 도전막을 마스크로 한 습식 에칭법 또는 건식 에칭법을 사용 하지 않아도 된다.
또한, 전체에 TiOx를 형성한 후, 보호막을 형성하고, 그 보호막을 선택적으로 제거하고, 광 조사를 행함으로써, 도전체를 형성하는 소망의 영역의 TiOx를 친수성으로 할 수도 있다. 보호막을 선택적으로 제거하는 수단으로서는, 건식 에칭, 또는 습식 에칭을 사용할 수 있다. 또는, 일정한 파워 이상이고 TiOx를 광촉매 활성화시키는 파장을 가지는 레이저광을 사용한 레이저 제거(ablation)에 의해 보호막을 제거하여도 좋다. 이 경우, 보호막의 선택적 제거와, TiOx의 광촉매 활성화를 동시에 행할 수 있다. 그 후, 광촉매 활성화시키는 파장의 광이 TiOx에 조사되지 않도록 하기 위해, 보호막에는, 일정한 파워 이하이고 광촉매 활성화시키는 파장의 광을 흡수 또는 반사하는 재료를 선택한다. 즉, 외광에 포함되는 광촉매 활성화시키는 파장의 광이 조사되는 것을 고려하여 보호막을 선택한다. 그 결과, 반응실들 사이에서의 이동 중이나 제품으로서 사용하는 중에, 광촉매 활성화시키는 파장의 광이 TiOx에 조사되는 것이 방지될 수 있다. 또한, 보호막으로서 사용하는 재료는 막 두께를 제어함으로써, 광촉매 활성화시키는 파장의 광을 흡수 또는 반사시킬 수 있다. 또한, 보호막은 다수의 재료를 적층하여 형성하여도 좋다. 그 결과, 광촉매 활성화시키는 파장의 광을 광범위에 걸쳐 흡수 또는 반사시킬 수 있다.
이렇게 하여, TiOx를 선택적으로 친수성으로 할 수 있다. 친수성 영역의 폭은 소망의 배선폭으로 할 수도 있고, 광학계에 의해 광 조사 영역을 좁힐 수도 있 다.
또한, 피형성면에 대한 하지 처리로서, TiOx, 바람직하게는 TiO2를 형성하여 친수성으로 한 후 토출에 의해 형성되는 도전체로서 Ag, Cu, Ag/Cu의 적층을 형성하면 특히 밀착성이 향상될 수 있다.
이 처리는 하지 기판에 한정되지 않고 도전층의 형성 전후에 행할 수 있다.
제3 방법으로서, 게이트 전극 등의 피형성면에 대하여 플라즈마 처리를 행한다. 예를 들어, 게이트 전극의 피형성면이 하지막인 경우에는 하지막에 대하여 플라즈마 처리를 행한다. 플라즈마 처리는 게이트 전극의 피형성면에 대하여 비접촉으로 행하면 좋다.
플라즈마 처리는, 처리 가스로서 공기, 산소 또는 질소를 사용하고 수십 Torr 내지 800 Torr(106400 Pa), 바람직하게는 700 Torr(93100 Pa)∼800 Torr(대기압 또는 대기압 근방의 압력)의 압력 하에 행해진다. 또한, 플라즈마 처리의 전원으로서는, RF 전원이나 AC 전원이 사용될 수 있다. 예를 들어, AC 전원을 사용하여 교류 전압 100 V, 주파수 13.56 MHz 등의 조건에서 전압을 인가하고 파워를 변화시켜 플라즈마를 발생시킨다. 이 때, 안정한 플라즈마를 방전하기 위해, 2∼4 μsec의 전압폭 간격으로 펄스를 인가한다. 이 플라즈마 처리를 행한 결과, 알코올이나 오일 등의 액체에 대한 습윤성이 낮은 발액성이 되도록 표면 개질이 행해진다.
본 실시형태에서는, 기판 위에 TiO2 층을 전체적으로 형성한 후, 보호막(도 시하지 않음)을 형성하고, 이 보호막을 선택적으로 제거하고, 광 조사를 행함으로써, 도전체를 형성할 소망의 영역의 TiO2 층이 친수성으로 된다. TiO2 층이 친수성인 영역이 TiO2 층(205, 206, 207)으로 나타내어져 있다(도 4(A)).
TiO2 층(205, 206, 207)에, 도전성 재료를 포함하는 조성물을 액적 토출법에 의해 토출함으로써, 게이트 배선층(202), 게이트 도전층(203), 용량 배선층(204)이 형성된다(도 4(B)). 이들 층을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(구리)), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물이 사용될 수 있다. 또한, 투광성을 가지는 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO)을 조합시켜도 좋다. 특히, 게이트 배선층은 저저항화하는 것이 바람직하므로, 비(比)저항값을 고려하여, 금, 은, 구리 중 어떤 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 바람직하고, 저저항의 은이나 구리를 사용하는 것이 더 바람직하다. 그러나, 은이나 구리를 사용하는 경우에는, 불순물 대책으로서 배리어 막을 추가로 마련할 수 도 있다. 용매는 초산부틸 등의 에테르류, 이소프로필 알코올 등의 알코올류, 아세톤 등의 유기 용제 등에 대응한다. 표면장력과 점성은 용매의 농도를 조정하거나 계면 활성제 등을 첨가하여 적절히 조정된다. 그 후, 토출한 도트(dot)의 용매를 제거할 필요가 있을 때, 소성하거나 건조시키기 위해 가열처리를 행한다. 구체적으로는, 소정의 온도, 예를 들어, 200℃∼300℃로 바람직하게는 산소 함유 분위기에서 가열처리를 행한다. 이때, 게이트 전극의 표면에 요철이 생기지 않도록 가열 온도를 설정한다. 본 실시 형태와 같이 은(Ag)을 포함하는 도트를 사용하는 경우, 산소 및 질소를 포함하는 분위기에서 가열처리를 행하면, 용매 중에 포함된 접착제 등의 열 경화성 수지 등의 유기물이 분해되기 때문에, 유기물을 포함하지 않는 은(Ag)이 얻어질 수 있다. 그 결과, 게이트 전극 표면의 평탄성이 향상되고, 비저항값이 낮아질 수 있다.
액적 토출법에 사용되는 노즐의 직경은 0.02∼100 ㎛(바람직하게는, 30 ㎛ 이하)로 설정하고, 이 노즐로부터 토출되는 조성물의 토출량은 0.001 pl∼100 pl(바람직하게는, 10 pl 이하)로 설정하는 것이 바람직하다. 액적 토출법에는 온 디맨드(on-demand)형과 연속형의 두 가지 방식이 있지만, 어느 방식을 사용하여도 좋다. 또한, 액적 토출법에 사용되는 노즐에는, 전압 인가에 의해 변형하는 압전체(壓電體)의 성질을 사용하는 압전 방식과, 노즐 내에 마련된 히터에 의해 조성물을 비등시켜 이 조성물을 토출하는 가열 방식이 있지만, 그 중 어떠한 방식을 사용하여도 좋다. 피처리물과 노즐의 토출구 사이의 거리는 소망의 위치에 적하하기 위해 가능한 한 가깝게 하는 것이 바람직하고, 0.1∼3 mm(바람직하게는, 1 mm 이하) 정도로 설정되는 것이 바람직하다. 노즐과 피처리물 사이의 상대적 거리를 유지하면서, 노즐과 피처리물 중의 어느 한쪽을 이동시켜, 소망의 패턴을 묘화한다. 또한, 조성물을 토출하기 전에, 피처리물의 표면에 플라즈마 처리를 실시하여도 좋다. 이것은, 플라즈마 처리를 하면 피처리물의 표면이 친수성이 되거나 소액성(疎液性)이 되는 것을 활용하기 위해서이다. 예를 들어, 순수(純水)에 대해서는 친수성이 되고, 알코올을 용매로 한 페이스트에 대해서는 소액성이 된다.
조성물을 토출하는 공정은 감압 하에서 행해질 수 있다. 이것은, 조성물이 토출되어 피처리물에 착륙하기까지의 사이에 이 조성물의 용매가 휘발하고, 이후의 건조와 소성의 공정이 생략 또는 단축될 수 있도록 하기 위해서이다. 조성물의 토출 후, 상압 하 또는 감압 하에서 레이저광 조사나 급속 열 어닐, 가열로 등에 의해 건조와 소성 중의 어느 한쪽 또는 모두를 행한다. 건조와 소성의 공정은 양 공정 모두 가열처리의 공정이지만, 예를 들어, 건조는 100℃에서 3분간, 소성은 200∼350℃에서 15분∼120분간 행하는 것으로, 그 목적, 온도와 시간이 다른 것이다. 건조와 소성의 공정을 양호하게 행하기 위해서는, 기판을 가열하여 두어도 좋고, 그 때의 온도는 기판 등의 재질에 의존하지만, 100∼800℃(바람직하게는 200∼350℃)로 한다. 이 공정에 의해, 조성물 중의 용매가 휘발 또는 화학적으로 분산제가 제거되고, 주위의 수지가 경화 수축함으로써, 융합과 융착을 가속한다. 분위기는 산소 분위기, 질소 분위기 또는 공기에서 행한다. 그러나, 금속 원소를 분해 또는 분산하고 있는 용매가 제거되기 쉬운 산소 분위기 하에서 이 공정을 행하는 것이 바람직하다.
레이저광 조사에는 연속 발진 또는 펄스 발진 기체 레이저 또는 고체 레이저가 사용될 수 있다. 기체 레이저로서는, 엑시머 레이저, YAG 레이저 등이 있고, 고체 레이저로서는, Cr, Nd 등이 도핑된 YAG, YVO4 등의 결정을 사용한 레이저 등이 있다. 또한, 레이저광의 흡수율의 관계에서는 연속 발진 레이저를 사용하는 것이 바람직하다. 또한, 펄스 발진과 연속 발진을 조합시킨 소위 하이브리드 레이저 조사 방법을 사용하여도 좋다. 그러나, 기판의 내열성에 따라서는 레이저광 조사에 의한 가열처리를 수 마이크로초 내지 수십 초 내에서 순간적으로 행하여도 좋다. 급속 열 어닐(RTA)은, 불활성 가스 분위기에서 자외광에서 적외광까지의 광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여 급속하게 온도를 상승시키고, 수 마이크로초 내지 수분간 가열하여 행한다. 이 처리는 순간적으로 행하기 때문에, 실질적으로 최표면의 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다는 이점이 있다.
다음에, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연층을 단층 또는 적층 구조로 형성한다(도 4(C) 참조). 특히 바람직한 형태로서는, 질화규소로 된 절연층(208), 산화규소로 된 절연층(209), 질화규소로 된 절연층(210)의 3층의 적층체가 게이트 절연층에 대응한다. 또한, 낮은 성막 온도로 게이트 누설 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스 원소를 반응 가스에 함유시켜, 형성되는 절연막 중에 혼입시키면 좋다. 게이트 배선층(202), 게이트 전극층(203) 및 용량 배선층(204)에 접하는 제1 층을 질화규소 또는 질화산화규소로 형성한 경우, 산화에 의한 열화를 방지할 수 있다.
다음에, 반도체층(211)을 형성한다. 이 반도체층(211)은 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용하여 기상 성장법이나 스퍼터링법으로 제조되는 AS 또는 SAS로 되어 있다.
플라즈마 CVD법을 사용하는 경우, AS는 반도체 재료 가스인 SiH4, 또는 SiH4와 H2의 혼합 가스를 사용하여 형성된다. SiH4를 H2로 3배∼1000배로 희석한 혼합 가스 또는 Si2H6 대 GeF4의 유량비를 20∼40 대 0.9로 하여 Si2H6과 GeF4를 희석한 혼합 가스를 사용하는 경우, Si의 조성비가 80% 이상인 SAS가 얻어질 수 있다. 특히, 후자의 경우에는, 반도체층(211)이 하지와의 계면으로부터 결정성을 가질 수 있기 때문에 바람직하다.
반도체층(211)상에 절연층(212)을 플라즈마 CVD법이나 스퍼터링법으로 형성한다. 이 절연층(212)은, 이후 공정에서 나타내는 바와 같이, 게이트 전극층과 상대하여 반도체층(211)상에 잔존되고, 채널 보호층으로서 작용한다. 따라서, 절연층(212)을 치밀한 막으로 하여 계면의 청정성을 확보하고 유기물이나 금속물, 수증기 등의 불순물로 반도체층(211)이 오염되는 것을 방지하는 효과를 얻도록 하는 것이 바람직하다. 글로우 방전 분해법에서도, 규화물 가스를 아르곤 등의 희가스로 100배∼500배로 희석하여 형성된 질화규소막은 100℃ 이하의 성막 온도에서도 치밀한 막을 형성할 수 있기 때문에 바람직하다. 또한, 필요하다면, 절연막을 적층하여 형성하여도 좋다.
지금까지의 공정에서, 절연층(208)으로부터 절연층(212)까지를 대기에의 노출 없이 연속적으로 형성할 수 있다. 즉, 대기 성분이나 대기 중에 부유하는 오염 불순물 원소에 의해 오염되지 않고 각 적층 계면을 형성할 수 있으므로, TFT의 특성의 편차를 저감할 수 있다.
다음에, 절연층(212)상에 게이트 전극층(203)과 상대하는 위치에 조성물을 선택적으로 토출하여 마스크(213)를 형성한다(도 4(C) 참조). 이 마스크(213)에 는, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료가 사용된다. 또한, 이 마스크(213)는 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 형성되는 화합물 재료, 수용성 호모폴리머와 수용성 공중합체를 함유하는 조성물 재료 등을 사용하여 액적 토출법으로 형성될 수도 있다. 또는, 감광제를 포함하는 시판 레지스트 재료를 사용하여도 좋고, 예를 들어, 대표적인 포지티브형 레지스트인 노보락 수지와 감광제인 나프토퀴노네디 아지드 화합물을 공지의 용매로 분산 또는 용해시킨 것, 네거티브형 레지스트인 베이스 수지, 디페닐실란 디올, 및 산 발생제 등을 공지의 용매로 분산 또는 용해시킨 것을 사용하여도 좋다. 어느 재료를 사용하여도, 표면장력과 점도는 용매의 농도를 조절하거나 계면활성제 등을 첨가하거나 하여 적절히 조정된다.
마스크(213)를 사용하여 절연층(212)을 에칭하여, 채널 보호층으로서 기능하는 절연층(214)을 형성한다. 마스크(213)를 제거하고, 반도체층(211) 및 절연층(214) 위에 n형의 반도체층을 형성한다(도 4(C) 및 도 5(A) 참조). 이 n형의 반도체층은 실란 가스와 포스핀 가스를 사용하여 형성될 수 있고, AS 또는 SAS로 형성될 수도 있다. 그 후, n형의 반도체층상에 마스크(216)를 액적 토출법으로 형성한다. 이 마스크(216)를 사용하여 n형의 반도체층 및 반도체층(211)을 에칭하여, 반도체층(217)과 일 도전형을 가지는 반도체층(218)을 형성한다(도 5(A) 참조). 또한, 도 5(A)는 종단면 구조를 개략적으로 나타내고, 도 5(A)의 A-B선 및 C-D선에 대응하는 평면 구조가 도 14에 도시되어 있고, 이 도 14도 동시에 참조될 수 있다.
이어서, 마스크(216)를 제거한 후, 도전성 재료를 포함하는 조성물을 선택적으로 토출하여 소스 및 드레인 배선층(219, 220)을 액적 토출법으로 형성한다(도 5 (B) 참조). 또한, 도 5(B)는 종단면 구조를 개략적으로 나타내고, 도 5(B)의 A-B선 및 C-D선에 대응하는 평면 구조를 도 15에 나타낸다. 도 15에 나타낸 바와 같이, 기판(100)의 일 단부로부터 연장하는 신호 배선(221)도 형성된다. 이 신호 배선(221)은 소스 및 드레인 배선층(219)과 전기적으로 접속하도록 제공된다. 이 배선층을 형성하는 도전성 재료로서는, Ag(은), Au(금), Cu(구리)), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물이 사용될 수 있다. 또한, 투광성을 가지는 인듐 주석 산화물(ITO), 인듐 주석 산화물과 산화규소로 된 ITSO, 유기 인듐, 유기 주석, 산화아연, 질화티탄 등을 조합시켜도 좋다.
다음에, 소스 및 드레인 배선층(219, 220)을 마스크로 하여 절연층(214)상의 n형의 반도체층(218)을 에칭하여, 소스 및 드레인 영역을 형성하는 n형의 반도체층(222, 223)을 형성한다(도 5(C) 참조).
이어서, 소스 및 드레인 배선층(220)과 전기적으로 접속하도록 도전성 재료를 포함하는 조성물을 선택적으로 토출하여, 화소 전극에 대응하는 화소 전극층(224)을 형성한다. 투과형 액정 표시 패널을 제조하는 경우에는, 화소 전극층(224)은 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화주석(SnO2) 등을 포함하는 조성물의 소정의 패턴을 형성하고, 이 패턴을 소성함으로써 형성될 수도 있다. 또한, 반사형 액정 표시 패널을 제조 하는 경우에는, Ag(은), Au(금), Cu(구리)), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물이 사용될 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막 또는 광 반사성 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 에칭 공정을 추가로 행하여 화소 전극층을 형성할 수도 있다(도 6(A) 참조). 또한, 도 6(A)는 종단면 구조를 개략적으로 나타내고, 도 6(A)의 A-B선 및 C-D선에 대응하는 평면 구조를 도 16에 나타내며, 이 도 16도 동시에 참조될 수 있다.
이상의 공정에 의해, 기판(100) 위에 보텀 게이트형(역스태거형이라고도 함) TFT와 화소 전극이 접속된 액정 표시 패널용 TFT 기판(100)이 완성된다.
다음에, 화소 전극층(224)을 덮도록 인쇄법이나 스핀 코팅법에 의해 배향막이라 불리는 절연층(225)을 형성한다. 이 절연층(225)은 스크린 인쇄법이나 오프셋 인쇄법을 사용하여 도시된 바와 같이 선택적으로 형성될 수도 있다. 그 후, 러빙 처리를 행한다. 이어서, 화소를 형성한 주변 영역에 액적 토출법에 의해 시일재(226)를 형성한다(도 6(B) 참조).
그 후, 배향막으로서 기능하는 절연층(227)과, 대향 전극으로서 기능하는 도전성 층(228)이 제공된 대향 기판(229)과 TFT 기판(100)을 스페이서를 사이에 두고 부착하고, 공간에 액정층(230)을 제공함으로써, 액정 표시 패널이 제조될 수 있다(도 6(C) 참조). 시일재(226)에는 충전재가 혼입될 수도 있고, 또한, 대향 기판(229)에는 컬러 필터나 차폐막(블랙 매트릭스) 등이 제공된다. 또한, 액정층을 형성하는 방법으로서, 디스펜서 방식(적하 방식)이나 대향 기판(229)을 부착한 후 모세관 현상을 사용하여 액정을 주입하는 딥(dip) 방식(펌핑 방식)이 사용될 수 있다.
디스펜서 방식을 채용한 액정 적하 주입법에서는, 시일재(226)로 폐쇄 루프(closed loop)가 형성되고, 그 안에 액정이 1회 또는 다수 회 적하된다. 이어서, 진공 중에서 기판을 부착시킨 다음, 자외선 경화를 행하여, 액정이 충전된 상태가 된다.
다음에, 대기압 또는 대기압 근방의 압력 하에 산소 가스를 사용한 애싱(ashing) 처리에 의해, 도 7에 도시된 영역(231)의 절연층(208∼210)을 제거한다(도 7 참조). 이 처리는 산소 가스와, 수소, CF4, NF3, H2O, CHF3으로부터 선택된 1종 또는 다수 종을 사용하여 행한다. 이 공정에서는, 정전기에 의한 손상이나 파손을 방지하기 위해 대향 기판을 사용하여 봉지(封止)한 후에 애싱 처리를 행하고 있지만, 정전기에 의한 영향이 적은 경우에는 어떠한 타이밍에서 애싱 처리를 행하여도 상관없다.
이어서, 이방성 도전성 층을 사이에 두고 게이트 배선층(202)에 전기적으로 접속하도록, 접속용 배선판(232)을 제공한다. 이 배선판(232)은 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정들을 거쳐, 채널 보호형 스위칭용 TFT(233)와 용량 소자(234)를 포함하는 액정 표시 패널이 완성된다. 용량 소자(234)는 용량 배선층(204)과 게이트 절연층과 화소 전극층(224)으로 형성된다.
이상 설명한 바와 같이, 본 실시형태에서는, 포토마스크를 사용한 노광 공정 을 사용하지 않음으로써, 공정을 단축할 수 있다. 또한, 액적 토출법을 사용하여 기판 상에 직접 각종 패턴을 형성함으로써, 한 변이 1000 mm를 넘는 제5 세대 이후의 유리 기판을 사용하는 경우라도 용이하게 액정 표시 패널을 제조할 수 있다.
[실시형태 2]
실시형태 1은 화소 전극층(224)과 소스 및 드레인 배선층(220)이 직접 서로 접촉하는 구성을 나타내지만, 다른 형태로서 이들 사이에 절연층이 개재될 수도 있다.
이 경우에는, 도 5(C)의 나타낸 공정까지가 종료된 때, 보호막으로서 기능하는 절연층(240)이 형성된다(도 8(A) 참조). 이 보호막으로서는, 질화규소나 산화규소의 피막을 스퍼터링법이나 플라즈마 CVD법으로 형성한 것을 사용할 수 있다. 절연층(240)에 개구부(241)를 형성할 필요가 생기고, 이 개구부(241)를 통하여 소스 및 드레인 배선층(220)이 화소 전극층(224)과 전기적으로 접속된다(도 8(B) 참조). 또한, 개구부(241)의 형성 시에는, 후에 접속 단자를 부착하기 위해 필요한 개구부(242)도 동시에 형성될 수 있다. 그 후, 절연층(244)을 형성한다.
개구부(241, 242)의 형성 방법은 특별히 한정되는 것은 아니지만, 예를 들어, 대기압 하의 플라즈마 에칭에 의해, 개구부를 선택적으로 형성할 수 있고, 또는, 액적 토출법에 의해 마스크를 형성한 후 습식 에칭 처리를 행할 수도 있다. 또한, 액적 토출법에 의해 무기 실록산계 또는 유기 실록산계 피막을 형성하여 절연층(240)으로 하면, 개구부를 형성하는 공정이 생략될 수 있다.
이상과 같이 하여, 도 9에 도시된 액정 표시 패널이 완성된다.
[실시형태 3]
본 실시형태에서는, 채널 에치(etch)형 박막트랜지스터의 제조방법에 대하여 설명한다.
기판(100) 위에 도전성 재료를 포함하는 조성물을 액적 토출법에 의해 토출하여 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204)을 형성한다. 다음에, 플라즈마 CVD법이나 스퍼터링법에 의해 게이트 절연층을 단층 또는 적층 구조로 형성한다. 특히, 바람직한 형태로서는, 질화규소로 된 절연층(208), 산화규소로 된 절연층(209), 질화규소로 된 절연층(210)의 3층의 적층체가 게이트 절연막에 상당한다. 또한, 활성층으로서 기능하는 반도체층(211)까지 형성한다. 이상의 공정은 실시형태 1과 마찬가지이다.
반도체층(211)상에 n형의 반도체층(301)을 형성한다(도 10(A) 참조). 다음에, n형의 반도체층(301)상에 조성물을 선택적으로 토출하여 마스크(302)를 형성한다. 이어서, 마스크(302)를 사용하여 반도체층(211)과 n형의 반도체층(301)을 동시에 에칭하여, 반도체층(303)과 n형의 반도체층(304)을 형성한다. 그 후, n형의 반도체층(304) 위에 도전성 재료를 포함하는 조성물을 토출하여 소스 및 드레인 배선층(305, 306)을 형성한다(도 10(B) 참조).
다음에, 소스 및 드레인 배선층(305, 306)을 마스크로 하여 n형의 반도체층(304)을 에칭하여, n형의 반도체층(307, 308)을 형성한다. 이 때, 반도체층(303)도 약간 에칭되어, 반도체층(309)이 형성된다. 이어서, 소스 및 드레인 배선층(306)과 전기적으로 접속하도록, 도전성 재료를 포함하는 조성물을 토출하여 화소 전극층(310)을 형성한다(도 10(C) 참조).
다음에, 배향막으로서 기능하는 절연층(311)을 형성한다. 이어서, 시일재(312)를 형성하고, 이 시일재(312)를 사용하여, 기판(100)과 대향 전극(314)과 배향막(313)이 형성된 기판(315)을 부착한다. 그 후, 기판(100)과 기판(315) 사이에 액정층(316)을 형성한다. 다음에, 접속 단자(317)를 부착할 영역을 대기압 또는 대기압 근방의 압력 하에 에칭하여 노출시키고, 접속 단자(317)를 부착하면, 표시 기능을 가지는 액정 표시 패널이 제조될 수 있다(도 11 참조).
[실시형태 4]
본 실시형태에서는, 실시형태 1 및 2와는 달리 드레인 배선이 화소 전극과 겹치는 구성을 가지는 채널 보호형 박막트랜지스터를 가지는 액정표시장치의 제조방법에 대하여 도 29(A)∼도 29(D) 및 도 30(A)∼도 30(D)를 참조하여 설명한다.
실시형태 1에서 설명한 바와 같이 하지 처리를 행한 기판(100) 위에 액적 토출법에 의해 도전성 재료를 포함하는 조성물을 토출하여, 게이트 전극층(203)과 용량 배선층(204)을 형성한다. 여기서의 기판(100)의 하지 처리로서는, 먼저, 스퍼터링법 또는 CVD법에 의해 성막한 Ti 막(1100)을 오븐에서 소성하여 TiO2를 형성한 다음, 액적 토출법에 의해 도전체를 토출할 영역에 광을 선택적으로 조사하여 활성화 영역(1101)을 형성한다.
다음에, 플라즈마 CVD법이나 스퍼터링법에 의해 게이트 절연층을 단층 또는 적층 구조로 형성한다. 여기서는, 질화규소로 된 절연층(208)과, 산화규소로 된 절연층(209)의 2층 적층체가 게이트 절연층에 상당한다. 물론, 실시형태 1과 같이 질화규소와 산화규소를 조합시켜 3층의 적층체를 사용하여도 좋다. 그 후, 도전성 재료를 포함하는 조성물을 토출하여 화소 전극(9001)을 형성한다(도 29(A)). 이 화소 전극(9001)은 액적 토출법에 의해 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화주석(SnO2) 등을 포함하는 조성물의 소정의 패턴을 형성하고 이 패턴을 소성하여 형성하여도 좋다.
또한, 바람직하게는, 스퍼터링법에 의해 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO) 등으로 화소 전극을 형성한다. 더 바람직하게는, ITO에 산화규소가 2∼10 중량% 함유된 타겟을 사용한 스퍼터링법에 의해 산화규소를 함유하는 산화인듐주석을 사용하여도 좋다.
이어서, 활성층으로서 기능하는 반도체층(9002)을 형성한다(도 29(B)). 이 반도체층에는, 비정질 반도체를 결정화시킨 다결정 반도체 또는 SAS 등이 사용될 수 있다. 그 후, 게이트 전극층(203)과 거의 전체가 겹치도록, 실시형태 1에서 설명한 방법에 의해 반도체층(9002)상에 채널 보호층이 되는 절연층(214)을 형성한다(도 29(C)). 그 후, 실란 가스와 포스핀 가스를 사용한 CVD법에 의해 n형의 반도체층(9003)을 형성한(도 29(D)) 다음, 반도체층을 패터닝하기 위한 마스크(216)를 액적 토출법으로 형성한다(도 30(A)).
이어서, 마스크(216)를 사용하여 n형 반도체층(9003) 및 반도체층(9002)을 에칭하여 패터닝한다. 이것에 의해, 이들 반도체층이 화소 전극(9001)과 분리된 다(도 30(B)). 그 후, 도전성 재료를 포함하는 조성물을 액적 토출법에 의해 선택적으로 토출하여, 소스 및 드레인 배선층(9004, 9005)을 형성하고, 이것에 의해, n형 반도체층(9003)과 화소 전극(9001)이 전기적으로 접속된다(도 30(C)). 이 때, 소스 및 드레인 배선의 밀착성을 향상시키기 위해, 기판에 대한 하지 처리의 경우와 같이 n형 반도체층(9003)에 하지 처리를 한 후, 도전성 재료를 포함하는 조성물을 토출한다. 그리하여, 밀착성이 양호한 소스 및 드레인 배선이 형성될 수 있다. 도전성 재료를 포함하는 조성물로서는, Ag 또는 Cu를 포함하는 조성물이 사용될 수 있고, 이들의 단층 또는 Ag/Cu의 적층 구조의 배선이 형성될 수도 있다.
이어서, 소스 및 드레인 배선층(9004, 9005)을 마스크로 하여 n형의 반도체층(9003)을 에칭한다(도 30(D)). 이상의 공정을 거쳐, 액정 패널용 TFT 기판이 형성될 수 있다. 이 액정 패널용 TFT 기판의 상면도를 도 37에 나타낸다. 도 30(D)는 도 37의 C-D 점선을 따라 취한 액정 표시 패널용 TFT 기판의 단면도를 나타내는 것이다.
또한, 도 29(C)를 사용하여 설명한 채널 보호층이 되는 절연층(214)을 마련함이 없이 소스 및 드레인 배선층(9004, 9005)을 마스크로 n형의 반도체층(9003)을 에칭하여, n형의 반도체층(9003)을 분리하고, 그대로 반도체층의 도중까지 에칭함으로써, 도 31과 같은 액정 패널용 TFT 기판을 형성할 수도 있다.
이어서, 실시형태 1에서와 같이, 배향막으로서 기능하는 절연층과, 대향 전극으로서 기능하는 도전성 층이 마련된 기판과 본 실시형태에서 제조한 TFT 기판을 스페이서를 사이에 두고 부착하고, 그 공간에 액정 재료를 도입함으로써, 액정 패 널이 형성될 수 있다.
본 실시형태는, 액정표시장치의 제조에 있어서 액적 토출법에 의해 도전체를 형성하는 전후의 어느 하나의 공정에서 피형성면에 실시형태 1에서 설명한 바와 같은 밀착성을 향상시키는 전(前)처리를 행하는 것을 특징으로 하고 있다.
[실시형태 5]
본 실시형태에서는, n형의 반도체층이 직접 및 드레인 배선을 통하여 화소 전극과 전기적으로 접속되어 있는 박막트랜지스터를 가지는 액정표시장치의 제조방법을 설명한다.
실시형태 1에서 설명한 바와 같이, 게이트 전극층(203), 용량 배선층(204), 절연층(208, 209)을 형성한 후, 반도체층(9101)과 절연층(214)을 형성한다(도 32(A)). 물론, 이들은 실시형태 1에서 설명한 바와 같은 하지 전처리를 행한 후에 액적 토출법에 의해 형성될 수도 있다. 그 후, 반도체층(9101)을 패터닝하기 위한 마스크(216)를 액적 토출법에 의해 형성하고(도 32(A)), 이 마스크(216)를 사용하여 반도체층(9101)을 패터닝한다(도 32(B)). 이어서, 마스크를 제거하고, n형의 반도체층(9102)을 형성한다(도 32(C)). 그 후, 도전성 재료를 포함하는 조성물을 액적 토출법에 의해 토출하여 소스 및 드레인 배선(9103, 9104)을 형성한다(도 32(D)). 이어서, 소스 및 드레인 배선(9103, 9104)을 사용하여 n형의 반도체층(9102)의 분리 및 패터닝을 행한다(도 33(A)). 이어서, 액적 토출법에 의해 도전성 재료를 포함하는 조성물을 토출하여, 드레인 배선층(9104)과 접하도록 화소 전극(9105)을 형성한다(도 33(B)). 화소 전극(9105)은 액적 토출법에 의해 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO), 산화주석(SnO2) 등을 포함하는 조성물의 소정의 패턴을 형성하고 이 패턴을 소성함으로써 형성될 수도 있다.
이어서, 실시형태 1에서와 같이, 배향막으로서 기능하는 절연층과, 대향 전극으로서 기능하는 도전성 층이 마련된 기판과 본 실시형태에서 제조한 TFT 기판을 스페이서를 사이에 두고 부착하고, 그 공간에 액정 재료를 도입함으로써, 액정 패널이 형성될 수 있다.
본 실시형태는, 액정표시장치의 제조에 있어서 액적 토출법에 의해 도전체를 형성하는 전후의 어느 하나의 공정에서 피형성면에 실시형태 1에서 설명한 바와 같은 밀착성을 향상시키는 전처리를 행하는 것을 특징으로 한다.
[실시형태 6]
본 실시형태에서는, 스태거형 박막트랜지스터를 가지는 액정표시장치의 제조방법을 설명한다.
실시형태 1에서 설명한 바와 같이 하지 처리를 행한 기판에 액적 토출법에 의해 도전성 재료를 포함하는 조성물을 토출하여, 소스 및 드레인 배선층(9201, 9202)을 형성한다(도 34(A)). 이어서, 도전성 재료를 포함하는 조성물을 토출하여 화소 전극(9203)을 형성한다(도 34(B)). 화소 전극을 형성하는데 있어서, 실시형태 1에서 설명한 기판의 하지 처리와 같은 처리를 드레인 배선층(9202) 또는 기판(100)에 실시함으로써 화소 전극이 밀착성 좋게 형성될 수 있다. 그 후, n형의 반도체층(9204)을 형성한(도 34(C)) 다음, n형의 반도체층(9204)을 패터닝하기 위한 마스크(9205)를 액적 토출법에 의해 형성한다(도 34(D)). 이 마스크를 사용하여 n형의 반도체층(9204)의 분리 및 패터닝을 행한다(도 34(E)). 반도체막(9206) 및 2층의 게이트 절연막(9207, 9208)을 형성한다(도 34(F) 및 도 34(G)). 물론, 게이트 절연막은 실시형태 1과 같이 3층 구조를 가질 수도 있다. 그 후, n형의 반도체층이 분리된 부분 위에 위치한 게이트 절연막(9208)에 도전성 재료를 포함하는 조성물을 토출하여, 화소 전극(9209)을 형성한다(도 34(H)). 이어서, 반도체층(9206)을 패터닝하기 위한 마스크(9210)를 액적 토출법에 의해 형성하고(도 34(I)), 게이트 절연막(9208, 9207) 및 반도체층(9206)을 에칭하여 패터닝한다(도 34(J)).
이상의 공정을 거쳐, 액정 패널용 TFT 기판이 형성될 수 있다. 이 액정 패널용 TFT 기판의 상면도를 도 38에 나타낸다. 도 34(J)는 도 38의 C-D 점선을 따라 취한 액정 패널용 TFT 기판의 단면도를 나타내는 것이다.
그리고, 실시형태 1에서와 같이, 배향막으로서 기능하는 절연층과, 대향 전극으로서 기능하는 도전성 층이 마련된 기판과 본 실시형태에서 제조한 TFT 기판을 스페이서를 사이에 두고 부착하고, 그 공간에 액정 재료를 주입함으로써, 액정 패널이 형성될 수 있다.
본 실시형태는, 액정표시장치의 제조에 있어서 액적 토출법으로 도전체를 형성하는 전후의 어느 하나의 공정에서 피형성면에 실시형태 1에서 설명한 것과 같은 밀착성을 향상시키는 전처리를 행하는 것을 특징으로 한다.
[실시형태 7]
본 실시형태에서는, 드레인 배선이 화소 전극과 겹치는 구조의 스태거형 박막트랜지스터를 가지는 액정표시장치의 제조방법을 설명한다.
실시형태 1에서 설명한 것과 같이 하지 처리를 행한 기판에 액적 토출법에 의해 도전성 재료를 포함하는 조성물을 토출하여, 화소 전극(9301)을 형성한다(도 35(A)). 마찬가지 방식으로, 소스 및 드레인 배선층(9302, 9303)을 형성한다(도 35(B)). 이 드레인 배선층은 화소 전극과 일부 겹치도록 선택적으로 형성된다. 그 후, n형의 반도체층(9304)을 형성하고(도 35(C)), 이 n형의 반도체층을 분리하여 패터닝하기 위한 마스크(9305)를 액적 토출법에 의해 형성한다(도 35(D)). 이 마스크를 사용하여 n형의 반도체층(9304)의 분리 및 패터닝을 행한다(도 35(D)). 그 후, 반도체층(9306) 및 2층의 게이트 절연막(9307, 9308)을 형성한다(도 35(F) 및 도 35(G)). 물론, 게이트 절연막은 실시형태 1과 같이 3층 구조를 가질 수도 있다. 그 후, n형의 반도체층이 분리된 부분 위에 위치한 게이트 절연막(9308)에 도전성 재료를 포함하는 조성물을 토출하여, 게이트 전극(9309)을 형성한다(도 35(H)). 이어서, 반도체층(9306)을 패터닝하기 위한 마스크(9310)를 액적 토출법에 의해 형성하고(도 35(I)), 게이트 절연막(9307, 9308) 및 반도체층(9306)을 에칭하고 패터닝하여, 액정 패널용 TFT 기판이 형성된다(도 35(J)).
이상의 공정을 거쳐, 액정 패널용 TFT 기판이 형성될 수 있다. 이 액정 패널용 TFT 기판의 상면도를 도 39에 나타낸다. 도 35(J)는 도 39의 C-D 점선을 따라 취한 액정 패널용 TFT 기판의 단면도를 나타내는 것이다.
이어서, 실시형태 1에서와 같이, 배향막으로서 기능하는 절연층과, 대향 전극으로서 기능하는 도전성 층이 마련된 기판과 본 실시형태에서 제조한 TFT 기판을 스페이서를 사이에 두고 부착하고, 그 공간에 액정 재료를 주입함으로써, 액정 패널이 형성될 수 있다.
본 실시형태는, 액정표시장치의 제조에 있어서 액적 토출법으로 도전체를 형성하는 전후 어느 하나의 공정에서 피형성면에 실시형태 1에서 설명한 바와 같은 밀착성을 향상시키는 전처리를 행하는 것을 특징으로 하고 있다.
[실시형태 8]
실시형태 6 및 실시형태 7에서 설명한 제조방법에서 n형의 반도체층을 마련하지 않고 제조한 액정표시장치용의 TFT 기판의 단면도를 도 36(A) 및 도 36(B)에 나타낸다.
도 36(A)에 도시된 액정 표시 패널용 TFT 기판을 제조하는 경우, 도 34(C), 도 34(D), 도 34(E)를 사용하여 설명한 공정들이 생략될 수 있어, 액정표시장치의 제조공정이 간략화될 수 있다.
도 36(B)에 도시된 액정 표시 패널용 TFT 기판을 제조하는 경우에는, 도 35(C), 도 35(D), 도 35(E)를 사용하여 설명한 공정들이 생략될 수 있어, 액정표시장치의 제조공정이 간략화될 수 있다.
[실시예 1]
실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 실시형태 6, 실시형태 7 및 실시형태 8에 의해 제조되는 액정 표시 패널에서, 반도체층을 SAS로 형성함으로써, 도 3에 나타낸 바와 같이, 주사선측 구동회로를 기판(100) 위에 형성할 수 있다.
도 20은 1∼15 ㎠/V·sec의 전계효과 이동도가 얻어지는 SAS를 사용한 n채널형 TFT를 포함하는 주사선측 구동회로의 블록도를 나타내고 있다.
도 20에서, 부호 500으로 나타낸 블록이 1스테이지분의 샘플링 펄스를 출력하는 펄스 출력 회로에 대응하고, 시프트 레지스터는 n개의 펄스 출력 회로를 포함한다. 부호 501은 버퍼 회로를 나타내고, 그 버퍼 회로의 끝에 화소(502)(도 3의 화소(102)에 대응함)가 접속된다.
도 21은 펄스 출력 회로(500)의 구체적인 구성을 나타내고, 이 회로는 n채널형 TFT(601∼613)를 포함한다. 이 때, SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들어, 채널 길이를 8 ㎛로 하면, 채널 폭은 10∼80 ㎛의 범위로 설정될 수 있다.
또한, 도 22는 버퍼 회로(501)의 구체적인 구성을 나타낸다. 이 버퍼 회로도 마찬가지로 n채널형 TFT(620∼635)를 포함한다. 이 때, SAS를 사용한 n채널형 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들어, 채널 길이를 10 ㎛로 하면, 채널 폭은 10∼1800 ㎛의 범위로 설정될 수 있다.
이와 같은 회로를 실현하기 위해서는 TFT들을 배선에 의해 서로 접속할 필요가 있고, 그 경우의 배선의 구성 예를 도 12에 나타낸다. 도 12는 실시형태 1에서와 같이, 게이트 전극층(203), 게이트 절연층(질화규소로 된 절연층(208), 산화규소로 된 절연층(209), 질화규소로 된 절연층(210)의 3층 적층체), SAS로 된 반도체 층(217), 채널 보호층을 형성하는 절연층(214), 소스 및 드레인을 형성하는 n형의 반도체층(222, 223), 소스 및 드레인 배선층(219, 220)이 형성된 상태를 나타내고 있다. 이 경우, 기판(100) 위에는, 게이트 전극층(203)과 동일 공정에서 접속 배선층(1201, 1202, 1203)이 형성된다. 그리고, 접속 배선층(1201, 1202, 1203)이 노출되도록 게이트 절연층의 일부를 에칭한다. 소스 및 드레인 배선층(219, 220) 및 그것과 동일 공정에서 형성되는 접속 배선층(235)에 의해 TFT들을 적절히 접속함으로써, 다양한 회로를 실현할 수 있다.
[실시예 2]
주사선측 입력단자부와 신호선측 입력단자부가 보호 다이오드를 구비한 일 형태에 대하여 도 26을 참조하여 설명한다. 도 26에서 화소(102)에는 TFT(260)가 마련되어 있다. 이 TFT는 실시형태 1에서와 같은 구성을 가지고 있다.
신호선측 입력단자부에는 보호 다이오드(261, 262)가 마련되어 있다. 이들 보호 다이오드는 TFT(260)와 동일 공정에서 제조되고, 게이트와 드레인 또는 소스를 접속함으로써 다이오드로서 동작한다. 도 26에 나타낸 상면도의 등가 회로도를 도 27에 나타내고 있다. 부호 256은 신호 배선층을 나타낸다.
보호 다이오드(261)는 게이트 전극층(250), 반도체층(251), 채널 보호용의 절연층(252), 배선층(253)을 포함한다. 보호 다이오드(262)도 동일 구조를 가진다. 이 보호 다이오드에 접속되는 공통 전위선(254, 255)은 게이트 전극층과 동일 층으로 형성되어 있다. 따라서, 배선층(253)에 전기적으로 접속하기 위해서는 게이트 절연층에 콘택트 홀을 형성할 필요가 있다.
게이트 절연층에 콘택트 홀을 형성하기 위해서는, 액적 토출법에 의해 마스크층을 형성하고, 에칭 가공을 하면 된다. 이 경우, 대기압 방전에 의한 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전면(全面)에 마스크층을 형성할 필요는 없다.
또한, 주사선측 입력단자부에는 보호 다이오드(263, 264)와 용량 소자(265)가 제공되어 있다. 또한, 보호 다이오드를 배치하는 위치는 본 실시형태에 한정되는 것은 아니고, 도 3에 나타낸 바와 같이, 구동회로와 화소 사이에 제공될 수도 있다.
[실시예 3]
실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 실시형태 6, 실시형태 7 및 실시형태 8에 의해 제조되는 액정 표시 패널에 구동회로를 실장하는 양태에 대하여 도 17∼도 19를 참조하여 설명한다.
먼저, COG 방식을 채용한 표시장치에 대하여 도 17(A) 및 도 17(B)를 사용하여 설명한다. 기판(1001) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(1002)와, 주사선측 구동회로(1003, 1004)가 마련된다. 다수의 구동회로가 마련된 기판(1005, 1008)은 직사각형으로 분단되고, 분단 후의 구동회로(이하, IC 칩이라 함)가 기판(1001)상에 실장된다. 도 17(A)는 다수의 IC 칩(1007)과, 이 IC 칩(1007)의 끝에 테이프(1006)를 실장하는 양태를 나타낸다. 도 17(B)은 IC 칩(1010)과, IC 칩(1010)의 끝에 테이프(1009)를 실장하는 양태를 나타낸다.
다음에, TAB 방식을 채용한 표시장치에 대하여 도 18(A) 및 도 18(B)를 사용 하여 설명한다. 기판(1001) 위에는 화소부(1002)와 주사측 구동회로(1003, 1004)가 마련된다. 도 18(A)는 기판(1001)에 다수의 테이프(1006)를 부착하고 이 테이프(1006)에 IC 칩(1007)을 실장하는 양태를 나타낸다. 도 18(B)는 기판(1001)에 테이프(1009)를 부착하고 이 테이프(1009)에 IC 칩(1010)을 실장하는 양태를 나타낸다. 후자를 채용하는 경우에는, 강도의 문제로, IC 칩(1010)을 고정하는 금속편 등을 함께 부착하여도 좋다.
액정 표시 패널에 실장되는 IC 칩은 생산성을 향상시키는 관점에서 한 변이 300 mm∼1000 mm 이상인 직사각형 기판(1005, 1008) 위에 다수개 형성되는 것이 바람직하다.
즉, 구동회로부와 입력단자부를 하나의 유닛으로 하는 회로 패턴을 기판(1005, 1008) 위에 다수개 형성하고, 마지막에 분할하여 취출할 수 있다. IC 칩은, 화소부의 한 변의 길이를 고려하여, 도 17(A) 및 도 18(A)에 도시된 바와 같이, 긴 변이 15∼80 mm, 짧은 변이 1∼6 mm인 직사각형으로 형성될 수도 있고, 또는, 도 17(B) 및 도 18(B)에 도시된 바와 같이, 화소부(1002)의 한 변의 길이와 각 구동회로(1003, 1004)의 한 변의 길이를 더한 길이를 긴 변에 가지도록 형성될 수도 있다.
드라이버 IC의 IC 칩보다 우수한 외부 치수의 이점(利點)은 긴 변의 길이에 있고, 긴 변이 15∼80 mm로 형성된 IC 칩을 사용하면, 화소부(1002)에 대응하여 실장하는데 필요한 수가 적어질 수 있어, 제조 수율이 향상될 수 있다. 또한, 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상으로 인한 한정 없어 생산성에 손해를 입지 않는다. 이것은 원형 실리콘 웨이퍼로부터 IC 칩을 취출하는 경우와 비교하면 큰 이점이다.
도 17(A) 및 도 17(B)와 도 18(A) 및 도 18(B)에서, 화소부(1002)의 외측의 영역에는, 구동회로가 형성된 IC 칩(1007 또는 1010)이 실장된다. 이들 IC 칩(1007 또는 1010)은 신호선측 구동회로이다. RGB 풀 컬러에 대응한 화소부를 형성하기 위해서는, XGA급에 대해서는 3072개의 신호선이 필요하고, UXGA급에 대해서는 4800개의 신호선이 필요하게 된다. 이와 같은 개수로 형성된 신호선은 화소부(1002)의 단부에서 수 블록으로 분할되고, 인출선을 구비한다. 신호선은 IC 칩(1007 또는 1010)의 출력단자의 피치에 맞추어 모여진다.
드라이버 IC는 기판 위에 형성된 결정질 반도체로 형성되는 것이 바람직하고, 이 결정질 반도체는 연속 발진 레이저광을 조사함으로써 형성되는 것이 바람직하다. 따라서, 이 레이저광을 발생시키는 발진기로서는, 연속 발질 고체 레이저 또는 기체 레이저를 사용한다. 연속 발진 레이저를 사용하면 결정 결함이 적고, 그 결과, 대립경의 다결정 반도체층을 사용하여 트랜지스터를 형성할 수 있게 된다. 또한, 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래의 소자보다 소자의 동작 주파수를 더욱 향상시킬 수 있다. 따라서, 특성 편차가 적기 때문에 높은 신뢰성이 얻어질 수 있다. 또한, 동작 주파수를 더욱 향상시키는 것을 목표로 하여, 트랜지스터의 채널 길이 방향과 레이저광 주사 방향을 일치시키면 좋다. 이것은, 연속 발질 레이저에 의한 레이저 결정화 공정에서 트랜지스터의 채널 길이 방향과 기판에 대한 레이저광 주사 방향이 대략 평행(바람직하게는 -30 °∼ 30°)일 때 가장 높은 이동도가 얻어지기 때문이다. 또한, 채널 길이 방향은 채널 형성 영역에서 전류가 흐르는 방향, 바꿔 말하면, 전하가 이동하는 방향과 일치한다. 이와 같이 제조한 트랜지스터는 결정립이 채널 방향으로 연장하여 있는 다결정 반도체층을 포함하는 활성층을 가지고, 이것은 결정립계가 대략 채널 방향을 따라 형성되어 있다는 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저광의 폭을 크게 좁히는 것이 바람직하고, 그의 빔 스폿의 폭은 드라이버 IC의 짧은 변과 대략 같은 1∼3 mm로 하는 것이 좋다. 또한, 피조사체에 대하여 충분히 그리고 효율적인 에너지 밀도를 확보하기 위해, 레이저광 조사 영역은 선 형상인 것이 바람직하다. 여기서 말하는 선 형상이란, 엄밀한 의미에서의 선을 의미하는 것은 아니고, 어스펙트비가 큰 장방형 또는 긴 타원형을 의미한다. 예를 들어, 선 형상이란, 어스펙트비가 2 이상(바람직하게는 10∼10000)의 장방형 또는 타원형을 가리킨다. 이와 같이, 레이저광의 빔 스폿의 폭을 드라이버 IC의 짧은 변의 길이와 같은 길이로 함으로써, 생산성을 향상시킨 표시장치 제조방법을 제공할 수 있다.
도 17(A) 및 도 17(B)와 도 18(A) 및 도 18(B)에서는, 주사선측 구동회로가 화소부와 일체로 형성되고, 신호선측 구동회로로서 드라이버 IC가 실장된 형태를 나타낸다. 그러나, 본 발명은 이 형태에 한정되지 않고, 주사선측 구동회로 및 신호선측 구동회로 모두로서 드라이버 IC를 실장하여도 좋다. 그 경우에는, 주사선측에 사용하는 드라이버 IC와 신호선측에 사용하는 드라이버 IC의 사양을 다르게 하는 것이 바람직하다.
화소부(1002)에서는, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 발명에서 화소부(1002)에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모르퍼스 반도체를 채널부로 한 TFT를 사용한다. 비정질 반도체는 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성된다. 세미아모르퍼스 반도체는 플라즈마 CVD법에 의해 300℃ 이하의 온도에서 형성할 수 있고, 예를 들어, 외부 사이즈 550×650 mm의 무알칼리 유리 기판의 경우에도 트랜지스터를 형성하는데 필요한 막 두께가 단시간에 형성된다. 이와 같은 제조기술의 특징은 대면적의 표시장치를 제조하는데 유효하다. 또한, 세미아모르퍼스 TFT는 SAS로 채널 형성 영역을 형성함으로써, 2∼10 ㎠/V·sec의 전계효과 이동도를 얻을 수 있다. 따라서, 이 TFT는 화소의 스위칭용 소자나 주사선측 구동회로를 구성하는 소자로서 사용될 수 있다. 따라서, 시스템 온 패널을 실현한 액정 표시 패널을 제조할 수 있다.
또한, 도 17(A) 및 도 17(B)와 도 18(A) 및 도 18(B)는, 실시형태 3에 따라 반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 위에 일체로 형성하는 것을 전제로 하고 있다. 반도체층을 AS로 형성한 TFT를 사용하는 경우에는, 주사선측 구동회로 및 신호선측 구동회로 모두로서 드라이버 IC를 실장하여도 좋다.
그 경우, 주사선측에 사용하는 드라이버 IC과 신호선측에 사용하는 드라이버 IC의 사양을 다르게 하는 것이 바람직하다. 예를 들어, 주사선측 드라이버 IC를 구성하는 트랜지스터에는 30 V 정도의 내압이 요구되지만, 구동 주파수는 100 kHz 이하이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측 구동회로를 구성하는 트랜지스터의 채널 길이(L)는 충분히 길게 설정하는 것이 바람직하다. 한편, 신호선측 드라이버 IC의 트랜지스터에는 12 V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3 V에서 65 MHz 정도이고, 고속 동작이 요구된다. 따라서, 구동회로를 구성하는 트랜지스터의 채널 길이 등을 마이크론 룰(rule)로 설정하는 것이 바람직하다.
도 19(A) 및 도 19(B)는 드라이버 IC를 COG에 의해 실장하는 구성을 나타내고, 도 2에 나타낸 액정 표시 패널의 경우에 대응하는 경우를 나타내고 있다. 도 19(A)는 이방성 도전재를 사용하여 TFT 기판(100)상에 드라이버 IC(106)를 실장한 구조를 나타낸다. TFT 기판(100)에는 화소부(101)와 신호선측 입력단자(104)(주사선측 입력단자(103)도 마찬가지이다)가 제공되어 있다. 대향 기판(229)은 시일재(226)로 TFT 기판(100)에 접착되어 있고, 그 기판들 사이에 액정층(230)이 형성되어 있다.
신호선측 입력단자(104)에는 이방성 도전재에 의해 FPC(812)가 부착되어 있다. 이방성 도전재는 수지(815)와, 표면에 Au 등이 도금된 수십 ㎛ 내지 수백 ㎛ 직경의 도전성 입자(814)를 포함하고, 이 도전성 입자(814)에 의해 신호선측 입력 단자(104)와 FPC(812)상에 형성된 배선(813)이 전기적으로 접속된다. 드라이버 IC(106)도 이방성 도전재에 의해 TFT 기판(100)에 부착되고, 수지(811) 중에 혼입된 도전성 입자(810)에 의해, 드라이버 IC(106)에 마련된 입출력 단자(809)와 신호선측 입력단자(104)가 전기적으로 접속된다.
또한, 도 19(B)에 나타낸 바와 같이, TFT 기판(100)에 드라이버 IC 칩(106)이 접착재(816)로 고정되고, 드라이버 IC의 입출력 단자가 Au 와이어(817)에 의해 인출선 또는 접속 배선에 접속될 수도 있다. 그 다음, 봉지(封止) 수지(818)로 봉지가 행해진다. 또한, 드라이버 IC의 실장 방법은 특별히 한정되는 것은 아니고, 공지의 COG 방법이나 와이어 본딩 방법 또는 TAB 방법이 사용될 수도 있다.
드라이버 IC의 두께가 대향 기판의 두께와 같도록 드라이버 IC를 형성함으로써 드라이버 IC과 대향 기판 사이의 높이가 거의 같게 될 수 있고, 이것은 표시장치 전체의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도 변화가 생겨도 열 응력이 발생하지 않고, TFT를 포함하는 회로의 특성에 손상을 주지 않는다. 그 외에도, 본 실시형태에서 설명한 바와 같은 긴 길이의 드라이버 IC를 실장함으로써, 하나의 화소부에 실장되는 드라이버 IC의 수를 줄일 수 있다.
이상과 같이 하여, 액정 표시 패널에 구동회로를 통합시킬 수 있다.
[실시예 4]
실시예 3에 따라 제조된 액정 표시 패널을 사용하여 액정 텔레비젼 수상기를 완성시킬 수 있다. 도 23은 액정 텔레비젼 수상기의 주요 구성의 블록도를 나타내고 있다. 액정 표시 패널은, 도 1에 도시된 바와 같은 구성으로서 화소부(401)만이 형성되고 주사선측 구동회로(403)와 신호선측 구동회로(402)가 TAB 방식에 의해 실장되는 경우와, 도 2에 도시된 바와 같은 구성으로서 화소부(401)와 그 화소부의 주변에 주사선측 구동회로(403)와 신호선측 구동회로(402)가 COG 방식에 의해 실장 되는 경우와, 도 3에 도시된 바와 같은 구성으로서 SAS로 TFT가 형성되고, 화소부(401)와 주사선측 구동회로(403)가 기판 위에 일체로 형성되고, 신호선측 구동회로(402)가 별도로 드라이버 IC로서 실장되는 경우를 포함하지만, 어떠한 형태로 하여도 좋다.
다른 외부 회로로서는, 튜너(404)에 의해 수신된 신호들 중 영상 신호를 증폭하는 영상 신호 증폭 회로(405)와, 그 증폭 회로로부터 출력되는 신호를 적, 녹, 청의 각색에 대응한 색 신호로 변환하는 영상 신호 처리 회로(406)와, 그 영상 신호를 드라이버 IC의 입력 사양으로 변환하기 위한 제어 회로(407) 등을 영상 신호 입력측에 포함하고 있다. 제어 회로(407)는 주사선측과 신호선측 모두에 신호를 출력한다. 디지털 구동의 경우에는, 신호선측에 신호 분할 회로(408)가 제공될 수 있고, 입력 디지털 신호가 m개로 분할되어 공급될 수도 있다.
튜너(404)에 의해 수신된 신호들 중 음성 신호는 음성 신호 증폭 회로(409)로 보내지고, 그 증폭 회로의 출력은 음성 신호 처리 회로(410)를 거쳐 스피커(413)에 공급된다. 제어 회로(411)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(412)로부터 받고, 튜너(404) 및 음성 신호 처리 회로(410)로 신호를 송출한다.
도 24는 액정 표시 모듈의 일 예를 나타낸다. TFT 기판(100)과 대향 전극(229)이 시일재(226)에 의해 고착되고, 그 기판들 사이에 화소부(101)와 액정층(230)이 제공되어 표시 영역을 형성하고 있다. 착색층(270)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 마련되어 있다. TFT 기판(100)과 대향 기판(229)의 외측에는 편광판(271, 272)이 배치되어 있다. 광원은 냉음극관(275)과 도광(導光)판(259)을 포함하고, 회로판(274)은 가요성 배선판(273)에 의해 TFT 기판(100)에 접속되고, 제어 회로나 전원 회로 등의 외부 회로가 설치되어 있다.
도 25는 이 액정 표시 모듈을 케이스(2304)에 조립하여 텔레비젼 수상기를 완성시킨 상태를 나타내고 있다. 액정 표시 모듈을 사용하여 표시 화면(2303)이 형성되고, 그 외의 부속 설비로서, 스피커(2302, 2304), 조작 스위치(2305) 등이 구비되어 있다. 이와 같이, 본 발명에 따라 텔레비젼 수상기가 완성될 수 있다.
물론, 본 발명은 텔레비젼 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터뿐만 아니라, 철도 역이나 공항 등에서의 정보 표시판이나, 거리의 광고 표시판 등의 특히 대면적의 표시 매체로서 다양한 용도에 적용될 수 있다.
본 발명에 따르면, 액적 토출법에 의해 배선층이나 마스크를 직접 패터닝할 수 있으므로, 향상된 재료사용효율과 간략화된 제조공정으로 박막트랜지스터 및 그 박막트랜지스터를 사용한 액정표시장치를 얻을 수 있다.

Claims (12)

  1. 기판 위에 광촉매 물질을 포함하는 층을 형성하는 공정,
    상기 광촉매 물질을 포함하는 층 위에 게이트 전극을 형성하는 공정,
    상기 게이트 전극을 덮도록 제1 절연막을 형성하는 공정,
    상기 제1 절연막 위에 화소 전극을 형성하는 공정,
    상기 제1 절연막과 상기 화소 전극 위에 제1 반도체층을 형성하는 공정,
    상기 게이트 전극과 겹치도록 상기 제1 반도체층 위에 제2 절연막을 형성하는 공정,
    상기 제2 절연막을 덮도록 제2 반도체층을 형성하는 공정,
    상기 제1 및 제2 반도체층을 섬 형상으로 패터닝하는 공정,
    상기 제2 반도체층 위에 소스 배선 및 드레인 배선을 형성하는 공정,
    마스크로서 상기 소스 배선과 드레인 배선을 사용하여 상기 제2 반도체층을 에칭하는 공정, 및
    상기 게이트 전극, 상기 화소 전극, 상기 소스 배선 및 드레인 배선 중 적어도 하나는 액적 토출법에 의해 형성되는, 액정표시장치 제조방법.
  2. 기판 위에 광촉매 물질을 포함하는 층을 형성하는 공정,
    상기 광촉매 물질을 포함하는 층 위에 게이트 전극을 형성하는 공정,
    상기 게이트 전극을 덮도록 제1 절연막을 형성하는 공정,
    상기 제1 절연막 위에 제1 반도체층을 형성하는 공정,
    상기 게이트 전극과 겹치되도록 상기 제1 반도체층 위에 제2 절연막을 형성하는 공정,
    상기 제2 절연막을 덮도록 제2 반도체층을 형성하는 공정,
    상기 제1 및 제2 반도체층을 섬 형상으로 패터닝하는 공정,
    상기 제2 반도체층 위에 소스 배선 및 드레인 배선을 형성하는 공정,
    마스크로서 상기 소스 배선과 드레인 배선을 사용하여 상기 제2 반도체층을 에칭하는 공정,
    상기 소스 배선과 드레인 배선, 및 상기 제1 절연막 위에 제3 절연막을 형성하는 공정,
    상기 제3 절연막에 개구부를 형성하는 공정, 및
    상기 제3 절연막 위에 화소 전극을 형성하는 공정을 포함하고,
    상기 화소 전극은 상기 개구부를 통해 상기 소스 배선과 드레인 배선 중 하나와 전기적으로 접속되고,
    상기 게이트 전극, 상기 소스 배선과 드레인 배선과, 상기 화소 전극 중 적어도 하나는 액적 토출법에 의해 형성되는, 액정표시장치 제조방법.
  3. 삭제
  4. 기판 위에 광촉매 물질을 포함하는 층을 형성하는 공정,
    상기 광촉매 물질을 포함하는 층 위에 게이트 전극을 형성하는 공정,
    상기 게이트 전극을 덮도록 제1 절연막을 형성하는 공정,
    상기 제1 절연막 위에 화소 전극을 형성하는 공정,
    상기 제1 절연막과 상기 화소 전극 위에 제1 반도체층을 형성하는 공정,
    상기 게이트 전극과 겹치되도록 상기 제1 반도체층 위에 제2 절연막을 형성하는 공정,
    상기 제2 절연막을 덮도록 제2 반도체층을 형성하는 공정,
    상기 제1 및 제2 반도체층을 섬 형상으로 패터닝하는 공정,
    상기 제2 반도체층 위에 소스 배선과 드레인 배선을 형성하는 공정,
    마스크로서 상기 소스 배선과 드레인 배선을 사용하여 상기 제2 반도체층을 에칭하는 공정, 및
    상기 소스 배선과 드레인 배선과 상기 화소 전극 위에 제3 절연막을 형성하는 공정을 포함하고,
    상기 화소 전극은 상기 소스 배선과 드레인 배선 중의 하나와 전기적으로 접속되고,
    상기 게이트 전극, 상기 화소 전극, 상기 소스 배선과 드레인 배선 중 적어도 하나는 액적 토출법에 의해 형성되는, 액정표시장치 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항, 제 2 항, 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 물질을 포함하는 상기 층은 TiO2층인, 액정표시장치 제조방법.
  12. 제 1 항, 제 2 항, 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 물질을 포함하는 상기 층은 친수성 특성을 가진, 액정표시장치 제조방법.
KR1020067010269A 2003-11-14 2004-11-05 액정표시장치 제조방법 KR101030056B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00385999 2003-11-14
JP2003385999 2003-11-14

Publications (2)

Publication Number Publication Date
KR20060133981A KR20060133981A (ko) 2006-12-27
KR101030056B1 true KR101030056B1 (ko) 2011-04-21

Family

ID=34587384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010269A KR101030056B1 (ko) 2003-11-14 2004-11-05 액정표시장치 제조방법

Country Status (4)

Country Link
US (1) US7439086B2 (ko)
KR (1) KR101030056B1 (ko)
TW (1) TWI376805B (ko)
WO (1) WO2005048353A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US8742421B2 (en) * 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2007187841A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 画像表示装置
WO2008038544A1 (fr) 2006-09-28 2008-04-03 Jsr Corporation Procédé de formation de film de couche inférieure de résist, composition de film de couche inférieure de résist pour une utilisation dans le procédé, et procédé de formation de motif.
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP5049744B2 (ja) * 2007-11-05 2012-10-17 株式会社日立製作所 配線基板の製造方法およびその配線基板
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101774212B1 (ko) * 2008-09-19 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102349158B (zh) 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101065323B1 (ko) 2010-05-24 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치
KR101496204B1 (ko) * 2014-10-06 2015-02-26 삼성디스플레이 주식회사 액정 표시 장치 제조 방법
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334465A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820641B2 (ja) 1989-06-30 1996-03-04 シャープ株式会社 液晶表示装置の製造方法
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH0456168A (ja) 1990-06-21 1992-02-24 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH05119351A (ja) * 1991-10-29 1993-05-18 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
EP1061404A1 (en) 1992-09-18 2000-12-20 Hitachi, Ltd. A liquid crystal display device
JP3296913B2 (ja) 1993-01-20 2002-07-02 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3406681B2 (ja) 1994-04-22 2003-05-12 株式会社東芝 薄膜トランジスタの製造方法
US6853083B1 (en) * 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US6090489A (en) 1995-12-22 2000-07-18 Toto, Ltd. Method for photocatalytically hydrophilifying surface and composite material with photocatalytically hydrophilifiable surface
JPH09179142A (ja) 1995-12-25 1997-07-11 Toshiba Corp 電極配線基板、その製造方法、及び液晶表示装置
JPH09260808A (ja) 1996-03-19 1997-10-03 Fujitsu Ltd 光触媒反応による金属配線の形成方法及び基材
US5989945A (en) 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
JPH10270843A (ja) 1997-03-28 1998-10-09 Vacuum Metallurgical Co Ltd 導電パターンの補修方法と装置
JPH11261076A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JPH11340129A (ja) 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2000029053A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP3679943B2 (ja) 1999-03-02 2005-08-03 大日本印刷株式会社 パターン形成体の製造方法
US6514801B1 (en) 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor
IL146601A0 (en) * 1999-05-27 2002-07-25 Patterning Technologies Ltd Method of forming a masking pattern on a surface
JP3926076B2 (ja) 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP4896286B2 (ja) 2000-01-07 2012-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI301915B (ko) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6734029B2 (en) 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002190598A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2002254592A (ja) 2001-03-01 2002-09-11 Fuji Photo Film Co Ltd 平版印刷方法および平版印刷装置
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
JP2003058077A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003059940A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP3980312B2 (ja) 2001-09-26 2007-09-26 株式会社日立製作所 液晶表示装置およびその製造方法
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP3535132B2 (ja) * 2001-11-06 2004-06-07 株式会社半導体エネルギー研究所 携帯型電子機器
JP4266596B2 (ja) 2001-11-06 2009-05-20 大日本印刷株式会社 導電性パターン形成体の製造方法
JP4672233B2 (ja) 2001-11-06 2011-04-20 大日本印刷株式会社 導電性パターン形成体の製造方法
JP2003149831A (ja) 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
JP2003229579A (ja) 2001-11-28 2003-08-15 Konica Corp 電界効果トランジスタ及びその製造方法
JP4231645B2 (ja) 2001-12-12 2009-03-04 大日本印刷株式会社 パターン形成体の製造方法
JP4250893B2 (ja) 2001-12-21 2009-04-08 セイコーエプソン株式会社 電子装置の製造方法
JP2003241177A (ja) * 2002-02-14 2003-08-27 Dainippon Printing Co Ltd カラー液晶表示装置における電極基板の製造方法
JP2003258226A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
JP4068883B2 (ja) * 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
TW594169B (en) * 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
CN100533808C (zh) 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
KR101037030B1 (ko) 2004-11-23 2011-05-25 삼성전자주식회사 금속 나노 결정을 이용한 금속패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334465A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器

Also Published As

Publication number Publication date
KR20060133981A (ko) 2006-12-27
WO2005048353A1 (en) 2005-05-26
US20070082443A1 (en) 2007-04-12
US7439086B2 (en) 2008-10-21
TWI376805B (en) 2012-11-11
TW200522368A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
KR101030056B1 (ko) 액정표시장치 제조방법
KR101072410B1 (ko) 액정 표시장치와 그 제조 방법, 및 액정 텔레비전 수상기
US7883912B2 (en) Display device and method for manufacturing the same
KR101030698B1 (ko) 반도체 장치 제조방법
US20160133654A1 (en) Light-emitting device and method for manufacturing the same
KR101110766B1 (ko) 액정표시장치 및 액정표시장치의 제조 방법
JP4684625B2 (ja) 半導体装置の作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4671665B2 (ja) 表示装置の作製方法
JP4741218B2 (ja) 液晶表示装置及びその作製方法、並びに液晶テレビ受像機
JP4624078B2 (ja) 液晶表示装置の作製方法
JP4656916B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 7