KR100993420B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100993420B1
KR100993420B1 KR1020060138722A KR20060138722A KR100993420B1 KR 100993420 B1 KR100993420 B1 KR 100993420B1 KR 1020060138722 A KR1020060138722 A KR 1020060138722A KR 20060138722 A KR20060138722 A KR 20060138722A KR 100993420 B1 KR100993420 B1 KR 100993420B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
line
liquid crystal
crystal display
Prior art date
Application number
KR1020060138722A
Other languages
English (en)
Other versions
KR20080062668A (ko
Inventor
이도영
이경호
김범식
김웅식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060138722A priority Critical patent/KR100993420B1/ko
Priority to US12/005,618 priority patent/US8947332B2/en
Publication of KR20080062668A publication Critical patent/KR20080062668A/ko
Application granted granted Critical
Publication of KR100993420B1 publication Critical patent/KR100993420B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소비전력을 절감할 수 있는 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 게이트 라인 및 데이터 라인에 의해 정의되는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과; 상기 액정표시패널에 내장되며 상기 게이트 라인 및 데이터 라인 중 어느 하나와 접속된 정전기 방지회로와; 상기 게이트 라인에 공급되는 제1 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제1 전압공급라인과; 상기 게이트 라인에 공급되는 제2 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제2 전압공급라인을 구비한다.

Description

액정표시장치{Liquid Crystal Display Device}
도 1은 정전기 방지회로가 형성된 액정표시패널을 나타내는 평면도.
도 2는 도 1의 정전기 방지회로의 구조를 상세히 나타내는 회로도.
도 3은 도 2의 정전기 방지회로의 I-V곡선을 나타내는 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치의 액정표시패널을 나타내는 평면도.
도 5는 도 4의 정전기 방지회로의 구조를 상세히 나타내는 회로도.
도 6은 도 5의 정전기 방지회로의 I-V곡선을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 게이트 라인 4,104 : 데이터 라인
80,180 : 박막 트랜지스터 어레이 기판
3,103 : 게이트 패드 5,105 : 데이터 패드
18,118 : 화소전극 6,106 : 박막 트랜지스터
55 : 공통패드 57 : 공통라인
60,160 : 정전기 방지회로 177 : 제1 전압공급라인
187 : 제2 전압공급라인 175 : 제1 전압공급패드
185 : 제2 전압공급패드
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치의 정전기 방지회로에 관한 것이다.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.
평판표시소자에는 액정표시장치(Liquid Crystal Display Device : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로루미네센스(Electroluminescence : EL) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
액정표시장치는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다.
이러한, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정 표시패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 게이트 라인 및 데이터 라인에 의해 정의되는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로들을 포함하게 된다.
액정표시패널은 액정을 사이에 두고 합착된 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판으로 구성된다.
이러한, 액정표시장치의 액정표시패널에는 제조공정 과정에서 또는 기타 제조 환경 등에 의해 고압 정전기가 발생되어 액정표시패널 내의 게이트 라인 및 데이터 라인, 박막 트랜지스터 등에 손상을 가하게 된다.
이에 따라, 액정표시패널 내에는 정전기 등으로부터 다수의 신호라인, 박막 트랜지스터 등을 보호하기 위해 정전기 방지회로가 내장되어 있다.
도 1은 정전기 방지회로(electrostatic discharge protection circuit)를 구비한 액정표시패턴의 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.
도 1에 박막 트랜지스터 어레이 기판의 표시영역(P1)에는 서로 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4), 게이트 라인(2) 및 데이터 라인(4)의 교차영역에 형성된 박막 트랜지스터(6), 박막 트랜지스터(6)와 접속된 화소전극(18)을 포함한다.
박막 트랜지스터 어레이 기판의 비표시영역(P2)에는 게이트 라인(2)과 접속되어 게이트 라인에 게이트 전압을 공급하는 게이트 패드(3), 데이터 라인(4)과 접속되어 데이터 라인(4)에 데이터 전압을 공급하는 데이터 패드(5), 게이트 라인(2) 과 공통라인(57) 사이 및 데이터 라인(4)과 공통라인(57) 사이에 형성된 정전기 방지회로(60)를 포함한다. 공통라인(57)은 공통패드(55)와 접속되어 공통패드(55)로부터 기준전압이 공급된다. 한편, 정전기 방지회로(60)는 공통라인(57) 대신 접지(grond) 전극과 연결될 수도 있다.]
도 2는 도 1의 정전기 방지회로(60)를 상세히 나타내는 회로도이다.
도 2에 도시된 정전기 방지회로(60)는 공통라인(또는 접지전극)과 게이트 라인(2) 사이 또는 공통라인(또는 접지전극)과 데이터 라인(4) 사이에 형성된다. 도 2에서는 게이트 라인(2)과 공통라인(57) 사이에 형성된 경우를 나타내었다.
정전기 방지회로(60)는 공통라인(57)과 데이터 라인(4) 사이에 접속된 제1 내지 제3 트랜지스터(T1 내지 T3)로 구성되어 있다.
제1 트랜지스터(T1)는 공통라인(57)에 문턱전압(Vth) 이상이 인가되면 턴-온되어 제3 트랜지스터(T3)를 턴온시킴으로써 공통라인(57)으로부터의 전류가 제3 트랜지스터(T3)를 통해 게이트 라인(2)쪽으로 방전되게 한다. 제2 트랜지스터(T2)는 데이터 라인(4)에 문턱전압(Vth) 이상이 인가되면 턴-온되어 제3 트랜지스터(T3)를 턴-온시킴으로써 데이터 라인(4)으로부터의 전류가 제3 트랜지스터(T3)를 통해 공통라인(57)으로 방전되게 된다. 게이트 라인(2)과 공통라인(57) 또한 동일한 원리에 의해 구동된다.
도 3은 도 1에 도시된 정전기 방지회로의 트랜지스터들의 I-V곡선(curve)를 나타내는 도면이다.
도 3를 참조하면, 종래의 정전기 방지회로(60)를 구성하는 제1 내지 제3 트랜지스터(T1 내지 T3)들의 문턱전압(Vth)은 1~2V 정도임에 비하여 데이터 전압(또는 액정구동전압)은 10V 내외이다. 이에 따라, 제1 내지 제3 트랜지스터(T1 내지 T3)에 2Vth 정도의 전압 정도만 공급되면 제1 내지 제3 트랜지스터(T1 내지 T3)가 턴-온 되게 된다.
그 결과, 통상 액정을 구동하여 화상을 구현하는 경우, 데이터 전압 등이 정전기 방지회로(60)로 소실됨에 따라 액정구동전압이 증가되어 소비전력이 증가되는 문제가 발생된다.
따라서, 본 발명의 목적은 소비전력을 절감할 수 있는 액정표시장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 게이트 라인 및 데이터 라인에 의해 정의되는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과; 상기 액정표시패널에 내장되며 상기 게이트 라인 및 데이터 라인 중 어느 하나와 접속된 정전기 방지회로와; 상기 게이트 라인에 공급되는 제1 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제1 전압공급라인과; 상기 게이트 라인에 공급되는 제2 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제2 전압공급라인을 구비한다.
상기 정전기 방지회로는 상기 게이트 라인 및 데이터 라인 중 어느 하나와 연결됨과 아울러 상기 제1 전압공급라인과 접속된 제1 스위치부와; 상기 게이트 라인 및 데이터 라인 중 어느 하나와 연결됨과 아울러 상기 제1 전압공급라인과 접속된 제2 스위치부를 구비한다.
상기 제1 스위치부는, 상기 게이트 라인 및 데이터 라인 중 어느 하나에 상기 제1 게이트 전압보다 높은 전압이 공급될 때 턴-온 된다.
상기 제2 스위치부는, 제2 전압공급라인에 상기 제2 게이트 전압보다 낮은 전압이 공급될 때 턴-온 된다.
상기 제1 스위치부는, 상기 데이터 라인 및 게이트 라인 중 어느 하나와 접속된 제1 트랜지스터와, 상기 제1 전압공급라인에 접속되며 상기 제1 트랜지스터와 직렬로 연결된 제2 트랜지스터를 구비하고;
상기 제2 스위치부는, 상기 데이터 라인 및 게이트 라인 중 어느 하나와 접속된 제3 트랜지스터와, 상기 제2 전압공급라인에 접속되며 상기 제3 트랜지스터와 직렬로 연결된 제4 트랜지스터를 구비한다.
상기 제1 게이트 전압은 상기 액정셀의 박막 트랜지스터를 턴-온 시키는 게이트 하이전압이고, 상기 제2 게이트 전압은 상기 박막 트랜지스터를 턴-오프 시키는 게이트 로우전압인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
본원발명의 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 액정표시패널에 구동전압을 공급하는 구동회로들을 포함하게 된다. 액정표시패널은 표시영역에 액정셀들이 매트릭스 형태로 배열되고 비표시영역에는 정전기 방지회로 및 패드 등이 형성된다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 액정표시패널을 나타내는 평면도이다. 특히, 도 4에서는 액정표시패널에서 박막 트랜지스터 어레이 기판을 중심으로 나타내었다.
도 4에 도시된 박막 트랜지스터 어레이 기판의 표시영역(P1)에 형성된 각각의 액정셀들은 서로 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)의 교차영역에 형성된 박막 트랜지스터(106), 박막 트랜지스터(106)와 접속된 화소전극(118)을 포함한다.
박막 트랜지스터(106)는 게이트 라인(102)으로부터의 게이트 전압에 응답하여 데이터 라인(104)으로부터의 데이터 전압(또는 화소 전압)을 액정셀에 공급한다.
게이트 라인(102)들에는 박막 트랜지스터(106)를 턴-온 시키기 위한 게이트 하이전압(Vgh)이 순차적으로 공급되고 게이트 하이전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압(Vgl)이 공급된다.
박막 트랜지스터 어레이 기판의 비표시영역(P2)에는 게이트 라인(102)과 접속되어 게이트 라인(102)에 게이트 전압을 공급하는 게이트 패드(103), 데이터 라 인(104)과 접속되어 데이터 라인(104)에 데이터 전압을 공급하는 데이터 패드(105)을 구비한다. 게이트 하이전압(Vgh)이 공급되는 제1 전압공급라인(177)과 게이트 로우전압(Vgl)이 공급되는 제2 전압공급라인(187)과, 게이트 라인(102) 및 데이터 라인(104) 중 어느 하나와 연결된 정전기 방지회로(160)를 구비한다. 정전기 방지회로(160)는 제1 전압공급라인(177) 및 제2 전압공급라인(187)과 각각 접속된다. 또한, 비표시영역(P2)에는 제1 전압공급라인(177)에 게이트 하이전압(Vgh)을 공급하는 제1 전압공급패드(175), 제2 전압공급라인(187)에 게이트 로우전압(Vgl)을 공급하는 제2 전압공급패드(185)가 더 구비된다.
도 5는 도 4의 정전기 방지회로(160)를 상세히 나타내는 회로도이다.
도 5에 도시된 정전기 방지회로(160)는 데이터 라인(104)과 제1 전압공급라인(187) 사이에 접속된 제1 스위치부(SW1), 데이터 라인(104)과 제2 전압공급라인(187) 사이에 접속된 제2 스위치부(SW2)로 구성된다.
제1 스위치부(SW1)는 데이터 라인(104)과 접속된 제1 트랜지스터(T1) 및 제1 전압공급라인(177)에 접속된 제2 트랜지스터(T2)로 구성되고, 제1 및 제2 트랜지스터(T1,T2)는 직렬로 연결된다. 제2 스위치부(SW2)는 데이터 라인(104)과 접속된 제3 트랜지스터(T3) 및 제2 전압공급라인(187)에 접속된 제4 트랜지스터(T4)로 구성되고, 제3 및 제4 트랜지스터(T3,T4)는 직렬로 연결된다.
도 5에서는 데이터 라인(104)과 연결된 정전기 방지회로(160)를 나타내었지만 게이트 라인(102)에 대한 정전기 방지회로 또한 동일한 구조를 나타내게 된다.
제1 전압공급라인(187)에는 +20V 정도의 게이트 하이전압(Vgh)이 공급되고, 제2 전압공급라인(177)에는 -5V 정도의 게이트 로우전압(Vgl)이 공급된다.
이러한, 정전기 방지회로(160)의 구동을 살펴보면, 정전기로 인하여 게이트 라인(102)을 통해 게이트 하이전압(Vgh) 보다높은 전압이 인가되면 제1 스위치부(SW1)는 스위칭(턴-온)된다. 이에 따라, 정전기는 데이터 라인(104) 및 제1 스위치부(SW1)을 경유하여 제1 전압공급라인(187)으로 방전될 수 있게 된다. 이와 달리, 제2 전압공급라인(177)에 게이트 로우전압(Vgl) 보다낮은 전압이 인가되면 제2 스위치부(SW2)가 스위칭(턴-온)된다. 이에 따라, 정전기는 제2 전압공급라인(177) 및 제2 스위치부(SW2)를 경유하여 데이터 라인(104)으로 방전될 수 있게 된다.
그리고, 정전기 방지회로(160)에 게이트 하이전압(Vgh)과 게이트 로운전압(Vgl) 사이의 전압이 공급되는 경우에는 제1 및 제2 스위치부(SW1,SW2)는 턴-오프 상태를 유지하게 된다.
이러한 정전기 방지회로의 I-V곡선(curve)을 나타내는 도 6을 참조하면, 통상의 데이터 전압(또는 액정구동전압)은 10V 내외임에 비하여 게이트 하이전압(Vgh)과 게이트 로운전압(Vgl) 사이의 전압은 20V 이상이다. 이에 따라, 화상 구현을 위한 데이터 전압이 공급되더라도 정전기 방지회로(160)로 데이터 전압에 의한 전류가 흐르지 않게 된다. 그 결과, 정전기 방지회로(160)로의 전류 손실을 방지할 수 있게 됨에 따라 액정표시장치 구동을 위한 전체 소비전력을 절감할 수 있게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 정전기 방지회로에 게이트 라인에 공급되는 게이트 하이 전압 및 게이트 로우 전압을 공급한다. 이에 따라, 액정 구동을 위한 데이터 전류가 정전기 방지회로로 유입되는 것을 차단할 수 있게 됨으로써 액정 구동을 위한 소비전력을 절감할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대 본 발명의 기술적 사상은 실시예에서 액정표시패널의 전기적 검사를 중심으로 설명되었지만 그와 다른 평판표시장치에 형성된 신호배선들에 대한 전기적 검사에도 동일하게 적용될 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 게이트 라인 및 데이터 라인에 의해 정의되는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과;
    상기 액정표시패널에 내장되며 상기 게이트 라인 및 데이터 라인 중 어느 하나와 접속된 정전기 방지회로와;
    상기 게이트 라인 및 데이터 라인 중 어느 하나와 교차되어 상기 게이트 라인에 공급되는 제1 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제1 전압공급라인과;
    상기 게이트 라인 및 데이터 라인 중 어느 하나와 교차되어 상기 게이트 라인에 공급되는 제2 게이트 전압과 동일한 전압을 상기 정전기 방지회로에 공급하는 제2 전압공급라인을 구비하고,
    상기 정전기 방지회로는 제1 및 제2 스위치부를 구비하고, 상기 제1 스위치부는 상기 게이트 라인 및 데이터 라인 중 어느 하나와 연결되어 상기 제1 전압공급라인과 접속되고, 상기 제2 스위치부는 상기 게이트 라인 및 데이터 라인 중 어느 하나와 연결되어 상기 제2 전압공급라인과 접속되고,
    상기 제1 스위치부는 상기 게이트 라인 및 데이터 라인 중 어느 하나에 상기 제1 게이트 전압보다 높은 전압이 공급될 때 턴-온되고,
    상기 제2 스위치부는 상기 제2 전압공급라인에 상기 제2 게이트 전압보다 낮은 전압이 공급될 때 턴-온되는 것을 특징을 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제1 스위치부는,
    상기 데이터 라인 및 게이트 라인 중 어느 하나와 접속된 제1 트랜지스터와, 상기 제1 전압공급라인에 접속되며 상기 제1 트랜지스터와 직렬로 연결된 제2 트랜지스터를 구비하고,
    상기 제2 스위치부는,
    상기 데이터 라인 및 게이트 라인 중 어느 하나와 접속된 제3 트랜지스터와, 상기 제2 전압공급라인에 접속되며 상기 제3 트랜지스터와 직렬로 연결된 제4 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 게이트 전압은 상기 액정셀의 박막 트랜지스터를 턴-온 시키는 게이트 하이전압이고,
    상기 제2 게이트 전압은 상기 박막 트랜지스터를 턴-오프 시키는 게이트 로우전압인 것을 특징으로 하는 액정표시장치.
KR1020060138722A 2006-12-29 2006-12-29 액정표시장치 KR100993420B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138722A KR100993420B1 (ko) 2006-12-29 2006-12-29 액정표시장치
US12/005,618 US8947332B2 (en) 2006-12-29 2007-12-28 Liquid crystal display device having an electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138722A KR100993420B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080062668A KR20080062668A (ko) 2008-07-03
KR100993420B1 true KR100993420B1 (ko) 2010-11-09

Family

ID=39741247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138722A KR100993420B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Country Status (2)

Country Link
US (1) US8947332B2 (ko)
KR (1) KR100993420B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334044B (en) * 2008-04-23 2010-12-01 Au Optronics Corp Liquid crystal display device having esd protection functionality
CN102160103B (zh) 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101761108B1 (ko) 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR101905779B1 (ko) 2011-10-24 2018-10-10 삼성디스플레이 주식회사 표시 장치
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9250489B2 (en) * 2012-11-16 2016-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel with anti-electrostatic discharge function and LCD device using same
KR102028326B1 (ko) * 2012-12-28 2019-11-14 엘지디스플레이 주식회사 표시장치
KR102105369B1 (ko) * 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
KR102134119B1 (ko) * 2013-12-27 2020-07-16 엘지디스플레이 주식회사 액정표시장치
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN204667021U (zh) 2015-06-15 2015-09-23 京东方科技集团股份有限公司 阵列基板和显示装置
KR102600695B1 (ko) 2016-12-23 2023-11-09 엘지디스플레이 주식회사 표시장치
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107479283B (zh) * 2017-08-30 2020-07-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
JP2020161678A (ja) * 2019-03-27 2020-10-01 シャープ株式会社 撮像パネル及び撮像パネル用基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP3396620B2 (ja) * 1998-03-20 2003-04-14 シャープ株式会社 アクティブマトリクス基板およびその検査方法
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
KR100491560B1 (ko) * 2003-05-06 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시소자의 검사방법 및 장치
JP2005115049A (ja) 2003-10-08 2005-04-28 Sharp Corp アクティブマトリクス基板
KR20060086178A (ko) * 2005-01-26 2006-07-31 삼성전자주식회사 액정 표시 장치
KR101133763B1 (ko) * 2005-02-02 2012-04-09 삼성전자주식회사 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
TWI270191B (en) * 2005-09-30 2007-01-01 Innolux Display Corp Electro static discharge protection circuit
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
TWI352963B (en) * 2006-11-08 2011-11-21 Chunghwa Picture Tubes Ltd Active device array substrate having electrostatic
US7795684B2 (en) * 2006-11-24 2010-09-14 Chunghwa Picture Tubes, Ltd. Active device array substrate

Also Published As

Publication number Publication date
KR20080062668A (ko) 2008-07-03
US20080218652A1 (en) 2008-09-11
US8947332B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
KR100993420B1 (ko) 액정표시장치
KR101995714B1 (ko) 표시장치
KR100924222B1 (ko) 정전기 방전 회로 및 이를 구비한 액정표시장치
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
JP5973123B2 (ja) ゲート駆動装置及びこれを含む表示装置
US8089445B2 (en) Display apparatus
US12124141B2 (en) Array substrate, liquid crystal display panel and display device
CN108242213B (zh) 显示装置
KR101420444B1 (ko) 액정표시장치
CN112582382B (zh) 显示面板及显示装置
US8400437B2 (en) Display device
KR101233145B1 (ko) 액정표시장치
US5596342A (en) Display device having separate short circuit wires for data and gate lines for protection against static discharges
KR102342327B1 (ko) 표시장치
KR20180136286A (ko) 게이트 구동회로 및 이를 이용한 표시장치
US7957110B2 (en) Display apparatus current discharging method
KR20160092592A (ko) 표시 기판
EP1989700B1 (en) Active-matrix electronic display comprising diode based matrix driving circuit
KR20190013395A (ko) 게이트 구동회로 및 이를 이용한 표시장치
KR102706388B1 (ko) 정전방전부를 포함하는 표시장치
WO2024187374A1 (en) Array substrate and display apparatus
WO2023155063A1 (en) Scan circuit and display apparatus
KR20070071705A (ko) 액정표시장치
US20060018065A1 (en) Display device and protection circuits thereof
KR20080087614A (ko) 정전기 보호 기능을 갖는 액티브 매트릭스 디바이스 및플랫 패널 디스플레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9