KR100875164B1 - Method for cleaning wafer - Google Patents
Method for cleaning wafer Download PDFInfo
- Publication number
- KR100875164B1 KR100875164B1 KR1020070062809A KR20070062809A KR100875164B1 KR 100875164 B1 KR100875164 B1 KR 100875164B1 KR 1020070062809 A KR1020070062809 A KR 1020070062809A KR 20070062809 A KR20070062809 A KR 20070062809A KR 100875164 B1 KR100875164 B1 KR 100875164B1
- Authority
- KR
- South Korea
- Prior art keywords
- cleaning
- wafer
- mixed
- residue
- cleaning liquid
- Prior art date
Links
- 238000004140 cleaning Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000007788 liquid Substances 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 24
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000203 mixture Substances 0.000 claims abstract description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000002245 particle Substances 0.000 claims abstract description 5
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005406 washing Methods 0.000 abstract description 7
- 239000001117 sulphuric acid Substances 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 21
- 238000005468 ion implantation Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 halo ions Chemical class 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
- C11D3/39—Organic or inorganic per-compounds
- C11D3/3947—Liquid compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
- C11D7/02—Inorganic compounds
- C11D7/04—Water-soluble compounds
- C11D7/08—Acids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
- C11D2111/10—Objects to be cleaned
- C11D2111/14—Hard surfaces
- C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Inorganic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Wood Science & Technology (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
도 1은 본 발명에 의한 웨이퍼의 세정 방법을 설명하기 위한 플로우차트이다.1 is a flowchart for explaining a wafer cleaning method according to the present invention.
도 2는 본 발명에 의한 웨이퍼의 세정 방법의 이해를 돕기 위한 일반적인 반도체 소자의 예시적인 단면도를 나타낸다.2 shows an exemplary cross-sectional view of a general semiconductor device for aiding in understanding a method of cleaning a wafer according to the present invention.
도 3 (a) 및 (b)는 종래의 웨이퍼 세정 방법에 의할 경우 형성되는 흠(defect)을 갖는 실리사이드의 모습을 나타내는 도면들이다.3 (a) and 3 (b) are diagrams showing the appearance of silicides having defects formed by the conventional wafer cleaning method.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
50 : 기판 51 : 소자 분리막50
52 : 게이트 절연막 54 : 게이트 전극52 gate
56 : 저농도 도핑 영역 58 : 할로겐 이온 주입 영역56: lightly doped region 58: halogen ion implantation region
62 : 게이트 스페이서 64 : 소스/드레인 영역62: gate spacer 64: source / drain region
66, 68 : 실리사이드66, 68: silicide
본 발명은 세정에 관한 것으로서, 특히, 웨이퍼의 세정 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to cleaning, and in particular, to a method for cleaning a wafer.
반도체의 집적도가 비약적으로 증가함에 따라 콘텍(contact)을 통하여 금속과 접촉하는 접합(juction)인 소스/드레인 또는 게이트는 모두 실리콘 상태이므로 면 저항(RS)가 높다. 특히, 게이트의 폴리 실리콘은 면 저항이 5 내지 40Ω/sq로서 매우 높다. 따라서, 칩의 구동 속도를 향상시키기 위해서는 접합과 금속 배선이 연결되는 부위의 면 저항을 낮추어야 한다. 폴리 실리콘은 높은 비저항으로 인해 시정수(RC) 지연의 원인이 되는 면 저항값을 증가시켜 집적도 증가의 한계 인자로 작용한다.As the density of semiconductors increases dramatically, the surface resistance (RS) is high because all of the sources / drains or gates that are in contact with the metal through contacts are silicon states. In particular, the polysilicon of the gate has a very high surface resistance of 5 to 40? / Sq. Therefore, in order to improve the driving speed of the chip, the surface resistance of the portion where the junction and the metal wiring are connected must be lowered. Due to the high resistivity, polysilicon increases the sheet resistance, which causes the time constant (RC) delay, which acts as a limiting factor for the increase in integration.
폴리 실리콘의 성질과 열적 안정성을 유지하면서 비저항을 낮출 수 있는 새로운 배선 재료로 금속과 접촉하는 접합의 면 저항을 감소시킬 수 있는 금속 실리사이드(silicide)에 대한 연구가 진행되어 왔다. 폴리 실리콘 게이트 형성 및 게이트와 접합을 분리시키기 위한 게이트 사이드 웰(sidewall) 스페이서(spacer)를 형성시킨 후, 스퍼터(sputter) 방식으로 티타늄(Ti:Titanium) 또는 코발트(Co:cobalt)를 증착한다. 이후, 급속 열 처리(RTP:Rapid Thermal Process)를 시행하면 Ti나 Co가 실리콘과 접촉한 부위에서만 금속의 반응에 의해 면 저항이 작은 혼합물(compound)인 실리사이드(TiSi2 또는 CoSi2)로 형성된다. 이 때, 습식 식각 용액으로 처리하면 사이드 웰 스페이서 등 절연막 상부에서 실리사이드가 형성되지 않은 미 반응 물질인 Ti나 Co만 선택적으로 제거된다. 후속하여, 실리사이드는 어닐링(annealing)될 수 있다. 이와 같이 패터닝이 필요하지 않은 실리사이드 형성 방식을 샐리사이드(Salicide:Self Aligned Silicide)라고 한다. 이 때, Co를 이용한 실리사이드의 고유한 특징인 낮은 비 저항값의 장점을 유지할 수 있는 반면, 접촉 저항과 전도도의 특성을 개선시키기 위해 기판에 이온 주입된 불순물들이 확산되어 2차 상(CoSi2)을 형성하고, 형성된 2차 상은 표면 거칠음(surface roughness)의 증가와 접촉 저항을 증가시킬 수 있는 문제점을 발생시킨다.Research into metal silicides that can reduce the surface resistance of junctions in contact with metals with new wiring materials that can lower the resistivity while maintaining the properties and thermal stability of polysilicon. After forming a polysilicon gate and forming a gate sidewall spacer to separate the gate and the junction, titanium (Ti) or cobalt (Co) is deposited by a sputter method. Subsequently, when a rapid thermal process (RTP) is performed, silicide (TiSi2 or CoSi2), which is a compound having a small surface resistance, is formed by the reaction of metal only at a portion where Ti or Co is in contact with silicon. In this case, when the wet etching solution is treated, only Ti or Co, which is not reacted with no silicide, is selectively removed from the upper surface of the insulating layer such as side well spacers. Subsequently, the silicide may be annealed. The silicide formation method that does not require patterning as described above is called salicide (Self Aligned Silicide). At this time, while maintaining the advantages of the low specific resistance value, which is a unique feature of the silicide using Co, the impurities implanted in the substrate are diffused to improve the characteristics of the contact resistance and conductivity, thereby forming the secondary phase (CoSi2). And the secondary phase formed causes problems that can increase the surface roughness and increase the contact resistance.
본 발명이 이루고자 하는 기술적 과제는, 웨이퍼에서 금속이 반응하여 혼합물이 형성될 웨이퍼의 표면에 잔류하는 잔류물들을 효과적으로 세정하여 후속 공정을 원할히 하여 수율을 높일 수 있는 웨이퍼의 세정 방법을 제공하는 데 있다.An object of the present invention is to provide a method for cleaning a wafer which can increase the yield by smoothly cleaning the residues remaining on the surface of the wafer on which the metal reacts in the wafer to form a mixture. .
상기 과제를 이루기 위한 본 발명에 의한 웨이퍼의 세정 방법은, 상기 웨이퍼에서 금속이 반응하여 혼합물이 형성될 표면에 잔류하는 제1 잔여물을 황산 세정액, 제 2 혼합 세정액 및 제 1 혼합 세정액들을 차례대로 이용하여 제거하는 단계, 상기 표면에 잔류하는 산화막을 희석된 불산 세정액을 이용하여 제거하는 단계 및 상기 웨이퍼상에 존재하며 상기 산화막의 제거시 유발된 파티클을 포함하는 제2 잔여물을 상기 제1 혼합 세정액을 이용하여 제거하는 단계로 이루어지고, 상기 제1 혼합 세정액은 암모니아, 과산화수소 및 물이 혼합된 세정액이고, 상기 제2 혼합 세정액은 염산, 과산화수소 및 물이 혼합된 세정액인 것이 바람직하다.In the cleaning method of the wafer according to the present invention for achieving the above object, the sulfuric acid cleaning liquid, the second mixed cleaning liquid and the first mixed cleaning liquid in order to replace the first residue remaining on the surface where the metal is reacted to form a mixture in the wafer Removing the oxide film remaining on the surface by using a diluted hydrofluoric acid cleaning solution, and mixing the first residue with a second residue on the wafer and including particles generated upon removal of the oxide film. The cleaning solution comprises a step of removing using a cleaning solution, wherein the first mixed cleaning solution is a cleaning solution in which ammonia, hydrogen peroxide and water are mixed, and the second mixed cleaning solution is a cleaning solution in which hydrochloric acid, hydrogen peroxide and water are mixed.
이하, 본 발명에 의한 웨이퍼의 세정 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, an embodiment of a wafer cleaning method according to the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 의한 웨이퍼의 세정 방법을 설명하기 위한 플로우차트이다. 도 2는 본 발명에 의한 웨이퍼의 세정 방법의 이해를 돕기 위한 일반적인 반도체 소자의 예시적인 단면도를 나타낸다.1 is a flowchart for explaining a wafer cleaning method according to the present invention. 2 shows an exemplary cross-sectional view of a general semiconductor device for aiding in understanding a method of cleaning a wafer according to the present invention.
도 1에 도시된 본 발명에 의한 웨이퍼의 세정 방법을 설명하기에 앞서, 웨이퍼 세정 방법이 적용될 수 있는 일반적인 반도세 소자들중 하나의 일 례를 도 2를 참조하여 다음과 같이 설명한다. 도 2에 도시된 반도체 소자는 도 1에 도시된 본 발명에 의한 웨이퍼 세정 방법의 이해를 돕기 위한 예시적인 도면에 불과하며 본 발명은 이에 국한되지 않는다.Prior to describing the wafer cleaning method according to the present invention illustrated in FIG. 1, one example of general semiconductor devices to which the wafer cleaning method may be applied will be described below with reference to FIG. 2. The semiconductor device shown in FIG. 2 is merely an exemplary diagram for aiding in understanding the wafer cleaning method according to the present invention shown in FIG. 1, but the present invention is not limited thereto.
도 2를 참조하면, 소자 분리막(51)은 소자가 형성될 소자 영역과 소자를 분리하기 위한 활성 영역을 기판(50) 상에 정의하는 역할을 한다. 게이트 절연막(52)이 기판(50)상에 형성되어 있고, 게이트 절연막(52)의 상부에 게이트 전극(54)이 형성되어 있다. 게이트 전극(54)의 양측 아래의 활성 영역 내에 저농도 도핑(LDD:Lightly Doped Drain) 영역(56)이 형성되어 있고, 할로 이온 주입 공정이 진행되어 할로 이온 주입 영역(58)이 형성되어 있다. 또한, 게이트 전극(54)의 측면에 게이트 스페이서(62)가 형성되어 있다. 소오스/드레인 영역(64)은 고농도 이온 주입 공정을 통해 형성된다. 또한, 게이트 전극(54)의 상부에 실리사이드(68)가 형성되어 있고, 소스/드레인 영역(64) 상에도 실리사이드(66)가 형성되어 있다.Referring to FIG. 2, the
도 1 및 도 2를 참조하면, 웨이퍼(미도시)의 기판(50)상에 게이트 스페이서(62)를 게이트 전극(54)의 사이드에 형성한 후에, 에싱(ashing)을 수행한다(제32 단계).1 and 2, after the
제32 단계 후에, 금속이 반응하여 혼합물이 형성될 웨이퍼의 표면에 잔류하는 제1 잔여물을 황산 세정액, 제1 및 제2 혼합 세정액들 중 적어도 하나를 이용하 여 제거한다(제34 내지 제38 단계들). 웨이퍼에서 금속이 반응하여 혼합물이 형성될 표면이란, 도 2에 도시된 게이트 전극(54)의 표면 및 소스/드레인 영역(64)의 표면과 같은 콘텍 표면을 의미할 수 있다. 금속은 혼합물을 형성할 코발트(Co) 또는 티타늄(Ti) 등이 될 수 있으며, 혼합물은 코발트나 티타늄에 의해 샐리사이드 방법으로 형성되는 살리사이드가 될 수 있다.After the thirty-second step, the first residue remaining on the surface of the wafer where the metal is reacted to form the mixture is removed using at least one of the sulfuric acid cleaning solution and the first and second mixed cleaning solutions (
부연하면, 황산 세정액을 이용하여 제1 잔여물을 제거한다(제34 단계). 여기서, 황산 세정액에 의해 제거될 수 있는 제1 잔여물은 이온 주입 이후에 잔존하는 감광막의 잔여물 등을 의미한다. 도 2를 예로 하면, 소스/드레인 영역(64)을 형성하기 위한 고농도 이온 주입, LDD 영역(56)을 형성하기 위한 저농도의 이온 주입 및/또는 할로 이온 주입 영역(58)을 형성하기 위한 할로 이온 주입 등에 의해 표면들(54 및 64)에 잔류하는 잔여물이 황산 세정액에 의해 제거될 수 있다. 여기서, 황산 세정액이란, 황산(H2SO4)과 과산화수소(H2O2)를 혼합한 세정액을 의미한다. 예를 들어, 세정시 분위기 온도를 85 내지 115℃로 한 황산 세정액에 약 5 내지 10분 동안 웨이퍼를 딥핑(dipping)하여 제34 단계를 수행할 수 있다. 황산 세정액은 감광막 같은 잔여물의 제거율은 뛰어나지만 아세닉(As) 같은 불순물 이온 주입에 이용된 금속에 의하여 표면에 금속 합성물이 존재하는 결점(defect)을 제거할 수 없다.In other words, the first residue is removed using a sulfuric acid cleaning solution (step 34). Here, the first residue that can be removed by the sulfuric acid cleaning solution means a residue of the photosensitive film remaining after the ion implantation. 2, high concentration ion implantation for forming the source /
따라서, 제34 단계에서 아직 제거되지 않은 표면에 잔류하는 불순물 이온 금속과 같은 제1 잔여물을 제2 혼합 세정액(SC2)(여기서, SC는 Standard Clean이다.)을 이용하여 제거한다(제36 단계). 제2 혼합 세정액(SC2)은 염산(HCI), 과산화수소 및 물(H2O)을 혼합한 세정액으로서, 세정시 분위기 온도는 20 내지 30℃가 될 수 있다.Accordingly, the first residue such as the impurity ion metal remaining on the surface not yet removed in
제36 단계 후에, 실온의 제1 혼합 세정액(SC1)을 이용하여 표면상에 잔류하는 아직 제거되지 않은 미세 유기물, 미세 무기물, 파티클 등의 제1 잔여물을 제거할 수 있다(제38 단계). 제1 혼합 세정액(SC1)은 암모니아(NH4OH), 과산화수소 및 물이 혼합된 세정액이다. 예를 들어, 세정시 분위기 온도를 20 내지 30℃로 한 제1 혼합 세정액에 웨이퍼를 5 내지 10분 동안 딥핑하여 제38 단계를 수행할 수 있다.After the 36th step, the first mixed cleaning solution SC1 at room temperature may be used to remove the first residues such as fine organics, fine inorganics, and particles that have not been removed on the surface (step 38). The first mixed cleaning liquid SC1 is a cleaning liquid in which ammonia (NH 4 OH), hydrogen peroxide and water are mixed. For example, the 38th step may be performed by dipping the wafer into the first mixed cleaning solution having an ambient temperature of 20 to 30 ° C. for 5 to 10 minutes.
제38 단계 후에, 실리사이드(66 및 68)가 형성될 부분(54 및 64)의 표면에 잔류하는 산화막을 희석된(dilute) 불산 세정액을 이용하여 제거한다(제40 단계). 실리사이드(66 및 68)가 형성될 영역(54 및 64)의 표면에 잔류하는 네이티브(native) 산화막이나 산화물 찌꺼기가 불산 세정액에 의해 제40 단계에서 제거될 수 있다. 일반적으로, 게이트 전극(54)을 포함한 기판(50)의 전면에 산화막(buffer oxide)를 형성하고, 산화막을 전면 식각하여 게이트 스페이서(62)를 형성한다. 이 때, 전면 시각에 의해 야기되는 산화물 찌꺼기가 제40 단계에서 제거될 수 있다. 희석된 불산 세정액이란 물과 불산(HF)이 혼합된 세정액을 의미한다. 예를 들어, 세정시 분위기 온도를 20 내지 30℃로 하는 세정액에 웨이퍼를 200초 동안 딥핑하여 제40 단계를 수행할 수 있다. 본 발명에 의하면, 불산 세정액을 이용하여 산화막을 제거하는 제40 단계는 복수 횟수만큼 반복하여 수행될 수 있다. 예를 들어, 전술한 세정 분위기에서 100초 동안 웨이퍼를 반복적으로 2회에 걸쳐 디핑할 수 있다.After the 38th step, the oxide film remaining on the surfaces of the
제40 단계후에, 웨이퍼상에 존재하며 산화막의 제거시 유발된 산화물 파티클, 표면의 무기물 및 유기물 또는 물반점(water mark)을 포함하는 제2 잔여물을 고온의 제1 혼합 세정액을 이용하여 제거한다(제42 단계). 제42 단계가 수행되므로 잔여물의 형성이 억제될 수도 있다. 제2 잔여물을 제거할 때 이용되는 고온의 제1 혼합 세정액의 세정시 분위기 온도는 제1 잔여물을 제거할 때 사용되는 실온의 제1 혼합 세정액의 세정시 분위기 온도보다 높다. 예를 들어, 세정시 분위기 온도를 50 내지 60℃로 하는 제1 혼합 세정액에 의해 제42 단계가 수행될 수 있다.After the forty-second step, the second residue, which is present on the wafer and includes the oxide particles, the inorganic and organic matter on the surface, or the water mark, which is caused upon removal of the oxide film, is removed by using the first hot cleaning solution. (Step 42). Since the 42nd step is performed, the formation of the residue may be suppressed. The atmospheric temperature at the time of cleaning the first mixed cleaning liquid of high temperature used when removing the second residue is higher than the ambient temperature at the cleaning of the first mixed cleaning liquid at room temperature used when removing the first residue. For example, the 42nd step may be performed by the first mixed cleaning liquid having an ambient temperature of 50 to 60 ° C. during the cleaning.
도 1의 경우 제34 단계가 수행된 후에 제36 단계가 수행되고, 제36 단계가 수행된 후에 제38 단계가 수행되었다. 그러나, 제34 내지 제38 단계들은 제1 잔여물을 제거할 때, 서로 무관한 순서로 수행될 수 있다. 그렇지만, 제34 내지 제36 단계들은 제40 및 제42 단계들보다 먼저 수행된다.In the case of FIG. 1, a thirty sixth step is performed after the thirty-fourth step is performed, and a thirty-eighth step is performed after the thirty-sixth step is performed. However, the thirty-fourth to thirty-eighth steps may be performed in an unrelated order when removing the first residue. However, steps 34 to 36 are performed before
한편, 제1 및 제2 잔여물들이 제거된 후에 스핀 드라이어(spin dryer)(미도시)에 의해 웨이퍼를 건조할 수 있다. 다음 표 1은 전술한 제32 내지 제44 단계들이 수행되는 세정 시간 및 건조 시간과 온도를 예시적으로 나타낸다.Meanwhile, the wafer may be dried by a spin dryer (not shown) after the first and second residues are removed. Table 1 below exemplarily shows a cleaning time, a drying time, and a temperature at which the above-described 32nd to 44th steps are performed.
여기서, HQDR은 고온 급속 덤프 수세(Hot Quick Dump Rinse)를 의미하고, F/R은 최종 수세(Final Rinse)를 의미하고, S/D는 스핀 드라이어 방식의 건조를 의미하고, EDR은 엔드 덤프 세수(End Dump Rinse)를 의미하고, N/A는 해당 없음을 의미한다.Here, HQDR means Hot Quick Dump Rinse, F / R means Final Rinse, S / D means Spin Dryer Drying, and EDR means End Dump Wash. (End Dump Rinse), and N / A means not applicable.
도 1에 도시된 본 발명에 의한 웨이퍼 세정 방법은 게이트 스페이서를 기판에 형성한 이후이면서, 실리사이드를 형성하기 위해 코발트나 티타늄 같은 금속을 스퍼터(sputter) 하기 이전에 수행될 수 있다. 그러나, 본 발명은 이에 국한되지 않으며, 금속이 스퍼터되는 곳의 표면상에 제1 및 제2 잔여물들을 제거하기 위해서는 어느 경우에나 적용될 수 있다.The wafer cleaning method according to the present invention shown in FIG. 1 may be performed after forming a gate spacer on a substrate and before sputtering a metal such as cobalt or titanium to form silicide. However, the present invention is not so limited, and may be applied in any case to remove the first and second residues on the surface where the metal is sputtered.
도 3 (a) 및 (b)는 종래의 웨이퍼 세정 방법에 의할 경우 형성되는 흠(defect)을 갖는 실리사이드의 모습을 나타내는 도면들이다. 패턴 라인(pattern line)에 따라 실리사이드의 모습은 도 3 (a) 또는 도 3 (b)에 도시된 바와 같이 보여진다.3 (a) and 3 (b) are diagrams showing the appearance of silicides having defects formed by the conventional wafer cleaning method. The appearance of the silicide according to the pattern line is shown as shown in Fig. 3 (a) or 3 (b).
실리사이드가 형성될 표면에 제1 및 제2 잔여물들이 존재하는 상태에서 실리사이드가 형성될 경우, 도 3 (a) 또는 (b)에 도시된 바와 같이 실리사이드는 흠을 갖게 된다. 그러나, 본 발명에 의하면, 실리사이드를 형성하기 이전에, 실리사이드가 형성될 부분의 표면에 잔류하는 제1 및 제2 잔여물들을 제32 내지 제42 단계들을 통해 제거한다. 이후에, 샐리사이드 방법에 의해 실리사이드를 형성하더라도, 실리사이드가 도 3 (a) 또는 (b)에 도시된 바와 같은 흠을 갖지 않는다.When the silicide is formed in the state where the first and second residues are present on the surface on which the silicide is to be formed, the silicide becomes flawed as shown in FIG. 3 (a) or (b). However, according to the present invention, before forming the silicide, the first and second residues remaining on the surface of the portion where the silicide is to be formed are removed through the 32 to 42 steps. Subsequently, even when the silicide is formed by the salicide method, the silicide does not have a defect as shown in Fig. 3 (a) or (b).
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것이다. 따라서, 당업자라면 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 개시된 실시예의 개량, 변경, 대체 또는 부가 등으로 다양한 다른 실시예들을 만들 수 있을 것이다.Above, preferred embodiments of the present invention described above are disclosed for the purpose of illustration. Accordingly, those skilled in the art will be able to make various other embodiments within the spirit and scope of the present invention as disclosed in the claims by way of improvement, modification, replacement, or addition of the disclosed embodiments.
이상에서 설명한 바와 같이, 본 발명에 의한 웨이퍼의 세정 방법은 불산 세정액 및 제1 혼합 세정액만을 사용하여 웨이퍼를 세정하는 종래와 달리, 황산 세정액, 실온의 제1 혼합 세정액 및 제2 혼합 세정액 중 적어도 하나를 더 이용하여 웨이퍼를 세정하므로, 웨이퍼에서 금속이 반응하여 혼합물이 형성될 표면 예를 들면 실리사이드가 형성될 게이트 전극 및/또는 소스/드레인 영역의 표면에 잔류하는 제1 및 제2 잔여물들을 효과적으로 제거하여 추후 진행 공정 즉, 실리사이드 형성 공정에서 잔여물로 인한 실리사이드의 불완전한 형성을 미연에 방지할 수 있어, 잔여물로 인한 실리사이드 형성의 수율 손실을 예방할 수 있는 효과를 갖는다.As described above, in the wafer cleaning method according to the present invention, unlike the conventional method of cleaning the wafer using only the hydrofluoric acid cleaning liquid and the first mixed cleaning liquid, at least one of sulfuric acid cleaning liquid, room temperature first mixed cleaning liquid and second mixed cleaning liquid The wafer is further cleaned using to effectively remove the first and second residues remaining on the surface where the metal reacts in the wafer to form the mixture, for example the gate electrode and / or the source / drain regions where silicide is to be formed. It is possible to prevent the incomplete formation of the silicide due to the residue in the subsequent process, that is, the silicide formation process, thereby preventing the yield loss of silicide formation due to the residue.
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070062809A KR100875164B1 (en) | 2007-06-26 | 2007-06-26 | Method for cleaning wafer |
US12/145,538 US20090000649A1 (en) | 2007-06-26 | 2008-06-25 | Method for cleaning wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070062809A KR100875164B1 (en) | 2007-06-26 | 2007-06-26 | Method for cleaning wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100875164B1 true KR100875164B1 (en) | 2008-12-22 |
Family
ID=40158955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070062809A KR100875164B1 (en) | 2007-06-26 | 2007-06-26 | Method for cleaning wafer |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090000649A1 (en) |
KR (1) | KR100875164B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039143B1 (en) | 2009-06-15 | 2011-06-03 | 주식회사 하이닉스반도체 | Method of forming p-type poly-gate and method of fabricating dual poly-gate using the method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140216504A1 (en) * | 2013-02-06 | 2014-08-07 | United Microelectronics Corporation | Silicon wafer cleaning method |
US9368636B2 (en) * | 2013-04-01 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers |
US9280998B1 (en) | 2015-03-30 | 2016-03-08 | WD Media, LLC | Acidic post-sputter wash for magnetic recording media |
CN107799436B (en) * | 2016-08-29 | 2023-07-07 | 株式会社荏原制作所 | Substrate processing apparatus and substrate processing method |
JP6971676B2 (en) * | 2016-08-29 | 2021-11-24 | 株式会社荏原製作所 | Board processing equipment and board processing method |
US11569368B2 (en) * | 2020-06-11 | 2023-01-31 | Atomera Incorporated | Method for making semiconductor device including a superlattice and providing reduced gate leakage |
US11469302B2 (en) | 2020-06-11 | 2022-10-11 | Atomera Incorporated | Semiconductor device including a superlattice and providing reduced gate leakage |
CN113289959A (en) * | 2021-05-12 | 2021-08-24 | 上海富乐德智能科技发展有限公司 | Method for cleaning ceramic surface of electrostatic chuck part of semiconductor ETCH (electronic toll Collection) equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100205262B1 (en) * | 1991-01-24 | 1999-07-01 | 다나까 모또아끼 | Surface treating solutions and cleaning method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319331B1 (en) * | 1997-12-01 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Method for processing semiconductor substrate |
TWI220060B (en) * | 2001-05-10 | 2004-08-01 | Macronix Int Co Ltd | Cleaning method of semiconductor wafer |
KR100443087B1 (en) * | 2002-09-24 | 2004-08-04 | 삼성전자주식회사 | Method for forming silicide film of semiconductor device |
US6849543B2 (en) * | 2002-10-12 | 2005-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Cobalt silicide formation method employing wet chemical silicon substrate oxidation |
TW200411726A (en) * | 2002-12-31 | 2004-07-01 | Au Optronics Corp | Method for cleaning silicon surface and method for producing thin film transistor using the cleaning method |
KR100506816B1 (en) * | 2003-01-06 | 2005-08-09 | 삼성전자주식회사 | Storage node of a capacitor in a semiconductor device and method for forming the storage node |
US7041562B2 (en) * | 2003-10-29 | 2006-05-09 | Freescale Semiconductor, Inc. | Method for forming multiple gate oxide thickness utilizing ashing and cleaning |
JP2005277146A (en) * | 2004-03-25 | 2005-10-06 | Fujitsu Ltd | Manufacturing method of semiconductor device |
KR20060076445A (en) * | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | Sputter apparatus and method for forming of metal silicide film using the same |
US20060266737A1 (en) * | 2005-05-27 | 2006-11-30 | Hanestad Ronald J | Process for removal of metals and alloys from a substrate |
JP4755855B2 (en) * | 2005-06-13 | 2011-08-24 | 株式会社東芝 | Inspection method of semiconductor wafer |
KR100849180B1 (en) * | 2007-01-11 | 2008-07-30 | 삼성전자주식회사 | Fabrication method of a semiconductor device having gate silicide |
JP4805862B2 (en) * | 2007-02-21 | 2011-11-02 | 富士通セミコンダクター株式会社 | Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method |
-
2007
- 2007-06-26 KR KR1020070062809A patent/KR100875164B1/en not_active IP Right Cessation
-
2008
- 2008-06-25 US US12/145,538 patent/US20090000649A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100205262B1 (en) * | 1991-01-24 | 1999-07-01 | 다나까 모또아끼 | Surface treating solutions and cleaning method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039143B1 (en) | 2009-06-15 | 2011-06-03 | 주식회사 하이닉스반도체 | Method of forming p-type poly-gate and method of fabricating dual poly-gate using the method |
Also Published As
Publication number | Publication date |
---|---|
US20090000649A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100875164B1 (en) | Method for cleaning wafer | |
US6171911B1 (en) | Method for forming dual gate oxides on integrated circuits with advanced logic devices | |
US6727187B2 (en) | Fabrication method for semiconductor device | |
US7588883B2 (en) | Method for forming a gate and etching a conductive layer | |
US20070059878A1 (en) | Salicide process | |
US7884028B2 (en) | Method of removing material layer and remnant metal | |
US6878578B1 (en) | Method for forming a high quality chemical oxide on a freshly cleaned silicon surface as a native oxide replacement | |
US7306681B2 (en) | Method of cleaning a semiconductor substrate | |
US8129101B2 (en) | Method for increasing the removal rate of photoresist layer | |
US7531459B2 (en) | Methods of forming self-aligned silicide layers using multiple thermal processes | |
KR20000016675A (en) | Process for manufacturing semiconductor device | |
US7294577B2 (en) | Method of manufacturing a silicide layer | |
KR100628225B1 (en) | method for manufacturing of semiconductor device | |
KR100909567B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100458119B1 (en) | Method for manufacturing a silicide layer of semiconductor device | |
KR100611008B1 (en) | Wafer cleaning method in the semiconductor processing | |
KR100769129B1 (en) | Method for forming silicide in semiconductor device | |
US6875705B2 (en) | Method of high selectivity wet etching of salicides | |
KR100617068B1 (en) | Method for manufacturing of semiconductor device | |
KR100291276B1 (en) | Silicide forming method of semiconductor devices | |
KR100289779B1 (en) | Silicide forming method of semiconductor devices | |
JPH1154455A (en) | Manufacture of semiconductor device | |
KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
TW512436B (en) | Method for cleaning CMOSFET manufacturing process | |
KR100400305B1 (en) | Method for manufacturing CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |