KR100860503B1 - Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device - Google Patents
Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device Download PDFInfo
- Publication number
- KR100860503B1 KR100860503B1 KR1020070031409A KR20070031409A KR100860503B1 KR 100860503 B1 KR100860503 B1 KR 100860503B1 KR 1020070031409 A KR1020070031409 A KR 1020070031409A KR 20070031409 A KR20070031409 A KR 20070031409A KR 100860503 B1 KR100860503 B1 KR 100860503B1
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- feedback
- equalization
- hierarchical
- soft decision
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03891—Spatial equalizers
- H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
도 1은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기를 개략적으로 도시한 블록도.1 is a block diagram schematically illustrating a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention;
도 2는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기를 기호화하여 개략적으로 도시한 도.FIG. 2 is a schematic diagram illustrating a symbol feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention. FIG.
도 3은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기 중 신호 결정 수단 및 적응 등화 알고리즘을 도시한 도.3 illustrates a signal determination means and an adaptive equalization algorithm in a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention.
도 4는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기 중 궤환 등화 필터를 개략적으로 도시한 도.4 schematically illustrates a feedback equalization filter in a decision feedback equalizer using a hierarchical feedback filter and a soft decision device in accordance with the present invention.
도 5는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 구동 방법을 개략적으로 도시한 흐름도.5 is a flowchart schematically illustrating a method of driving a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention.
도 6은 도 5의 연판정 장치의 구동 방법을 개략적으로 도시한 흐름도.6 is a flowchart schematically illustrating a method of driving the soft decision apparatus of FIG. 5.
도 7은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제1 채널에서 BER 성능 그 래프.7 is a BER performance graph in the S-V first channel of the decision feedback equalizer using the hierarchical feedback filter and soft decision device according to the present invention and the decision feedback equalizer according to the prior art.
도 8은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제2 채널에서 BER 성능 그래프.8 is a graph of BER performance in the S-V second channel of the crystal feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the crystal feedback equalizer according to the prior art.
도 9는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제3 채널의 BER 성능 그래프.9 is a graph of the BER performance of the S-V third channel of the crystal feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the crystal feedback equalizer according to the prior art.
도 10은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제4 채널의 BER 성능 그래프.10 is a graph of the BER performance of the S-V fourth channel of the decision feedback equalizer using the hierarchical feedback filter and soft decision device according to the present invention and the decision feedback equalizer according to the prior art.
<도면의 주요 부분에 대한 도면 부호의 간단한 설명> <Brief description of reference numerals for the main parts of the drawings>
1: 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기1: Decision feedback equalizer using hierarchical feedback filter and soft decision device
10: 피드포워드 등화 필터 11: 지연부10: feedforward equalization filter 11: delay portion
13: 곱셈부 15: 합산부13: multiplication unit 15: adding unit
30: 궤환 등화 필터 30A: 제1 계층 구조30:
31A: 서브 궤환 등화 필터 33A: 곱셈부31 A:
35A: 합산부 37A: 적응 등화 알고리즘35A: summing 37A: adaptive equalization algorithm
30B: 제2 계층 구조 31B: 곱셈부 30B: second
33B: 합산부 40: 적응 등화 알고리즘33B: summer 40: adaptive equalization algorithm
50: 신호 결정 수단 51: 경판정 장치50: signal determination means 51: hard decision device
53: 연판정 장치 60: 적응 등화 알고리즘53: soft decision device 60: adaptive equalization algorithm
본 발명은 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기에 관한 것으로, 더욱 상세하게는 궤환(Feedback) 등화 필터를 계층적인 구조를 사용하고, 단계적으로 오류를 측정하여 이를 제거함으로써, 궤환 등화 필터에서 잘못된 추정 심볼로 인한 오류가 전달되는 현상을 방지할 수 있으며, 상기 궤환 등화 필터의 탭 수를 감소시켜 보다 큰 크기의 단계를 사용하여 보다 빠르게 신호의 왜곡을 보상할 수 있고, 선형 1탭 등화기인 연판정 장치를 경판정 장치를 사용하는 신호 결정 수단에 적용시킴으로써, 추정된 심볼에 대한 잘못된 결정을 방지하며, 수신기의 성능을 향상시키는 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기에 관한 것이다.The present invention relates to a crystal feedback equalizer using a hierarchical feedback filter and a soft decision device. More specifically, the feedback equalization filter uses a hierarchical structure, and by measuring errors in steps to remove the feedback. It is possible to prevent errors caused by wrong estimation symbols in the filter, and to reduce the number of taps of the feedback equalization filter to compensate for the distortion of the signal faster by using a larger sized step. By applying a soft decision device, which is an equalizer, to a signal decision means using a hard decision device, a decision feedback equalizer using a hierarchical feedback filter and a soft decision device which prevents erroneous determination of an estimated symbol and improves the receiver performance. It is about.
일반적으로, 데이터의 무선 송, 수신에 있어서 송신 신호는 채널에 의해 왜곡되어 인접 심볼간의 간섭(ISI: Inter-Symbol Interference)을 발생시키므로, 수신기가 올바른 신호를 판별하기 위해서는 등화기(Equalizer)를 사용하여 왜곡된 신호를 보상하는 것이 필요하다.In general, in wireless transmission and reception of data, a transmission signal is distorted by a channel to generate inter-symbol interference (ISI), so that a receiver uses an equalizer to determine a correct signal. It is necessary to compensate for the distorted signal.
이는, 다수의 고정된 장애물 등에 의해 발생되는 시변화 다중 경로 전파는 같은 신호가 각기 다른 전파 시간을 갖는 여러개의 경로를 통해 전달되므로, 디지털 전송에 있어서는 고속의 디지털 통신 시스템의 성능 저하를 저하시키고, 신호의 왜곡이 수신측에서 비트 검출 오류를 발생시키므로, 수신 신호로부터 채널 등화를 위하여 송신측에서 일정 기간 동안 수신기에서 미리 알고 있는 데이터 열을 전송하고, 수신측에서는 채널을 통하여 왜곡된 데이터 펄스의 파형과 원래의 파형을 비교하여 채널의 왜곡 정도를 추정한다.This is because the time-varying multipath propagation generated by a plurality of fixed obstacles, etc., is transmitted through multiple paths having different propagation times, thereby reducing the performance degradation of a high speed digital communication system in digital transmission. Since the distortion of the signal generates a bit detection error at the receiving side, the transmitting side transmits a data string previously known at the receiver for a certain period from the received signal to the channel equalization, and at the receiving side, the waveform of the distorted data pulse Compare the original waveforms to estimate the distortion of the channel.
그러나, 상기 등화기는 궤환(Feedback) 성분이 존재하여 등화기의 안정성이 감소되고, 채널에 의한 신호의 지연 시간이 증가할수록 등화기에 사용되는 궤환 필터의 탭 수가 증가하고, 이에 따른 행렬식 계산의 양의 증가로 등화기의 채널 적응 속도를 저하시키고, 결정 수단에서 잘못된 오류 추정으로 인한 궤환 필터로의 오류 전달 현상으로 영향을 받게 되는 심볼의 수가 증가하여 결정 궤환 등화기의 신호 보정 능력이 감소되는 등의 문제점이 있었다.However, since the equalizer has a feedback component, the stability of the equalizer is reduced, and as the delay time of the signal by the channel increases, the number of taps of the feedback filter used in the equalizer increases, thereby increasing the amount of determinant calculation. The increase decreases the channel adaptation speed of the equalizer, and increases the number of symbols affected by the error propagation from the decision means to the feedback filter due to a false error estimation, thereby reducing the signal correction capability of the decision feedback equalizer. There was a problem.
본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로, 궤환(Feedback) 등화 필터를 계층적인 구조를 사용하고, 단계적으로 오류를 측정하여 이를 제거함으로써, 궤환 등화 필터에서 잘못된 추정 심볼로 인한 오류가 전달되는 현상을 방지할 수 있으며, 상기 궤환 등화 필터의 탭 수를 감소시켜 보다 큰 크기의 단계를 사용하여 보다 빠르게 신호의 왜곡을 보상할 수 있고, 선형 1탭 등화기인 연판정 장치를 경판정 장치를 사용하는 신호 결정 수단에 적용시킴으로써, 추정된 심볼에 대한 잘못된 결정을 방지하며, 수신기의 성능을 향상시키는 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, by using a hierarchical structure of the feedback equalization filter, and by measuring the error step by step to remove it, the error due to the wrong estimation symbol in the feedback equalization filter is transmitted. Can reduce the number of taps of the feedback equalization filter, thereby compensating for the distortion of the signal faster by using a larger size step, and using a soft decision device that is a linear one tap equalizer. It is an object of the present invention to provide a decision feedback equalizer using a hierarchical feedback filter and a soft decision device that prevents erroneous determination of an estimated symbol and improves the performance of a receiver by applying the signal determination means to be used.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은 입력되는 훈련열을 바탕으로 실제 정보를 담고있는 입력 신호의 Pre-ISI 또는 Post-ISI를 제거하여 오류 전달을 방지하는 등화 필터; 상기 등화 필터로 측정된 Pre-ISI 또는 Post-ISI 제거를 위한 필터 계수가 저장되는 필터계수 저장수단; 상기 입력 신호와 상기 필터계수 저장수단에 저장된 필터계수를 곱하여 상기 입력 신호의 왜곡을 보상하는 신호 출력 수단; 연판정 장치 및 경판정 장치로 출력된 신호에 대한 정확한 정보를 추정하는 신호 결정 수단; 을 포함한다.In order to achieve the above object, the present invention provides an equalization filter for preventing error transmission by removing the Pre-ISI or Post-ISI of the input signal containing the actual information based on the training train input; Filter coefficient storage means for storing filter coefficients for removing pre-ISI or post-ISI measured by the equalization filter; Signal output means for compensating for distortion of the input signal by multiplying the input signal by a filter coefficient stored in the filter coefficient storage means; Signal determination means for estimating accurate information about the signal output to the soft decision device and the hard decision device; It includes.
그리고, 상기 등화 필터는 입력되는 훈련열을 바탕으로 실제 정보를 담고 있는 입력 신호에서 적응 등화 알고리즘으로 필터 계수를 설정하여 Pre-ISI를 제거하기 위한 피드포워드(Feedforward) 등화 필터; 잘못된 심볼 결정으로 발생하는 오류 및 상기 적응 등화 알고리즘으로 Post-ISI를 제거하기 위하여 필터 계수를 설정하는 계층적 구조의 궤환(Feedback) 등화 필터; 를 포함하여 이루어지는 것을 특징으로 한다.The equalization filter may include: a feedforward equalization filter for removing pre-ISI by setting filter coefficients with an adaptive equalization algorithm based on an input training sequence based on an input training sequence; A feedback equalization filter of a hierarchical structure that sets filter coefficients to remove errors caused by erroneous symbol determination and post-ISI by the adaptive equalization algorithm; Characterized in that comprises a.
여기서, 상기 궤환(Feedback) 등화 필터는 상기 연판정 장치의 출력이 순차 적으로 입력되어, 이를 순차적으로 지연시키는 α개의 서브 궤환 등화 필터; 로 이루어져, 각각의 서브 궤환 등화 필터는 적응형 등화 알고리즘을 통해 필터 계수를 갱신하는 것을 특징으로 한다.Here, the feedback equalization filter may include α sub-feedback equalization filters sequentially inputting outputs of the soft decision device and sequentially delaying them; Each sub-feedback equalization filter is characterized by updating the filter coefficients through an adaptive equalization algorithm.
이때, 상기 각 서브 궤환 등화 필터에서 오류를 측정하고, 개별적으로 필터 계수를 갱신하는 것을 특징으로 한다.In this case, an error is measured in each of the sub-feedback equalization filters, and the filter coefficients are individually updated.
여기서, 상기 궤환 등화 필터는 상기 피드포워드 등화 필터의 출력이 순차적으로 α개의 서브 궤환 등화 필터로 입력되어 지연되고, 검출된 심볼에 의한 Post-ISI를 제거하기 위한 필터 계수로 곱셈된 값이 합산되어 출력되는 제1 계층 구조; 상기 제1 계층 구조의 출력을 입력으로, 적응 등화 알고리즘을 통하여 제거되지 않은 Post-ISI를 제거하고, 필터 계수로 곱셈된 값이 합산되어 출력되는 제2 계층 구조; 를 포함하여 이루어지는 것을 특징으로 한다.In the feedback equalization filter, the output of the feedforward equalization filter is sequentially input to α sub-feedback equalization filters and delayed, and a value multiplied by a filter coefficient for removing Post-ISI by the detected symbol is added up. An output first hierarchical structure; A second hierarchical structure in which Post-ISI that is not removed through an adaptive equalization algorithm is removed as an input of the output of the first hierarchical structure, and a value multiplied by a filter coefficient is added and output; Characterized in that comprises a.
또한, 상기 피드포워드 등화 필터의 출력값에서 궤환 등화 필터의 출력값이 감산되어 입력되는 상기 신호 결정 수단은 상기 입력에서 왜곡된 신호를 보상하여 출력하는 경판정 장치; 및 상기 입력을 가지고, 훈련 심볼과의 오차를 추정하여 상기 서브 궤환 등화 필터로 출력하는 1 탭 등화기인 연판정 장치; 를 포함하여 추정된 심볼의 결정값을 출력시키는 것을 특징으로 한다.In addition, the signal determining means inputted by subtracting the output value of the feedback equalization filter from the output value of the feedforward equalization filter may include: a hard decision device for compensating and outputting a signal distorted at the input; And a soft decision device having the input and a one-tap equalizer for estimating an error with a training symbol and outputting the error to the sub-feedback equalization filter. It characterized in that for outputting the determined value of the estimated symbol including.
여기서, 상기 연판정 장치의 출력에 적응 등화 알고리즘을 통하여, 상기 1 탭 등화기의 필터 계수를 갱신하는 것을 특징으로 한다.The filter coefficients of the one-tap equalizer are updated through an adaptive equalization algorithm to the output of the soft decision device.
그리고, 상기 신호 결정 수단의 입력값은 적응 등화 알고리즘으로 훈련열과의 비교를 통해 피드포워드 등화 필터의 곱셈부 필터 계수와, 상기 궤환 등화 필터 의 제2 계층 구조 곱셈부 필터 계수를 갱신하는 것을 특징으로 한다.The input value of the signal determining means is an adaptive equalization algorithm, which updates the multiplier filter coefficients of the feedforward equalization filter and the second hierarchical multiplier filter coefficients of the feedback equalization filter through comparison with a training sequence. do.
이하, 본 발명에 따른 실시예를 첨부된 예시도면을 참고로 하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기를 개략적으로 도시한 블록도이고, 도 2는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기를 기호화하여 개략적으로 도시한 도이다.1 is a block diagram schematically illustrating a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention, and FIG. 2 is a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention. Figure is a schematic diagram schematically.
도면에서 도시하고 있는 바와 같이, 본 발명에 의한 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)는 피드포워드(Feedforward) 등화 필터(10)와 궤환(Feedback) 등화 필터(30)와 신호 결정 수단(50)을 포함하여 이루어진다.As shown in the figure, the
여기서, 계층적 궤환 필터(Hierarchical Feedback Filter) 및 연판정 장치(Soft Decision Device)를 이용한 결정 궤환 등화기(1)는 같은 신호가 각기 다른 전파 시간을 갖는 여러개의 경로를 통해 전달되어 디지털 신호의 전송에 있어서, 고속의 디지털 통신 시스템의 성능을 저하시키는 가장 큰 요인인 심볼 간 간섭(Inter-Symbol Interference: 이하, ISI 라 칭함)을 제거하기 위하여 구비되는데, 이와 같이 여러 가지 원인에 의하여 이상적인 특성을 만족하지 못하고, 신호를 전송함에 있어서 발생되는 왜곡은 수신측에서 비트 검출 오류를 일으킴으로써 신호 전체가 복원이 불가능하거나 또는 전혀 다른 신호가 수신되는 등의 현상이 발생한다.Here, the
그래서, 이상적인 특성에서 벗어난 왜곡된 채널을 통과한 수신 신호를 처리하여 채널의 특성을 보상함으로써, 수신측에서 비트 오류 검출율(BER: Bit Error Rate)을 감소시키도록 구비된다.Thus, by compensating for the characteristics of the channel by processing the received signal passing through the distorted channel deviating from the ideal characteristic, it is provided to reduce the Bit Error Rate (BER) at the receiving side.
그리고, 상기 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(DFE: Decision Feedback Equalizer)(1)는 상기 수신 신호로부터 채널 등화를 하기 위해서 송신측에서 일정 기간 동안 수신기에서 미리 알고 있는 데이터 열을 전송하고, 수신측에서는 채널을 통하면서 왜곡된 데이터 펄스 파형을 비교하여 채널의 왜곡 정도를 추정하는데, 이렇게 정해진 데이터 열을 전송하는 기간을 훈련 모드(Training Mode)라 하며, 이 기간에 전송하는 데이터 열을 훈련열(Training Sequence)이라고 한다.In addition, a decision feedback equalizer (DFE) 1 using the hierarchical feedback filter and the soft decision device is a data string previously known at the receiver for a predetermined period at the transmitter to perform channel equalization from the received signal. And the receiving side compares the distorted data pulse waveform through the channel and estimates the distortion level of the channel. The period of transmitting the determined data sequence is called a training mode, and the data transmitted in this period is transmitted. The row is called the training sequence.
여기서, 상기 훈련열은 일반적으로 의사 랜덤 수열(Pseudo Random Sequence)로 구성되며, 상기 훈련 기간이 끝나면 훈련열 대신에 판정된 데이터를 사용하는데, 이 기간을 판정 의거 모드(DD: Decision Directed Mode)라 한다.In this case, the training sequence generally includes a pseudo random sequence, and after the training period, the determined data is used instead of the training sequence. This period is referred to as a decision decision mode (DD). do.
그래서, 상기 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(DFE: Decision Feedback Equalizer)(1)에서는 이러한 훈련열 또는 판정된 데이터를 기준 신호로 정하고, 기존 신호와 출력과의 차이를 오차 신호로 추출하며, 이 오차 신호에 의해 등화기 탭을 갱신하게 된다.Therefore, in the decision feedback equalizer (DFE) 1 using the hierarchical feedback filter and the soft decision device, the training sequence or the determined data is defined as a reference signal, and the difference between the existing signal and the output is determined as an error. The signal is extracted, and the error signal updates the equalizer tap.
또한, 상기 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화 기(DFE: Decision Feedback Equalizer)(1)는 Precursor-ISI(이하, Pre-ISI 라 칭함)를 제거하는 피드포워드(Feedforward) 등화 필터(10)와 Postcursor-ISI(이하, Post-ISI 라 칭함)를 제거하는 궤환(Feedback) 등화 필터(30)로 이루어지는 대칭적인 형태의 구조를 가진다.In addition, a decision feedback equalizer (DFE) 1 using the hierarchical feedback filter and the
여기서, 상기 피드포워드 등화 필터(10)는 입력되는 훈련열(Training Sequence)을 순차적으로 지연시키는 N(Z-1,ㆍㆍㆍZ-1) 개의 지연부(11)를 거쳐 Pre-ISI 제거를 위하여 필터 계수(Co,ㆍㆍㆍCN -1)를 곱셈부에서 상기 신호에 곱하고, 총 N개의 신호를 합산부(15)에서 합산하여 출력하는데, Pre-ISI 에 의한 간섭을 제거할 수 있도록 설정되어 이를 바탕으로 훈련열 구간 동안 상기 피드포워드 등화 필터(10)에 의해 설정되는 필터 계수(Co,ㆍㆍㆍCN -1)는 필터 계수 저장 수단(미도시)에 저장된다.Here, the
그리고, 상기 Pre-ISI 를 제거하기 위한 필터 계수 설정 시 사용된 훈련열은 훈련열 저장 버퍼(미도시)에 저장되어 Post-ISI 를 제거하기 위한 필터 계수 설정 시에 재활용하는 것이 바람직하다.The training sequence used to set the filter coefficient for removing the pre-ISI is preferably stored in a training sequence storage buffer (not shown) and recycled when the filter coefficient is set for removing the post-ISI.
또한, 상기 피드포워드 등화 필터(10)로부터 출력된 데이터는 적응 등화 알고리즘(40)에서 신호를 등화할 때, 필터링을 통하여 심볼을 등화하고, 필터 갱신을 수행하게 되는데, 갱신된 필터 계수는 필터 계수 저장 수단(미도시)에 임시 저장된 후, 심볼 등화를 위하여 이용되고, 오류를 측정하기 위하여 훈련열 저장 수단(미도시)에 저장된 훈련열을 이용하여 피드포워드 등화 필터(10)와 궤환 등화 필터(30) 에서의 오류를 측정하게 된다.In addition, when the data output from the
이때, 상기 각 적응 등화 알고리즘을 이용하여 필터 계수를 갱신할 경우, 갱신된 필터 계수를 다음 심볼에 이용하기 위하여 임시로 저장하고 있는 저장 수단 등을 이용하게 되는 것이다.In this case, when the filter coefficients are updated by using each of the adaptive equalization algorithms, storage means or the like which are temporarily stored in order to use the updated filter coefficients in the next symbol are used.
한편, 상기 궤환 등화 필터(30)는 Post-ISI 를 단계적으로 확실히 제거하기 위하여 계층적 구조의 2 단계로 나뉘는데, 제1 계층 구조(30A)에서는 상기 신호 결정 수단(50)의 연판판정 장치(53)로부터의 출력이 입력되고, 상기 입력되는 값들은 순차적으로 총 L 개의 지연기로 이루어진, 즉 L 개의 탭 수를 가지는 서브 궤환(Feedback) 등화 필터(31A)가 α 개 구비된다.On the other hand, the
여기서, 상기 제1 계층 구조(30A)에서는 검출된 심볼에 의한 Post-ISI 를 제거하기 위한 필터 계수를 설정하는 단계로, 서브 궤환 등화 필터(31A)에서 다수의 지연기에 의하여 순차적으로 지연되어 α개의 곱셈부(33A)로 출력되고, 각각의 필터 계수(b11 1,ㆍㆍㆍ b11 L)가 서브 궤환 등화 필터(31A)로부터 나온 출력과 곱하여져 α개의 합산부(35A)에서 합산된다.Here, in the first
그리고, 각각의 서브 궤환 등화 필터(31A)로 입력되어 검출된 심볼에 대한 등화(Equalize)를 수행하게 되는데, 상기 합산부(35A)로부터 출력된 결과값은 α개의 적응 등화 알고리즘(37A)을 이용 훈련열과 비교하여 상기 곱셈부(33A)의 필터 계수(b11 1,ㆍㆍㆍ b11 L)를 갱신하게 된다.The sub
또한, 상기 제1 계층 구조(30A)에서 출력된 출력값은 제2 계층 구조(30B)에서 입력값으로 입력되는데, 제2 계층 구조(30B)에서는 상기의 입력값으로 곱셈부(31B)에서 α개의 각각의 곱셈기를 이용하여 필터 계수(b21 1,ㆍㆍㆍb2 α α)와 곱하고, 합산부(33B)를 통하여 합산한 후, 상기 궤환 등화 필터(30)의 출력값으로 출력하게 된다.In addition, an output value output from the first
여기서, 상기 피드포워드 등화 필터(10)의 출력값에서 상기 궤환 등화 필터(30)의 출력을 감산한 값은 신호 결정 수단(50)의 입력값으로 입력되고, 각각 경판정 장치(Hard-Decision Device, 51)와, 연판정 장치(Soft-Decision Device, 53)의 입력으로써 들어간다.Here, a value obtained by subtracting the output of the
그리고, 상기 신호 결정 수단(50)의 입력값은 적응 등화 알고리즘(40)에 의하여 훈련 신호와 비교를 통해 상기 피드포워드 등화 필터(10)의 필터 계수(Co,ㆍㆍㆍCN-1) 및 상기 궤환 등화 필터(30)의 제2 계층 구조(30B)의 필터 계수(b21 1,ㆍㆍㆍb2α α)를 갱신하게 되고, 갱신된 각 필터 계수들은 상기 필터 계수 저장 수단(미도시)에 저장되는 것이 바람직하다.Then, the input value of the signal determination means 50 is compared with the training signal by the
또한, 경판정 장치(51)를 통하여 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)의 출력값을 얻을 수 있으며, 상기 연판정 장치(53)를 통하여 상기 궤환 등화 필터(30)의 제1 계층 구조(30A)로 입력되도록 출력값을 내보낸다.In addition, an output value of the
이때, 상기 연판정 장치(53)의 출력값과 적응 등화 알고리즘(60)을 이용하여 연판정 장치(53)로 이용된 1 탭 등화기의 필터 계수를 갱신한다.At this time, the filter coefficient of the one-tap equalizer used as the
상기한 바와 같이, 상기의 과정을 통해 훈련 구간 동안 갱신된 각 필터 계수 값들을 가지고, 훈련열이 끝나고 실제 데이터에 대해서 상기의 피드포워드 등화 필터(10) 및 궤환 등화 필터(30) 등의 필터 수단 및 신호 결정 수단(50)을 이용하여 왜곡된 신호의 보상을 수행하게 된다.As described above, filter means such as the
즉, 훈련열 구간이 종료되고, 실제 데이터 심볼(Data Symbol)이 수시되는 구간에서는 수신된 데이터 심볼과 상기 필터 계수 저장 수단(미도시)에 저장된 Pre-ISI 및 Post-ISI 제거를 위한 각 필터 계수 값을 이용하여 왜곡된 신호에 대하여 보상을 수행하는 것이다.That is, in the section where the training sequence section ends and the actual data symbol is received, each filter coefficient for removing pre-ISI and post-ISI stored in the received data symbol and the filter coefficient storage means (not shown) It is to compensate for the distorted signal using the value.
도 3은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기 중 신호 결정 수단 및 적응 등화 알고리즘을 도시한 도이고, 도 4는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기 중 궤환 등화 필터를 개략적으로 도시한 도이며, 도 1을 참조하여 설명한다. 도면에서 도시하고 있는 바와 같이, 본 발명에 의한 신호 결정 수단(50)은 결정의 오류를 줄이기 위하여, 선형 1 탭 등화기를 이용한 연판정 장치(53)를 이용한다.3 is a diagram illustrating a signal determination means and an adaptive equalization algorithm in a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention, and FIG. 4 is a hierarchical feedback filter and a soft decision device according to the present invention. The feedback equalization filter of the crystal feedback equalizer using the schematic diagram, which will be described with reference to FIG. As shown in the figure, the signal determination means 50 according to the present invention uses a
여기서, 피드포워드 등화 필터(10)의 출력값에서 궤환 등화 필터(30)의 출력값을 감한 값인 상기 신호 결정 수단(50)의 입력값()은 상기 연판정 장치(53)를 거쳐 훈련 심볼과의 오차 추정에 따른 추정값()이 발생되면, 이를 상기 궤환 등 화 필터(30)의 입력으로 보낸다.Here, the input value of the signal determining means 50, which is a value obtained by subtracting the output value of the
그리고, 상기와 같은 심볼은 제1 계층 구조(30A)와 제2 계층 구조(30B)로 나누어진 계층적 구조의 궤환 등화 필터(30)를 거치며, 2 단계에 걸쳐 필터 계수를 설정하게 된다.The symbol as described above passes through a
상기 제1 계층 구조(30A)에서는 검출된 심볼에 대한 Post-ISI를 제거하기 위한 필터 계수를 설정하는 것으로, 각각의 서브 궤환 등화 필터(31A)로 입력되는 검출된 심볼에 대한 등화(Equalize)를 수행하며, 이는 곱셈부(33A) 및 합산부(35A)를 통해 출력되고, 이는 제2 계층 구조(30B)의 입력값이 된다.In the first
또한, 제2 계층 구조(30B)에서 다시 한번 적응 등화 알고리즘(37A)을 통하여 완전히 제거되지 않은 Post-ISI 를 검출한 후, 출력한다.In addition, the second
여기서, 상기 피드포워드 등화 필터(10)의 출력값과, 궤환 등화 필터(30)의 제1 계층 구조(30A) 및 제2 계층 구조(30B)의 출력값은 하기 수학식 1과 같다.Here, the output value of the
여기서, 상기 b1 i(b11 1,ㆍㆍㆍb1 α α), b2 i(b21 1,ㆍㆍㆍb2 α α)는 각각 제1 계층 구조(30A) 및 제2 계층 구조(30B)에서의 필터 계수를 나타내는데, 제1 계층 구조(30A)와 제2 계층 구조(30B)에서의 궤환 등화 필터(30)의 필터 계수이다.Here, b 1 i (b 11 1 ,... B 1 α α ) and b 2 i (b 21 1 ,... B 2 α α ) are the first
그리고, B1 out, B2 out 은 제1 계층 구조(30A)와 제2 계층 구조(30B)에서의 출력값을 나타내는데, 제1 계층 구조(20A)에서의 i 번째 서브 궤환 등화 필터(31A)의 출력값은 곱셈부(33A) 및 합산부(35A)를 거쳐 제2 계층 구조(30B)에서 i 번째 곱셈부(31B)의 입력 신호가 된다.B 1 out and B 2 out represent output values in the first
또한, 상기 신호 결정 수단(50)에 추가적으로 구비된 연판정 장치(53)로부터 검출된 출력값은 이고, 상기 수학식 1로부터 나타난 제1 계층 구조(30A) 및 제2 계층 구조(30B)의 출력값의 식으로부터 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)의 결과적인 출력값은 하기 수학식 2와 같이 나타낼 수 있고, 하기 p는 각각의 서브 궤환 등화 필터(31A)를 나타내기 위하여 이용한다.In addition, the output value detected from the
여기서, 상기 피드포워드 등화 필터(10)와 궤환 등화 필터(30)의 탭 계수는 적응 등화 알고리즘(LMS)을 이용하고, 궤환 등화 필터(30)의 경우에는 일반적으로 서브 궤환 등화 필터(31A)의 탭 계수를 갱신할 경우 이용되는 오류를 나타내는데, 갱신된 필터 탭 계수는 하기 수학식 3과 같이 나타낼 수 있다.Here, the tap coefficients of the
여기서, e(n)은 각각 훈련 심볼에서 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)의 출력값 간의 오류를 나타내며, e1 i(n)은 훈련 심볼 및 제1 계층 구조(30A)의 각각의 서브 궤환 등화 필터(31A)에서의 오류를 나타내며, 하기 수학식 4와 같이 표현된다.Here, e (n) represents an error between the output values of the
도 5는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 구동 방법을 개략적으로 도시한 흐름도이고, 도 1을 참조하여 설명한다. 도면에서 도시하고 있는 바와 같이, 본 발명에 의한 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)는 상기와 같은 구성을 가지고 동작 초기에는 입력되는 훈련열(Traing Sequence)을 바탕으로 피드포워드 등화 필터(10)의 필터 계수(Co, ㆍㆍㆍ, CN -1)에 따라 Pre-ISI 에 의한 간섭을 제거하고(S10), 이를 바탕으로 훈련열 구간 동안 상기 피드포워드 등화 필터(10)에 의해 설정되는 필터 계수(Co, ㆍㆍㆍ, CN -1)는 필터 계수 저장 버퍼(미도시)에 저장된다.FIG. 5 is a flowchart schematically illustrating a method of driving a decision feedback equalizer using a hierarchical feedback filter and a soft decision device according to the present invention, and will be described with reference to FIG. 1. As shown in the figure, the
그리고, 상기 피드포워드 등화 필터(10)의 상기 1 탭 등화기인 연판정 장치(53)을 통하여 출력되는 출력값은 상기 궤환 등화 필터(30)로 입력된다(S20).The output value output through the
또한, 상기 궤환 등화 필터(30)로 입력된 출력값은 제1 계층 구조(30A)의 서브 궤환 필터(31A)에서 지연되어 곱셈부(33A) 및 합산부(35A)를 통한 데이터와 훈련열을 비교하여 L개로 구성되어 α개 구비되는 필터 계수(b11 1,ㆍㆍㆍ, b1 α 1)를 갱신한다(S30).In addition, the output value input to the
여기서, 상기 제1 계층 구조(30A)의 출력값은 제2 계층 구조(30B)의 입력값으로 입력되는데, 제2 계층 구조(30B)의 곱셈부(31B) 및 합산부(33B)를 통한 출력값은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)의 전체 출력값으로 출력된다(S40).Here, the output value of the first
그리고, 피드포워드 등화 필터(10)의 출력값으로부터 상기 궤환 등화 필터(30)의 출력값을 감산한 값을 신호 결정 수단(50)의 입력값으로 입력시키고(S50), 상기 신호 결정 수단(50)의 입력값을 적응 등화 알고리즘(40)으로 훈련 신호와 비교하여 피드포워드 등화 필터 계수(Co, ㆍㆍㆍ, CN -1) 및 궤환 등화 필터(30)의 제2 계층 구조(30B)의 α개의 필터 계수(b21 1,ㆍㆍㆍ, b2 α α)를 갱신한다(S60).Then, a value obtained by subtracting the output value of the
더불어, 상기 연판정 장치(53)로부터의 출력은 궤환 등화 필터(30)의 입력으로 들어가고, 적응 등화 알고리즘(60)을 이용하여 연판정 장치(53)의 1 탭 등화기의 필터 계수를 갱신한다.In addition, the output from the
상기 갱신된 각 필터 계수는 필터 계수 저장 수단(미도시)에 저장되는 것이 바람직하며, 이를 이용하여 실제 데이터에 대하여 왜곡된 신호를 보상하도록 동작한다(S80).Each of the updated filter coefficients is preferably stored in a filter coefficient storage means (not shown), and operates to compensate for the distorted signal with respect to the actual data using the filter coefficient storage means (S80).
도 6은 도 5의 연판정 장치의 구동 방법을 개략적으로 도시한 흐름도이며, 도 1을 참조하여 설명한다. 도면에서 도시하고 있는 바와 같이, 본 발명에 의한 계 층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기(1)는 상기와 같은 구성으로, 상기 단계(S70)는 연판정 장치(53)인 선형 1탭 등화기의 출력과 훈련 심볼과의 추정된 오차를 궤환 등화 필터(30)로 입력하면서 시작된다(S70-1).FIG. 6 is a flowchart schematically illustrating a method of driving the soft decision apparatus of FIG. 5, which will be described with reference to FIG. 1. As shown in the figure, the
그리고, 검출된 심볼에 의한 Post-ISI를 제거하기 위하여 L개의 탭 수로 구성되어 α개 구비되는 필터 계수(b11 1,ㆍㆍㆍ, b1 α 1)를 설정하고(S70-2), 상기 제1 계층 구조(30A)의 서브 궤환 등화 필터(31A)로 들어오는 심볼에 의한 등화(Equalize)를 수행한다(S70-3).Then, in order to remove the Post-ISI by the detected symbol, the filter coefficients b 11 1 ,..., B 1 α 1 composed of L number of taps are set (S70-2). Equalization is performed based on a symbol entering the
또한, 각각의 적응 등화 알고리즘(37A)으로 제거되지 않은 Post-ISI를 검출하고, 궤환 등화 필터(30)의 총 출력으로써 출력시킨다(S70-4).Further, Post-ISI which is not removed by each
도 7은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제1 채널에서 BER 성능 그래프이다. 도면에서 도시하고 있는 바와 같이, 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능을 시간 지연과, 시간 지연에 따른 신호의 왜곡도를 S-V 제1 채널에서의 비트 오류율(BER: Bit Error Rate)로 비교한 그래프이다.7 is a graph of BER performance in the S-V first channel of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the decision feedback equalizer according to the prior art. As shown in the figure, the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention shows the time delay and the signal distortion according to the time delay. It is a graph compared with (BER: Bit Error Rate).
여기서, 제1 채널의 지연 시간이 21 심볼일 때, 이에 따른 신호의 왜곡을 보상하기 위해 종래 기술에 따른 결정 궤환 등화기 및 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 피드포워드 등화 필 터(Feedforward Equalize Filter)와 궤환 등화 필터(Feedback Equalize Filter)의 탭 수를 8개 사용할 때와, 16개 사용할 때의 성능을 나타낸다.Here, when the delay time of the first channel is 21 symbols, the decision feedback equalizer using the decision feedback equalizer according to the prior art and the hierarchical feedback filter and the soft decision device according to the present invention to compensate for the distortion of the signal accordingly. It shows the performance of using 8 taps and 16 of the Feedforward Equalize Filter and Feedback Equalize Filter.
이때, 사용한 필터의 탭 수에 무관하게 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능이 우수함을 알 수 있는데, 사용된 탭 수가 채널의 심볼 지연 시간보다 작은 8개일 경우에 더 좋은 성능을 가진다.In this case, regardless of the number of taps of the filter used, it can be seen that the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention is excellent, and the number of taps used is 8 days smaller than the symbol delay time of the channel. In case it has better performance.
도 8은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제2 채널에서 BER 성능 그래프이다. 도면에서 도시하고 있는 바와 같이, 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능을 시간 지연과, 시간 지연에 따른 신호의 왜곡도를 S-V 제2 채널에서의 비트 오류율(BER: Bit Error Rate)로 비교한 그래프이다.8 is a graph of BER performance in the S-V second channel of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the decision feedback equalizer according to the prior art. As shown in the figure, the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention shows the time delay and the signal distortion according to the time delay. It is a graph compared with (BER: Bit Error Rate).
여기서, 제2 채널의 지연 시간이 34 심볼일 때, 이에 따른 신호의 왜곡을 보상하기 위해 종래 기술에 따른 결정 궤환 등화기 및 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 피드포워드 등화 필터(Feedforward Equalize Filter)와 궤환 등화 필터(Feedback Equalize Filter)의 탭 수를 16개 사용할 때와, 32개 사용할 때의 성능을 나타낸다.Here, when the delay time of the second channel is 34 symbols, the decision feedback equalizer using the decision feedback equalizer according to the prior art and the hierarchical feedback filter and the soft decision device according to the present invention to compensate for the distortion of the signal accordingly. This shows the performance when 16 feeds and 32 feedforward equalization filters and feedback equalization filters are used.
이때, 사용한 필터의 탭 수에 무관하게 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능이 우수함을 알 수 있다.In this case, it can be seen that the performance of the crystal feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention is excellent regardless of the number of taps of the used filter.
도 9는 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제3 채널의 BER 성능 그래프이다. 도면에서 도시하고 있는 바와 같이, 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능을 시간 지연과, 시간 지연에 따른 신호의 왜곡도를 S-V 제3 채널에서의 비트 오류율(BER: Bit Error Rate)로 비교한 그래프이다.9 is a BER performance graph of the S-V third channel of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the decision feedback equalizer according to the prior art. As shown in the figure, the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention shows the time delay and the signal distortion according to the time delay. It is a graph compared with (BER: Bit Error Rate).
여기서, 제3 채널의 지연 시간이 47심볼일 때, 이에 따른 신호의 왜곡을 보상하기 위해 종래 기술에 따른 결정 궤환 등화기 및 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 피드포워드 등화 필터(Feedforward Equalize Filter)와 궤환 등화 필터(Feedback Equalize Filter)의 탭 수를 32개 사용할 때와, 48개 사용할 때의 성능을 나타낸다.Here, when the delay time of the third channel is 47 symbols, the decision feedback equalizer using the decision feedback equalizer according to the prior art and the hierarchical feedback filter and the soft decision device according to the present invention to compensate for the distortion of the signal according to the third channel. It shows the performance of using 32 taps and 48 equalizing feedforward equalization filter and feedback equalization filter.
이때, 사용한 필터의 탭 수에 무관하게 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능이 우수함을 알 수 있는데, 사용된 탭 수가 채널의 심볼 지연 시간보다 작은 32개일 경우에 더 좋은 성능을 가진다.In this case, regardless of the number of taps of the filter used, it can be seen that the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention is excellent, and the number of taps used is 32 days smaller than the symbol delay time of the channel. In case it has better performance.
도 10은 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기와 종래 기술에 따른 결정 궤환 등화기의 S-V 제4 채널의 BER 성능 그래프이다. 도면에서 도시하고 있는 바와 같이, 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능을 시간 지연과, 시간 지연에 따른 신호의 왜곡도를 S-V 제4 채널에서의 비트 오류율(BER: Bit Error Rate)로 비교한 그래프이다.10 is a BER performance graph of the S-V fourth channel of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention and the decision feedback equalizer according to the prior art. As shown in the figure, the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention shows the time delay and the signal distortion according to the time delay. It is a graph compared with (BER: Bit Error Rate).
여기서, 제4 채널의 지연 시간이 76 심볼일 때, 이에 따른 신호의 왜곡을 보상하기 위해 종래 기술에 따른 결정 궤환 등화기 및 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 피드포워드 등화 필터(Feedforward Equalize Filter)와 궤환 등화 필터(Feedback Equalize Filter)의 탭 수를 32개 사용할 때와, 47개 사용할 때와, 64개를 사용할 때의 성능을 나타낸다.Here, when the delay time of the fourth channel is 76 symbols, the decision feedback equalizer using the decision feedback equalizer according to the prior art and the hierarchical feedback filter and the soft decision device according to the present invention to compensate for the distortion of the signal according to the fourth channel. It shows the performance when using 32 taps, 47 using, and 64 using the Feedforward Equalize Filter and Feedback Equalize Filter.
이때, 사용한 필터의 탭 수에 무관하게 본 발명에 따른 계층적 궤환 필터 및 연판정 장치를 이용한 결정 궤환 등화기의 성능이 우수함을 알 수 있는데, 이는 동일한 등화 범위에서도 추정의 정확도를 높여줄 수 있음을 의미한다.In this case, regardless of the number of taps of the filter used, it can be seen that the performance of the decision feedback equalizer using the hierarchical feedback filter and the soft decision device according to the present invention is excellent, which can increase the accuracy of the estimation even in the same equalization range. Means.
마지막으로, 필터 탭 계수를 갱신하기 위하여 개별적으로 각각의 필터 출력값과 훈련 심볼과의 오류를 측정하여 이용하고 있으며, 궤환 등화 필터의 구조를 계층적인 필터 구조를 이용함으로써, 단계적으로 오류를 측정하여 제거할 수 있고, 상기 궤환 등화 필터에서 에러전달의 발생을 감쇠시킬 수 있으며, 궤환 등화 필터의 탭 수를 줄임으로써, 보다 큰 단계 크기를 적용하여 보다 빠른 MSE를 구하여 오류를 줄일 수 있다.Lastly, in order to update the filter tap coefficients, the error between each filter output value and the training symbol is measured and used. The structure of the feedback equalization filter is hierarchically filtered to remove the error step by step. It is possible to attenuate the occurrence of error propagation in the feedback equalization filter, and by reducing the number of taps of the feedback equalization filter, a larger step size can be applied to obtain a faster MSE to reduce an error.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이같은 특정 실시예에만 한정되지 않으며 해당 분야에서 통상의 지식을 가진자라면 본 발명의 특허 청구 범위내에 기재된 범주 내에서 적절하게 변경이 가능 할 것이다.Although the preferred embodiments of the present invention have been described above by way of example, the scope of the present invention is not limited to such specific embodiments, and those skilled in the art are appropriate within the scope described in the claims of the present invention. It will be possible to change.
이상에서 설명한 바와 같이 상기와 같은 구성을 갖는 본 발명은 궤환(Feedback) 등화 필터를 계층적인 구조를 사용하고, 단계적으로 오류를 측정하여 이를 제거함으로써, 궤환 등화 필터에서 잘못된 추정 심볼로 인한 오류가 전달되는 현상을 방지할 수 있으며, 상기 궤환 등화 필터의 탭 수를 감소시켜 보다 큰 크기의 단계를 사용하여 보다 빠르게 신호의 왜곡을 보상할 수 있고, 선형 1탭 등화기인 연판정 장치를 경판정 장치를 사용하는 신호 결정 수단에 적용시킴으로써, 추정된 심볼에 대한 잘못된 결정을 방지하며, 수신기의 성능을 향상시키는 등의 효과를 거둘 수 있다.As described above, the present invention having the configuration as described above uses a hierarchical structure of a feedback equalization filter, measures errors in steps, and removes them, thereby transmitting an error due to an incorrect estimation symbol in the feedback equalization filter. Can reduce the number of taps of the feedback equalization filter, thereby compensating for the distortion of the signal faster by using a larger size step, and using a soft decision device that is a linear one tap equalizer. By applying to the signal determination means to be used, it is possible to prevent an erroneous determination of the estimated symbol and to improve the performance of the receiver.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031409A KR100860503B1 (en) | 2007-03-30 | 2007-03-30 | Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031409A KR100860503B1 (en) | 2007-03-30 | 2007-03-30 | Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100860503B1 true KR100860503B1 (en) | 2008-09-26 |
Family
ID=40023748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070031409A KR100860503B1 (en) | 2007-03-30 | 2007-03-30 | Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100860503B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050003367A (en) | 2002-04-16 | 2005-01-10 | 톰슨 라이센싱 소시에떼 아노님 | Decision feedback equalizer |
KR20050067327A (en) | 2003-12-27 | 2005-07-01 | 한국전자통신연구원 | An apparatus for partial interference canceller in the wireless communication systems, and a method thereof |
KR100688442B1 (en) * | 2005-09-23 | 2007-03-02 | 인하대학교 산학협력단 | An adaptive linear channel equalizer using asymmetric transversal filter and the equalizing method of it |
KR20070075493A (en) | 2006-01-13 | 2007-07-24 | 엘지전자 주식회사 | A equalizer |
KR20070077328A (en) | 2006-01-23 | 2007-07-26 | 학교법인 포항공과대학교 | An integrating receiver with adaptive decision feedback equalizer removing isi and high frequency and system thereof |
-
2007
- 2007-03-30 KR KR1020070031409A patent/KR100860503B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050003367A (en) | 2002-04-16 | 2005-01-10 | 톰슨 라이센싱 소시에떼 아노님 | Decision feedback equalizer |
KR20050067327A (en) | 2003-12-27 | 2005-07-01 | 한국전자통신연구원 | An apparatus for partial interference canceller in the wireless communication systems, and a method thereof |
KR100688442B1 (en) * | 2005-09-23 | 2007-03-02 | 인하대학교 산학협력단 | An adaptive linear channel equalizer using asymmetric transversal filter and the equalizing method of it |
KR20070075493A (en) | 2006-01-13 | 2007-07-24 | 엘지전자 주식회사 | A equalizer |
KR20070077328A (en) | 2006-01-23 | 2007-07-26 | 학교법인 포항공과대학교 | An integrating receiver with adaptive decision feedback equalizer removing isi and high frequency and system thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8831142B2 (en) | Adaptive cancellation of voltage offset in a communication system | |
US8379711B2 (en) | Methods and apparatus for decision-feedback equalization with oversampled phase detector | |
US20150381393A1 (en) | Adaptive Cancellation of Voltage Offset in a Communication System | |
US7187873B2 (en) | Compensation of polarization mode dispersion in single mode fiber for maximum-likelihood sequence estimation | |
US9722769B2 (en) | Equalizer | |
CN103780519B (en) | Channel equalization and frequency deviation estimation joint parallel method based on LMS | |
US8542725B1 (en) | Decision feedback equalization for signals having unequally distributed patterns | |
KR100708482B1 (en) | Channel equalizer and method for equalizing channel | |
US9124454B1 (en) | Method and apparatus for adaptively determining settings of a transmit equalizer | |
CN115362657B (en) | System and method for data sampler drift compensation | |
KR101208079B1 (en) | Equalizing apparatus and method for compensating of dostortion, Data receiving apparatus | |
US20190305992A1 (en) | Look ahead based method and appratus for equalizing pulse amplitude modulation electronic signals | |
US7177352B1 (en) | Pre-cursor inter-symbol interference cancellation | |
US7649933B2 (en) | Method and apparatus for determining a position of an offset latch employed for decision-feedback equalization | |
WO2009003129A2 (en) | Methods and circuits for adaptive equalization and channel characterization using live data | |
US9288086B2 (en) | Decision-feedback analyzer and methods for operating the same | |
KR100860503B1 (en) | Adaptive decision feedback equalizer using the hierarchical feedback filter and soft decision device | |
KR20050000748A (en) | equalizer of digital broadcasting signal receiving system and a method thereof | |
KR20090056929A (en) | Waveform equalizing device | |
US6694280B2 (en) | Method for overflow testing of a blind equalizer | |
WO2006016722A1 (en) | Method for calculating filter coefficients for an equaliser in a communication receiver using hermitian optimisation | |
CN107005307A (en) | The method and balancer of a kind of setting balancer | |
KR100525431B1 (en) | Channel equalizer | |
KR100698150B1 (en) | Channel equalizer and its method in digital broadcasting receiver | |
US9749061B2 (en) | Digital signal processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130527 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140612 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160602 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |