KR100770132B1 - Gan semiconductor device - Google Patents
Gan semiconductor device Download PDFInfo
- Publication number
- KR100770132B1 KR100770132B1 KR1020060105679A KR20060105679A KR100770132B1 KR 100770132 B1 KR100770132 B1 KR 100770132B1 KR 1020060105679 A KR1020060105679 A KR 1020060105679A KR 20060105679 A KR20060105679 A KR 20060105679A KR 100770132 B1 KR100770132 B1 KR 100770132B1
- Authority
- KR
- South Korea
- Prior art keywords
- gan
- electrode
- wafer
- gate electrode
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 claims 14
- 230000015556 catabolic process Effects 0.000 abstract description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 77
- 229910002601 GaN Inorganic materials 0.000 description 76
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
도 1은 본 발명의 제1 실시예에 따른 AlGaN/GaN 고전자이동도 트랜지스터의 단면도,1 is a cross-sectional view of an AlGaN / GaN high electron mobility transistor according to a first embodiment of the present invention;
도 2는 도 1의 AlGaN/GaN 고전자이동도 트랜지스터의 누설전류 특성을 나타낸 도면, FIG. 2 is a diagram illustrating leakage current characteristics of the AlGaN / GaN high mobility transistor of FIG. 1;
도 3은 본 발명의 일 실시예에 따른, AlGaN/GaN 고전자 이동도 트랜지스터의 스위칭 특성을 나타낸 도면, 3 is a view showing switching characteristics of an AlGaN / GaN high electron mobility transistor according to an embodiment of the present invention;
도 4는 본 발명의 제2 실시예에 따른, GaN 금속 반도체 전계효과 트랜지스터의 단면도,4 is a cross-sectional view of a GaN metal semiconductor field effect transistor according to a second embodiment of the present invention;
도 5는 본 발명의 제3 실시예에 따른, 수평형 GaN 쇼트키 장벽 다이오드의 단면도,5 is a cross-sectional view of a horizontal GaN Schottky barrier diode, according to a third embodiment of the present invention;
도 6은 본 발명의 제4 실시예에 따른, 높은 순방향 전류 특성을 갖는 AlGaN/GaN 이종접합 에피 웨이퍼 구조 위에 형성된 수평형 GaN 쇼트키 장벽 다이오드의 단면도, 6 is a cross-sectional view of a horizontal GaN Schottky barrier diode formed over an AlGaN / GaN heterojunction epi wafer structure with high forward current characteristics, in accordance with a fourth embodiment of the present invention;
도 7은 본 발명의 제5 실시예에 따른, 수직형 GaN 쇼트키 장벽 다이오드의 단면도.7 is a cross-sectional view of a vertical GaN Schottky barrier diode, in accordance with a fifth embodiment of the present invention;
본 발명은 질화물계 반도체 소자에 관한 것으로, 특히 GaN계 반도체 소자의 항복전압을 높이고 누설전류를 감소시키는 구조에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to nitride semiconductor devices, and more particularly, to a structure for increasing breakdown voltage and reducing leakage current of GaN semiconductor devices.
최근 와이드 밴드-갭 물질인 질화갈륨(GaN), 탄화규소(SiC) 등이 전력용 전기시스템에서 각광받고 있으며, 특히, GaN은 여타의 반도체 물질에 비해 우수한 물질적 특성을 가지고 있어 고전력 전기 시스템의 차세대 반도체 소자로 선행 연구되고 있다. Recently, wide band-gap materials, such as gallium nitride (GaN) and silicon carbide (SiC), are in the spotlight in electric power systems. In particular, GaN has superior physical properties compared to other semiconductor materials. Previous studies have been made in semiconductor devices.
예를 들어, GaN 쇼트키 장벽 다이오드(Schottky barrier diode, SBD)는 와이드 밴드-갭 물질특성 및 높은 임계전계(>3MV/cm)특성에 의해 높은 항복전압, 낮은 누설전류 및 빠른 스위칭 속도를 갖는 등 우수한 전기적 특성을 나타낸다. 이에 따라 기존 실리콘 소자에 비해 높은 항복전압 및 낮은 온(ON)-저항 특성을 갖는 수평형 및 수직형 GaN 쇼트키 장벽 다이오드에 대한 개발이 진행 중이다. For example, GaN Schottky barrier diodes (SBDs) have high breakdown voltage, low leakage current and fast switching speed due to wide band-gap material characteristics and high critical field (> 3 MV / cm) characteristics. Excellent electrical properties. Accordingly, development of horizontal and vertical GaN Schottky barrier diodes having higher breakdown voltage and lower ON-resistance characteristics than conventional silicon devices is under development.
GaN 쇼트키 접합 다이오드의 순방향과 역방향 특성을 개선하기 위해 쇼트키 접합용 메탈로써 Pt, Ir, Pd 등의 메탈이 이용되며, 이는 쇼트키 장벽 다이오드의 특성이 주로 쇼트키 메탈과 표면상태에 영향을 받기 때문이다. In order to improve the forward and reverse characteristics of GaN Schottky junction diodes, metals such as Pt, Ir, and Pd are used as the Schottky junction metals, and the characteristics of Schottky barrier diodes mainly affect Schottky metals and surface conditions. Because I receive.
그러나, 쇼트키 접합으로써 우수한 특성을 나타내는 메탈들은 고가이므로 Ni와 같은 일반적인 메탈을 이용하여 쇼트키 접합의 동작특성을 개선하는 방법이 요구되고 있다. However, since metals exhibiting excellent characteristics as Schottky junctions are expensive, a method of improving the operating characteristics of Schottky junctions using a general metal such as Ni is required.
한편, 반도체 소자의 항복전압을 증가시키기 위한 에지마감(edge termination)기술로써 수평형 플로팅 가드링(planar floating guard ring)이 주로 이용되고 있다. Meanwhile, a planar floating guard ring is mainly used as an edge termination technique for increasing the breakdown voltage of a semiconductor device.
그러나, GaN 소자는 P-타입 도핑이 어렵기 때문에 수평형 플로팅 가드링을 설계하는 것이 현재 기술수준으로는 구현이 어려운 문제점이 있다. However, since GaN devices are difficult to do with P-type doping, it is difficult to design horizontal floating guard rings at the current technology level.
따라서 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 질화물계 반도체 소자의 항복전압특성을 획기적으로 개선하고 누설전류를 감소시키는 GaN계 반도체 소자를 제공함에 있다. Therefore, the present invention has been made to solve the above problems of the prior art, an object of the present invention is to provide a GaN-based semiconductor device that significantly improves the breakdown voltage characteristics of the nitride-based semiconductor device and reduces the leakage current .
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 GaN계 반도체 소자는, 적어도 GaN계 반도체층을 구비하는 에피 웨이퍼와; 상기 에피 웨이퍼 위에 서로 이격 배치된 소스 전극 및 드레인 전극과; 상기 소스 전극과 드레인 전극 사이의 상기 에피 웨이퍼 위에 배치된 게이트 전극과; 상기 게이트 전극과 상기 드레인 전극 사이의 상기 에피 웨이퍼 위에 배치되며, 바이어스가 가해지지 않는 적어도 하나의 도전성의 플로팅 메탈 링과; 상기 게이트 전극, 소스 전극 및 드레인 전극의 적어도 일부가 노출되도록 형성된 절연성의 패시베이션층과; 상기 노출된 게이트 전극과 접속하도록 상기 패시베이션층 위에 배치되며, 역방향 바이어스시에 상기 게이트 전극에 집중되는 전계를 분산시키는 도전성의 필드 플레이트를 포함하는 것을 특징으로 한다. In order to achieve the above object, a GaN-based semiconductor device according to an embodiment of the present invention, an epi wafer having at least a GaN-based semiconductor layer; Source and drain electrodes spaced apart from each other on the epi wafer; A gate electrode disposed on the epi wafer between the source electrode and the drain electrode; At least one conductive floating metal ring disposed on the epi wafer between the gate electrode and the drain electrode and to which no bias is applied; An insulating passivation layer formed to expose at least a portion of the gate electrode, the source electrode, and the drain electrode; And a conductive field plate disposed on the passivation layer so as to contact the exposed gate electrode and dissipating an electric field concentrated at the gate electrode during reverse biasing.
상기 질화물계 반도체 소자가 고전자이동도 트랜지스터인 경우 상기 에피 웨이퍼는 기판과; 상기 기판 위에 차례로 적층된 AlN층, GaN 버퍼층, AlGaN 장벽층 및 GaN 캡층을 포함하며, 상기 질화물계 반도체 소자가 금속 반도체 전계효과 트랜지스터인 경우 상기 에피 웨이퍼는 기판과; 상기 기판 위에 차례로 적층된 AlN층, GaN 버퍼층을 포함하는 것을 특징으로 한다. When the nitride semiconductor device is a high electron mobility transistor, the epi wafer comprises a substrate; An epitaxial wafer including an AlN layer, a GaN buffer layer, an AlGaN barrier layer, and a GaN cap layer, which are sequentially stacked on the substrate, and wherein the nitride wafer is a metal semiconductor field effect transistor; It characterized in that it comprises an AlN layer, GaN buffer layer sequentially stacked on the substrate.
본 발명의 다른 실시예에 따른 GaN계 반도체 소자는, 적어도 GaN계 반도체층을 구비하는 에피 웨이퍼와; 상기 에피 웨이퍼 위에 서로 이격 배치된 애노드 전극 및 캐소드 전극과; 상기 애노드 전극과 상기 캐소드 전극 사이의 상기 에피 웨이퍼 위에 배치되며, 바이어스가 가해지지 않는 적어도 하나의 도전성의 플로팅 메탈 링과; 상기 애노드 전극 및 캐소드 전극의 적어도 일부가 노출되도록 형성된 절연성의 패시베이션층과; 상기 노출된 애노드 전극과 접속하도록 상기 패시베이션층 위에 배치되며, 역방향 바이어스시에 상기 애노드 전극에 집중되는 전계를 분산시키는 도전성의 필드 플레이트를 포함하는 것을 특징으로 한다. According to another embodiment of the present invention, a GaN semiconductor device includes: an epi wafer including at least a GaN semiconductor layer; An anode electrode and a cathode electrode spaced apart from each other on the epi wafer; At least one conductive floating metal ring disposed on the epi wafer between the anode electrode and the cathode electrode and free from bias; An insulating passivation layer formed to expose at least a portion of the anode electrode and the cathode electrode; And a conductive field plate disposed on the passivation layer so as to contact the exposed anode electrode and dispersing an electric field concentrated on the anode electrode during reverse biasing.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한 다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that the same components in the drawings are denoted by the same reference numerals and symbols as much as possible even if shown on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 1은 본 발명에 따른 GaN계 반도체 소자의 일 실시예를 나타낸 것으로, AlGaN/GaN 고전자이동도 트랜지스터(100)의 단면도이다. 1 is a cross-sectional view of an AlGaN / GaN high
도 1을 참조하면, 본 발명에 따른 AlGaN/GaN 고전자이동도 트랜지스터(100)는, AlGaN/GaN 이종접합 에피 웨이퍼(110) 위에 서로 이격 배치된 소스 전극(120) 및 드레인 전극(130)과; 소스 전극(120)과 드레인 전극(130) 사이에 형성된 게이트 전극(140)과; 게이트 전극(140)과 드레인 전극(130) 사이에 형성된 플로팅 메탈 링(Floating Metal Ring; FMR)(150)과; 전극 부위를 제외한 전체 상부에 형성된 패시베이션막(160) 및 게이트 전극(130)과 접속하도록 패시베이션막(160) 위에 형성된 필드플레이트(field plate)(170)를 포함한다.Referring to FIG. 1, an AlGaN / GaN high
AlGaN/GaN 이종접합 에피 웨이퍼(110)는 사파이어, SiC 등의 기판(101) 위에 금속유기화학기상증착법(MOCVD)에 의해 성장된 AlN 결정핵 생성층(102), GaN 버퍼층(103), AlGaN 장벽층(104) 및 GaN 캡층(105)을 포함한다. The AlGaN / GaN heterojunction
AlN 결정핵 생성층(102)은 기판과 GaN계 반도체 사이의 결정격자의 부정합으로 인한 결함을 최소화하고, 기판 위에 GaN계 반도체 에피구조를 성장시키기 위한 것이다. The AlN
GaN 버퍼층(103)과 AlGaN 장벽층(104)은 헤테로 구조(hetero-structure)로써, AlGaN은 GaN보다 밴드갭이 더 넓으며, GaN 버퍼층(103)과 AlGaN 장벽층(104) 사이에 이차원 전자가스(two-dimensional electron gas;2DEG) 농도를 갖는 채널을 형성한다. 2DEG는 높은 전자 이동도를 가지며 고주파수에서 HEMT에 매우 높은 상호 컨덕컨스(trans-conductance)를 제공한다.
GaN 캡층(105)은 항복전압개선 및 표면누설전류감소를 위한 에피층으로, AlGaN 장벽층(104)과 GaN 캡층(105)은 도핑하지 않는 것이 소자의 항복전압을 더 높일 수 있다. GaN 캡층(105)은 소자응용분야에 따라서 설계되지 않을 수도 있다.The GaN
소스 전극(120) 및 드레인 전극(130)은 오믹 접합으로 Ti/Al/Ni/Au(각각 5/20/20/300nm 두께)의 적층구조이며 전자-빔 증착기(e-beam evaporator)에 의해 증착되며 리프트-오프(lift-off) 공정에 의해 패턴이 형성된다. The
게이트 전극(140)은 쇼트키 접합으로 Pt/Mo/Ti/Au(각각 5/20/20/300nm 두께)의 적층구조이며 오믹 접합과 마찬가지로 전자-빔 증착기(e-beam evaporator)에 의해 증착되며 리프트-오프(lift-off) 공정에 의해 패턴이 형성된다. 쇼트키 접합 중 Pt는 높은 메탈 일 함수로 인해 높은 항복 전압 및 낮은 게이트 누설전류를 갖도록 하며, Mo는 높은 융점으로 인해 고온에서 안정된 동작이 가능하도록 하는 장점이 있다. The
플로팅 메탈 링(150)은 쇼트키 접합으로 Pt/Mo/Ti/Au(각각 5/20/20/300nm 두께)의 적층구조이다. 플로팅 메탈 링(150)은 역방향 바이어스시에 GaN 소자의 공핍영역(depletion region)이 쇼트키 접합에 집중되어 쇼트키 접합 에지부분에 높은 전계가 걸림으로 인해 항복이 일어나는 것을 방지하기 위한 것이다. 즉, GaN 소자의 공핍영역을 플로팅 메탈 링을 따라 확산시켜 쇼트키 접합 에지부분에 걸리는 전계집중 현상을 완화시킴으로써 GaN 소자의 항복전압을 개선한다. 본 실시예의 도면에서는 플로팅 메탈 링이 1개인 경우를 예로써 도시하였으나, 플로팅 메탈 링의 개 수가 증가할수록 주 쇼트키 접합 아래의 전계집중이 낮아지므로 누설전류가 감소한다. 따라서 소스 전극과 드레인 전극 사이의 거리와 플로팅 메탈 링의 폭, 항복저항 등을 고려하여 최적화된 간격으로 다수 설계한다.The
패시베이션막(160)은 실리콘산화막 또는 실리콘질화막 등의 유전체막으로 구현할 수 있다. The
필드플레이트(field plate)(170)는 게이트 전극(130)과 접속하도록 패시베이션막(160) 위에 형성되며, 주 쇼트키 접합 아래에 전계가 집중되는 것을 분산하여 누설전류를 감소시킨다. 필드플레이트의 두께와 길이는 패시베이션막(160)의 두께, 플로팅 메탈 링(150)의 길이, 게이트 전극(140)과 드레인 전극(130) 사이의 간격 및 소자의 항복전압과 밀접한 관계가 있다. 따라서, 필드플레이트(170) 끝단과 패시베이션막(160) 끝단에 걸리는 전계의 최고값을 고려해서 최적화하며, 필드플레이트의 두께는 적어도 게이트 전극(130)과 패시베이션막(160) 사이의 단차를 연결할 수 있을 정도로 형성하는 것이 바람직하다. A
상기 구조를 갖는, AlGaN/GaN 고전자이동도 트랜지스터의 제조공정은 다음과 같다. The manufacturing process of the AlGaN / GaN high electron mobility transistor having the above structure is as follows.
다시 도 1을 참조하면, C-평면 사파이어(sapphire) 기판(101) 위에 40um 두께의 AlN을 결정핵 생성층(102), 3um 두께의 비의도적 도핑된 GaN 버퍼층(103), 33nm 두께의 도핑되지 않은 AlGaN 장벽층(104), 5nm 두께의 도핑되지 않은 GaN 캡층(105)을 차례로 증착한다. 소자의 높은 항복전압을 위해 AlGaN 장벽층(104)과 GaN 캡층(105)은 도핑하지 않는다. Referring back to FIG. 1, 40 μm thick AlN was deposited on a C-
유도결합 플라즈마식각으로 상기 AlGaN/GaN 이종접합 에피 웨이퍼를 300nm정도 식각하여 메사구조(mesa)를 형성하며, 이는 소자 사이를 분리하는 역할을 한다. By inductively coupled plasma etching, the AlGaN / GaN heterojunction epi wafer is etched about 300 nm to form a mesa structure, which serves to separate devices.
이어서, 소스 전극(120)과 드레인 전극(130) 패턴 형성시 마스크로 사용될 포토레지스터 패턴을 GaN 캡층(105) 위에 형성한 후 HCl과 순수(DI-water)가 1:1 비율로 혼합된 용액을 이용하여 표면의 자연산화막을 제거한다. 이때, 포토레지스터 패턴은 예정된 소스 전극(120)과 드레인 전극(130) 부위의 GaN 캡층(105) 상부가 노출되도록 형성한다.Subsequently, a photoresist pattern to be used as a mask for forming the
계속해서, 전자-빔 증착기(e-beam evaporator)를 이용한 증착공정을 통해 노출된 GaN 캡층(105) 상부에 Ti/Al/Ni/Au(각각 5/20/20/300nm 두께) 구조의 오믹접합을 형성한 후 리프트-오프(lift-off) 공정에 의해 상기 포토레지스터를 제거함으로써 소스 전극(120)과 드레인 전극(130)을 형성한다. 오믹접합 증착 후 N2 가스 분위기에서 30초 동안 RTA를 이용하여 850℃에서 열처리(annealing) 한다. Subsequently, an ohmic junction having a Ti / Al / Ni / Au structure (5/20/20/300 nm thickness) structure on the
다시, 상기 GaN 캡층(105) 위에 게이트 전극(140)과 플로팅 메탈 링(150) 패턴 형성시 마스크로 사용될 포토레지스터 패턴을 형성한다. 이때, 포토레지스터 패턴은 예정된 게이트 전극(140)과 플로팅 메탈 링(150) 부위의 GaN 캡층(105) 상부가 노출되도록 형성한다.The photoresist pattern to be used as a mask is formed on the
전자-빔 증착기(e-beam evaporator)를 이용한 증착공정을 통해 노출된 GaN 캡층(105) 상부에 Pt/Mo/Ti/Au(각각 5/20/20/300nm 두께) 구조의 쇼트키 접합을 형성한 후 리프트-오프(lift-off) 공정에 의해 상기 포토레지스터를 제거함으로써 게 이트 전극(140)과 플로팅 메탈 링(150)을 형성한다. 본 실시예에서는 프로팅 메탈 링(150)을 게이트 전극(140) 형성단계에서 쇼트키 접합으로써 형성하였으나, 이전 단계인 소스 전극(120)과 드레인 전극(130) 형성시에 오믹 접합으로써 형성할 수도 있다. 이때, 플로팅 메탈 링(150)은 게이트 전극(140)과 유사한 길이(예를 들어 3um)로 형성되며, 게이트 전극(140)과의 이격 거리는 3um정도이다. 게이트 전극(140)과 드레인 전극(130)의 이격 거리는 20um 정도이며, 게이트 전극(140)과 소스 전극(120)의 이격 거리는 3um 정도이다. A Schottky junction with a Pt / Mo / Ti / Au (5/20/20 / 300nm thickness) structure is formed on the
게이트 전극(140) 형성 후 패시베이션막(160)으로, 유도결합 플라즈마-화학기상증착(ICP-CVD)을 이용하여 350nm 두께의 실리콘 산화막(160)을 증착한다.After the
상기 패시베이션막(160)을 식각하여 소스 전극(120), 드레인 전극(130) 및 게이트 전극(140)을 노출시킨 다음, 상기 게이트 전극(140)과 접속하도록 상기 패시베이션막(160) 위에 쇼트키 접합 물질을 증착하여 메탈 필드플레이트(170)를 형성한다. 이때, 메탈 필드플레이트(170)의 길이는 9um 정도이다.The
도 2는 본 발명의 일 실시예에 따른, 도 1의 AlGaN/GaN 고전자이동도 트랜지스터의 누설전류 특성을 도시한 것으로, 역방향 전압 0V에서 200V까지 증가시키면서 측정한 결과를 나타낸다. 참고로, 실선 표시는 메탈 필드플레이트(170)를 구비하는 경우의 누설전류 특성을 나타낸 것이며, 점선 표시는 메탈 필드플레이트(170)를 구비하지 않는 경우의 누설전류 특성을 나타낸 것이다. FIG. 2 illustrates leakage current characteristics of the AlGaN / GaN high electron mobility transistor of FIG. 1 according to an embodiment of the present invention, and shows the measured results while increasing the reverse voltage from 0V to 200V. For reference, the solid line display shows the leakage current characteristics when the
도 2를 참조하면, 메탈 필드플레이트(170)를 구비하는 경우 역방향 전압 200V에서 8.5㎂의 누설 전류를 가진다. 이에 비해 메탈 필드플레이트(170)를 구비 하지 않는 경우 역방향 전압은 200 V에서 88 ㎂의 누설 전류를 가진다. 즉, 추가적인 메탈 필드플레이트 설계로 감소된 누설 전류 특성을 가진다. Referring to FIG. 2, the
한편, 항복 전압은 메탈 필드플레이트(170)를 구비하는 경우와 구비하지 않는 경우가 각각 484V와 250V이다. 역방향 바이어스시 소자 내에 존재하는 전계 최고점이 플로팅 메탈 링을 구비하는 소자의 경우 3개이나, 메탈 필드플레이트를 추가로 설계한 경우는 4개이며, 이에 따라 항복 전압을 더욱 증가시킨다. 측정된 온-저항은 각각 4.2mΩ-cm2 및 4.5mΩ-cm2이며, 두 값의 차이는 무시가능한 수준이다.On the other hand, the breakdown voltages are 484 V and 250 V, respectively, with and without the
도 3은 본 발명의 일 실시예에 따른, AlGaN/GaN 고전자 이동도 트랜지스터의 스위칭 특성을 도시한 것으로, 인덕터 로드 스위칭 동작을 나타낸다. 소자에 가해진 게이트-소스 전압은 0V(온-상태) 및 -6V(오프-상태)이며, 드레인 전압은 20V이며, 전류는 0.2A에서 소자의 스위칭 특성이 측정된 것이다. 3 illustrates switching characteristics of an AlGaN / GaN high electron mobility transistor according to an exemplary embodiment of the present invention, and illustrates an inductor load switching operation. The gate-source voltages applied to the device are 0V (on-state) and -6V (off-state), the drain voltage is 20V, and the current has a switching characteristic of the device at 0.2A.
동작 주파수가 200 kHz일 때 본 발명에 따른 AlGaN/GaN 고전자이동도 트랜지스터의 턴-온 시간 및 턴-오프 시간은 각각 40ns 및 36ns이다. 즉, GaN 트랩으로 인한 RF 분산 (dispersion) 효과 없이 빠른 스위칭 특성을 가짐을 알 수 있다. 제안된 소자는 고속 스위칭이 요구되는 전력용 반도체에 이용이 가능하다.When the operating frequency is 200 kHz, the turn-on time and turn-off time of the AlGaN / GaN high electron mobility transistor according to the present invention are 40ns and 36ns, respectively. That is, it can be seen that it has a fast switching characteristic without the RF dispersion effect due to the GaN trap. The proposed device can be used for power semiconductors that require high-speed switching.
한편, 본 발명은 항복전압 증가 및 누설전류 감소를 위한 설계로 AlGaN/GaN 고전자 이동도 트랜지스터뿐만 아니라 GaN 메탈 반도체 전계 효과 트랜지스터 (MESFET), 수평형 GaN 다이오드, 수직형 GaN 다이오드에도 적용할 수 있다. Meanwhile, the present invention can be applied to GaN metal semiconductor field effect transistors (MESFET), horizontal GaN diodes, and vertical GaN diodes as well as AlGaN / GaN high electron mobility transistors as a design for increasing breakdown voltage and reducing leakage current. .
도 4는 본 발명의 제2 실시예에 따른, GaN 금속 반도체 전계효과 트랜지스 터(MESFET)의 단면도이다. 4 is a cross-sectional view of a GaN metal semiconductor field effect transistor (MESFET) according to a second embodiment of the present invention.
도 4를 참조하면, 본 발명에 따른 금속 반도체 전계효과 트랜지스터(200)는 에피 웨이퍼(210) 위에 서로 이격 배치된 소스 전극(220) 및 드레인 전극(230)과; 소스 전극(220)과 드레인 전극(230) 사이에 형성된 게이트 전극(240)과; 게이트 전극(240)과 드레인 전극(230) 사이에 형성된 플로팅 메탈 링(Floating Metal Ring; FMR)(250)과; 전극 부위를 제외한 전체 상부에 형성된 패시베이션막(260) 및 게이트 전극(230)과 접속하도록 패시베이션막(260) 위에 형성된 필드플레이트(field plate)(270)를 포함한다.Referring to FIG. 4, the metal semiconductor
에피 웨이퍼(210)는 사파이어, SiC 등의 기판(201) 위에 금속유기화학기상증착법(MOCVD)에 의해 성장된 AlN 결정핵 생성층(202) 및 GaN 버퍼층(203)을 포함한다. The
본 실시예는 에피 웨이퍼(210)가 AlGaN 장벽층 및 GaN 캡층을 구비하고 있지 않은 점을 제외하고는 제 1 실시예의 구성과 동일하므로 상세설명은 생략한다. This embodiment is the same as the structure of the first embodiment except that the
도 5는 본 발명의 제3 실시예에 따른, 수평형 GaN 쇼트키 장벽 다이오드의 단면도이다. 5 is a cross-sectional view of a horizontal GaN Schottky barrier diode, in accordance with a third embodiment of the present invention.
도 5를 참조하면, 본 발명에 따른 수평형 GaN 쇼트키 장벽 다이오드(300)는 에피 웨이퍼(310) 위에 서로 이격 배치된 애노드 전극(320) 및 캐소드 전극(330)과; 애노드 전극(320)과 캐소드 전극(330) 사이에 형성된 플로팅 메탈 링(Floating Metal Ring; FMR)(350)과; 패시베이션막(360) 및 필드플레이트(field plate)(370)를 포함한다.Referring to FIG. 5, the horizontal GaN
도 6은 본 발명의 제4 실시예에 따른, 높은 순방향 전류 특성을 갖는 AlGaN/GaN 이종접합 에피 웨이퍼(410) 구조 위에 형성된 수평형 GaN 쇼트키 장벽 다이오드의 단면도이다. 6 is a cross-sectional view of a horizontal GaN Schottky barrier diode formed over an AlGaN / GaN
도 7은 본 발명의 제5 실시예에 따른, 수직형 GaN 쇼트키 장벽 다이오드의 단면도이다. 7 is a cross-sectional view of a vertical GaN Schottky barrier diode, in accordance with a fifth embodiment of the present invention.
도 7을 참조하면, 본 발명에 따른 수직형 GaN 쇼트키 장벽 다이오드(500)는 GaN 벌크 웨이퍼(510)의 상부와 하부에 각각 배치된 애노드 전극(520) 및 캐소드 전극(530)과; 상기 애노드 전극(520)과 이격하여 배치된 플로팅 메탈 링(Floating Metal Ring; FMR)(550)과; 패시베이션막(560) 및 필드플레이트(field plate)(570)를 포함한다.Referring to FIG. 7, the vertical GaN
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention.
상술한 바와 같이 본 발명은 GaN 반도체 소자 구조에 플로팅 메탈 링과 필드 플레이트를 동시에 설계하여 역방향 항복 전압을 증가 및 누설 전류를 감소시킨다. As described above, the present invention designs the floating metal ring and the field plate simultaneously in the GaN semiconductor device structure to increase the reverse breakdown voltage and reduce the leakage current.
또한, 본 발명은 GaN 소자의 다른 전기적 특성을 열화 시키지 않는 장점이 있다.In addition, the present invention has the advantage that does not deteriorate other electrical characteristics of the GaN device.
또한, 본 발명은 AlGaN/GaN 고전자 이동도 트랜지스터뿐만 아니라 GaN 메탈 반도체 효과 트랜지스터 및 GaN 쇼트키 장벽 다이오드에 적용 가능하다. 따라서 본 발명은 정류 다이오드, 마이크로 증폭기나 전력용 스위치로 쓰이는 GaN 소자의 항복 전압 증가 및 누설 전류 감소에 유용하게 이용될 수 있다.The present invention is also applicable to GaN metal semiconductor effect transistors and GaN Schottky barrier diodes as well as AlGaN / GaN high electron mobility transistors. Therefore, the present invention can be usefully used to increase breakdown voltage and decrease leakage current of GaN devices used as rectifier diodes, micro amplifiers or power switches.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060105679A KR100770132B1 (en) | 2006-10-30 | 2006-10-30 | Gan semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060105679A KR100770132B1 (en) | 2006-10-30 | 2006-10-30 | Gan semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100770132B1 true KR100770132B1 (en) | 2007-10-24 |
Family
ID=38815823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060105679A KR100770132B1 (en) | 2006-10-30 | 2006-10-30 | Gan semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100770132B1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035701A (en) * | 2011-09-29 | 2013-04-10 | 富士通株式会社 | Semiconductor device and method for fabricating the same |
KR101455526B1 (en) * | 2013-01-30 | 2014-10-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method of implanting dopants into a group iii-nitride structure and device formed |
US8890142B2 (en) | 2012-08-17 | 2014-11-18 | Korea Institute Of Science And Technology | Oxide electronic device and method for manufacturing the same |
US9450071B2 (en) | 2009-09-11 | 2016-09-20 | Samsung Electronics Co., Ltd. | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices |
CN110690281A (en) * | 2018-07-05 | 2020-01-14 | 苏州捷芯威半导体有限公司 | Semiconductor device and method of manufacturing the same |
CN111952354A (en) * | 2020-07-30 | 2020-11-17 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | Semiconductor device with a plurality of transistors |
EP4135051A1 (en) * | 2021-08-10 | 2023-02-15 | Infineon Technologies Austria AG | Lateral iii/v heterostructure field effect transistor |
KR20240114905A (en) * | 2023-01-18 | 2024-07-25 | 홍익대학교 산학협력단 | Vertical Diode and Vertical Diode Manufacturing Method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284576A (en) | 2000-03-30 | 2001-10-12 | Toshiba Corp | High electron mobility transistor and method of manufacturing the same |
US6933544B2 (en) | 2003-01-29 | 2005-08-23 | Kabushiki Kaisha Toshiba | Power semiconductor device |
US20050253168A1 (en) | 2004-05-11 | 2005-11-17 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
KR20060071415A (en) * | 2003-09-09 | 2006-06-26 | 크리, 인코포레이티드 | Wide bandgap transistor devices with field plates |
US20070187718A1 (en) | 2006-02-13 | 2007-08-16 | Sanken Electric Co., Ltd. | Normally-off field-effect semiconductor device, and a method of initializing the same |
-
2006
- 2006-10-30 KR KR1020060105679A patent/KR100770132B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284576A (en) | 2000-03-30 | 2001-10-12 | Toshiba Corp | High electron mobility transistor and method of manufacturing the same |
US6933544B2 (en) | 2003-01-29 | 2005-08-23 | Kabushiki Kaisha Toshiba | Power semiconductor device |
KR20060071415A (en) * | 2003-09-09 | 2006-06-26 | 크리, 인코포레이티드 | Wide bandgap transistor devices with field plates |
US20050253168A1 (en) | 2004-05-11 | 2005-11-17 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
US20070187718A1 (en) | 2006-02-13 | 2007-08-16 | Sanken Electric Co., Ltd. | Normally-off field-effect semiconductor device, and a method of initializing the same |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9450071B2 (en) | 2009-09-11 | 2016-09-20 | Samsung Electronics Co., Ltd. | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices |
CN103035701A (en) * | 2011-09-29 | 2013-04-10 | 富士通株式会社 | Semiconductor device and method for fabricating the same |
US8890142B2 (en) | 2012-08-17 | 2014-11-18 | Korea Institute Of Science And Technology | Oxide electronic device and method for manufacturing the same |
US11594606B2 (en) | 2013-01-30 | 2023-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implanting dopants into a group III-nitride structure and device formed |
US10164038B2 (en) | 2013-01-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implanting dopants into a group III-nitride structure and device formed |
US10937878B2 (en) | 2013-01-30 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implanting dopants into a group III-nitride structure and device formed |
KR101455526B1 (en) * | 2013-01-30 | 2014-10-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method of implanting dopants into a group iii-nitride structure and device formed |
US11984486B2 (en) | 2013-01-30 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implanting dopants into a group III-nitride structure and device formed |
CN110690281A (en) * | 2018-07-05 | 2020-01-14 | 苏州捷芯威半导体有限公司 | Semiconductor device and method of manufacturing the same |
CN110690281B (en) * | 2018-07-05 | 2023-08-08 | 苏州捷芯威半导体有限公司 | Semiconductor device and method of manufacturing the same |
CN111952354A (en) * | 2020-07-30 | 2020-11-17 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | Semiconductor device with a plurality of transistors |
EP4135051A1 (en) * | 2021-08-10 | 2023-02-15 | Infineon Technologies Austria AG | Lateral iii/v heterostructure field effect transistor |
KR20240114905A (en) * | 2023-01-18 | 2024-07-25 | 홍익대학교 산학협력단 | Vertical Diode and Vertical Diode Manufacturing Method |
KR102692657B1 (en) | 2023-01-18 | 2024-08-05 | 홍익대학교 산학협력단 | Vertical Diode and Vertical Diode Manufacturing Method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6066933B2 (en) | Electrode structure of semiconductor devices | |
US6933544B2 (en) | Power semiconductor device | |
US9520491B2 (en) | Electrodes for semiconductor devices and methods of forming the same | |
US10204998B2 (en) | Heterostructure device | |
US8269259B2 (en) | Gated AlGaN/GaN heterojunction Schottky device | |
EP2793255B1 (en) | Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor | |
TW577127B (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
US8519439B2 (en) | Nitride semiconductor element with N-face semiconductor crystal layer | |
US8716756B2 (en) | Semiconductor device | |
US8975640B2 (en) | Heterojunction semiconductor device and manufacturing method | |
KR100770132B1 (en) | Gan semiconductor device | |
WO2004068590A1 (en) | Power semiconductor device | |
US8368119B1 (en) | Integrated structure with transistors and schottky diodes and process for fabricating the same | |
JP2013520014A (en) | Contact structure comprising alternating layers of metal and silicon and method of forming related devices | |
JP2013201392A (en) | Nitride semiconductor element and manufacturing method of the same | |
US20180033631A1 (en) | Self-aligning source, drain and gate process for iii-v nitride mishemts | |
KR101236811B1 (en) | GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME | |
US9029210B2 (en) | GaN vertical superjunction device structures and fabrication methods | |
Wei et al. | 2.0 kV/2.1 mΩ· cm 2 lateral p-GaN/AlGaN/GaN hybrid anode diodes with hydrogen plasma treatment | |
KR100857683B1 (en) | Gan semiconductor device and method for fabricating the same | |
CN114530492A (en) | Lateral gallium nitride schottky diode structure with hybrid high-k dielectric field plate | |
WO2016151704A1 (en) | Nitride semiconductor element and power conversion device | |
KR102067596B1 (en) | Nitride semiconductor and method thereof | |
EP4439677A1 (en) | Hemt device having an improved gate structure and manufacturing process thereof | |
KR102135344B1 (en) | Nitride semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120918 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130917 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140925 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |