KR100724195B1 - Plasma etching apparatus for semiconductor devices - Google Patents
Plasma etching apparatus for semiconductor devices Download PDFInfo
- Publication number
- KR100724195B1 KR100724195B1 KR1020050131449A KR20050131449A KR100724195B1 KR 100724195 B1 KR100724195 B1 KR 100724195B1 KR 1020050131449 A KR1020050131449 A KR 1020050131449A KR 20050131449 A KR20050131449 A KR 20050131449A KR 100724195 B1 KR100724195 B1 KR 100724195B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- wafer
- upper electrode
- plasma
- electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32366—Localised processing
- H01J37/32385—Treating the edge of the workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 플라즈마 식각 장치에 관한 것이다. 즉, 본 발명에서는 반도체 소자 플라즈마 식각 장치에서, 반도체 소자가 형성되는 웨이퍼 중앙 영역과 웨이퍼 에지 영역으로 서로 다른 가스의 공급이 가능하도록 식각 장비 상부 전극상 이원화된 가스 공급라인을 구현하여 패턴형성을 위한 전극막 또는 IMD막 식각 시는 전극 상 내/외측 가스 공급라인으로 동일 가스가 공급되도록 하며, 웨이퍼 에지 영역에 대한 베벨 식각 시에는 웨이퍼 에지 영역상 외측 가스 공급라인으로 잔류 전극막 및 IMD 막을 식각하기 위한 내측 가스 공급라인과는 다른 플라즈마 가스를 공급하고, 상부 전극과 하부 캐소드 전극간 간극을 일정 범위 이내로 좁혀지도록 조절하여 웨이퍼 중앙영역의 식각 속도를 현저히 낮춰 에지 영역에서의 식각 선택비를 높임으로써, 추가의 포토레지스트막 공정 없이도 베벨 식각 공정의 수행이 가능하도록 한다.The present invention relates to a semiconductor device plasma etching apparatus. That is, in the present invention, in the semiconductor device plasma etching apparatus, a dual gas supply line is formed on the upper electrode of the etching apparatus so that different gases can be supplied to the center region and the wafer edge region where the semiconductor element is formed. When etching the electrode film or IMD film, the same gas is supplied to the inner / outer gas supply line on the electrode, and during the bevel etching of the wafer edge area, the residual electrode film and the IMD film are etched by the outer gas supply line on the wafer edge area. By supplying a plasma gas different from the inner gas supply line for the gas, and adjusting the gap between the upper electrode and the lower cathode to be narrowed within a certain range, the etching speed in the center region of the wafer is significantly lowered, thereby increasing the etching selectivity in the edge region. Bevel etching process without additional photoresist film process To enable.
플라즈마, 식각, 웨이퍼, 베벨 식각, 포토레지스트 Plasma, Etch, Wafer, Bevel Etch, Photoresist
Description
도 1은 본 발명의 실시 예에 따른 이원화된 가스 공급라인을 구비하는 플라즈마 식각장치 구성도,1 is a configuration of a plasma etching apparatus having a dual gas supply line according to an embodiment of the present invention,
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자의 플라즈마 식각장치 구성도.2 is a block diagram of a plasma etching apparatus of a semiconductor device according to another embodiment of the present invention.
<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>
100 : 제어부 102 : 구동부100: control unit 102: drive unit
104 : 캐소드 전극 106 : 웨이퍼104: cathode electrode 106: wafer
108 : 상부 전극 110 : 외측 가스 공급라인108: upper electrode 110: outer gas supply line
112 : 내측 가스 공급라인 114 : 에지 영역 112: inner gas supply line 114: edge area
본 발명은 반도체 소자의 플라즈마 식각(plasma etch)장치에 관한 것으로, 특히 이원화된 가스(gas) 공급라인을 이용하여 포토레지스트막(photo-resist layer) 공정 없이 베벨 식각(bevel etch)이 가능한 반도체 소자 플라즈마 식각 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etch apparatus of a semiconductor device. In particular, a semiconductor device capable of bevel etching without a photo-resist layer process using a binary gas supply line is provided. The present invention relates to a plasma etching apparatus.
일반적으로 반도체 소자는 웨이퍼(wafer) 상 박막의 증착 및 패터닝(patterning), 이온주입 공정 등을 수차례 반복함으로써 형성되며, 특히 집적회로 소자들을 제조하기 위해서는 다층(multi layer)의 박막(thin film)을 쌓는 공정과, 각 박막위에 감광막을 형성하고 패터닝하는 공정과, 패터닝된 감광막을 마스크(mask)로하여 박막을 식각하는 공정을 수차례 실시한다. In general, a semiconductor device is formed by repeatedly depositing and patterning a thin film on a wafer, patterning, and ion implantation processes several times. In particular, in order to manufacture integrated circuit devices, a multilayer thin film is used. A process of stacking the photoresist, forming and patterning a photoresist film on each thin film, and etching the thin film by using the patterned photoresist as a mask several times.
위와 같이 웨이퍼 표면에 박막을 수차례 쌓고 또 패터닝하는 과정에서의 여러 막들은 웨이퍼(wafer)의 에지(edge) 영역에도 증착되어 웨이퍼의 에지가 두꺼워지거나 웨이퍼 측벽에 불필요한 막들이 쌓이게 되어 후속 공정 진행 시 파티클(particle) 소스(source) 등으로 작용해 불량의 원인이 되고 있다.In the process of stacking and patterning a thin film many times on the wafer surface as described above, several films are also deposited on the edge of the wafer, resulting in a thicker edge of the wafer or unnecessary films on the sidewalls of the wafer. It acts as a particle source and causes defects.
따라서 종래에는 위와 같은 웨이퍼 에지 영역에 다수의 반도체 공정에 따라 증착되는 불필요한 막들을 제거하여 웨이퍼 에지 영역상 증착막들이 파티클 소스로 작용하는 것을 방지시키기 위해 베벨 식각 공정을 수행하고 있다.Therefore, in the related art, a bevel etching process is performed to remove unnecessary films deposited in the wafer edge region according to a plurality of semiconductor processes, thereby preventing the deposited films from acting as particle sources on the wafer edge region.
그러나 종래 반도체 소자 제조시 수행되는 베벨 식각 공정의 경우에는 먼저 웨이퍼상 에지 부분을 제외한 반도체 소자 형성 영역에 포토레지스트막을 마스크를 형성시킨 후에 웨이퍼 에지 영역에 대해 습식 또는 건식 식각을 통해 웨이퍼 에지 영역에 증착된 불필요한 막들을 제거시키고 있어 베벨 식각을 위한 포토레지스트막 공정을 추가로 또 실시하여야하는 등 공정 상 번거로움이 있었다.However, in the case of the bevel etching process performed in the conventional semiconductor device fabrication, a mask is formed on the semiconductor element formation region except for the edge portion on the wafer, and then deposited on the wafer edge region by wet or dry etching the wafer edge region. The unnecessary films were removed, and the photoresist film process for bevel etching was additionally performed.
따라서, 본 발명의 목적은 이원화된 가스 공급라인을 이용하여 포토레지스트막 공정 없이 베벨 식각이 가능한 반도체 소자 플라즈마 식각 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor device plasma etching apparatus capable of bevel etching without a photoresist film process using a binary gas supply line.
상술한 목적을 달성하기 위한 본 발명은 이원화된 가스 공급라인을 이용하여 포토공정 없이 베벨 식각이 가능한 반도체 소자 플라즈마 식각 장치로서, 웨이퍼 상 패턴 형성을 위한 IMD막 식각 및 베벨 식각을 위한 이원화된 가스 공급라인이 형성되는 상부 전극과, 상기 상부 전극 하부에 웨이퍼가 고정되는 캐소드 전극과, 상기 베벨 식각 시 상기 웨이퍼 에지 영역에서의 식각 선택비 조절을 위해 상기 캐소드 전극을 업/다운 구동시켜 상부 전극과 캐소드간 간극을 조절시키는 구동부와, 상기 베벨 식각 시 상기 상부 전극상 웨이퍼 에지 영역의 외측 가스 공급라인으로 잔류 IMD 막 식각을 위한 플라즈마 가스를 공급하며, 상기 상부 전극상 웨이퍼 중앙영역의 내측 가스 공급라인으로는 상기 에지영역에서의 식각 선택비를 높이기 위한 대응 플라즈마 가스를 공급하는 제어부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a semiconductor device plasma etching apparatus capable of bevel etching without a photo process using a binary gas supply line, supplying a binary gas for IMD film etching and bevel etching for forming a pattern on a wafer An upper electrode on which a line is formed, a cathode electrode on which a wafer is fixed below the upper electrode, and an upper electrode and a cathode by driving the cathode electrode up / down for adjusting an etching selectivity in the wafer edge region during the bevel etching A driving unit for controlling the gap and supplying the plasma gas for etching the residual IMD film to the outer gas supply line of the wafer edge region on the upper electrode during the bevel etching, and to the inner gas supply line of the wafer central region on the upper electrode. Is a corresponding plasma for increasing the etch selectivity in the edge region. The is characterized in that a control unit for supply.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.
도 1은 본 발명의 실시 예에 따라 플라즈마 식각장치내 상부 전극(upper electrode)의 가스 공급 라인을 내측과 외측으로 이원화하여 각기 공급되는 가스를 조절 가능케 함과 동시에 캐소드(cathode) 전극을 업/다운(up/down)시키는 간극 조 절을 통해 웨이퍼 상 식각 속도의 조절을 가능하도록 하는 플라즈마 식각 장치를 도시한 것이다. FIG. 1 illustrates dualization of a gas supply line of an upper electrode inside and an outer side of a plasma etching apparatus according to an exemplary embodiment of the present invention to control gas supplied to each other and simultaneously up / down a cathode electrode. A plasma etching apparatus is shown that enables the adjustment of the etching rate on a wafer through the gap adjustment to up / down.
이하 상기 도 1을 참조하여 가스 공급 라인을 이원화한 본 발명의 플라즈마 식각 장치에서 포토레지스트막 공정을 생략하는 웨이퍼 에지 영역(114)에 대한 베벨 식각 공정을 상세히 설명하기로 한다.Hereinafter, the bevel etching process for the
먼저 웨이퍼(106)상 증착된 IMD(Inter Metal Dielectric) 막질의 식각 시 플라즈마 식각장치의 제어부(100)는 IMD 막질의 식각을 위한 보통의 조건으로 플라즈마 식각 장치의 상부 전극(upper electrode)(108)상 이원화 구현되는 내측 외측의 가스 공급라인(112, 110)으로 모두 C5F8, O2 또는 C4F8, O2, CO 혼합가스를 공급하여 웨이퍼상 IMD 막질에 대한 식각을 진행시킨다.First, during the etching of the intermetal dielectric (IMD) film deposited on the
이때 상부측 전극(electrode)(108)과 하부 캐소드 전극(104)간 거리는 제어부(100)의 제어에 따라 웨이퍼가 놓여지는 정전척 캐소드 전극(104)를 업/다운 구동시키는 구동부(102)에 의해 10∼40 mm 범위내로 조절된다.In this case, the distance between the
이어 위와 같이 상부 전극(108)과 하부 캐소드 전극(104)간 간극이 10∼40 mm 범위 내로 조절된 상태에서 IMD막질의 식각을 통한 패터닝(patterning)이 완료된 후에는 웨이퍼 에지 영역(114)에 존재하는 잔류 IMD 막을 제거하기 위한 베벨 식각 공정이 후속하여 수행된다.Subsequently, after the patterning through the etching of the IMD film is completed while the gap between the
이때 본 발명에서는 플라즈마 식각 장치의 상부 전극(108)상 이원화되어 구현된 내측 가스 공급라인(112)과 외측 가스 공급라인(110)에는 베벨 식각 공정을 위한 별도의 포토레지스트막 공정 없이 IMD 막질에 대한 식각을 진행하기 위해 서 로 다른 플라즈마 가스가 공급된다. 즉, 상부 전극(108)상 내측 가스 공급라인(112)을 통해서는 N2 또는 Ar 가스가 주입되며, 외측 가스 공급라인(110)을 통해서는 CF4, CHF3 또는 상기 IMD 막 식각시와 동일한 가스가 웨이퍼상 에지 영역(114)에 주입되도록 한다.At this time, in the present invention, the inner
또한 상기 웨이퍼 에지 영역(114)에 대한 식각 선택비를 높이기 위해 상부 전극(108)과 캐소드 전극(104)간 간극을 조절하게 되는데, 상기 간극은 제어부(100)의 제어에 따른 구동부(102)의 캐소드 전극(104) 업/다운 구동에 따라 조절되어 0.3∼1mm 범위로 낮춰지도록 조절된다. 이에 따라 웨이퍼 중앙영역에서의 식각 속도를 현저히 낮춰 에지 영역(114)에서의 식각 선택비를 높일 수 있게 된다.In addition, the gap between the
도 2는 본 발명의 다른 실시 예에 따라 플라즈마 식각 장비 상부 전극상 가스 공급 라인을 내측과 외측으로 이원화하여 각기 공급되는 가스를 조절 가능케 함과 동시에 캐소드(cathode) 전극을 업/다운(up/down)시키는 간극 조절을 통해 웨이퍼 상 식각 속도의 조절을 가능하도록 하는 플라즈마 식각 장치 구성을 도시한 것이다. FIG. 2 illustrates dualization of a gas supply line on an upper electrode of a plasma etching apparatus into an inner side and an outer side to control gas supplied to each other, and simultaneously up / down a cathode electrode according to another embodiment of the present invention. The plasma etching apparatus is configured to enable the adjustment of the etching rate on the wafer through the gap adjustment.
이하 상기 도 2를 참조하여 가스 공급 라인을 이원화한 본 발명의 플라즈마 식각 장치에서 포토레지스트막 공정을 생략하는 웨이퍼 에지 영역에 대한 베벨 식각 공정을 상세히 설명하기로 한다.Hereinafter, the bevel etching process for the wafer edge region in which the photoresist film process is omitted in the plasma etching apparatus of the present invention which dualizes the gas supply line will be described in detail with reference to FIG. 2.
먼저 웨이퍼상 폴리 실리콘(poly-si) 또는 알루미늄(Al)막 등의 전극재 물질 식각 시 제어부(200)는 전극재 물질의 식각을 위한 보통의 조건으로 플라즈마 식각 장치의 상부 전극(208)상 이원화 구현되는 내측 외측의 가스 공급라인(210, 212)으 로 모두 Cl2, HBr 또는 Cl2, BCl3 혼합가스를 공급하여 웨이퍼(206)상 전극재 물질의 식각을 진행시킨다.First, when etching an electrode material such as a poly-si or aluminum (Al) film on a wafer, the
이때 상부 전극(electrode)(208)과 하부 캐소드 전극(204)간 간극 거리는 제어부(200)의 제어에 따라 웨이퍼(206)가 놓여지는 정전척 캐소드 전극(204)을 업/다운 구동시키는 구동부(202)에 의해 10∼40mm 범위내로 조절되며, 압력은 물질에 따라 4∼50mT 범위에서 진행된다.At this time, the gap distance between the
이어 위와 같이 상부 전극(208)과 하부 캐소드 전극(204)간 간극이 10∼40mm 범위 내로 조절된 상태에서 웨이퍼 상 전극재 물질의 식각을 통한 패터닝이 완료된 후에는 웨이퍼 에지 영역(214)에 존재하는 잔류 전극재 물질막(218)과 잔류 IMD 막(216)을 제거하기 위한 베벨 식각 공정이 후속하여 수행된다.Subsequently, after the patterning through the etching of the electrode material on the wafer is completed, the gap between the
이때 본 발명에서는 플라즈마 식각 장치의 상부 전극(204)상 이원화되어 구현된 내측 가스 공급라인(210)과 외측 가스 공급라인(212)에는 베벨 식각 공정 시 포토레지스트막 공정 없이 잔류 전극막(218) 및 IMD 막(216)에 대한 식각을 진행하기 위해 서로 다른 플라즈마 가스가 공급된다.At this time, in the present invention, the inner
즉, 플라즈마 식각 장치내 상부 전극(208)상 내측 가스 공급라인(210)으로는 N2 또는 Ar을 주입하며, 외측 가스 공급라인(212)으로는 2 단계에 걸쳐 서로 다른 가스를 주입하게 되는데, 1단계에서는 웨이퍼(206)상 잔류 전극막(218)을 제거하기 위해 외측 가스 공급라인(212)을 통해 Cl2, HBr(또는 BC13) 혼합가스가 웨이퍼 에지 영역(214)에 주입되도록 하여 잔류 전극막(218)을 제거시킨다.That is, N2 or Ar is injected into the inner
그런 후, 2단계에서는 잔류 IMD 막(216)을 제거하기 위해 CF4 또는 CHF3 등 의 C-F계 가스가 웨이퍼 에지 영역(214)에 주입되도록 하며, 또한 상기 웨이퍼 에지 영역(214)에 대한 식각 선택비를 높이기 위해 상부 전극(208)과 하부 캐소드 전극(204)간 간극이 조절되는데, 상기 간극은 제어부(200)의 제어에 따른 구동부(202)의 캐소드 전극(204) 업/다운 구동에 따라 조절되어 상부 전극(208)과 하부 캐소드 전극(204)간 간극이 0.3∼1mm 범위로 낮춰지도록 조절된다. 이에 따라 웨이퍼 중앙영역에서의 식각 속도를 현저히 낮춰 에지 영역(214)에서의 식각 선택비를 높일 수 있게 된다.Then, in step 2, a CF-based gas such as CF4 or CHF3 is injected into the
상기한 바와 같이 본 발명에서는 반도체 소자 플라즈마 식각 장치에서, 반도체 소자가 형성되는 웨이퍼 중앙 영역과 웨이퍼 에지 영역으로 서로 다른 가스의 공급이 가능하도록 식각 장비 상부 전극 상 이원화된 가스 공급라인을 구현하여 패턴형성을 위한 전극막 또는 IMD막 식각 시는 전극 상 내/외측 가스 공급라인으로 동일 가스가 공급되도록 하며, 웨이퍼 에지 영역에 대한 베벨 식각 시에는 웨이퍼 에지 영역 상 외측 가스 공급라인으로 잔류 전극막 및 IMD 막을 식각하기 위한 내측 가스 공급라인과는 다른 플라즈마 가스를 공급하고, 상부 전극과 하부 캐소드 전극간 간극을 일정 범위 이내로 좁혀지도록 조절하여 웨이퍼 중앙영역의 식각 속도를 현저히 낮춰 에지 영역에서의 식각 선택비를 높임으로써, 추가의 포토레지스트막 공정 없이도 베벨 식각 공정의 수행이 가능하도록 한다.As described above, in the semiconductor device plasma etching apparatus, pattern formation is realized by implementing a dual gas supply line on the upper electrode of the etching apparatus so that different gases can be supplied to the wafer center region and the wafer edge region where the semiconductor element is formed. When etching the electrode film or IMD film, the same gas is supplied to the inner / outer gas supply line on the electrode, and when the bevel etching to the wafer edge area, the remaining electrode film and the IMD film are transferred to the outer gas supply line on the wafer edge area. It supplies plasma gas different from the inner gas supply line for etching, and adjusts the gap between the upper electrode and the lower cathode electrode to be narrowed within a certain range, thereby significantly reducing the etching speed of the center region of the wafer, thereby increasing the etching selectivity in the edge region. Bevel formula without additional photoresist process Allow each process to be carried out.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여 져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be defined by the claims rather than by the described embodiments.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자 플라즈마 식각 장치에서, 반도체 소자가 형성되는 웨이퍼 중앙 영역과 웨이퍼 에지 영역으로 서로 다른 가스의 공급이 가능하도록 식각 장비 상부 전극 상 이원화된 가스 공급라인을 구현하여 패턴형성을 위한 전극막 또는 IMD막 식각 시는 전극 상 내/외측 가스 공급라인으로 동일 가스가 공급되도록 하며, 웨이퍼 에지 영역에 대한 베벨 식각 시에는 웨이퍼 에지 영역 상 외측 가스 공급라인으로 잔류 전극막 및 IMD 막을 식각하기 위한 내측 가스 공급라인과는 다른 플라즈마 가스를 공급하고, 상부 전극과 하부 캐소드 전극간 간극을 일정 범위 이내로 좁혀지도록 조절하여 웨이퍼 중앙영역의 식각 속도를 현저히 낮춰 에지 영역에서의 식각 선택비를 높임으로써, 추가의 포토레지스트막 공정 없이도 베벨 식각 공정의 수행이 가능하도록 하는 이점이 있다.As described above, in the present invention, in the semiconductor device plasma etching apparatus, by implementing a dual gas supply line on the upper electrode of the etching apparatus to supply different gases to the center region and the wafer edge region where the semiconductor element is formed When etching the electrode film or IMD film for pattern formation, the same gas is supplied to the inner and outer gas supply lines on the electrode, and when the bevel etching on the wafer edge area, the remaining electrode film and the outer gas supply line on the wafer edge area Supplying plasma gas different from the inner gas supply line for etching the IMD film, and adjusting the gap between the upper electrode and the lower cathode to be narrowed within a certain range, thereby significantly reducing the etching speed of the wafer center region, thereby reducing the etching selectivity in the edge region. By increasing the There is an advantage in that it is possible to perform the bevel etching process.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131449A KR100724195B1 (en) | 2005-12-28 | 2005-12-28 | Plasma etching apparatus for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131449A KR100724195B1 (en) | 2005-12-28 | 2005-12-28 | Plasma etching apparatus for semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100724195B1 true KR100724195B1 (en) | 2007-05-31 |
Family
ID=38278863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050131449A KR100724195B1 (en) | 2005-12-28 | 2005-12-28 | Plasma etching apparatus for semiconductor devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100724195B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060085286A (en) * | 2005-01-21 | 2006-07-26 | 삼성전자주식회사 | Tool for setting gap of between electrode for semiconductor equipment |
-
2005
- 2005-12-28 KR KR1020050131449A patent/KR100724195B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060085286A (en) * | 2005-01-21 | 2006-07-26 | 삼성전자주식회사 | Tool for setting gap of between electrode for semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10600639B2 (en) | SiN spacer profile patterning | |
US10629473B2 (en) | Footing removal for nitride spacer | |
KR102023784B1 (en) | Method of etching silicon nitride films | |
US7364956B2 (en) | Method for manufacturing semiconductor devices | |
US9779952B2 (en) | Method for laterally trimming a hardmask | |
US6660127B2 (en) | Apparatus for plasma etching at a constant etch rate | |
JP5042162B2 (en) | Semiconductor processing method | |
US7361607B2 (en) | Method for multi-layer resist plasma etch | |
KR100718072B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
IL180025A (en) | Method for bilayer resist plasma etch | |
KR100743873B1 (en) | Techniques for improving etching in a plasma processing chamber | |
JP4351806B2 (en) | Improved technique for etching using a photoresist mask. | |
JP5248063B2 (en) | Semiconductor element processing method | |
US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
KR100724195B1 (en) | Plasma etching apparatus for semiconductor devices | |
TWI786101B (en) | Post etch treatment to prevent pattern collapse | |
JP2001102361A (en) | Plasma treatment method | |
KR102254447B1 (en) | Plasma etching method | |
KR20210001962A (en) | Substrate processing method and substrate processing apparatus | |
JP2003068709A (en) | Dry etching method | |
KR100790241B1 (en) | The method for bevel etch of wafer edge using beol process | |
US20070056930A1 (en) | Polysilicon etching methods | |
US20080081475A1 (en) | Method for forming pattern in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |