KR100670043B1 - A manufacturing method of a thin film transistor panel for a liquid crystal display - Google Patents

A manufacturing method of a thin film transistor panel for a liquid crystal display Download PDF

Info

Publication number
KR100670043B1
KR100670043B1 KR1019990046067A KR19990046067A KR100670043B1 KR 100670043 B1 KR100670043 B1 KR 100670043B1 KR 1019990046067 A KR1019990046067 A KR 1019990046067A KR 19990046067 A KR19990046067 A KR 19990046067A KR 100670043 B1 KR100670043 B1 KR 100670043B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
mask
forming
thin film
Prior art date
Application number
KR1019990046067A
Other languages
Korean (ko)
Other versions
KR20010038188A (en
Inventor
김치우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990046067A priority Critical patent/KR100670043B1/en
Publication of KR20010038188A publication Critical patent/KR20010038188A/en
Application granted granted Critical
Publication of KR100670043B1 publication Critical patent/KR100670043B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 저항성 접촉층 및 도전체층을 연속하여 증착한 다음, 그 위에 양성 감광막을 도포한다. 이어, 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴 중에서 소스 전극과 드레인 전극 사이에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께를 얇게 하며, 기타 부분의 감광막은 모두 제거한다. 두께가 얇은 제1 부분을 형성하기 위해 마스크의 슬릿 패턴 내에 바나 도트 패턴을 형성하여 빛의 투과량을 조절한다. 또는, 노광기의 분해능보다 작게 슬릿 패턴을 형성하거나 슬릿 패턴에 부분 투과막을 형성한다. 이어, 기타 부분의 도전체층을 제거하여 그 하부의 저항성 접촉층을 노출시키고, 기타 부분의 노출된 저항성 접촉층과 그 하부의 반도체층을 감광막의 제1 부분과 함께 제거한다. 이어, 채널부의 도전체층 및 그 하부의 저항성 접촉층 패턴을 제거하여 소스 전극과 드레인 전극을 분리하며 그 사이의 반도체 패턴을 드러낸다. 이어, 남아 있는 감광막의 제2 부분을 제거하고 보호막과 화소 전극을 형성한다.A gate wiring including a gate line, a gate electrode, and a gate pad is formed on an insulating substrate, and a gate insulating film, a semiconductor layer, an ohmic contact layer, and a conductor layer are successively deposited, and then a positive photosensitive film is applied thereon. Subsequently, the photoresist film is irradiated with light through a mask and then developed to form a photoresist pattern. The first portion of the photoresist pattern located between the source electrode and the drain electrode is thinner than the second portion located in the portion where the data line is to be formed, and all other portions of the photoresist are removed. In order to form a thin first portion, a bar or dot pattern is formed in the slit pattern of the mask to control the amount of light transmitted. Alternatively, the slit pattern is formed smaller than the resolution of the exposure machine, or the partial permeable film is formed in the slit pattern. Subsequently, the conductor layer of the other portion is removed to expose the underlying ohmic contact layer, and the exposed ohmic contact layer of the other portion and the semiconductor layer thereunder are removed together with the first portion of the photosensitive film. Subsequently, the conductive layer of the channel portion and the resistive contact layer pattern under the channel portion are removed to separate the source electrode and the drain electrode, thereby exposing the semiconductor pattern therebetween. Subsequently, the second portion of the remaining photoresist film is removed to form a passivation film and a pixel electrode.

감광막 패턴, 해상도, 슬릿, 부분 투과막Photoresist pattern, resolution, slit, partial permeable membrane

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor panel for a liquid crystal display}A manufacturing method of a thin film transistor panel for a liquid crystal display}

도 1은 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display device according to the present invention;

도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이고,2 is a cross-sectional view taken along the line II-II of FIG. 1,

도 3a는 본 발명에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,3A is a layout view of a thin film transistor substrate in a first step of manufacturing in accordance with the present invention,

도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,FIG. 3B is a cross-sectional view taken along line IIIb-IIIb in FIG. 3A;

도 4는 박막 트랜지스터 기판에서 데이터 배선용 도전체층이 형성된 후 두께를 달리하는 감광막 패턴이 형성된 단계를 도시한 단면도이고,4 is a cross-sectional view illustrating a step in which a photosensitive film pattern having a different thickness is formed after a conductor layer for data wiring is formed on a thin film transistor substrate.

도 5a 내지 도 5c는 위치에 따라 두께를 달리하는 감광막 패턴을 형성하는 과정을 순서대로 도시한 단면도이고,5A through 5C are cross-sectional views sequentially illustrating a process of forming a photosensitive film pattern having a different thickness according to a position;

도 6a 내지 도 6d는 슬릿이 형성된 마스크를 도시한 도면이고, 6A to 6D are diagrams showing a mask in which slits are formed;

도 7a 내지 도 7c는 도 4 다음 단계에서의 식각 과정을 순서대로 도시한 단면도이고, 7A to 7C are cross-sectional views sequentially illustrating an etching process in the next step of FIG. 4;

도 8a는 도 7c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고, 8A is a layout view of a thin film transistor substrate in a next step of FIG. 7C;

도 8b는 도 8a에서 Ⅷb-Ⅷb 선을 따라 잘라 도시한 단면도이고,FIG. 8B is a cross-sectional view taken along the line VIIb-VIIb of FIG. 8A;

도 9a는 도 8a 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,9A is a layout view of a thin film transistor substrate in a next step of FIG. 8A,

도 9b는 도 9a에서 Ⅸb-Ⅸb 선을 따라 잘라 도시한 단면도이다.FIG. 9B is a cross-sectional view taken along the line VIIb-VIIb of FIG. 9A.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor substrate for a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. The liquid crystal molecules of the liquid crystal layer are applied by applying a voltage to the two electrodes. The display device controls the amount of light transmitted by rearranging.

이러한 액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판을 제조할 때 마스크를 이용한 사진 식각 공정을 이용한다. 현재는 통상 다섯 장 또는 여섯 장의 마스크를 이용한 사진 식각 공정을 실시하고 있으며, 생산 비용을 줄이기 위해서는 사용하는 마스크의 수를 적게 하는 것이 바람직하다. It is common to have a thin film transistor for switching a voltage applied to an electrode in one substrate of the liquid crystal display device, and when manufacturing the thin film transistor substrate, a photolithography process using a mask is used. Currently, photolithography is performed using five or six masks. In order to reduce production costs, it is desirable to reduce the number of masks used.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 사용되는 마스크 수를 줄이는 것이다.An object of the present invention is to reduce the number of masks used when manufacturing a thin film transistor substrate for a liquid crystal display device.

이러한 과제를 달성하기 위하여 본 발명에서는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 적어도 한 단계는 바(bar)나 도트(dot) 패턴을 포함하는 슬릿 패턴을 가진 마스크를 사용하여 중간 두께를 가지는 감광막 패턴을 형성하고, 이를 식각 마스크로 사용하여 적어도 둘 이상의 패턴을 하나의 마스크를 이용한 사진 식각 공정으로 형성한다.In order to achieve this problem, in the present invention, at least one step in manufacturing a thin film transistor substrate for a liquid crystal display device is a photosensitive film having an intermediate thickness using a mask having a slit pattern including a bar or dot pattern. A pattern is formed and at least two or more patterns are formed by a photolithography process using one mask using the pattern as an etching mask.

본 발명에 따르면, 우선 절연 기판 위에 게이트선과 게이트선에 연결되어 있는 게이트 전극, 게이트선에 연결되어 외부로부터 주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막 패턴을 형성하고, 게이트 절연막 패턴 위에 반도체 패턴 및 저항성 접촉층 패턴을 형성한다. 이어, 저항성 접촉층 패턴 위에 서로 분리되어 있는 소스 및 드레인 전극과, 소스 전극과 연결된 데이터선, 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선을 덮는 보호막 패턴을 형성하고, 드레인 전극과 연결되는 화소 전극을 형성한다. According to the present invention, first, a gate line including a gate line and a gate electrode connected to the gate line and a gate pad connected to the gate line and receiving a scan signal from the outside is formed on the insulating substrate. Next, a gate insulating film pattern covering the gate wiring is formed, and a semiconductor pattern and an ohmic contact layer pattern are formed on the gate insulating film pattern. Next, a data line is formed including a source and a drain electrode separated from each other, a data line connected to the source electrode, and a data pad connected to the data line to receive an image signal from the outside. Next, a passivation layer pattern covering the data line is formed, and a pixel electrode connected to the drain electrode is formed.

이때, 박막 트랜지스터 기판의 제조 단계 중 적어도 어느 한 단계는 마스크를 이용한 사진 식각 공정으로 형성하며, 이러한 마스크는 빛이 일부만 투과되도록 바나 도트 패턴이 형성되어 노광기의 분해능보다 크기가 작은 슬릿 패턴을 포함하는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함한다.In this case, at least one step of manufacturing the thin film transistor substrate may be formed by a photolithography process using a mask, and the mask may include a slit pattern having a size smaller than the resolution of the exposure machine by forming a bar or dot pattern so that only part of the light is transmitted. A first part and a second part through which light cannot be transmitted completely and a third part through which light can be transmitted completely.

이와 같은 마스크를 사용하여 제1 두께를 갖는 제1 부분과 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 두께가 없는 제3 부분으로 이루어진 감광막 패턴을 형성하며, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응되도록 정렬하는 것이 바람직하다.Such a mask is used to form a photoresist pattern consisting of a first portion having a first thickness, a second portion having a thickness thicker than the first thickness, and a third portion having no thickness, wherein the first, second, and third portions of the mask In the exposure process, alignment is performed so as to correspond to the first, second, and third portions of the photoresist pattern, respectively.

이때, 바나 도트 패턴 선폭의 오차는 ±0.02㎛ 이하이고, 동일한 마스크마다 형성된 바나 도트 패턴의 편차는 ±0.01㎛ 이하인 것이 바람직하다. At this time, it is preferable that the error of the bar and dot pattern line width is ± 0.02 µm or less, and the deviation of the bar and dot pattern formed for each same mask is ± 0.01 µm or less.

한편, 노광기의 분해능은 통상 2-5㎛인데, 분해능이 3㎛이면 슬릿 패턴의 폭은 1-2㎛인 것이 바람직하며 분해능이 4㎛이면 슬릿 패턴의 폭은 1.5-3㎛인 것이 바람직하다.On the other hand, although the resolution of an exposure machine is 2-5 micrometers normally, when the resolution is 3 micrometers, it is preferable that the width of a slit pattern is 1-2 micrometers, and when the resolution is 4 micrometers, it is preferable that the width of a slit pattern is 1.5-3 micrometers.

또한, 슬릿 패턴에 투과율이 10-100%의 범위를 갖는 부분 투과막을 포함할 수도 있으며, 이때 부분 투과막은 MoSi, Al2O3, CrOx, Ag와 같은 물질로 형성하는 것이 바람직하다.In addition, the slit pattern may include a partial permeable membrane having a transmittance in the range of 10-100%, wherein the partial permeable membrane is preferably formed of a material such as MoSi, Al 2 O 3 , CrOx, Ag.

이러한 본 발명의 제조 방법에서는 위치에 따라 투과율이 다른 마스크를 이용하여 두께를 달리하는 감광막 패턴을 형성함으로써 사용되는 마스크 수를 줄일 수 있다.In the manufacturing method of the present invention, the number of masks used can be reduced by forming a photosensitive film pattern having a different thickness by using a mask having a different transmittance depending on the position.

그러면, 첨부한 도면을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Then, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art can easily practice the present invention. do.

본 발명에서는 바나 도트 패턴이 형성되어 있는 슬릿 패턴을 포함하는 마스크를 사용하여 중간 두께를 가지는 감광막 패턴을 형성하고 이를 식각 마스크로 사용하여 적어도 둘 이상의 패턴을 형성하여 액정 표시 장치용 박막 트랜지스터 기판 을 제조할 때 마스크 수를 줄인다. 특히, 본 발명의 한 실시예에서는 중간 두께를 가지는 감광막 패턴을 식각 마스크로 이용하여 반도체 패턴과 데이터 배선을 형성한다.In the present invention, a photosensitive film pattern having an intermediate thickness is formed using a mask including a slit pattern having a bar or dot pattern formed thereon, and at least two or more patterns are formed using the same as an etching mask to manufacture a thin film transistor substrate for a liquid crystal display device. Reduce the number of masks. In particular, in an embodiment of the present invention, the semiconductor pattern and the data wiring are formed using the photosensitive film pattern having an intermediate thickness as an etching mask.

우선, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.First, the structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 2.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along a line II-II.

먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(24), 게이트선(21)과 평행하게 형성되어 있는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(83)과 연결된 유지 축전기용 도전 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(83)과 게이트선(21)의 중첩으로 형성된 유지 용량이 충분할 경우 형성하지 않을 수도 있다. First, a gate made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten alloy (MoW), chromium (Cr), tantalum (Ta), etc. on the insulating substrate 10. Wiring is formed. The gate wiring is connected to the gate line 21 extending in the horizontal direction, the gate electrode 22 which is a part of the gate line 21, and the gate line 21 to receive a scan signal from the outside and transfer the scan signal to the gate line 21. The gate pad 24 and the sustain electrode 28 formed in parallel with the gate line 21 are included. The storage electrode 28 overlaps with the conductive pattern 68 for the storage capacitor connected to the pixel electrode 83 to be described later to form a storage capacitor to improve the charge storage capability of the pixel. The pixel electrode 83 and the gate line (to be described later) 21 may not be formed if the holding capacity formed by the overlap of 21) is sufficient.

게이트 배선(21, 22, 24, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이 트 절연막(30)이 형성되어 게이트 배선(21, 22, 24, 28)을 덮고 있다.A gate insulating film 30 made of silicon nitride (SiN x ) is formed on the gate wirings 21, 22, 24, and 28 to cover the gate wirings 21, 22, 24, and 28.

게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체 패턴(41, 48)이 형성되어 있으며, 반도체 패턴(41, 48) 위에는 n형 불순물로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층 패턴(51, 52, 58)이 형성되어 있다.Semiconductor patterns 41 and 48 made of semiconductors such as amorphous silicon are formed on the gate insulating layer 30, and ohmic contact layers made of amorphous silicon doped with n-type impurities are formed on the semiconductor patterns 41 and 48. 51, 52, 58) are formed.

저항성 접촉층 패턴(51, 52, 58) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드(64), 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전 패턴(68)을 포함한다.On the ohmic contact layer patterns 51, 52, and 58, a data line made of a metal or a conductor such as aluminum or an aluminum alloy, molybdenum or molybdenum-tungsten alloy, chromium or tantalum is formed. The data line includes a data line 61 extending in the vertical direction, a source electrode 62 which is a part of the data line 61, a drain electrode 63 facing the source electrode 62 around the gate electrode 22, and data. And a data pad 64 connected to the line 61 and receiving image signals from the outside, and a conductive pattern 68 for the storage capacitor positioned on the storage electrode 28.

데이터 배선(61, 62, 63, 64, 68) 및 게이트 절연막(30) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(63), 데이터 패드(64), 유지 축전기용 도전 패턴(68)을 드러내는 접촉 구멍(72, 73, 74, 75)을 가지고 있다. 또한, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(71)을 가지고 있다.The passivation layer 70 is formed on the data wirings 61, 62, 63, 64, and 68 and the gate insulating layer 30, and the passivation layer 70 includes the drain electrode 63, the data pad 64, and the conductive capacitor. It has contact holes 72, 73, 74, 75 exposing the pattern 68. In addition, the gate insulating film 30 has a contact hole 71 that exposes the gate pad 24.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 형성하는 화소 전극(83)이 형성되어 있다. 화소 전극(83)은 ITO(indium tin oxide) 따위의 투명 도전 물질로 이루어져 있으며, 접촉 구멍(72) 을 통해 드레인 전극(63)과 연결되어 화상 신호를 인가받는다. 화소 전극(83)은 접촉 구멍(74, 75)을 통해 유지 축전기용 도전 패턴(68)과 연결되어 있다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(71, 73)을 통해 각각 이들과 연결되는 보조 게이트 패드(81) 및 보조 데이터 패드(82)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(24, 64)를 보호하는 역할을 하는 것으로 필수적인 것은 아니다.On the passivation layer 70, a pixel electrode 83 that receives an image signal from a thin film transistor and forms an electric field together with the electrodes of the upper plate is formed. The pixel electrode 83 is made of a transparent conductive material such as indium tin oxide (ITO). The pixel electrode 83 is connected to the drain electrode 63 through a contact hole 72 to receive an image signal. The pixel electrode 83 is connected to the conductive pattern 68 for the storage capacitor through the contact holes 74 and 75. On the other hand, an auxiliary gate pad 81 and an auxiliary data pad 82 connected to the gate pad 24 and the data pad 64 through the contact holes 71 and 73, respectively, are formed. , 64, and to protect the pads 24 and 64, and are not essential.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 9b, 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 9B and FIGS. 1 and 2.

먼저, 도 3a 및 도 3b에서와 같이 기판(10) 위에 게이트 배선용 도전체층을 증착하고 첫째 마스크를 이용한 사진 식각 공정을 실시하여 게이트 배선(21, 22, 24, 28)을 형성한다.First, as shown in FIGS. 3A and 3B, the gate wiring conductor layer is deposited on the substrate 10, and a photolithography process using a first mask is performed to form the gate wirings 21, 22, 24, and 28.

이어, 도 4에서와 같이 게이트 절연막(30), 반도체층(40), 저항성 접촉층(50), 데이터 배선용 도전체층(60)을 연속하여 증착하고 그 위에 둘째 마스크를 이용한 사진 공정을 실시하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(61, 62, 63, 64, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거해야 한다.Subsequently, as shown in FIG. 4, the gate insulating film 30, the semiconductor layer 40, the ohmic contact layer 50, and the data wiring conductor layer 60 are successively deposited, and a photo process using a second mask is performed thereon. Patterns 112 and 114 are formed. In this case, among the photoresist patterns 112 and 114, the channel portion C of the thin film transistor, that is, the first portion 114 positioned between the source electrode 62 and the drain electrode 63, is the data wiring portion A, that is, the data. The thickness of the wirings 61, 62, 63, 64, and 68 is thinner than that of the second portion 112 positioned at the portion where the wirings 61, 62, 63, 64, and 68 are to be formed.

이러한 위치에 따라 두께를 달리하는 감광막 패턴(112, 114)를 형성하기 위 해서는 우선, 감광막을 도포한 후 노광 시에 감광막의 위치에 따라 빛의 조사량이 달라야 한다. 이를 위해 노광 시 사용되는 마스크에는 데이터 배선부(A)에 위치하는 부분에 빛이 투과되지 않도록 크롬 따위의 불투명막이 형성되어야 하고, 채널부(C)에 위치하는 부분에 빛이 일부만 투과되도록 하는 패턴이 형성되어야 하며, 기타 부분(B)에는 빛이 완전히 투과되도록 불투명막이 형성되지 않아야 한다. In order to form the photoresist patterns 112 and 114 having different thicknesses according to the positions, first, after applying the photoresist, the amount of light irradiation should be different depending on the position of the photoresist during exposure. For this purpose, an opaque film such as chromium should be formed in the mask used during exposure so that light does not pass through the portion positioned in the data wiring portion A, and a pattern for transmitting only part of the light in the portion positioned in the channel portion C. It should be formed, and no opaque film should be formed in the other part (B) so that light is completely transmitted.

이러한 두께를 달리하는 감광막 패턴(112, 114)을 형성하는 과정에 대해서 양성 감광막을 이용하는 경우에 대하여 도 5a 내지 도 5c를 참조하여 상세히 설명한다.The process of forming the photoresist patterns 112 and 114 having different thicknesses will be described in detail with reference to FIGS. 5A to 5C.

먼저, 도 5a에서와 같이 기판(100) 위에 증착되어 있는 박막(200) 위에 감광막(300)을 도포한다. First, as shown in FIG. 5A, a photosensitive film 300 is coated on the thin film 200 deposited on the substrate 100.

이어, 도 5b에서와 같이 불투명 패턴(400, 420) 사이에 형성되어 있는 슬릿 패턴(410)을 가진 마스크(500)를 통해 빛을 조사한다. 빛이 조사되면 도 5b의 가장 자리(P)는 빛에 직접 노출되며 슬릿 패턴(410)을 통해 조사된 부분(Q)은 조사량에 비해 투과량이 적고 R부분은 빛에 노출되지 않는다. Subsequently, as shown in FIG. 5B, light is irradiated through the mask 500 having the slit pattern 410 formed between the opaque patterns 400 and 420. When light is irradiated, the edge P of FIG. 5B is directly exposed to light, and the portion Q irradiated through the slit pattern 410 has a small amount of transmission relative to the irradiation amount, and the R portion is not exposed to light.

이 감광막(300)을 현상하게 되면, 도 5c에 도시한 바와 같이 빛이 조사되지 않은 부분(R)에는 대부분의 감광막이 남게 되고 빛의 일부만 조사된 중앙 부분(Q)에는 빛이 조사되지 않은 부분(R)보다 얇은 두께로 형성되는 감광막 패턴(310)이 만들어진다. 여기서, 온전한 두께로 형성된 부분은 도 4에서 데이터 배선부(A)에 위치하는 감광막 패턴(112)에 해당하며, 감광막이 남아 있지 않은 부분은 기타 부분(B)에 해당하고, 얇은 두께로 형성된 부분은 채널부(C)에 위치하는 감광막 패턴(114)에 해당한다.When the photosensitive film 300 is developed, as shown in FIG. 5C, most of the photosensitive film remains in the portion R where no light is irradiated, and a portion where no light is irradiated in the central portion Q where only part of the light is irradiated. The photoresist pattern 310 is formed to have a thickness thinner than that of (R). Here, the portion formed with the intact thickness corresponds to the photosensitive film pattern 112 positioned in the data wiring part A in FIG. 4, and the portion in which the photosensitive film is not left corresponds to the other portion B and is formed with a thin thickness. Corresponds to the photosensitive film pattern 114 positioned in the channel portion C. FIG.

이러한 빛의 투과량이 부분적으로 다른 마스크를 이용하여 감광막 패턴(112, 114)을 형성할 때 중간 두께를 가지는 감광막 패턴(114)을 균일하게 형성하고 재현성을 높임으로써 공정 마진을 크게 하여 생산 수율의 향상을 가져올 수 있어야 한다. 이를 위해서는 슬릿 패턴 내에 바나 도트 패턴을 추가로 형성하여 빛의 투과율을 조절하며 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.When the photoresist patterns 112 and 114 are formed using masks having different amounts of light transmission, the photoresist pattern 114 having an intermediate thickness is uniformly formed and the reproducibility is increased to increase the process margin to increase the production yield. You should be able to get it. To this end, bar or dot patterns are additionally formed in the slit pattern to control light transmittance, which will be described in detail with reference to the accompanying drawings.

첫 번째 방법은 도 6a 및 도 6b에서와 같이 채널부(C)가 형성되는 부분에 위치한 감광막에 빛이 일부만 투과될 수 있도록 마스크의 슬릿 패턴(410) 내에 바(bar) 패턴(420)을 삽입하는 것이다. 이때, 바 패턴(420)은 채널부(C) 길이에 대해 가로 또는 세로 방향으로 형성될 수 있으며, 바 패턴 대신 도트(dot) 패턴을 삽입할 수도 있다. In the first method, as shown in FIGS. 6A and 6B, a bar pattern 420 is inserted into the slit pattern 410 of the mask so that only part of the light is transmitted to the photosensitive film positioned at the portion where the channel portion C is formed. It is. In this case, the bar pattern 420 may be formed in a horizontal or vertical direction with respect to the length of the channel portion C, and a dot pattern may be inserted instead of the bar pattern.

이렇게 하면, 채널부(C)에 형성되는 감광막 패턴(114)이 균일하게 형성되며 패턴의 재현성을 정밀하게 할 수 있다.In this way, the photosensitive film pattern 114 formed in the channel part C is formed uniformly, and the reproducibility of a pattern can be made precise.

이때, 바나 도트 패턴(420)의 크기 및 밀도를 변화시켜 슬릿 패턴(410)을 통한 빛의 투과량을 조절하여 감광막 패턴(114)의 두께를 조절할 수 있다.In this case, the thickness of the photoresist pattern 114 may be adjusted by controlling the amount of light transmitted through the slit pattern 410 by changing the size and density of the bar or dot pattern 420.

여기서, 현상 후에 남는 감광막 패턴을 균일하게 하고 패턴의 재현성을 정밀하게 관리하기 위해서는 정밀한 마스크 패턴 관리가 요구된다. 이를 위해 바나 도트 선폭의 오차는 ±0.02㎛ 이하로 하는 것이 바람직하다. Here, precise mask pattern management is required in order to make the photoresist pattern remaining after development uniform and to precisely manage the reproducibility of the pattern. For this purpose, the error of the bar or dot line width is preferably set to ± 0.02 μm or less.

또한, 액정 표시 장치 패널을 제조할 때 동일한 패턴이 형성된 여러 장의 마스크를 사용하는데, 마스크마다 형성되어 있는 동일한 슬릿 패턴은 정확하게 일치 해야 하며 그렇지 않을 경우 이들의 편차를 ±0.01㎛ 이하로 하는 것이 바람직하다.In addition, when manufacturing a liquid crystal display panel, several masks having the same pattern are used, and the same slit pattern formed for each mask must be exactly matched, otherwise it is preferable that the deviation is ± 0.01 μm or less. .

두 번째 방법은 도 6c에서와 같이 채널부(C)를 노광기의 분해능보다 작은 크기의 슬릿 패턴(411)으로 형성하는 것이다. The second method is to form the channel portion C into the slit pattern 411 having a size smaller than the resolution of the exposure machine as shown in FIG. 6C.

여기서, 불투명막(401)으로 덮여 있는 부분으로는 빛이 전혀 투과되지 않고, 슬릿 패턴(411)이 형성되어 있는 채널부(C)로는 빛이 일부만 투과되며, 불투명막(401)으로 덮이지 않은 부분(도시하지 않음)으로는 빛이 완전히 투과된다. Here, light is not transmitted at all to the portion covered with the opaque film 401, and only part of the light is transmitted to the channel portion C where the slit pattern 411 is formed, and is not covered with the opaque film 401. The part (not shown) transmits light completely.

통상 사용되는 노광기의 분해능은 2-5㎛의 범위를 갖는다. The resolution of the exposure machine normally used has a range of 2-5 micrometers.

노광기의 분해능이 3㎛인 경우 슬릿 패턴(411)의 폭이 1-2㎛인 마스크를 적용하고, 분해능이 4㎛인 경우 슬릿 패턴(411)의 폭이 1.5-3㎛인 마스크를 적용한다. 이 방법을 이용하면 채널부(C)에 불완전 노광 영역을 수 ㎛ 정도로 형성할 수 있다.When the resolution of the exposure machine is 3 μm, a mask having a width of 1-2 μm of the slit pattern 411 is applied. When the resolution is 4 μm, a mask having a width of 1.5-3 μm is applied. By using this method, an incomplete exposure region can be formed in the channel portion C on the order of several micrometers.

세번째 방법은 도 6d에서와 같이 채널부(C)를 슬릿 패턴에 형성된 부분 투과막(412)으로 형성하는 것이다. The third method is to form the channel portion C as the partial permeable membrane 412 formed in the slit pattern as shown in FIG. 6D.

불투명막(402)으로 덮여 있는 부분으로는 빛이 전혀 투과되지 않고, 부분 투과막(412)이 형성되어 있는 부분으로는 빛이 일부만 투과되며, 불투명막(402)으로 덮이지 않은 부분(도시하지 않음)으로는 빛이 완전히 투과된다. 이때, 노광기의 분해능보다 작은 슬릿 패턴과 함께 사용할 수도 있으며 그렇지 않을 수도 있다.The light is not transmitted at all to the portion covered with the opaque membrane 402, and only part of the light is transmitted to the portion where the partial permeable membrane 412 is formed (not shown). Light is completely transmitted. In this case, it may or may not be used with a slit pattern smaller than the resolution of the exposure machine.

부분 투과막(412)을 노광기의 분해능보다 작은 슬릿 패턴에 형성하면 중간 두께를 가지는 감광막 패턴을 통해 형성되는 채널부(C)의 길이를 조절할 수 있다. 또한, 형성하고자 하는 최적의 채널부(C) 길이와 감광막 패턴의 폭이나 간격(CD; critical dimension)을 동시에 만족시킬 수 있다. 그리고, 감광막 패턴의 프로파일(profile)을 세울 수 있어 공정 마진의 확대가 가능하다.When the partial transmission film 412 is formed in a slit pattern smaller than the resolution of the exposure machine, the length of the channel portion C formed through the photosensitive film pattern having an intermediate thickness can be adjusted. In addition, the optimal channel portion C to be formed and the width or interval (CD) of the photoresist pattern may be satisfied at the same time. In addition, since the profile of the photoresist pattern can be set, the process margin can be expanded.

여기서, 부분 투과막(412)의 두께나 투과막의 물질을 이용하여 투과율을 정밀하게 관리하여 마스크 내 및 마스크 간의 투과율 편차를 최소화할 수 있다.Here, the transmittance can be precisely managed using the thickness of the partial permeable membrane 412 or the material of the permeable membrane, thereby minimizing the variation in transmittance in and between the masks.

부분 투과막(412)의 투과율은 10-100%의 범위를 갖는데, 투과율을 조절하면 감광막 패턴의 두께를 조절할 수 있다. The transmittance of the partial transmissive layer 412 is in the range of 10-100%. By adjusting the transmittance, the thickness of the photosensitive layer pattern may be adjusted.

부분 투과막(412)으로는 MoSi막, Al2O3막, CrOx막 및 Ag막 따위의 막 중 어느 하나를 사용한다.As the partial permeable membrane 412, any one of a film such as a MoSi film, an Al 2 O 3 film, a CrOx film, and an Ag film is used.

이러한 세 가지 방법 중의 한 가지 방법을 이용하여 위치에 따라 두께를 달리 하는 감광막 패턴(112, 114)이 만들어지면, 이어서 감광막 패턴(112, 114) 및 그 하부의 막들, 즉 데이터 배선용 도전체층(60), 저항성 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 남아야 하고, 채널부(C)에는 반도체층(40)만이 남아야 하며, 기타 부분(B)에는 게이트 절연막(30)만이 남아야 한다.After the photoresist patterns 112 and 114 having different thicknesses according to positions are made by using one of these three methods, the photoresist patterns 112 and 114 and the underlying films, that is, the conductor layer 60 for data wiring, are formed. ), The ohmic contact layer 50 and the semiconductor layer 40 are etched. At this time, the data line and the layers below it should remain in the data line A, only the semiconductor layer 40 should remain in the channel portion C, and only the gate insulating film 30 should remain in the other portion B.

먼저, 도 7a에서와 같이 기타 부분(B)의 노출되어 있는 데이터 배선용 도전체층(60)을 제거하여 그 하부의 저항성 접촉층(50)을 노출시킨다. 만일 기타 부분(B)에 얇은 감광막이 남아 있다면 이를 먼저 제거한다. 이렇게 하면, 채널부(C) 및 데이터 배선부(A)의 도전체층(60), 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고, 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 저항성 접촉층(50)이 드러난다. 이때, 도전체 패턴(67, 68)은 소스 전극(62) 및 드레인 전극(63)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(61, 62, 63, 64, 68)의 형태와 동일하다.First, as shown in FIG. 7A, the exposed conductive wiring layer 60 of the other portion B is removed to expose the lower ohmic contact layer 50. If there is a thin film on the other part (B), remove it first. This leaves only the conductor layer 60 of the channel portion C and the data wiring portion A, that is, the conductor pattern 67 for the source / drain and the conductor pattern 68 for the storage capacitor, and the other portion (B). ), All of the conductor layer 60 is removed to reveal the underlying ohmic contact layer 50. In this case, the conductor patterns 67 and 68 are the same as those of the data wires 61, 62, 63, 64, and 68 except that the source electrode 62 and the drain electrode 63 are connected without being separated. Do.

이어, 도 7b에서와 같이 기타 부분(B)의 노출된 저항성 접촉층(50) 및 그 하부의 반도체층(40)을 식각하여 저항성 접촉층 패턴(57, 58)과 그 하부의 반도체 패턴(47, 48)을 형성한다. 이때, 기타 부분(B)의 저항성 접촉층(50) 및 반도체층(40)이 완전히 제거되어 그 하부의 게이트 절연막(30)이 드러날 수도 있지만, 반도체층(40)이 약간 남아 있을 수도 있다. 한편, 채널부(C)의 감광막 패턴(114)은 남아 있을 수도 있고 그렇지 않을 수도 있지만, 데이터 배선부(A)의 감광막 패턴(112)은 남아 있어야 한다. 채널부(C)의 감광막 패턴(114)이 남아 있는 경우에는 애싱(ashing) 따위를 통하여 제거한다. 이때, 데이터 배선부(A)의 감광막 패턴(112)은 어느 정도 두께가 줄지만 제거되지는 않는다. 이렇게 하면, 소스/드레인용 도전체 패턴(67)이 드러난다. Subsequently, as shown in FIG. 7B, the exposed ohmic contact layer 50 of the other portion B and the semiconductor layer 40 underneath are etched to etch the ohmic contact layer patterns 57 and 58 and the semiconductor pattern 47 thereunder. , 48). In this case, the ohmic portion 50 and the semiconductor layer 40 of the other portion B may be completely removed to expose the lower gate insulating layer 30, but the semiconductor layer 40 may remain slightly. Meanwhile, the photosensitive film pattern 114 of the channel portion C may or may not remain, but the photosensitive film pattern 112 of the data wiring portion A should remain. When the photoresist pattern 114 of the channel portion C remains, the ashing is removed through ashing. At this time, the photosensitive film pattern 112 of the data wiring portion A is reduced to some extent, but is not removed. This reveals the conductor pattern 67 for the source / drain.

이어, 도 7c에서와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 저항성 접촉층 패턴(57)을 식각하여 제거한다. 이때, 반도체 패턴(47)의 일부가 제거되어 두께가 얇아질 수도 있으며 감광막 제2 부분(112)의 두께도 어느 정도 식각될 수 있다. 또한, 기타 부분(B)에 반도체층(40)이 남아 있다면 이때 제거되어야 한다. 이렇게 하여, 소스/드레인용 도전체 패턴(67) 및 저항성 접촉층 패턴(57)이 분리된다. Subsequently, as illustrated in FIG. 7C, the source / drain conductor pattern 67 of the channel part C and the ohmic contact layer pattern 57 thereunder are removed by etching. In this case, a portion of the semiconductor pattern 47 may be removed to reduce the thickness, and the thickness of the photoresist second portion 112 may be etched to some extent. In addition, if the semiconductor layer 40 remains in the other part (B), it should be removed at this time. In this way, the conductor pattern 67 for source / drain and the ohmic contact layer pattern 57 are separated.

이어, 데이터 배선부(A)에 남아 있는 감광막(112)을 제거하여, 도 8a 및 도 8b에서와 같이 데이터 배선(61, 62, 63, 64, 68)을 완성한다. Next, the photosensitive film 112 remaining in the data wiring portion A is removed to complete the data wirings 61, 62, 63, 64, and 68 as shown in FIGS. 8A and 8B.

이어, 도 9a 및 도 9b에서와 같이 보호막(70)을 증착하고 셋째 마스크를 이용한 사진 식각 공정을 실시하여 접촉 구멍(71, 72, 73, 74, 75)을 형성한다. Next, as shown in FIGS. 9A and 9B, the protective layer 70 is deposited and a photolithography process using a third mask is performed to form contact holes 71, 72, 73, 74, and 75.

이어, 도 1 및 도 2에서와 같이 ITO와 같은 투명 도전 물질을 증착하고 넷째 마스크를 이용한 사진 식각 공정을 실시하여 화소 전극(83), 보조 게이트 패드(81), 보조 데이터 패드(82)를 형성한다. 1 and 2, a transparent conductive material such as ITO is deposited and a photolithography process using a fourth mask is performed to form the pixel electrode 83, the auxiliary gate pad 81, and the auxiliary data pad 82. do.

이와 같이 본 발명에서는 투과율을 조절하기 위해 바나 도트 패턴을 이용하거나 채널부(C)를 슬릿 패턴으로 형성하거나 부분 투과막을 이용함으로써 중간 두께를 가지는 감광막 패턴(114)을 균일하고 재현성있게 형성할 수 있다.As described above, in the present invention, the photosensitive film pattern 114 having an intermediate thickness may be uniformly and reproducibly formed by using a bar or dot pattern, forming the channel portion C in a slit pattern, or using a partial transmission film in order to control the transmittance. .

본 발명에서는 투과율을 조절할 수 있는 부분을 이용하여 소스 및 드레인 전극 사이에 중간 두께를 가지는 감광막 패턴을 두어 데이터 배선(61, 62, 63, 64, 68)과 그 하부의 저항성 접촉층 패턴(51, 52, 58) 및 반도체 패턴(41, 48)을 동시에 형성하는데 사용될 수 있지만, 다른 형태의 제조 방법에서도 사용될 수 있다. According to the present invention, a photosensitive film pattern having an intermediate thickness is provided between the source and drain electrodes by using a part of which transmittance is adjustable so that the data line 61, 62, 63, 64, 68 and the ohmic contact layer pattern 51 below the data line 61, 62, 63, 64, 68. 52 and 58 and the semiconductor patterns 41 and 48 may be used at the same time, but may also be used in other types of manufacturing methods.

특히, 중간 두께를 가지는 감광막 패턴을 화소 영역 상부에 형성하여 접촉 구멍을 가지는 보호막 패턴과 반도체 패턴을 함께 형성하여 제조 공정을 단순화하는 제조 방법에도 사용될 수 있다. 이러한 제조 방법에 대하여 개략적으로 설명하면 다음과 같다.In particular, the photosensitive film pattern having the intermediate thickness may be formed on the pixel region to form the protective film pattern having the contact hole and the semiconductor pattern together to simplify the manufacturing process. The manufacturing method is briefly described as follows.

우선, 기판 위에 첫 번째 마스크를 이용하여 게이트선을 포함하는 게이트 배선을 형성하고 그 위에 게이트 절연막, 반도체층, 저항성 접촉층, 데이터 배선용 도전체층을 연속하여 증착한다. 이어, 두 번째 마스크를 이용하여 도전체층과 저 항성 접촉층만을 패터닝하여 데이터선을 포함하는 데이터 배선 및 그 하부의 저항성 접촉층 패턴을 형성한다. 이어, 보호막을 증착하고 감광막을 도포한 후 마스크의 슬릿 패턴 또는 부분 투과막이 형성되어 있는 부분을 화소 영역과 드레인 전극 상부에 위치하도록 하고 빛이 완전히 투과되는 부분은 게이트 패드 및 데이터 패드 상부에 위치하도록 하며, 그 외의 부분은 빛이 투과되지 않도록 한다. 이를 노광한 후 현상하면 게이트 패드 및 데이터 패드 상부의 보호막 위에는 감광막 패턴이 형성되지 않으며, 화소 영역과 드레인 전극 상부의 보호막 위에 형성되는 감광막 패턴은 다른 부분의 감광막 패턴의 두께보다 얇다. 이는 감광막 패턴을 사용하여 식각 공정을 실시했을 때 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍과 보호막 패턴을 동시에 형성하기 위해서이다. 이어, 데이터 배선용 도전체층이 식각되지 않는 건식 식각을 이용하여 보호막 및 반도체층, 게이트 절연막을 얇은 감광막 패턴 및 보호막, 반도체층과 함께 식각하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성하고 화소 영역의 게이트 절연막을 드러낸 후 남은 감광막 패턴을 제거한다. 이어, 투명한 도전 물질을 증착하고 네 번째 마스크를 이용하여 화소 영역에 드레인 전극과 연결되는 화소 전극을 형성하고, 보조 게이트 패드, 보조 데이터 패드를 형성한다.First, a gate wiring including a gate line is formed on a substrate using a first mask, and then a gate insulating film, a semiconductor layer, an ohmic contact layer, and a conductor layer for data wiring are successively deposited. Subsequently, only the conductor layer and the resistive contact layer are patterned using a second mask to form a data line including data lines and a resistive contact layer pattern below the data line. Subsequently, after the protective film is deposited and the photoresist film is applied, a portion where the slit pattern or the partial transmissive film is formed is positioned above the pixel region and the drain electrode, and a portion where light is completely transmitted is positioned above the gate pad and the data pad. The other part is to prevent the transmission of light. After the exposure and development, the photoresist pattern is not formed on the passivation layer on the gate pad and the data pad, and the photoresist pattern formed on the passivation layer on the pixel region and the drain electrode is thinner than the thickness of the photoresist pattern of the other portion. This is to simultaneously form the contact hole and the protective film pattern exposing the drain electrode, the gate pad and the data pad when the etching process is performed using the photosensitive film pattern. Subsequently, the protective layer, the semiconductor layer, and the gate insulating layer are etched together with the thin photoresist pattern, the protective layer, and the semiconductor layer using dry etching in which the conductor layer for data wiring is not etched to form contact holes exposing the drain electrode, the gate pad, and the data pad, respectively. After exposing the gate insulating film of the pixel area, the remaining photoresist pattern is removed. Subsequently, a transparent conductive material is deposited and a pixel electrode connected to the drain electrode is formed in the pixel region using a fourth mask, and an auxiliary gate pad and an auxiliary data pad are formed.

이와 같이, 본 발명에서는 액정 표시 장치용 박막 트랜지스터 기판을 제조할때 적어도 어느 한 단계는 투과율을 조절하기 위해 슬릿 패턴에 바나 도트 패턴을 추가하거나 부분 투과막을 형성함으로써 중간 두께를 가지는 감광막 패턴을 균일하 고 재현성있게 형성할 수 있다.As described above, in the present invention, at least one step in manufacturing a thin film transistor substrate for a liquid crystal display device is to add a bar or dot pattern to the slit pattern or to form a partial transmissive film in order to control the transmittance, thereby making the photosensitive film pattern having a medium thickness uniform. It can be formed with high reproducibility.

Claims (17)

절연 기판 위에 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선에 연결되어 외부로부터 주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,Forming a gate line on the insulating substrate, the gate line including a gate electrode connected to the gate line and a gate pad connected to the gate line to receive a scan signal from the outside; 상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,Forming a gate insulating layer pattern covering the gate wiring; 상기 게이트 절연막 패턴 위에 반도체 패턴을 형성하는 단계,Forming a semiconductor pattern on the gate insulating layer pattern; 상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,Forming an ohmic contact layer pattern on the semiconductor pattern; 상기 저항성 접촉층 패턴 위에 서로 분리되어 있는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선, 상기 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,Forming a data line including source and drain electrodes separated from each other on the ohmic contact layer pattern, a data line connected to the source electrode, and a data pad connected to the data line to receive an image signal from the outside; 상기 데이터 배선을 덮는 보호막 패턴을 형성하는 단계,Forming a protective film pattern covering the data line; 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the drain electrode 를 포함하며,Including; 상기 형성 단계 중 적어도 어느 한 단계는 빛이 일부만 투과되도록 바나 도트 패턴이 형성되어 노광기의 분해능보다 작은 크기의 슬릿 패턴을 포함하는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함하는 마스크로 형성하며, 상기 마스크로 형성되는 감광막 패턴은 양성 감광막으로 제1 두께를 갖는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 두께가 없는 제3 부분으로 이루어지며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응 되도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.In at least one of the forming steps, a bar or dot pattern is formed so that only part of the light is transmitted, and a first part including a slit pattern having a size smaller than the resolution of the exposure machine and a second part where the light cannot be transmitted completely and the light are completely transmitted. And a photosensitive film pattern formed of the mask, wherein the photosensitive film pattern formed of the mask includes a first portion having a first thickness, a second portion having a thickness thicker than the first thickness, and a third layer having no thickness. And first, second, and third portions of the mask are aligned to correspond to the first, second, and third portions of the photoresist pattern during the exposure process. 삭제delete 제1항에서,In claim 1, 상기 바나 도트 패턴 선폭의 오차는 ±0.02㎛ 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.An error of the bar or dot pattern line width is ± 0.02 μm or less. 제3항에서,In claim 3, 동일한 패턴의 상기 마스크마다 형성된 바나 도트 패턴의 편차는 ±0.01㎛ 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.A method of manufacturing a thin film transistor substrate for a liquid crystal display device, wherein a variation in bars and dot patterns formed for each of the masks of the same pattern is ± 0.01 μm or less. 제1항에서,In claim 1, 상기 노광기의 분해능이 2-5㎛인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The manufacturing method of the thin film transistor substrate for liquid crystal display devices whose resolution of the said exposure machine is 2-5 micrometers. 제5항에서,In claim 5, 상기 노광기의 분해능이 3㎛인 경우 상기 슬릿 패턴의 폭은 1-2㎛이고, 상기 노광기의 분해능이 4㎛인 경우 상기 슬릿 패턴의 폭은 1.5-3㎛인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Manufacture of a thin film transistor substrate for a liquid crystal display device having a width of the slit pattern is 1-2 μm when the resolution of the exposure machine is 3 μm and a width of the slit pattern is 1.5-3 μm when the resolution of the exposure machine is 4 μm. Way. 제1항에서,In claim 1, 상기 마스크의 첫째 부분은 투과율이 10-100%인 부분 투과막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And a first portion of the mask comprises a partial transmissive film having a transmittance of 10-100%. 제7항에서,In claim 7, 상기 부분 투과막은 MoSi, Al2O3, CrOx 및 Ag 물질 중 어느 하나로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The partial transmission film is formed of any one of MoSi, Al 2 O 3 , CrOx and Ag materials. 절연 기판 위에 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선에 연결되어 외부로부터 주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,Forming a gate line on the insulating substrate, the gate line including a gate electrode connected to the gate line and a gate pad connected to the gate line to receive a scan signal from the outside; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,Forming a gate insulating film covering the gate wiring; 상기 게이트 절연막 위에 반도체층을 형성하는 단계,Forming a semiconductor layer on the gate insulating film, 상기 반도체층 위에 저항성 접촉층을 형성하는 단계,Forming an ohmic contact layer over the semiconductor layer; 상기 저항성 접촉층 위에 서로 분리되어 있는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선, 상기 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,Forming a data line including source and drain electrodes separated from each other on the ohmic contact layer, a data line connected to the source electrode, and a data pad connected to the data line to receive an image signal from the outside; 상기 데이터 배선을 덮는 보호막 패턴을 형성하는 단계,Forming a protective film pattern covering the data line; 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계Forming a pixel electrode connected to the drain electrode 를 포함하며,Including; 상기 형성 단계 중 적어도 어느 한 단계는 빛이 일부만 투과되도록 노광기의 분해능 보다 작은 크기의 슬릿 패턴을 포함하는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함하는 마스크로 형성하며, At least one of the forming steps includes a first part including a slit pattern of a size smaller than the resolution of the exposure machine so that only part of the light is transmitted, a second part through which light cannot be transmitted completely, and a third part through which light can be transmitted completely To form a mask, 상기 마스크로 형성되는 감광막 패턴은 양성 감광막으로 제1 두께를 갖는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 갖는 제2 부분 및 두께가 없는 제3 부분으로 이루어지며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응되도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The photoresist pattern formed of the mask is a positive photoresist, and includes a first part having a first thickness, a second part having a thickness thicker than the first thickness, and a third part having no thickness, wherein the first, second, The third portion of the thin film transistor substrate for a liquid crystal display device is arranged to correspond to each of the first, second, and third portion of the photosensitive film pattern during the exposure process. 제9항에서,In claim 9, 상기 노광기의 분해능이 2-5㎛인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The manufacturing method of the thin film transistor substrate for liquid crystal display devices whose resolution of the said exposure machine is 2-5 micrometers. 제9항에서,In claim 9, 상기 슬릿 패턴의 폭은 3㎛ 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.The width of the said slit pattern is 3 micrometers or less, The manufacturing method of the thin film transistor substrate for liquid crystal display devices. 제9항에서,In claim 9, 상기 마스크의 첫째 부분은 투과율이 10-100%인 부분 투과막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And a first portion of the mask comprises a partial transmissive film having a transmittance of 10-100%. 제12항에서,In claim 12, 상기 부분 투과막은 MoSi, Al2O3, CrOx, Ag 중 어느 한 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And the partial transmissive film is formed of any one of MoSi, Al 2 O 3, CrOx, and Ag. 빛이 일부만 투과되도록 노광기의 분해능 보다 작은 크기의 슬릿 패턴을 포함하는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분The first part containing a slit pattern of a size smaller than the resolution of the exposure machine so that only part of the light is transmitted, the second part where light cannot be transmitted completely, and the third part where light can be transmitted completely 을 포함하며, Including; 상기 첫째 부분은 소스 전극과 드레인 전극 사이의 채널부에 대응되고, 상기 둘째 부분은 상기 소스 전극, 상기 드레인 전극에 대응되는 박막 트랜지스터 제조용 마스크.And a first portion corresponding to a channel portion between a source electrode and a drain electrode, and a second portion corresponding to the source electrode and the drain electrode. 제14항에서, The method of claim 14, 상기 노광기의 분해능이 2-5㎛인 박막 트랜지스터 제조용 마스크.The thin film transistor manufacturing mask whose resolution of the said exposure machine is 2-5 micrometers. 제14항에서,The method of claim 14, 상기 슬릿 패턴의 폭은 3㎛ 이하인 박막 트랜지스터 제조용 마스크.A mask for manufacturing a thin film transistor having a width of the slit pattern is 3 μm or less. 제14항에서,The method of claim 14, 상기 마스크의 첫째 부분은 투과율이 10-100%인 부분 투과막을 포함하는 박막 트랜지스터 제조용 마스크.The first portion of the mask mask for manufacturing a thin film transistor comprising a partial transmissive film having a transmittance of 10-100%.
KR1019990046067A 1999-10-22 1999-10-22 A manufacturing method of a thin film transistor panel for a liquid crystal display KR100670043B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046067A KR100670043B1 (en) 1999-10-22 1999-10-22 A manufacturing method of a thin film transistor panel for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046067A KR100670043B1 (en) 1999-10-22 1999-10-22 A manufacturing method of a thin film transistor panel for a liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010038188A KR20010038188A (en) 2001-05-15
KR100670043B1 true KR100670043B1 (en) 2007-01-16

Family

ID=19616525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046067A KR100670043B1 (en) 1999-10-22 1999-10-22 A manufacturing method of a thin film transistor panel for a liquid crystal display

Country Status (1)

Country Link
KR (1) KR100670043B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407306B1 (en) * 2007-12-31 2014-06-16 엘지디스플레이 주식회사 Mask and manufacturing method thin film transistop using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655095B (en) 2011-06-01 2014-10-15 京东方科技集团股份有限公司 Manufacture methods of thin film transistor and array base plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190762B1 (en) * 1995-03-24 1999-06-01 김영환 Mask for off-axis illumination
KR100212288B1 (en) * 1995-12-29 1999-08-02 윤종용 Thin film transistor and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190762B1 (en) * 1995-03-24 1999-06-01 김영환 Mask for off-axis illumination
KR100212288B1 (en) * 1995-12-29 1999-08-02 윤종용 Thin film transistor and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407306B1 (en) * 2007-12-31 2014-06-16 엘지디스플레이 주식회사 Mask and manufacturing method thin film transistop using the same

Also Published As

Publication number Publication date
KR20010038188A (en) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100686228B1 (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
JP4594292B2 (en) Photomask and method for manufacturing array substrate for liquid crystal display device using the same
KR100720099B1 (en) Thin film transistor plate and fabricating method thereof
KR100309925B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof, and photomasks used thereto
KR100601168B1 (en) Thin film transistor substrate and manufacturing method thereof
KR100560969B1 (en) Manufacturing method of optical mask for liquid crystal display device
KR100670043B1 (en) A manufacturing method of a thin film transistor panel for a liquid crystal display
KR100623980B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100508034B1 (en) Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same
KR100333978B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100729767B1 (en) manufacturing method of thin film transistor array panel for liquid crystal display
KR100623975B1 (en) Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same
KR100601174B1 (en) a manufacturing method of a photo-mask for thin film transistor panels
KR100601170B1 (en) Thin film transistor panels for display device and manufacturing methods thereof
KR100315921B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100283519B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100709708B1 (en) a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR100796747B1 (en) A thin film transistor array substrate and a method for manufacturing the same
KR100590749B1 (en) Thin Film Transistor Board for Liquid Crystal Display and Manufacturing Method
KR100590755B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100783699B1 (en) manufacturing method of thin film transistor array panel for liquid crystal display
KR20010009268A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100806881B1 (en) Thin film transistor panels for display device and manufacturing methods thereof
KR20010017526A (en) a manufacturing method of a thin film transistor array panel for a liquid crystal display
KR100656914B1 (en) thin film transistor array panel for liquid crystal display and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee