KR100493915B1 - Method and apparatus for driving plasma display panel - Google Patents
Method and apparatus for driving plasma display panel Download PDFInfo
- Publication number
- KR100493915B1 KR100493915B1 KR10-2003-0005053A KR20030005053A KR100493915B1 KR 100493915 B1 KR100493915 B1 KR 100493915B1 KR 20030005053 A KR20030005053 A KR 20030005053A KR 100493915 B1 KR100493915 B1 KR 100493915B1
- Authority
- KR
- South Korea
- Prior art keywords
- sustain
- period
- display panel
- plasma display
- frame frequency
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 60Hz 비디오 표준의 영상을 50Hz 비디오 표준에서 처리할 때에 발생하는 광역 플리커 현상을 저감하도록 한 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for driving a plasma display panel to reduce a wide area flicker phenomenon generated when processing an image of a 60 Hz video standard in a 50 Hz video standard.
이 플라즈마 디스플레이 패널의 구동 방법 및 장치는 프레임 주파수가 60Hz에서 50Hz로 변화될 때 상기 어드레스 기간의 스캔펄스 및 상기 서스테인 기간의 서스테인펄스의 펄스폭 중 적어도 하나를 증가시키고, 50Hz에서 60Hz로 변화될 때 상기 증가된 펄스들의 펄스폭을 기준값으로 감소시킨다. The plasma display panel driving method and apparatus increases at least one of the scan pulse of the address period and the pulse width of the sustain pulse of the sustain period when the frame frequency is changed from 60 Hz to 50 Hz, and when the frame frequency is changed from 50 Hz to 60 Hz. The pulse width of the increased pulses is reduced to a reference value.
Description
본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로 특히, 플리커 현상을 저감하도록 한 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method and apparatus for driving a plasma display panel to reduce a flicker phenomenon.
최근 음극선관의 큰 중량 및 부피를 줄일 수 있는 평판 표시장치에 대한 관심이 커지고 있다. 이러한 평판 표시 장치는 액정 표시장치(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 전계방출 표시장치(Field Emission Display), 일렉트로 루미네센스(Electro-luminescence) 등이 있으며, 디지털 신호 또는 아날로그 데이터를 표시 패널에 공급하게 된다.Recently, there is a growing interest in flat panel displays that can reduce the weight and volume of cathode ray tubes. Such flat panel displays include liquid crystal displays, plasma display panels (PDPs), field emission displays, and electro-luminescence, and digital signals. Alternatively, analog data is supplied to the display panel.
이러한 평면 표시장치중, 플라즈마 디스플레이 패널은 He+Xe, Ne+Xe 또는 He+Xe+Ne 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로서 문자 또는 그래픽을 포함한 화상 및 동영상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근, 기술 개발에 힘입어 크게 향상된 화질을 제공한다.Among such flat panel display devices, the plasma display panel emits phosphors by 147 nm ultraviolet rays generated when the He + Xe, Ne + Xe or He + Xe + Ne gas is discharged to display images and video including characters or graphics. . The plasma display panel is not only thin and large in size, but also recently, due to technology development, the plasma display panel provides greatly improved image quality.
특히, 3전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 유전체층을 이용하여 벽전하를 축적하여 방전에 필요한 전압을 낮추게 되며, 플라즈마의 스퍼터링으로 부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.In particular, the three-electrode AC surface discharge type plasma display panel accumulates wall charges using a dielectric layer during discharging, thereby lowering the voltage required for discharging, and has advantages of low voltage driving and long life because it protects the electrodes from sputtering of plasma.
도 1을 참조하면, 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(10)상에 형성되어진 스캔 전극(30Y) 및 서스테인 전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-pole current alternating current surface discharge plasma display panel is formed on a scan electrode 30Y and a sustain electrode 30Z formed on an upper substrate 10, and a lower substrate 18. The address electrode 20X is provided.
스캔 전극(30Y)과 서스테인 전극(30Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y, 12Z)의 선폭보다 작은 선폭을 가지며 투명 전극의 일측 가장자리에 형성되는 금속버스전극(13Y, 13Z)을 포함한다. 투명전극(12Y, 12Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)를 이용한다. 금속버스전극(13Y, 13Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(13Y, 13Z)은 저항이 높은 투명전극(12Y, 12Z)에 의한 전압 강하를 줄이는 역할을 한다. 스캔전극(30Y)과 서스테인전극(30Z)이 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 가스방전 이온화 가스(플라즈마)가 발생된 하전입자들이 축적된다. 보호막(16)은 가스 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)은 스 전극(30Y) 및 서스테인전극(30Z)과 교차되는 방향으로 형성된다. 어드레스 전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다.Each of the scan electrode 30Y and the sustain electrode 30Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and the metal bus electrodes 13Y and 13Y formed at one edge of the transparent electrode. 13Z). Indium tin oxide (ITO) is generally used as a material of the transparent electrodes 12Y and 12Z. As the material of the metal bus electrodes 13Y and 13Z, a metal such as chromium (Cr) is usually used. The metal bus electrodes 13Y and 13Z serve to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 on which the scan electrode 30Y and the sustain electrode 30Z are formed. In the upper dielectric layer 14, charged particles generated by gas discharge ionization gas (plasma) are accumulated. The protective layer 16 protects the upper dielectric layer 14 from sputtering of charged particles generated during gas discharge and increases the emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The address electrode 20X is formed in a direction intersecting with the sustain electrode 30Y and the sustain electrode 30Z. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed.
하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상/하부 기판(10, 18)과 격벽(24) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스가 주입된다.The phosphor layer 26 is formed on the surfaces of the lower dielectric layer 22 and the partition wall 24. The partition wall 24 is formed to be parallel to the address electrode 20X to physically distinguish the discharge cells, and prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is emitted by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). An inert mixed gas such as He + Xe, Ne + Xe or He + Xe + Ne for discharging is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.
이러한 3전극 교류 면방전형 플라즈마 디스플레이 패널은 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방젠셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 265 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 다수의 서브필드들로 나누어 지게된다. 다수의 서브필드들 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에, 서스테인기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 서스테인 기간이 각각 다른 서브필드들의 조합으로 계조를 구현할 수 있게 된다.The three-electrode AC surface discharge type plasma display panel is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image. Each subfield is further divided into a reset period for generating discharge uniformly, an address period for selecting a Banggen cell, and a sustain period for implementing gray levels according to the number of discharges. When the image is to be displayed with 265 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into a plurality of subfields. Each of the plurality of subfields is divided into a reset period, an address period, and a sustain period. The reset period and the address period of each subfield are the same for each subfield, while the sustain period and the number of discharges thereof are 2 n in each subfield (where n = 0, 1, 2, 3, 4, 5, 6, 7) is increased in proportion. In this way, gray levels can be implemented by using a combination of subfields having different sustain periods.
도 2은 이러한 3전극 플라즈마 디스플레이 패널을 구동하기 위한 실제 구동 파형을 나타낸 도면이다. 도 2에서 X는 데이터전극, Y는 스캔전극, Z는 서스테인전극에 공급되는 신호파형을 나타낸다.2 is a view showing an actual driving waveform for driving such a three-electrode plasma display panel. In FIG. 2, X represents a data electrode, Y represents a scan electrode, and Z represents a signal waveform supplied to the sustain electrode.
도 2을 참조하면, 플라즈마 디스플레이 패널은 전화면을 초기화시키기 위한 리렛기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간 및 소거기간으로 나누어 구동된다.Referring to FIG. 2, the plasma display panel is driven by dividing into a relet period for initializing the full screen, an address period for selecting a cell, a sustain period for maintaining the discharge of the selected cell, and an erase period.
리셋기간에 있엇서, 셋업기간에는 모든 스캔전극(Y)들에 상승 램프파형(RAMP-UP)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.In the reset period, the rising ramp waveform RAMP-UP is applied to all the scan electrodes Y simultaneously. The rising ramp waveform causes a priming discharge to occur between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the full screen. Due to the priming discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.
셋다운기간에는 상승 램프파형이 공공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(RAMP-DOWN)이 스캔전극(Y)들에 동시에 인가된다. 이와 동시에, 공통전극인 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)에는 0[V]가 인가된다. 하강 램프파형이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 셋다운 방전이 일어나게 된다. 이 셋다운 방전은 셋업기간에 발생된 벽전하들 중에 어드레스 방전에 불필요한 과도한 벽전하를 소거시키게 된다.During the set-down period, after the ramp ramp waveform becomes high, the ramp ramp begins to fall from the positive voltage lower than the peak voltage of the ramp ramp and then falls to the base voltage (GND) or a specific voltage level of the negative ramp (RAMP-DOWN). It is applied to these scan electrodes Y simultaneously. At the same time, a positive sustain voltage Vs is applied to the sustain electrode Z which is a common electrode, and 0 [V] is applied to the address electrode X. When the falling ramp waveform is applied, a setdown discharge is generated between the scan electrode Y and the sustain electrode Z. This set-down discharge eliminates excessive wall charges unnecessary for the address discharge among the wall charges generated during the setup period.
어드레스기간에는 부극성 스캔펄스가 스캔전극(Y)들에 순차적으로 인가됨과 동시에 스캔펄스에 동기되어 어드레스전극(X)들에 정극성의 데이터 펄스가 인가된다. 스캔펄스와 데이터 펄스의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터 펄스가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period, the negative scan pulses are sequentially applied to the scan electrodes Y, and the positive data pulses are applied to the address electrodes X in synchronization with the scan pulses. As the voltage difference between the scan pulse and the data pulse and the wall voltage due to the wall charge generated during the reset period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges such that discharge can occur when the sustain voltage Vs is applied are formed.
한편, 서스테인전극(Z)에는 셋다운 기간과 어드레스기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 하기 위한 정극성 직류전압이 공급된다.On the other hand, the sustain electrode Z is supplied with a positive DC voltage so as to reduce the voltage difference between the scan electrode Y during the set-down period and the address period so as to prevent erroneous discharge from the scan electrode Y.
서스테인기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 교번적으로 서스테인 펄스가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인 펄스가 더해지면서 매 서스테인펄스가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the cell selected by the address discharge, the sustain voltage, that is, the display discharge, is generated between the scan electrode Y and the sustain electrode Z every time the sustain pulse is applied as the wall voltage and the sustain pulse in the cell are added.
소거기간에는 펄스폭과 전압레벨이 작은 램프파형(RAMP ERS)이 서스테인전극(Z)에 공급되어 서스테인 방전에 의해 켜진셀들 내에 잔류하는 벽전하를 소거시키게 된다.In the erasing period, a ramp waveform RAMP ERS having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase wall charges remaining in the cells turned on by the sustain discharge.
플리커 현상은 육안으로 화면이 어른거리거나 깜박이는 현상이다. 이러한 플리커 현상은 광도의 주기적 변화에 그 원인이 있다. 다시말하여, 플리커 현상은 화면의 점등기간과 비점등기간(VFB)의 주기적 변화에 의해 나타나게 된다.Flickering is a phenomenon in which the screen flickers or flickers with the naked eye. This flicker phenomenon is caused by the periodic change in brightness. In other words, the flicker phenomenon is caused by the periodic change of the lighting period and the non-lighting period VFB of the screen.
북미지역에서 사용하는 비디오 표준방식(NTSC)은 영상을 표시할때에 1초를 60개의 프레임으로 나누어 구동한다. 이와 달리, 유럽형 비디오 표준방식(PAL)은 1초를 50개의 프레임으로 나누어 구동한다. 이러한, 60Hz 비디오 표준방식(NTSC)에 맞게 설계된 서브필드 코드 및 구동파형을 50Hz 비디오 표준방식(PAL)에 그대로 적용시켰을 때에는 상대적으로 비표시기간이 더 늘어나게 됨으로써 화면에서 플리커 현상이 발생한다.NTSC, which is used in North America, operates by dividing 1 second into 60 frames when displaying an image. In contrast, the European video standard (PAL) runs by dividing one second into 50 frames. When the subfield codes and driving waveforms designed for the 60Hz video standard method (NTSC) are applied to the 50Hz video standard method (PAL) as they are, the non-display period is further increased, thereby causing flicker on the screen.
도 3는 60Hz와 50Hz 비디오 표준 방식의 점등기간 및 비점등기간을 나타낸 도면이다.3 is a diagram illustrating a lighting period and a non-lighting period of a 60 Hz and 50 Hz video standard system.
도 3를 참조하면, 한 프레임은 리셋 및 어드레스기간, 서스테인기간, 비표시기간(VFB)로 구성된다. 60Hz 비디오 표준방식에서 한 프레임의 기간은 1초를 60Hz로 나눈 16.67ms가 된다. 이와는 달리, 50Hz 비디오 표준방식은 한 프레임의 기간이 1초를 50으로 나눈 20ms가 된다.Referring to Fig. 3, one frame is composed of a reset and an address period, a sustain period, and a non-display period VFB. In the 60 Hz video standard, the duration of one frame is 16.67 ms divided by 1 second divided by 60 Hz. In contrast, in the 50Hz video standard, the duration of one frame is 20ms divided by 50 by 1 second.
한 프레임의 기간이 16.67ms인 60Hz 비디오 표준방식의 서브필드 코드를 한 프레임의 기간이 20ms인 50Hz 비디오 표준방식에 그대로 적용하게 되면 50Hz 비디오 표준방식에서 상대적으로 비점등기간(VFB)이 증가하게 된다. 이와 같이, 비점등기간이 증가하게 되면 화면에 플리커 현상이 발생되어 영상의 표시 품질이 떨어지게 된다. 나아가, 60Hz 비디오 표준 방식을 기준으로 설계된 구동파형을 50Hz 비디오 표준 방식에 그대로 적용하면, 비점등시간(VFB)가 더 늘어나기 때문에 휘도가 그 만큼 낮아지게 된다. 더 나아가, 60Hz 비디오 표준 방식을 기준으로 설계된 구동파형을 50Hz 비디오 표준 방식에 그대로 적용하면, 50Hz 비디오 표준방식에서는 60Hz 비디오 표준방식에 비하여 비점등 시간(VFB)가 더 늘어나기 때문에 한 서브필드 기간 내에서 방전이 일어나는 유효한 서브필드기간과 비점등 시간(VFB) 사이에서 소비전력의 변화가 더 크게 된다. If the subfield code of 60Hz video standard with 16.67ms duration is applied to 50Hz video standard with 20ms duration of one frame, the non-lighting period (VFB) increases relatively in 50Hz video standard. . As such, when the non-lighting period is increased, flicker occurs on the screen, thereby degrading the display quality of the image. Furthermore, if the driving waveform designed based on the 60Hz video standard method is applied to the 50Hz video standard method as it is, the luminance is lowered by the increase in the non-lighting time (VFB). Furthermore, if the driving waveform designed based on the 60Hz video standard is applied to the 50Hz video standard as it is, the 50Hz video standard increases the non-lighting time (VFB) more than the 60Hz video standard. The change in power consumption becomes larger between the effective subfield period during which the discharge occurs and the non-lighting time (VFB).
따라서, 본 발명의 목적은 플리커 현상을 저감토록 한 플라즈마 디스플레이 패널의 구동 방법 및 장치를 제공하는데 있다. Accordingly, an object of the present invention is to provide a method and apparatus for driving a plasma display panel to reduce the flicker phenomenon.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수를 검출하는 단계와, 상기 검출된 프레임 주파수가 60Hz에서 50Hz로 변화될 때 상기 어드레스 기간의 스캔펄스 및 상기 서스테인 기간의 서스테인펄스의 펄스폭 중 적어도 하나를 증가시키는 단계와; 상기 검출된 프레임 주파수가 50Hz에서 60Hz로 변화될 때 상기 증가된 펄스들의 펄스폭을 기준값으로 감소시키는 단계를 포함한다. 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수를 검출하는 단계와, 상기 검출된 프레임 주파수가 60Hz에서 50Hz로 변화될 때 상기 서스테인 기간의 서스테인펄스의 펄스 수를 증가시키는 단계와; 상기 검출된 프레임 주파수가 50Hz에서 60Hz로 변화될 때 상기 서스테인펄스의 펄스 수를 기준값으로 감소시키는 단계를 포함한다. 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치는 프레임 주파수를 검출하는 모드검출기와, 상기 검출된 프레임 주파수가 60Hz에서 50Hz로 변화될 때 상기 어드레스 기간의 스캔펄스 및 상기 서스테인 기간의 서스테인펄스의 펄스폭 중 적어도 하나를 증가시키고 상기 검출된 프레임 주파수가 50Hz에서 60Hz로 변화될 때 상기 증가된 펄스들의 펄스폭을 기준값으로 감소시키기 위한 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 제어 하에 플라즈마 디스플레이 패널에 상기 펄스들을 공급하는 구동회로를 구비한다. 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치는 프레임 주파수를 검출하는 모드검출기와, 상기 검출된 프레임 주파수가 60Hz에서 50Hz로 변화될 때 상기 서스테인 기간의 서스테인펄스의 펄스 수를 증가시고 상기 검출된 프레임 주파수가 50Hz에서 60Hz로 변화될 때 상기 서스테인펄스의 펄스 수를 기준값으로 감소시키기 위한 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 제어 하에 플라즈마 디스플레이 패널에 상기 펄스들을 공급하는 구동회로를 구비한다. In order to achieve the above object, a method of driving a plasma display panel according to an embodiment of the present invention comprises the steps of detecting a frame frequency, and when the detected frame frequency is changed from 60Hz to 50Hz and the scan pulse of the address period and the Increasing at least one of the pulse widths of the sustain pulses in the sustain period; Decreasing the pulse width of the increased pulses to a reference value when the detected frame frequency is changed from 50 Hz to 60 Hz. According to another aspect of the present invention, there is provided a method of driving a plasma display panel, the method comprising: detecting a frame frequency, increasing the number of pulses of the sustain pulse in the sustain period when the detected frame frequency is changed from 60 Hz to 50 Hz; ; Reducing the number of pulses of the sustain pulse to a reference value when the detected frame frequency is changed from 50 Hz to 60 Hz. An apparatus for driving a plasma display panel according to an embodiment of the present invention includes a mode detector for detecting a frame frequency and a scan pulse of the address period and a sustain pulse of the sustain period when the detected frame frequency is changed from 60 Hz to 50 Hz. A timing controller for increasing at least one of the pulse widths and for reducing the pulse widths of the increased pulses to a reference value when the detected frame frequency is changed from 50 Hz to 60 Hz, and the pulses in the plasma display panel under the control of the timing controller; And a driving circuit for supplying them. According to another exemplary embodiment of the present invention, a driving apparatus of a plasma display panel includes a mode detector for detecting a frame frequency and an increase in the number of pulses of the sustain pulse in the sustain period when the detected frame frequency is changed from 60 Hz to 50 Hz. And a timing controller for reducing the number of pulses of the sustain pulse to a reference value when the detected frame frequency is changed from 50 Hz to 60 Hz, and a driving circuit for supplying the pulses to the plasma display panel under the control of the timing controller.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 첨부된 도 4 내지 도 7을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법 및 장치에 대하여 상세히 살펴보기로 한다.Hereinafter, a driving method and apparatus of a plasma display panel according to the present invention will be described in detail with reference to FIGS. 4 to 7.
도 4는 본 발명의 제1 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.4 is a view showing a method of reducing the flicker phenomenon according to the first embodiment of the present invention.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수가 60Hz에서 50Hz로 변화되면 60Hz를 기준으로 설계된 구동파형의 서스테인펄스의 폭을 더 길게 한다. 예컨대, 60Hz 비디오 표준방식을 기준으로 설계된 서스테인펄스의 폭이 5μs이면 프레임 주파수가 50Hz로 낮아질 때 서스테인 펄스의 폭을 5μs+α으로 가변시켜 60Hz 기준 펄스폭에 비하여 α만큼 펄스폭을 증가시킨다. 따라서, 프레임 주파수가 60Hz에서 50Hz로 변화될 때에 펄스폭의 변화가 없는 경우에 비하여 비점등시간(VFB)이 서스테인펄스의 펄스폭 증가분만큼 줄어들게 된다. Referring to FIG. 4, in the driving method of the plasma display panel according to the first embodiment of the present invention, when the frame frequency is changed from 60 Hz to 50 Hz, the width of the sustain pulse of the driving waveform designed based on 60 Hz is increased. For example, if the width of the sustain pulse designed based on the 60 Hz video standard method is 5 μs, the width of the sustain pulse is varied to 5 μs + α when the frame frequency is reduced to 50 Hz, thereby increasing the pulse width by α compared to the 60 Hz reference pulse width. Therefore, when the frame frequency is changed from 60 Hz to 50 Hz, the non-illumination time VFB is reduced by the increase in the pulse width of the sustain pulse as compared with the case where there is no change in the pulse width.
서스테인 펄스의 폭이 증가되면 서스테인방전이 더 안정되게 일어나고 충분한 양의 벽전하가 발생되므로 외부 서스테인 전압을 줄일 수 있고 서스테인 마진(Sustain Margin)을 높일 수 있다. Increasing the width of the sustain pulse results in a more stable sustain discharge and a sufficient amount of wall charge, which can reduce external sustain voltage and increase sustain margin.
또한, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수가 50Hz에서 60Hz로 변화되면 50Hz 비디오 표준방식에서 증가된 서스테인펄스의 폭을 기준 펄스폭으로 감소시킨다. In addition, the driving method of the plasma display panel according to the first embodiment of the present invention reduces the width of the sustain pulse increased to the reference pulse width when the frame frequency is changed from 50 Hz to 60 Hz.
도 5는 본 발명의 제2 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.5 is a view showing a method of reducing the flicker phenomenon according to the second embodiment of the present invention.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동은 프레임 주파수가 60Hz에서 50Hz로 변화되면 60Hz를 기준으로 설계된 구동파형의 서스테인펄스의 개수를 더 증가시킨다. 예컨대, 60Hz 비디오 표준방식을 기준으로 설계된 서스테인펄스의 개수가 32 개이면 프레임 주파수가 50Hz로 낮아질 때 서스테인 펄스의 개수를 32 개 + β개로 가변시켜 60Hz 기준 펄스 수에 비하여 β 개만큼 펄스 수를 증대시킨다. 따라서, 프레임 주파수가 60Hz에서 50Hz로 변화될 때에 서스테인 펄스의 수가 늘어나는 만큼 비점등시간(VFB)이 줄어들게 된다. Referring to FIG. 5, the driving of the plasma display panel according to the second embodiment of the present invention further increases the number of sustain pulses of the driving waveform designed based on 60 Hz when the frame frequency is changed from 60 Hz to 50 Hz. For example, if the number of sustain pulses designed based on the 60Hz video standard is 32, the number of sustain pulses is changed to 32 + β when the frame frequency is reduced to 50Hz, increasing the number of pulses by β compared to the number of 60Hz reference pulses. Let's do it. Therefore, when the frame frequency is changed from 60 Hz to 50 Hz, the non-lighting time VFB decreases as the number of sustain pulses increases.
또한, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수가 50Hz에서 60Hz로 변화되면 50Hz 비디오 표준방식에서 증가된 펄스의 개수를 기준 펄스 개수로 감소시킨다. In addition, in the method of driving the plasma display panel according to the second embodiment of the present invention, when the frame frequency is changed from 50 Hz to 60 Hz, the number of increased pulses is reduced to the number of reference pulses in the 50 Hz video standard method.
도 6은 본 발명의 제3 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.6 is a view showing a method of reducing the flicker phenomenon according to a third embodiment of the present invention.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동은 프레임 주파수가 60Hz에서 50Hz로 변화되면 60Hz를 기준으로 설계된 구동파형의 스캔펄스의 폭을 더 길게 한다. 예컨대, 60Hz 비디오 표준방식을 기준으로 설계된 서스테인펄스의 폭이 3μs이면 프레임 주파수가 50Hz로 낮아질 때 서스테인 펄스의 폭을 3μs+γ으로 가변시켜 60Hz 기준 펄스폭에 비하여 γ만큼 펄스폭을 증가시킨다. 따라서, 프레임 주파수가 60Hz에서 50Hz로 변화될 때에 펄스폭의 변화가 없는 경우에 비하여 비점등시간(VFB)이 스캔펄스의 펄스폭 증가분만큼 줄어들게 된다. Referring to FIG. 6, the driving of the plasma display panel according to the third embodiment of the present invention increases the width of the scan pulse of the driving waveform designed based on 60 Hz when the frame frequency is changed from 60 Hz to 50 Hz. For example, if the width of the sustain pulse designed based on the 60 Hz video standard method is 3 μs, the width of the sustain pulse is changed to 3 μs + γ when the frame frequency is lowered to 50 Hz, thereby increasing the pulse width by γ compared to the 60 Hz reference pulse width. Accordingly, when the frame frequency is changed from 60 Hz to 50 Hz, the non-illumination time VFB is reduced by the increase in the pulse width of the scan pulse as compared with the case where there is no change in the pulse width.
스캔펄스의 폭이 증가되면 어드레스방전이 더 안정되게 일어나고 충분한 양의 벽전하가 발생되므로 외부 스캔전압이나 외부 데이터전압을 줄일 수 있고 어드레스 마진(Address Margin)을 높일 수 있다. As the width of the scan pulse increases, address discharge occurs more stably and a sufficient amount of wall charge is generated, thereby reducing external scan voltage or external data voltage and increasing address margin.
또한, 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 프레임 주파수가 50Hz에서 60Hz로 변화되면 50Hz 비디오 표준방식에서 증가된 스캔펄스의 폭을 기준 펄스폭으로 감소시킨다. In addition, the driving method of the plasma display panel according to the third embodiment of the present invention reduces the width of the increased scan pulse to the reference pulse width when the frame frequency is changed from 50 Hz to 60 Hz.
도 7은 본 발명의 실시예들에 따른 플라즈마 디스플레이 패널 구동 장치의 구성을 도시한 블럭도이다.7 is a block diagram illustrating a configuration of a plasma display panel driving apparatus according to embodiments of the present invention.
도 7을 참조하면, 플라즈마 디스플레이 패널 구동 장치는 플라즈마 디스플레이 패널의 어드레스 전극(X)을 구동하기 위한 데이터 구동부(48)와, 플라즈마 디스플레이 패널의 스캔전극(Y)을 구동하기 위한 스캔/서스테인 구동부(51)와, 플라즈마 디스플레이 패널의 서스테인전극(Z)을 구동하기 위한 공통 서스테인 구동부(52)와, 입력된 영상신호의 모드를 검출하는 모드검출기(49)와, 플라즈마 디스플레이 패널의 구동 타이밍을 제어하기위한 타이밍 컨트롤러(47)와, 감마 보정부(41)와, 자동이득조절부(42)와, 오차확산부(43)와, 서브필드 맵핑부(44)와, 프레임 메모리(45)와, 드라이브IC별 데이터 정렬부(46)를 구비한다.Referring to FIG. 7, the plasma display panel driving apparatus includes a data driver 48 for driving the address electrode X of the plasma display panel, and a scan / sustain driver for driving the scan electrode Y of the plasma display panel. 51), the common sustain driver 52 for driving the sustain electrode Z of the plasma display panel, the mode detector 49 for detecting the mode of the input image signal, and the driving timing of the plasma display panel. Timing controller 47, gamma correction unit 41, automatic gain control unit 42, error diffusion unit 43, subfield mapping unit 44, frame memory 45, drive An IC data sorting unit 46 is provided.
데이터 구동부(48)는 타이밍 컨트롤러(47)의 제어 하에 소정 개수의 어드레스 전극(X)에 각각 접속되어 해당 어드레스 전극(X)에 데이터를 공급하기 위한 다수의 데이터 드라이브 IC들을 포함한다.The data driver 48 includes a plurality of data drive ICs each connected to a predetermined number of address electrodes X under the control of the timing controller 47 to supply data to the address electrodes X.
스캔 구동부(51)는 타이밍 컨트롤러(47)의 제어 하에 스캔전극들(Y)에 접속되어 스캔전극들(Y)에 리셋펄스(또는 셋업펄스)를 동시에 공급하게 된다. 또한, 스캔 구동부(51)는 어드레스 기간에 스캔펄스를 스캔전극들(Y)에 순차적으로 공급한 후에, 서스테인 기간에 서스테인 펄스를 스캔전극들(Y)에 동시에 공급하게 된다.The scan driver 51 is connected to the scan electrodes Y under the control of the timing controller 47 to simultaneously supply the reset pulse (or the setup pulse) to the scan electrodes Y. In addition, the scan driver 51 sequentially supplies the scan pulses to the scan electrodes Y in the address period, and then simultaneously supplies the sustain pulses to the scan electrodes Y in the sustain period.
공통 서스테인 구동부(52)는 타이밍 컨트롤러(47)의 제어 하에 서스테인 전극들(Z)에 공통적으로 접속되어 서스테인 전극들(Z)에 서스테인 펄스를 동시에 공급하게 된다.The common sustain driver 52 is commonly connected to the sustain electrodes Z under the control of the timing controller 47 to simultaneously supply the sustain pulses to the sustain electrodes Z.
모드검출기(49)는 입력된 디지털 비디오 데이터(R, G, B)와 수평, 수직동기 신호를 이용해서 프레임 주파를 검출하여 현재 입력되는 영상의 프레임 주파수가 60Hz인가 아니면 50Hz인가를 판단한다. The mode detector 49 detects the frame frequency using the input digital video data R, G, and B and horizontal and vertical synchronization signals, and determines whether the frame frequency of the currently input image is 60 Hz or 50 Hz.
타이밍 콘트롤러(47)는 모드검출기(49)로부터 검출된 프레임 주파수에 응답하여 프레임 주파수에 따라 변하는 스캔 및 서스테인 펄스 폭과 서스테인 펄스의 개수를 제어하는 타이밍 제어신호들을 발생하고 그 타이밍 제어신호들을 데이터 구동부(49), 스캔 구동부(51) 및 서스테인 구동부(52)에 공급한다. The timing controller 47 generates timing control signals for controlling the number of scan and sustain pulse widths and the number of sustain pulses that vary according to the frame frequency in response to the frame frequency detected by the mode detector 49 and transmit the timing control signals to the data driver. 48, the scan driver 51 and the sustain driver 52 are supplied.
감마 보정부(41)는 영상신호를 감마 보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변화시키게 된다.The gamma correction unit 41 gamma-corrects the video signal to linearly change the luminance value according to the gray value of the video signal.
자동이득 조절부(42)는 감마 보정부(41)로 부터의 휘도정보에 따라 입력 데이터(R, G, B)의 계조 범위를 미리 설정된 계조 범위로 변환하여 입력 데이터의 이득을 균일하게 보상하는 역할을 하게 된다.The automatic gain adjusting unit 42 converts the gradation range of the input data R, G, and B into a preset gradation range according to the luminance information from the gamma correction unit 41 to uniformly compensate the gain of the input data. It will play a role.
오차 확산부(43)는 오차 성분을 인접한 셀들에 확신시킴으로서 휘도값을 미세하게 조정하는 역할을 한다. 이를 위하여, 오차 확산부(43)는 데이터를 정수부와 소수부로 분리하고 소수부에 플로이-스타인버그(Floy-Steinberg) 계수를 곱하여 인접한 셀들에 오차를 확산시키게 된다.The error diffusion unit 43 serves to finely adjust the luminance value by assuring the error components to adjacent cells. To this end, the error diffusion unit 43 separates the data into the integer and the fractional part and multiplies the fractional part by a Fly-Steinberg coefficient to spread the error to adjacent cells.
프레임 메모리(45)는 서브필드 맵핑부(44)로 부터의 데이터를 한 프레임 단위로 저장하게 된다. 드라이브별 IC 데이터 정렬부(46)는 데이터 드라이브 IC 각각에 대응하여 프레임 메모리(45)로 부터 입력되는 데이터를 재정렬하여 데이터 구동부(48)에 공급하게 된다.The frame memory 45 stores data from the subfield mapping unit 44 in units of frames. The drive-specific IC data sorter 46 rearranges the data input from the frame memory 45 corresponding to each data drive IC and supplies the data to the data driver 48.
서브필드 맵핑부(44)는 오차확산부(43)로 부터의 데이터를 서브필드에 맵핑하게 된다. 이렇게 서브필드별로 맵핑된 데이터는 최하위 비트가 최소 휘도 가중치가 설정된 서브필드에 할당되고, 최상위 비트가 최대 휘도 가중치가 설정된 서브필드에 할당된다.The subfield mapping unit 44 maps the data from the error diffusion unit 43 to the subfield. The data mapped for each subfield is assigned the lowest bit to the subfield in which the minimum luminance weight is set and the most significant bit to the subfield in which the maximum luminance weight is set.
상술한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 방법 및 장치는 60Hz 비디오 표준방식에서 50Hz 비디오 표준방식으로 변할 때 구동파형의 펄스폭이나 개수를 더 증대시킴으로써 비점등 시간을 줄이게 된다. 그 결과, 본 발명의 플라즈마 디스플레이 패널의 구동 방법 및 장치는 60Hz에서 50Hz로 프레임 주파수가 변할 때에 비점등기간을 최소화시킬 수 있으므로 휘도를 높일 수 있을 뿐 아니라 소비전력의 변화를 줄이고 어드레스마진과 서스테인마진이 향상되므로 고온 및 저온환경 하에서도 어드레스동작과 서스테인동작이 그 만큼 안정화된다. As described above, the method and apparatus for driving the plasma display panel of the present invention further reduce the non-lighting time by further increasing the pulse width or number of driving waveforms when changing from the 60 Hz video standard method to the 50 Hz video standard method. As a result, the method and apparatus for driving the plasma display panel of the present invention can minimize the non-illumination period when the frame frequency is changed from 60 Hz to 50 Hz, thereby increasing the luminance, reducing the change in power consumption, and address margin and sustain margin. This improves address and sustain operations even under high and low temperature conditions.
이상 설명한 내용을 통해 당 업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타낸 사시도이다.1 is a perspective view showing a discharge cell structure of a three-electrode AC surface discharge type plasma display panel.
도 2은 플라즈마 디스플레이 패널을 구동 파형을 나타낸 도면이다.2 is a view showing a driving waveform of the plasma display panel.
도 3는 60Hz와 50Hz 비디오 표준 방식의 점등기간 및 비점등 기간을 나타낸 도면이다.3 is a diagram illustrating a lighting period and a non-lighting period of 60 Hz and 50 Hz video standard methods.
도 4는 제1 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.4 is a view showing a method of reducing the flicker phenomenon according to the first embodiment.
도 5은 제2 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.5 is a view showing a method of reducing the flicker phenomenon according to the second embodiment.
도 6은 제3 실시예에 따른 플리커 현상을 저감시키는 방법을 나타낸 도면이다.6 is a view showing a method of reducing the flicker phenomenon according to the third embodiment.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 구동 장치의 구성을 도시한 블럭도이다.7 is a block diagram showing the configuration of a plasma display panel driving apparatus according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 상부기판 18 : 하부기판 10: upper substrate 18: lower substrate
Y : 스캔전극 Z : 서스테인전극Y: scan electrode Z: sustain electrode
X : 어드레스 전극 12Y, 12Z : 투명전극X: address electrode 12Y, 12Z: transparent electrode
13Y, 13Z : 금속버스전극 14 : 상부 유전체층13Y, 13Z: metal bus electrode 14: upper dielectric layer
16 : 보호막 22 : 하부 유전체층16: protective film 22: lower dielectric layer
24 : 격벽 26 : 형광체층24: partition 26: phosphor layer
41 : 감마보정부 42 : 자동이득조절부41: Gamma Compensation Government 42: Automatic Gain Control Unit
43 : 오차 확산부 44 : 서브필드 맵핑부43: error diffusion unit 44: subfield mapping unit
45 : 프레임 메모리 46 : 드라이브IC별 데이터 정렬부45: frame memory 46: data alignment unit by drive IC
47 : 타이밍 컨트롤러 48 : 데이터 구동부47: timing controller 48: data driver
49 : 모드검출기 51 : 스캔 구동부49: mode detector 51: scan driver
52 : 서스테인 구동부52: sustain drive unit
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0005053A KR100493915B1 (en) | 2003-01-25 | 2003-01-25 | Method and apparatus for driving plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0005053A KR100493915B1 (en) | 2003-01-25 | 2003-01-25 | Method and apparatus for driving plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040068419A KR20040068419A (en) | 2004-07-31 |
KR100493915B1 true KR100493915B1 (en) | 2005-06-10 |
Family
ID=37357371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0005053A KR100493915B1 (en) | 2003-01-25 | 2003-01-25 | Method and apparatus for driving plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100493915B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599762B1 (en) * | 2004-12-13 | 2006-07-12 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
KR20080008915A (en) | 2006-07-21 | 2008-01-24 | 엘지전자 주식회사 | Plasma display apparatus |
KR101367134B1 (en) | 2007-01-04 | 2014-03-14 | 삼성디스플레이 주식회사 | Driving apparatus of display device |
US8451208B2 (en) | 2008-03-03 | 2013-05-28 | Samsung Display Co., Ltd. | Organic light emitting display device and method of driving the same |
KR102706763B1 (en) * | 2018-12-12 | 2024-09-20 | 삼성디스플레이 주식회사 | Display device and method for driving the same |
-
2003
- 2003-01-25 KR KR10-2003-0005053A patent/KR100493915B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040068419A (en) | 2004-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100807483B1 (en) | Driving method of plasma display device | |
KR100524312B1 (en) | Method and apparatus for controling initialization in plasma display panel | |
KR100489876B1 (en) | Plasma display panel | |
KR100603292B1 (en) | Panel driving method | |
KR100607253B1 (en) | Driving Apparatus of Plasma Display Panel | |
KR100493915B1 (en) | Method and apparatus for driving plasma display panel | |
KR100493916B1 (en) | Driving method and apparatus of plasma display panel | |
KR100533724B1 (en) | Driving method and apparatus of plasma display panel | |
JP4576475B2 (en) | Plasma display device and control method thereof | |
KR100533725B1 (en) | Driving method and apparatus of plasma display panel | |
KR100784522B1 (en) | Driving Apparatus and Method for Plasma Display Panel | |
EP1524645A2 (en) | Method and apparatus for driving a plasma display panel | |
KR100524315B1 (en) | Apparatus for driving plasma display panel and drivind method thereof | |
KR100692824B1 (en) | Apparatus and method for driving plasma display panel | |
KR100488150B1 (en) | Apparatus and Method for Driving Plasma Display Panel | |
KR100553934B1 (en) | Method for driving plasma display panel | |
KR100511794B1 (en) | Method for driving plasma display panel | |
KR100456157B1 (en) | Method and Apparatus of Driving Plasma Display Panel | |
KR100488455B1 (en) | Method and apparatus for driving plasma display panel | |
JP4637267B2 (en) | Plasma display device | |
KR20050006600A (en) | Apparatus and method for driving plasma display panel | |
KR20040102408A (en) | Method and Apparatus for Driving Plasma Display Panel | |
KR20030090812A (en) | Plasma display panel and driving method thereof | |
KR20040092619A (en) | Method and Apparatus of Driving Plasma Display Panel | |
KR20080045902A (en) | Method of operating plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090331 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |