KR100280490B1 - Manufacturing method for isolation structure of semiconductor device - Google Patents

Manufacturing method for isolation structure of semiconductor device Download PDF

Info

Publication number
KR100280490B1
KR100280490B1 KR1019980024398A KR19980024398A KR100280490B1 KR 100280490 B1 KR100280490 B1 KR 100280490B1 KR 1019980024398 A KR1019980024398 A KR 1019980024398A KR 19980024398 A KR19980024398 A KR 19980024398A KR 100280490 B1 KR100280490 B1 KR 100280490B1
Authority
KR
South Korea
Prior art keywords
forming
back bias
oxide film
semiconductor device
field oxide
Prior art date
Application number
KR1019980024398A
Other languages
Korean (ko)
Other versions
KR20000003207A (en
Inventor
윤훈상
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980024398A priority Critical patent/KR100280490B1/en
Publication of KR20000003207A publication Critical patent/KR20000003207A/en
Application granted granted Critical
Publication of KR100280490B1 publication Critical patent/KR100280490B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 분리구조 형성방법에 관한 것으로, 종래 반도체 소자의 분리구조 형성방법은 모스 트랜지스터 등의 반도체 소자의 측면에 위치하며, 디자인 룰에 따라 일정한 면적 이상의 면적을 갖는 필드산화막과 그 필드산화막의 타측면 기판 하부에 백바이어스 영역을 형성함으로써, 그 분리구조가 차지하는 면적이 커 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 기판의 상부에 필드산화막을 증착하여 반도체 소자가 형성될 액티브영역을 정의하는 소자영역 설정단계와; 상기 액티브영역에 반도체 소자를 형성하는 과정에서 상기 필드산화막과 소정거리 이격되는 백바이어스용 게이트를 형성하는 백바이어스용 게이트 형성단계와; 상기 백바이어스용 게이트와 필드산화막의 사이 기판에 불순물 이온을 이온주입하여 백바이어스 영역을 형성하는 백바이어스 영역 형성단계로 구성하여 면적이 큰 필드산화막을 소정의 전압을 인가받는 게이트로 대체함으로써, 그 면적을 줄여 집적도를 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a method of forming a separation structure of a semiconductor device, and the method of forming a separation structure of a conventional semiconductor device is located on the side of a semiconductor device such as a MOS transistor, and has a field oxide film having a predetermined area or more according to design rules By forming the back bias region under the other side substrate of the oxide film, the area occupied by the isolation structure is large, resulting in a decrease in the degree of integration. In view of the above problems, the present invention provides a device region setting step of defining an active region where a semiconductor device is to be formed by depositing a field oxide film on a semiconductor substrate; A back bias gate forming step of forming a back bias gate spaced apart from the field oxide layer by a predetermined distance in the process of forming a semiconductor device in the active region; The back bias region forming step of forming a back bias region by ion implanting impurity ions into the substrate between the back bias gate and the field oxide film, replacing the field oxide film having a large area with a gate to which a predetermined voltage is applied. There is an effect of improving the density by reducing the area.

Description

반도체 소자의 분리구조 형성방법{MANUFACTURING METHOD FOR ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE}MANUFACTURING METHOD FOR ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 분리구조 형성방법에 관한 것으로, 특히 특정 반도체 소자의 측면에 게이트를 형성하고, 그 게이트의 타측면에 백바이어스(back bias)를 인가하는 백바이어스 영역을 둠으로써, 적은 면적에서 각 소자를 전기적으로 분리하는 반도체 소자의 분리구조 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an isolation structure of a semiconductor device, and in particular, by forming a gate on a side surface of a specific semiconductor device and providing a back bias region for applying a back bias to the other side of the gate, thereby providing a small area. The present invention relates to a method of forming a separation structure of a semiconductor device for electrically separating each device.

일반적으로, 다수의 반도체 소자는 각각이 기판상에서 전기적으로 분리되어 소자간의 전기적인 영향이 없어야 하며, 이를 위해서 주로 사용하는 분리구조는 로코스 (LOCOS) 공정을 통해 형성하는 필드산화막을 사용한다. 이때, 각 반도체 소자는 각각 소정간격 이격된 필드산화막의 사이에 제조되며, 그 필드산화막의 타측면 기판 하부에 소자의 백바이어스(back bias) 전압을 인가하기 위한 백바이어스 영역을 형성하게 되며, 이와 같은 반도체 소자의 분리구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a plurality of semiconductor devices must be electrically separated on a substrate so that there is no electrical effect between the devices. For this purpose, a separation structure mainly used is a field oxide film formed through a LOCOS process. In this case, each semiconductor device is manufactured between field oxide films spaced at predetermined intervals, and a back bias region for applying a back bias voltage of the device is formed under the other side substrate of the field oxide film. The isolation structure of the same semiconductor device will be described in detail with reference to the accompanying drawings.

도1a 내지 도1d는 종래 반도체 소자의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 소자가 형성될 액티브영역을 정의하는 단계(도1a)와; 상기 액티브영역의 상부에 산화막과 다결정실리콘을 순차적으로 증착하고, 패터닝하여 게이트(3)를 형성하는 단계(도1b)와; 상기 필드산화막(2)과 게이트(3)가 형성된 기판(1)의 상부에 포토레지스트(PR1)를 도포하고, 패턴을 형성하여 상기 게이트(3)의 측면에 위치하는 기판(1)을 선택적으로 노출시킨 후, 불순물 이온을 이온주입하여 소스 및 드레인(4)을 형성하는 단계(도1c)와; 상기 포토레지스트(PR1)를 제거하고, 다시 포토레지스트(PR2)를 도포하고, 패턴을 형성하여 상기 필드산화막(2) 사이의 기판(1)을 노출시킨 다음, 그 노출된 기판(1)에 상기 소스 및 드레인(4)의 불순물 형과는 다른 불순물 형의 불순물을 이온주입하여 백바이어스 영역(5)을 형성하는 단계(도1d)를 포함하여 구성된다.1A to 1D are cross-sectional views illustrating a process of fabricating a separate structure of a conventional semiconductor device. As shown in FIG. 1a); Sequentially depositing and patterning an oxide film and polysilicon on the active region to form a gate (Fig. 1B); The photoresist PR1 is coated on the substrate 1 on which the field oxide film 2 and the gate 3 are formed, and a pattern is formed to selectively select the substrate 1 positioned on the side of the gate 3. After exposure, implanting impurity ions to form a source and a drain 4 (FIG. 1C); The photoresist PR1 is removed, the photoresist PR2 is applied again, a pattern is formed to expose the substrate 1 between the field oxide films 2, and then the exposed substrate 1 is exposed to the exposed substrate 1. And a step of forming the back bias region 5 by ion implantation of impurities of an impurity type different from that of the source and drain 4 (Fig. 1D).

이하, 상기와 같이 구성된 종래 반도체 소자의 분리구조 형성방법을 좀 더 상세히 설명한다.Hereinafter, a method of forming a separation structure of a conventional semiconductor device configured as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 패드산화막과 질화막을 순차적으로 증착하고, 사진식각공정을 통해 그 패드산화막과 질화막을 식각하여 상기 기판(1)의 일부를 노출시킨다.First, as shown in FIG. 1A, a pad oxide film and a nitride film are sequentially deposited on the substrate 1, and a part of the substrate 1 is exposed by etching the pad oxide film and the nitride film through a photolithography process.

이때의 사진식각공정에서 사용하는 마스크는 소자가 형성될 액티브영역의 주변에 넓은 폭을 갖는 투광부와 그 넓은폭을 갖는 투광부와 소정거리 이격되며, 상대적으로 좁은 폭을 갖는 투광부를 갖는 것을 사용한다.In this case, the mask used in the photolithography process uses a light-transmitting part having a wide width and a light-transmitting part having a relatively narrow width and a light-transmitting part having a relatively narrow width and spaced apart from the light-transmitting part having a wide width around the active region where the device is to be formed. do.

그 다음, 상기 노출된 기판(1)을 열산화하여 액티브영역의 주변에 그 폭이 큰 필드산화막을 형성하고, 그 폭이 큰 필드산화막과 소정거리 이격되며, 상대적으로 폭이 작은 필드산화막을 형성한다.Then, the exposed substrate 1 is thermally oxidized to form a large field oxide film around the active region, and a field oxide film having a relatively small distance from the large field oxide film at a predetermined distance. do.

그 다음, 도1b에 도시한 바와 같이 상기 질화막과 패드산화막을 모두 제거한 후, 상기 액티브영역의 상부에 산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 상기 액티브영역의 중앙부에 게이트(3)를 형성한다.Next, as shown in FIG. 1B, after removing both the nitride film and the pad oxide film, an oxide film and polysilicon are sequentially deposited on the active region, and patterned through a photolithography process to form a gate at the center of the active region. (3) is formed.

그 다음, 도1c에 도시한 바와 같이 상기 게이트(3)와 필드산화막(2) 및 기판(1)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 그 중앙부에 게이트(3)가 형성된 액티브영역을 노출시키고, 그 포토레지스트(PR1) 패턴을 이온주입 마스크로 사용하는 이온주입공정으로 고농도 불순물 이온을 이온주입하여 소스 및 드레인(4)을 형성하여 게이트(3)와 소스 및 드레인(4)을 포함하는 모스 트랜지스터를 제조한다.Then, as shown in FIG. 1C, the photoresist PR1 is applied on the gate 3, the field oxide film 2, and the substrate 1, and exposed and developed to expose the gate 3 at the center thereof. Is formed and the source and drain 4 are formed by implanting high concentration impurity ions in the ion implantation process using the photoresist PR1 pattern as an ion implantation mask. A MOS transistor comprising (4) is manufactured.

그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 다시 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 폭이 넓은 필드산화막과 폭이 좁은 필드산화막(2)의 사이에 위치하는 기판(1)을 노출시킨다.Then, as shown in FIG. 1D, the photoresist PR1 is removed, the photoresist PR2 is applied again, and exposed and developed to expose the wide field oxide film and the narrow field oxide film 2, respectively. The substrate 1 positioned in between is exposed.

그 다음, 상기 소스 및 드레인(4)의 형성을 위해 주입한 이온의 형과는 다른 형의 불순물 이온을 상기 포토레지스트(PR2)를 마스크로 하여 이온주입함으로써, 상기 필드산화막(2)의 사이에 백바이어스 영역(5)을 형성하게 된다.Then, ion implantation is performed using impurity ions of a different type from those of the ions implanted for the formation of the source and drain 4 using the photoresist PR2 as a mask, so that the field oxide film 2 is interposed therebetween. The back bias region 5 is formed.

이와 같이 백바이어스 영역(5)을 형성하고, 모스 트랜지스터의 동작시 백바이어스 영역(5)에 소정의 전압을 인가하면 필드산화막만이 존재할 때보다 우수한 절연특성을 갖게 된다.As such, when the back bias region 5 is formed and a predetermined voltage is applied to the back bias region 5 during the operation of the MOS transistor, the back bias region 5 has better insulating characteristics than when only the field oxide film is present.

이때, 상기 폭이 넓은 필드산화막(2)은 디자인룰(DESIGN RULE)에 따라 특정한 폭이하로는 형성할 수 없으며, 이에 따라 전체 소자가 차지하는 면적이 증가하게 된다.In this case, the wide field oxide film 2 may not be formed below a specific width according to the design rule, and thus the area occupied by the entire device is increased.

상기한 바와 같이 종래 반도체 소자의 분리구조 형성방법은 모스 트랜지스터 등의 반도체 소자의 측면에 위치하며, 디자인 룰에 따라 일정한 면적 이상의 면적을 갖는 필드산화막과 그 필드산화막의 타측면 기판 하부에 백바이어스 영역을 형성함으로써, 그 분리구조가 차지하는 면적이 커 집적도가 감소하는 문제점이 있었다.As described above, a method of forming a separate structure of a semiconductor device is located on a side surface of a semiconductor device such as a MOS transistor, and has a field bias film having an area of a predetermined area or more according to design rules, and a back bias region under the other side substrate of the field oxide film. By forming a, the area occupied by the separation structure is large, there is a problem that the degree of integration decreases.

이와 같은 문제점을 감안한 본 발명은 필드산화막을 사용하지 않는 반도체 소자의 분리구조 형성방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method for forming a separate structure of a semiconductor device without using a field oxide film.

도1a 내지 도1d는 종래 반도체 소자의 분리구조 제조공정 수순단면도.1A to 1D are cross-sectional views of a process for manufacturing a separate structure of a conventional semiconductor device.

도2a 내지 도2d는 본 발명 반도체 소자의 분리구조 제조공정 순순단면도.Figures 2a to 2d is a pure sectional view of the isolation structure manufacturing process of the semiconductor device of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:필드산화막1: Substrate 2: Field Oxide

3:게이트 4:소스 및 드레인3: gate 4: source and drain

5:백바이어스 영역 6:백바이어스용 게이트5: Back bias area 6: Gate for back bias

상기와 같은 목적은 반도체 기판의 상부에 필드산화막을 증착하여 반도체 소자가 형성될 액티브영역을 정의하는 소자영역 설정단계와; 상기 액티브영역에 반도체 소자를 형성하는 과정에서 상기 필드산화막과 소정거리 이격되는 백바이어스용 게이트를 형성하는 백바이어스용 게이트 형성단계와; 상기 백바이어스용 게이트와 필드산화막의 사이 기판에 불순물 이온을 이온주입하여 백바이어스 영역을 형성하는 백바이어스 영역 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a device region setting step of defining an active region in which a semiconductor device is to be formed by depositing a field oxide film on the semiconductor substrate; A back bias gate forming step of forming a back bias gate spaced apart from the field oxide layer by a predetermined distance in the process of forming a semiconductor device in the active region; This is achieved by configuring a back bias region forming step of forming a back bias region by implanting impurity ions into a substrate between the back bias gate and the field oxide film. The present invention will be described in detail with reference to the accompanying drawings. As follows.

도2a 내지 도2d는 본 발명 반도체 소자의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 반도체 소자가 형성될 액티브영역을 정의하는 단계(도2a)와; 상기 정의된 액티브영역의 상부에 산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 모스 트랜지스터의 게이트(3)와 백바이어스용 게이트(6)를 형성하는 단계(도2a)와; 상기 두 게이트(3),(6)와 기판(1) 및 필드산화막(2)의 상부에 포토레지스트(PR1)를 도포하고 패터닝하여 상기 모스 트랜지스터의 게이트(3)와 그 측면의 기판(1)을 노출시킨 후, 불순물 이온을 이온주입하여 상기 게이트(3)의 측면 기판(1) 하부에 소스 및 드레인(4)을 형성하는 단계(도2c)와; 상기 포토레지스트(PR1)를 제거하고, 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 백바이어스용 게이트(6)와 필드산화막(2)의 사이에 위치하는 기판(1)의 일부영역을 노출시키는 패턴을 형성하고, 불순물 이온을 이온주입하여 상기 노출된 기판(1)에 백바이어스 영역(5)을 형성하는 단계(도2d)를 포함하여 구성된다.2A to 2D are cross-sectional views of a process for fabricating an isolation structure of a semiconductor device according to an embodiment of the present invention. As shown therein, a field oxide film 2 is formed on an upper portion of a substrate 1 to define an active region in which a semiconductor device is to be formed. (FIG. 2A); Sequentially depositing an oxide film and polysilicon on the defined active region and patterning the photoresist via a photolithography process to form a gate 3 and a back bias gate 6 of the MOS transistor (FIG. 2A); The photoresist PR1 is coated and patterned on the two gates 3 and 6 and the substrate 1 and the field oxide film 2 to form the gate 3 of the MOS transistor and the substrate 1 on the side thereof. Exposing and then implanting impurity ions to form a source and a drain 4 under the side substrate 1 of the gate 3 (FIG. 2C); The photoresist PR1 is removed, the photoresist PR2 is applied, exposed and developed to expose a partial region of the substrate 1 positioned between the back bias gate 6 and the field oxide film 2. And forming a back bias region 5 in the exposed substrate 1 by implanting impurity ions into the exposed substrate 1 (FIG. 2D).

이하, 상기와 같은 본 발명 반도체 소자의 분리구조 형성방법을 좀 더 상세히 설명한다.Hereinafter, a method of forming a separation structure of the semiconductor device of the present invention as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 종래와 동일한 방법인 로코스(LOCOS) 공정을 통해 필드산화막(2)을 형성하여 액티브영역을 정의한다.First, as shown in FIG. 2A, the field oxide layer 2 is formed on the substrate 1 through a LOCOS process, which is the same as the conventional method, to define an active region.

이때의 필드산화막은 종래 기술에서 설명한 폭이 상대적으로 좁은 필드산화막이며, 폭이 큰 필드산화막은 형성하지 않는다.The field oxide film at this time is a relatively narrow field oxide film described in the prior art, and a wide field oxide film is not formed.

그 다음, 도2b에 도시한 바와 같이 상기 필드산화막(2)의 형성으로 정의된 액티브영역의 상부에 산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 상기 다결정실리콘과 산화막을 패터닝하여 각각 소정거리 이격되는 모스 트랜지스터의 게이트(3)와 백바이어스용 게이트(6)를 형성한다.Next, as illustrated in FIG. 2B, an oxide film and polysilicon are sequentially deposited on the active region defined by the formation of the field oxide film 2, and the polycrystalline silicon and the oxide film are patterned through a photolithography process. The gate 3 and the back bias gate 6 of the MOS transistor spaced apart by a predetermined distance are formed.

그 다음, 도2c에 도시한 바와 같이 상기 기판(1), 두 게이트(3),(6) 및 필드산화막(2)의 상부전면에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 모스 트랜지스터의 게이트(3)의 측면 기판(1)을 노출시키는 포토레지스트 패턴을 형성한다.Then, as shown in FIG. 2C, photoresist PR1 is applied to the upper surface of the substrate 1, the two gates 3 and 6, and the field oxide film 2, and is exposed and developed to expose the moss. A photoresist pattern is formed which exposes the side substrate 1 of the gate 3 of the transistor.

그 다음, 상기 포토레지스트 패턴을 이온주입 마스크로 사용하는 이온주입공정으로 상기 노출된 기판(1)에 고농도 불순물 이온을 이온주입하여 모스 트랜지스터의 소스 및 드레인(4)을 형성한다.Next, a high concentration of impurity ions are implanted into the exposed substrate 1 in an ion implantation process using the photoresist pattern as an ion implantation mask to form a source and a drain 4 of the MOS transistor.

그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR1)를 모두 제거하고, 상기 기판(1), 소스 및 드레인(4)과 두 게이트(3),(6) 및 필드산화막(2)의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 백바이어스용 게이트(6)와 필드산화막(2)의 사이에 위치하는 기판(1)을 노출시키는 패턴을 형성한다.Next, as shown in FIG. 2D, all of the photoresist PR1 is removed, and the substrate 1, the source and drain 4, the two gates 3, 6, and the field oxide film 2 are removed. The photoresist PR2 is coated on the entire upper surface, and exposed and developed to form a pattern for exposing the substrate 1 positioned between the back bias gate 6 and the field oxide film 2.

그 다음, 상기 포토레지스트(PR2) 패턴을 이온주입 마스크로 사용하는 이온주입공정으로, 상기 소스 및 드레인(4)을 형성하기 위해 주입한 불순물 이온과는 다른 형의 불순물 이온을 이온주입하여 상기 노출된 기판(1)의 하부에 백바이어스 영역(5)을 형성한다.Next, an ion implantation process using the photoresist (PR2) pattern as an ion implantation mask, by implanting impurity ions of a different type from the impurity ions implanted to form the source and drain (4) to the exposure The back bias region 5 is formed in the lower portion of the substrate 1.

이와 같이 제조된 본 발명 반도체 소자의 분리구조 즉, 백바이어스용 게이트(6)와 그 측면의 백바이어스 영역(5)을 포함하는 구조는 각각 모스 트랜지스터의 동작시 그 모스 트랜지스터의 게이트에 인가되는 전압과는 반대의 전압을 인가받고, 백바이어스 전압을 인가받아 소자를 절연하게 된다.The isolation structure of the semiconductor device manufactured as described above, that is, the structure including the back bias gate 6 and the back bias region 5 on the side thereof, respectively, is a voltage applied to the gate of the MOS transistor during operation of the MOS transistor. The voltage opposite to is applied and the back bias voltage is applied to insulate the device.

이때의 백바이어스용 게이트(6)의 면적은 인가되는 전압에 의해 정의할 수 있으며, 특별히 디자인 룰에 적용되지 않는 적은면적으로 형성할 수 있다.The area of the back bias gate 6 at this time can be defined by the applied voltage, and can be formed in a small area that is not particularly applied to design rules.

상기한 바와 같이 본 발명은 종래 그 면적이 큰 필드산화막을 소정의 전압을 인가받는 게이트로 대체함으로써, 그 면적을 줄여 집적도를 향상시키는 효과가 있다.As described above, the present invention replaces the field oxide film having a large area with a gate to which a predetermined voltage is applied, thereby reducing the area and improving the degree of integration.

Claims (1)

반도체 기판의 상부에 필드산화막을 증착하여 반도체 소자가 형성될 액티브영역을 정의하는 소자영역 설정단계와; 상기 액티브영역에 반도체 소자를 형성하는 과정에서 상기 필드산화막과 소정거리 이격되는 백바이어스용 게이트를 형성하는 백바이어스용 게이트 형성단계와; 상기 백바이어스용 게이트와 필드산화막의 사이 기판에 그 기판에 도핑된 불순물 이온과 동일 도전형의 불순물 이온을 고농도로 이온주입하여 백바이어스 영역을 형성하는 백바이어스 영역 형성단계로 구성하여 된 것을 특징으로 하는 반도체 소자의 분리구조 형성방법.A device region setting step of defining an active region in which a semiconductor device is to be formed by depositing a field oxide film on the semiconductor substrate; A back bias gate forming step of forming a back bias gate spaced apart from the field oxide layer by a predetermined distance in the process of forming a semiconductor device in the active region; And a back bias region forming step of forming a back bias region by implanting a high concentration of impurity ions of the same conductivity type as the impurity ions doped in the substrate between the back bias gate and the field oxide film. Method for forming a separation structure of a semiconductor device.
KR1019980024398A 1998-06-26 1998-06-26 Manufacturing method for isolation structure of semiconductor device KR100280490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024398A KR100280490B1 (en) 1998-06-26 1998-06-26 Manufacturing method for isolation structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024398A KR100280490B1 (en) 1998-06-26 1998-06-26 Manufacturing method for isolation structure of semiconductor device

Publications (2)

Publication Number Publication Date
KR20000003207A KR20000003207A (en) 2000-01-15
KR100280490B1 true KR100280490B1 (en) 2001-03-02

Family

ID=19540957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024398A KR100280490B1 (en) 1998-06-26 1998-06-26 Manufacturing method for isolation structure of semiconductor device

Country Status (1)

Country Link
KR (1) KR100280490B1 (en)

Also Published As

Publication number Publication date
KR20000003207A (en) 2000-01-15

Similar Documents

Publication Publication Date Title
US5449637A (en) Method of producing low and high voltage MOSFETs with reduced masking steps
KR100223832B1 (en) Method of manufacturing semiconductor device
JP2619340B2 (en) High voltage transistor structure of semiconductor device and method of manufacturing the same
US5640033A (en) MOSFET having fine gate electrode structure
KR100232197B1 (en) Method of manufacturing semiconductor device
KR100280490B1 (en) Manufacturing method for isolation structure of semiconductor device
KR100406500B1 (en) Method for fabricating semiconductor device
KR100313543B1 (en) Manufacturing method for flat rom
US4409727A (en) Methods of making narrow channel field effect transistors
KR100897474B1 (en) Method for Fabricating Bipolar Transistor
KR100319601B1 (en) Electrostatic discharge prevention transistor and its manufacturing method
KR0166824B1 (en) Semiconductor device manufacturing method
JPH1050857A (en) Method for manufacturing semiconductor device
KR19980038432A (en) Contact hole formation method of semiconductor device
KR100533375B1 (en) Dual Gate Electrode Formation Method_
KR100266695B1 (en) Method for fabricating high voltage lateral diffused mos transistor
KR100266688B1 (en) Method for fabricating high voltage vertical diffused mos transistor
KR100292688B1 (en) Method for reducing plasma damage of semiconductor equipment
JP3148227B2 (en) Method for manufacturing semiconductor device
KR100192547B1 (en) Semiconductor device and manufacturing method thereof
KR100236073B1 (en) Method of manufacturing semiconductor device
KR0129585B1 (en) Fabrication method of transistor
KR100429857B1 (en) Method for fabricating transistor with punchthrough preventing region
JP2759624B2 (en) Semiconductor device structure and method of manufacturing the same
JPH09135022A (en) Semiconductor device and its fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee