JPS6345834A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6345834A JPS6345834A JP62200722A JP20072287A JPS6345834A JP S6345834 A JPS6345834 A JP S6345834A JP 62200722 A JP62200722 A JP 62200722A JP 20072287 A JP20072287 A JP 20072287A JP S6345834 A JPS6345834 A JP S6345834A
- Authority
- JP
- Japan
- Prior art keywords
- aperture
- layer
- integrated circuit
- conductive strip
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 39
- 238000001465 metallisation Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の分野］
この発明は集積回路用アークギャップ、特に、多レベル
金属化（メタリゼーション）を施した集積回路のための
アークギャップに関するものである。
金属化（メタリゼーション）を施した集積回路のための
アークギャップに関するものである。
［発明の背景］
集積回路においては、回路の短絡、開路あるいは損傷を
生じさせるような予測外の電荷から回路を保護する手段
を設けることが望ましい場合がしばしばある。このため
に種々の技法が用いられているが、その中に、回路中に
アークギャップを形成することも含まれている。このア
ークギャップは、互いに僅かな間隔で隔てられた端縁部
を持つ２つの金属領域の形をとっている。これらの金属
領域は全体として平面状で、即ち、同じ平面内にあり、
かつ、全体的に、集積回路の種々の素子を接続する金属
化に用いられる金属と同じ金属で形成されている。さら
に、金属領域の対向端縁部は、しばしば、鋸歯状とされ
、それぞれの鋸歯が互いに入組んでいる。この形式のア
ークギャップの１つの問題点は、アークギャップが比較
的大きく、従って、余分な面積を占めることで、これは
高密度の集積回路で特に問題となる。また、このサイズ
のために、集積回路上でのその位置が集積回路の他の回
路素子を妨害しないような位置に限定されてしまう、さ
らに、アーク電圧を制御する金属領域間の間隔は、金属
化層と全屈化配線間の間隔を形成するために使用される
フォトリソグラフィック・エツチング法により形成され
るので、金属領域間の最小間隔は、４Ｊ！１１回路の別
の面に左右され、アークギャップの所要動作にとっては
最適とはいえないようなものとなってしまう。
生じさせるような予測外の電荷から回路を保護する手段
を設けることが望ましい場合がしばしばある。このため
に種々の技法が用いられているが、その中に、回路中に
アークギャップを形成することも含まれている。このア
ークギャップは、互いに僅かな間隔で隔てられた端縁部
を持つ２つの金属領域の形をとっている。これらの金属
領域は全体として平面状で、即ち、同じ平面内にあり、
かつ、全体的に、集積回路の種々の素子を接続する金属
化に用いられる金属と同じ金属で形成されている。さら
に、金属領域の対向端縁部は、しばしば、鋸歯状とされ
、それぞれの鋸歯が互いに入組んでいる。この形式のア
ークギャップの１つの問題点は、アークギャップが比較
的大きく、従って、余分な面積を占めることで、これは
高密度の集積回路で特に問題となる。また、このサイズ
のために、集積回路上でのその位置が集積回路の他の回
路素子を妨害しないような位置に限定されてしまう、さ
らに、アーク電圧を制御する金属領域間の間隔は、金属
化層と全屈化配線間の間隔を形成するために使用される
フォトリソグラフィック・エツチング法により形成され
るので、金属領域間の最小間隔は、４Ｊ！１１回路の別
の面に左右され、アークギャップの所要動作にとっては
最適とはいえないようなものとなってしまう。
［発明の概要］
この発明におけるアークギャップが設けられた集積回路
は、半導体材料の基体と、この基体上にあって絶縁材料
の層によって相互に分離されている一対の導電材料のス
トリップ（細長い部材）とを含んでいる。アークギャッ
プは、絶縁材料中に穿たれた底部に上記のストリップの
一方のものの少なくとも一部分が露出している開孔部に
より形成されている。他方のストリップは上記開孔部の
少なくともほぼ端縁部まで延びており、従って、２つの
ストリップは開孔部を介して相互に露出している。
は、半導体材料の基体と、この基体上にあって絶縁材料
の層によって相互に分離されている一対の導電材料のス
トリップ（細長い部材）とを含んでいる。アークギャッ
プは、絶縁材料中に穿たれた底部に上記のストリップの
一方のものの少なくとも一部分が露出している開孔部に
より形成されている。他方のストリップは上記開孔部の
少なくともほぼ端縁部まで延びており、従って、２つの
ストリップは開孔部を介して相互に露出している。
［実施例の説ｒＪｌ ］
初めに第１図を参照すると、この発明のアークギャップ
の基本的な形を具備する集積回路を全体として参照番号
ｌＯで示す、集積回路１０は、半導体材料（例えば、単
結晶シリコン）の基体１２と、この基体１２の表面ｌＢ
上に設けられた絶縁材料（例えば、酸化シリコン）の層
１４を備えている。基体１２は半導体材料の基板であっ
てもよいし、あるいは、絶縁材料（例えば、サファイヤ
あるいは酸化シリコン）の基板上に設けた半導体材料の
エピタキシャル基板の場合もある。絶縁層１４は基体１
２の表面ｉｌｌを熱酸化させることにより、あるいはシ
リコンを含む気体（例えば、シラン）と酸素からの化学
蒸着によって形成することができる。絶縁層１４上には
導電性材料（例えば、金属あるいはドーピングを施した
多結晶シリコン）の第１の層１８が設けられている。第
１の導電層１８及び第１の絶縁ｆｉ１４の全露出部を覆
って第２の絶縁層２０が設けられている。第２の絶縁層
２０は例えば、酸化シリコンを被着したもの、あるいは
ガラス（例えば、燐珪酸ガラスあるいは１燐珪酸ガラス
）で形成することができる。第２の絶縁層２０上には導
電性材料の第２のストリップ２２が設けられている。従
って、第１の導電性ストリップ１８と第２の導電性スト
リップ２２は第２の絶縁層２０によって相互に隔てられ
かつ絶縁されている。第２の絶縁層２０には少なくとも
第１の絶縁層に達し、その底部において第１の導電性ス
トリップ１８の少なくとも一部分が露出している開孔２
４が設けられている。第１図に示すように、開孔２４は
第１の導電性ストリップ１８の端縁２６を露出させてい
る。第２の導電性ストリップ２２は開孔２４まで延びて
、その一端１ｉ２８が開孔２４を介して第１の導電性ス
トリップ１８の端縁２８に霧出している。このようにし
て、導電性ストリップ１８と２２の端縁２６と２８の間
にアークギャップが形成される。 導電性ストリップ１
８と２２は多レベルの金属化を施した集積回路の金属化
層の一部の場合もある。モの場合、アークギャップは金
属化バタン中で２つのレベルが重なっている位置であれ
ばどのような位置にでも、これら２つのレベル間にある
第２の絶縁層２０に開孔２４を形成して２つの導電性ス
トリップの面が相互に露出するようにすることにより形
成できる。このアークギャップは金属化バタンから直接
形成され、しかも、比較的小さな開孔を付加するだけで
よいので、このアークギャップのために集積回路全体の
サイズが大きく増大することはない、さらに、２つの導
電性ストリップ１Ｂと２２の間の間隔は、アークギャッ
プの動作電圧を低くするためには比較的薄くすることの
できる第２の絶縁層２０の厚さを制御することにより、
比較的正確に制御できる。
の基本的な形を具備する集積回路を全体として参照番号
ｌＯで示す、集積回路１０は、半導体材料（例えば、単
結晶シリコン）の基体１２と、この基体１２の表面ｌＢ
上に設けられた絶縁材料（例えば、酸化シリコン）の層
１４を備えている。基体１２は半導体材料の基板であっ
てもよいし、あるいは、絶縁材料（例えば、サファイヤ
あるいは酸化シリコン）の基板上に設けた半導体材料の
エピタキシャル基板の場合もある。絶縁層１４は基体１
２の表面ｉｌｌを熱酸化させることにより、あるいはシ
リコンを含む気体（例えば、シラン）と酸素からの化学
蒸着によって形成することができる。絶縁層１４上には
導電性材料（例えば、金属あるいはドーピングを施した
多結晶シリコン）の第１の層１８が設けられている。第
１の導電層１８及び第１の絶縁ｆｉ１４の全露出部を覆
って第２の絶縁層２０が設けられている。第２の絶縁層
２０は例えば、酸化シリコンを被着したもの、あるいは
ガラス（例えば、燐珪酸ガラスあるいは１燐珪酸ガラス
）で形成することができる。第２の絶縁層２０上には導
電性材料の第２のストリップ２２が設けられている。従
って、第１の導電性ストリップ１８と第２の導電性スト
リップ２２は第２の絶縁層２０によって相互に隔てられ
かつ絶縁されている。第２の絶縁層２０には少なくとも
第１の絶縁層に達し、その底部において第１の導電性ス
トリップ１８の少なくとも一部分が露出している開孔２
４が設けられている。第１図に示すように、開孔２４は
第１の導電性ストリップ１８の端縁２６を露出させてい
る。第２の導電性ストリップ２２は開孔２４まで延びて
、その一端１ｉ２８が開孔２４を介して第１の導電性ス
トリップ１８の端縁２８に霧出している。このようにし
て、導電性ストリップ１８と２２の端縁２６と２８の間
にアークギャップが形成される。 導電性ストリップ１
８と２２は多レベルの金属化を施した集積回路の金属化
層の一部の場合もある。モの場合、アークギャップは金
属化バタン中で２つのレベルが重なっている位置であれ
ばどのような位置にでも、これら２つのレベル間にある
第２の絶縁層２０に開孔２４を形成して２つの導電性ス
トリップの面が相互に露出するようにすることにより形
成できる。このアークギャップは金属化バタンから直接
形成され、しかも、比較的小さな開孔を付加するだけで
よいので、このアークギャップのために集積回路全体の
サイズが大きく増大することはない、さらに、２つの導
電性ストリップ１Ｂと２２の間の間隔は、アークギャッ
プの動作電圧を低くするためには比較的薄くすることの
できる第２の絶縁層２０の厚さを制御することにより、
比較的正確に制御できる。
第２図と第３図には、この発明のアークギャップの別の
形のものを有する集積回路３０を示す、集積回路３０は
１表面３６上に絶縁材料製の第１の層３４を有する半導
体材料の基体３２を有する。第１の導電性ストリップ３
８（これは、第ルベルの金属化層の一部とすることがで
きる）が第１の絶縁材料の層３４上に設けられている。
形のものを有する集積回路３０を示す、集積回路３０は
１表面３６上に絶縁材料製の第１の層３４を有する半導
体材料の基体３２を有する。第１の導電性ストリップ３
８（これは、第ルベルの金属化層の一部とすることがで
きる）が第１の絶縁材料の層３４上に設けられている。
この第１の導電性ストリップ３８と第１の絶縁層３４の
全露出部分の上に絶縁材料の第２の層４０が設けられて
いる。この第２の絶縁層４０には第１の導電性ストリッ
プ３８の一部を露出させている開孔４２が穿たれている
。第２の絶縁層４０上には第２の導電性ストリップ４４
があり、この第２の導電性ストリップ４４には、第２の
絶縁層４０中の開孔４２に整列した開孔４Ｂが設けられ
ている。第２の導電性ストリップ４４中の開孔４８の端
縁は第２の絶縁層４０中の開孔４２の端縁に隣接してお
り、その結果、開孔４Ｂの端縁は開孔４２を介して第１
の導電性ストリップ３８に対して露出される。絶縁材料
（例えば、酸化シリコン、燐珪酸ガラス、１燐珪酸ガラ
ス）の保護層４８が第２の導電性ストリップ４４と第２
の絶縁層４Ｇの全露出部上に設けられる。この保護層４
日には、第２の導電性ストリップ４４中の開孔４Ｂと整
列しかつこれよりいくらか大きい貫通開孔５０が形成さ
れている０例えば、第２の導電性ストリップ４４は集積
回路の第２のレベルの金属化層の一部でもよい。
全露出部分の上に絶縁材料の第２の層４０が設けられて
いる。この第２の絶縁層４０には第１の導電性ストリッ
プ３８の一部を露出させている開孔４２が穿たれている
。第２の絶縁層４０上には第２の導電性ストリップ４４
があり、この第２の導電性ストリップ４４には、第２の
絶縁層４０中の開孔４２に整列した開孔４Ｂが設けられ
ている。第２の導電性ストリップ４４中の開孔４８の端
縁は第２の絶縁層４０中の開孔４２の端縁に隣接してお
り、その結果、開孔４Ｂの端縁は開孔４２を介して第１
の導電性ストリップ３８に対して露出される。絶縁材料
（例えば、酸化シリコン、燐珪酸ガラス、１燐珪酸ガラ
ス）の保護層４８が第２の導電性ストリップ４４と第２
の絶縁層４Ｇの全露出部上に設けられる。この保護層４
日には、第２の導電性ストリップ４４中の開孔４Ｂと整
列しかつこれよりいくらか大きい貫通開孔５０が形成さ
れている０例えば、第２の導電性ストリップ４４は集積
回路の第２のレベルの金属化層の一部でもよい。
このようにして、第２の導電性ストリップ４４の開孔４
６の端面と第２の絶縁層４０の開孔４２の底部に露出し
ている第１の導電性ストリップ３８の部分との間に７−
クギヤツプが形成される。開孔４２．４Ｂ及び５０は六
角形状のものとして示されているが、その形状は任意所
望のものとすることができる。
６の端面と第２の絶縁層４０の開孔４２の底部に露出し
ている第１の導電性ストリップ３８の部分との間に７−
クギヤツプが形成される。開孔４２．４Ｂ及び５０は六
角形状のものとして示されているが、その形状は任意所
望のものとすることができる。
さらに、導電性ストリップ３８と４４は互いに平行であ
っても、相互に交差していてもよい。
っても、相互に交差していてもよい。
第４図と第５図には、この発明のアークギャップの更に
別の形のものを備えた集積回路５２を示す、集積回路５
２は、表面５８上に絶縁材料の第１の層５Ｂを有する半
導体材料の基体５４を有する。第１の絶縁層５６上には
第１の導電性ストリップ６０が設けられており、第５図
に示すように、このストリップ６０は先端が尖った端部
Ｂ２を持っている。この第１の導電性ストリップ６０と
第１の絶縁層５６の露出した部分の上には、第２の絶縁
材料層６４が設けられている。この第２の絶縁層６４に
は貫通開孔６Ｂが設けられており、この開孔６Ｂは、第
１の導電性ストリップ８０の尖った端部６２の尖端が開
孔８８の一辺上に位置するようにして端部８２が開孔６
Ｂ中を横切って延びるように位置決めされている。第２
の絶縁層８４上には第２の導電性ストリップ６８が設け
られており、この第２の導電性ストリップ６８は。
別の形のものを備えた集積回路５２を示す、集積回路５
２は、表面５８上に絶縁材料の第１の層５Ｂを有する半
導体材料の基体５４を有する。第１の絶縁層５６上には
第１の導電性ストリップ６０が設けられており、第５図
に示すように、このストリップ６０は先端が尖った端部
Ｂ２を持っている。この第１の導電性ストリップ６０と
第１の絶縁層５６の露出した部分の上には、第２の絶縁
材料層６４が設けられている。この第２の絶縁層６４に
は貫通開孔６Ｂが設けられており、この開孔６Ｂは、第
１の導電性ストリップ８０の尖った端部６２の尖端が開
孔８８の一辺上に位置するようにして端部８２が開孔６
Ｂ中を横切って延びるように位置決めされている。第２
の絶縁層８４上には第２の導電性ストリップ６８が設け
られており、この第２の導電性ストリップ６８は。
第５図に示すように、先端が尖った端部７０を持ってい
る。第２の導電性ストリップＢ８の尖った端部７０は、
第１の導電性ストリップ６０の尖った端部８２が達して
いる開孔６６の辺まで延びており、その結果、２つの端
部８２と７０の尖端は互いに隣接することになる。従っ
て、２つの導電性ストリップ６０と６８の尖った先端は
開孔６６を間にして相互露出関係にある。第２の導電性
ストリップ６８と第２の絶縁層６４の露出部分の上に絶
縁材料の保護層７２が設けられている。保護層７２は第
２の絶縁層Ｂ４中の開孔６６の上にありかつこれより大
きな開孔７４を有している。
る。第２の導電性ストリップＢ８の尖った端部７０は、
第１の導電性ストリップ６０の尖った端部８２が達して
いる開孔６６の辺まで延びており、その結果、２つの端
部８２と７０の尖端は互いに隣接することになる。従っ
て、２つの導電性ストリップ６０と６８の尖った先端は
開孔６６を間にして相互露出関係にある。第２の導電性
ストリップ６８と第２の絶縁層６４の露出部分の上に絶
縁材料の保護層７２が設けられている。保護層７２は第
２の絶縁層Ｂ４中の開孔６６の上にありかつこれより大
きな開孔７４を有している。
上述したように、この発明によれば、多レベル金属化層
を施した集積回路において、隣接する２つのレベルの導
電性ストリップが、これらの導電性ストリップ間に設け
られている絶縁材料に穿たれた開孔まで延びて、この開
孔を間にして互いに対して露出するように構成されたア
ークギャップが提供される。このアークギャップは寸法
を小さく出来るので、集積回路であまり大きな空間を占
めることがなく、かつ、２つのレベルの導電性ストリッ
プが交差しあるいは対向している場所であればどこにで
も配置することができる。さらに、アークギャップの動
作電圧は比較的薄く形成できる２つのレベル間の絶縁材
料の層の厚さによって制御することができる。
を施した集積回路において、隣接する２つのレベルの導
電性ストリップが、これらの導電性ストリップ間に設け
られている絶縁材料に穿たれた開孔まで延びて、この開
孔を間にして互いに対して露出するように構成されたア
ークギャップが提供される。このアークギャップは寸法
を小さく出来るので、集積回路であまり大きな空間を占
めることがなく、かつ、２つのレベルの導電性ストリッ
プが交差しあるいは対向している場所であればどこにで
も配置することができる。さらに、アークギャップの動
作電圧は比較的薄く形成できる２つのレベル間の絶縁材
料の層の厚さによって制御することができる。
第１図はこの発明の７−クギヤツプの１つの形を示す集
積回路の一部の断面図、第２図はこの発明の７−クギヤ
ツプの別の形を示す集積回路の一部の断面図、第３図は
第２図に示した集積回路部分の平面図、第４図はこの発
（５１のアークギャップのさらに別の形を示す集積回路
の一部の断面図、第５図は第４図に示した集積回路部分
の平面図である。 ！２； ３２； ５４・・・半導体基体、 １８．２２
； ３８．４４；６０．６８・・・一対の導電性ストリ
ップ、２０； ４０： ８４・・・絶縁層、２４： ４
２； ＥＬＳ・・・開孔。
積回路の一部の断面図、第２図はこの発明の７−クギヤ
ツプの別の形を示す集積回路の一部の断面図、第３図は
第２図に示した集積回路部分の平面図、第４図はこの発
（５１のアークギャップのさらに別の形を示す集積回路
の一部の断面図、第５図は第４図に示した集積回路部分
の平面図である。 ！２； ３２； ５４・・・半導体基体、 １８．２２
； ３８．４４；６０．６８・・・一対の導電性ストリ
ップ、２０； ４０： ８４・・・絶縁層、２４： ４
２； ＥＬＳ・・・開孔。
Claims (1)
- （１）半導体材料の基体と、この基体の上に延伸してお
り、絶縁材料の層によって相互に分離されている一対の
導電性材料のストリップとを含み、さらに、上記絶縁材
料の層を貫通して設けられた開孔から成るアークギャッ
プを備え、上記アークギャップは、上記ストリップの一
方のものの少なくとも一部分が上記開孔の底部で露出し
、かつ、上記ストリップの他方が実質的に上記開孔の周
縁まで達しており、これによって上記２つのストリップ
が上記開孔を介して相互に露出するように構成されてい
る集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/895,365 US4794437A (en) | 1986-08-11 | 1986-08-11 | ARC gap for integrated circuits |
| US895365 | 1986-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345834A true JPS6345834A (ja) | 1988-02-26 |
| JP2530460B2 JP2530460B2 (ja) | 1996-09-04 |
Family
ID=25404409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62200722A Expired - Lifetime JP2530460B2 (ja) | 1986-08-11 | 1987-08-10 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4794437A (ja) |
| JP (1) | JP2530460B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010965A1 (en) * | 1989-03-13 | 1990-09-20 | Raychem Corporation | Fast foldback switching device |
| EP0464567B1 (en) * | 1990-06-25 | 1997-08-06 | Matsushita Electronics Corporation | Cold cathode element |
| US5610790A (en) * | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
| US5933718A (en) * | 1997-10-23 | 1999-08-03 | International Business Machines Corporation | Method for electrostatic discharge protection through electric field emission |
| GB2334626B (en) * | 1998-02-20 | 2003-01-29 | Mitel Corp | Spark gap for hermetically packaged integrated circuits |
| FR2879348A1 (fr) * | 2004-12-14 | 2006-06-16 | St Microelectronics Sa | Protection d'un condensateur integre |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370688A (en) * | 1976-12-06 | 1978-06-23 | Toshiba Corp | Production of semoconductor device |
| US4364078A (en) * | 1978-08-15 | 1982-12-14 | Synertek | Edge barrier of polysilicon and metal for integrated circuit chips |
| JPS56138938A (en) * | 1980-03-31 | 1981-10-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS58169952A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS592357A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体集積回路 |
| DE3435306A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke |
-
1986
- 1986-08-11 US US06/895,365 patent/US4794437A/en not_active Expired - Lifetime
-
1987
- 1987-08-10 JP JP62200722A patent/JP2530460B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176139A (ja) * | 2000-12-06 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US8143627B2 (en) | 2000-12-06 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8536581B2 (en) | 2000-12-06 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8963161B2 (en) | 2000-12-06 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2530460B2 (ja) | 1996-09-04 |
| US4794437A (en) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070690A (en) | VMOS transistor | |
| US4926243A (en) | High voltage MOS field effect semiconductor device | |
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| JPS6345834A (ja) | 集積回路 | |
| JP3109478B2 (ja) | 半導体装置 | |
| GB2180991A (en) | Silicide electrode for semiconductor device | |
| US3513022A (en) | Method of fabricating semiconductor devices | |
| JPS58216445A (ja) | 半導体装置およびその製造方法 | |
| JPS6328069A (ja) | 半導体装置 | |
| US5331733A (en) | Method for manufacturing a connection device for a semiconductor device | |
| JPS62101073A (ja) | 電荷転送素子及び該素子の製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| KR100406586B1 (ko) | 정전기 방지 장치 | |
| JPH03191563A (ja) | 半導体装置 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPS62111451A (ja) | 半導体集積回路 | |
| JPH04162652A (ja) | 半導体装置 | |
| EP0262830A2 (en) | Method of ensuring contact in a deposited layer | |
| JPS6365612A (ja) | コンデンサ | |
| JPS594051A (ja) | 半導体素子 | |
| JPS6079743A (ja) | 半導体装置 | |
| JPH05182984A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05211287A (ja) | 容量素子の構造 |