JPS633441A

JPS633441A - 集積回路用パツケ−ジ

Info

Publication number: JPS633441A
Application number: JP14651086A
Authority: JP
Inventors: Kazuyoshi Tsushima; 津島　和好
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-23
Filing date: 1986-06-23
Publication date: 1988-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は集積回路用パッケージ、特に、外来ノイズに対
して対策を施した多層積層セラミックパッケージに関す
る。

［従来の技術］従来、この種の集積回路用パッケージは単層又は２段の
接続配線用の電極層を有し、信号、電源又はグランド用
の各電極が個々に混在したものでめった。

また、パッケージのカバーは単にメタルキャップ又はセ
ラミックリッドを被せて封止材で封止したものであった
。

［発明が解決しようとする問題点］上述した従来の集積回路用パッケージは信号用。

電源用又はグランド用の個々の接続配線用の電極パター
ンが混在しているため、チップのポンディングパッド数
が増加した場合、これに対応してパッケージの接続配線
用電極数及び外部端子数が増加し、パッケージ実装面積
が大幅に増大するとともに、実装密度を高めようとする
には電極間間隔が小さくなり、ワイヤボンディングが困
難になったり、配線間のリークおるいはショートをまね
くおそれがあり、高密度実装がむずかしかった。

また、従来のパッケージでは外来ノイズや不要な電磁波
による誤動作や特性低下から内部の集積回路を保護する
ための対策が取られていない。

［問題点を解決するための手段］本発明は集積回路チップを実装するパッケージにおいて
、セラミック基板上に金属蒸着膜で形成された電極及び
外部端子に取出すためのパターンを有する信号用、電源
用、グランド用の個別の層及び集積回路チップに対向す
る面にポリイミド・石英板とシールドパターン用メタラ
イズ層を積層したパッケージ基部と、内面にシールドパ
ターン用メタライズ層を設けたパッケージカバー部とを
有し、前記パッケージ基部及びカバー部にて集積回路チ
ップを封止したことを特徴とする多層積層セラミックの
集積回路用パッケージである。

［実施例］以下、本発明の一実施例を図により説明する。

第１図（Ａ）、　（Ｂ）に示すように本発明に係る集積
回路用パッケージはパッケージ基部１とパッケージカバ
ー部２とからなり、その両者は封止材４にて結合される
。

パッケージ基部１は次の構造になっている。すなわら、
第１図（Ａ）、　（Ｂ）、第２図、第４図に示すように
セラミック底板１ａ上にポリイミド・石英板９を積層し
、ポリイミド・石英板９の面上にシールドパターン用メ
タライズ８を形成し、シールドパターン用メタライズ８
上にアイランド層１ｂを積層し、アイランド層１ｂ上に
アイランドパターン用メタライズ５を形成する。ざらに
第３図（Ａ）、　（Ｂ）、第４図に示すようにアイラン
ド層１ｂ上に電源用配線層１Ｃを積層し、電源用配線層
１Ｃの中央に集積回路チップ１０を収納する開口Ｑ１を
設け、開口０１の周縁にチップ１０を取り囲むように電
源パターン用メタライズ６を形成し、電源用配線層１Ｃ
上に信号配線層１ｄを積層し、信号配線層１ｄの中央に
集積回路チップ１０を収納する開口０２を設け、開口０
２の周縁にチップを取り囲むように信号パターン用メタ
ライズ７を形成する。また、パッケージ基部１の周囲に
電源用外部端子メタライズ３ａ、グランド用外部端子メ
タライズ３ｂ、信号用外部端子メタライズ３Ｃを形成す
る。

一方、パッケージカバー部２は次のような構造になって
いる。すなわち、第１図（Ａ）、　（１３）、第２図、
第５図に示すようにセラミック天板２ａ上にポリイミド
・石英板９′を積層し、ポリイミド・石英板９′上にシ
ールドパターン用メタライズ８′を形成し、中央に集積
回路チップ１０を収納する開口０３を備えたカバーフレ
ーム２ｂをシールドパターン用メタライズ８′上に積層
する。

集積回路チップ１０はアイランドパターンメタライズ５
上にマウントされ、チップ１０上の電源用パッドは電源
パターン用メタライズ６に、又チップ１０の信号用パッ
ドは信号パターン用メタライズ７に各々ワイヤポンディ
ングによって接続される。

パッケージの各層のメタライズからは各引出し用のパタ
ーンによりパッケージ側面に形成された電源用、グラン
ド用、信号用外部端子メタライズ３ａ、　３ｂ、　３ｃ
に接続される。また、パッケージ基部の最下層に積層さ
れた金属導体膜であるシールドパターン用メタライズ８
は外部端子メタライズ３ｂによりグランドに接続され、
底部方向からの入射ノイズを遮へいする役目をする。

一方、パッケージカバー部２のセラミック基板の天板２
ａとフレーム２ｂ間のシールドパターン用メタライズ８
′はパッケージ基部のシールドパターン用メタライズ８
と同様、外部端子メタライズ３ｂによりグランドに接続
され、上部方向からの入射ノイズを遮へいする役目をす
る。

そして、第１図（Ａ）、　（Ｂ）、　（Ｃ）に示すよう
にチップ１０はパッケージ基部１とパッケージカバー部
２とにより封止され、半導体装置として完成される。

第６図（Ａ）、　（Ｂ）は本発明の他の実施例を示すも
のでおる。本実施例はアイランド層１ｂ、アイランドパ
ターン用メタライズ５にスルホール１１を設けたもので
おり、その他の構成は前実施例と同じでおる。

［発明の効果］以上説明したように本発明は信号と電源（又はグランド
）の電極を異なる個別の層に分離し、しかも電源ライン
は共通電極パターンとして集積回路チップの周囲を取り
囲むように形成して外部端子に取り出すので、集積回路
チップのパッド数が増加しても、外部端子数を増加する
ことがなく、高密度実装方式として有利であり、パンケ
ージ上の配線の微細化に伴う信号ラインと電源ライン間
のリークや誘導ノイズを防止することができる。

また、集積回路チップを挟み込むように金属導体膜をパ
ッケージ基部及びカバー部の内面に形成することにより
、外部ノイズや電磁波に対して遮へい効果を持たせ、誤
動作や劣化を軽減もしくは防止できる効果を有するもの
である。

【図面の簡単な説明】

第１図（Ａ）は本発明の実施例に係る集積回路のパッケ
ージ構造全体を説明する断面図、（８）は側面図、（Ｃ
）は斜視図、第２図はパッケージの分解斜視図、第３図
（Ａ）はパッケージ基部の平面図、（８）は同底面図、
第４図はパッケージ基部の工程分解斜視図、第５図はパ
ッケージカバー部の工程分解斜視図、第６図（Ａ）は本
発明の他の実施例を示す断面図、（Ｂ）は側面図である
。１・・・パッケージ基部　　１ａ・・・セラミック底板
１ｂ・・・アイランド層　　　１Ｃ・・・電源用配線層
１ｄ・・・信号用配線層２・・・パッケージカバー部２ａ・・・セラミック天板　　２ｂ・・・カバーフレー
ム３・・・外部端子メタライズ３ａ・・・電源用外部端子メタライズ３ｂ・・・グランド用外部端子メタライズ３Ｃ・・・信
号用外部端子メタライズ４・・・封止材５・・・アイランドパターン用メタライズ６・・・電源
パターン用メタライズ７・・・信号パターン用メタライズ８．８′・・・シールドパターン用メタライズ９．９′
・・・ポリイミド・石英１０・・・集積回路チップ１１・・・スルホール

Claims

【特許請求の範囲】

（１）集積回路チップを実装するパッケージにおいて、
セラミック基板上に金属蒸着膜で形成された電極及び外
部端子に取出すためのパターンを有する信号用、電源用
、グランド用の個別の層及び集積回路チップに対向する
面にポリイミド・石英板とシールドパターン用メタライ
ズ層を積層したパッケージ基部と、内面にシールドパタ
ーン用メタライズ層を設けたパッケージカバー部とを有
し、前記パッケージ基部及びカバー部にて集積回路チッ
プを封止したことを特徴とする多層積層セラミックの集
積回路用パッケージ。