JPS63199647A - 文書出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は文書出力装置に係り、特に文書情報をコード情
報で入力し、フォントパターンに展開して出力する文書
出力装置に関するものである。

［従来の技術］ 従来この種の装置では、各種コード体系（例えば、ＥＢ
ＣＤＩにコード、ＪＩＳコード、ＪＩＳ漢字コード等）
毎に異なるブランクコードに対応して複数のプログラム
を用意し、ブランクコードのフォントパターンへの展開
を行っていた。

［発明が解決しようとしている問題点］このためプログ
ラムの管理が煩雑になったり、出力のスピードアップが
図れないという問題があった。また外部装置からの人力
データがシリアルプリンタへの出力データのときは、行
末のデータは改行コードや復帰コードで指示されていて
、印字しない部分（ブランク部分）のデータ入力が少な
いが、ラインプリンタへの出力データの時は行末の印字
しないデータもブランクコードとして入力されるため、
これらブランクコードのそれぞれをフォントパターンに
展開していては、著しく出力速度が低下してしまうとい
う問題があった。

本発明は上記従来例に鑑みなされたもので、ブランクコ
ードのパターンデータへの展開を早めるとともに、各種
コード体系のブランクコードも同様に処理できる文書出
力装置を提供することを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明の文書出力装置は以下
の様な構成からなる。即ち、 文書情報をコード情報で入力し、パターン情報に変換し
て出力する文書出力装置であって、コード体系の異なる
複数のコード情報群に対応するパターン情報群を格納す
る格納手段と、前記コード情報に対応するパターン情報
を前記格納手段より読出して記憶する第１の記憶手段と
、前記コード情報と前記パターン情報のアドレスとを対
応づけるアドレス手段と、ブランクコードに対するアド
レスを所定値で設定する手段と、前記文書情報をパター
ン情報に展開してメモリに記憶する展開手段と、前記文
書情報の文字幅及び出力位置を記憶する第２の記憶手段
と、前記アドレス手段により対応づけられたアドレスが
前記所定値のとき、前記展開手段を作動させることなく
、前記第２の記憶手段の内容を参照して前記メモリの格
納アドレスを更新させる手段とを備える。

［作用］ 以上の構成において、コード体系の異なる複数のコード
情報群に対応するパターン情報群を格納する格納手段よ
り、コード情報の体系に対応するパターン情報を読出し
て第１の記憶手段に記憶する。このときコード情報とパ
ターン情報のアドレスとをアドレス手段により対応づけ
るとともに、ブランクコードに対するアドレスを所定値
で設定する。

文書情報をパターン情報に展開してメモリに記憶する際
、アドレス手段により対応づけられたアドレスが所定値
のとき、展開手段を作動させることなく、文書情報の文
字幅及び出力位置を記憶している第２の記憶手段の内容
を参照して、メモリのバタニン情報の格納アドレスを更
新させる様に動作する。

［実施例］ 以下、添付図面を参照して本発明の実施例を詳細に説明
する。

［文字出力装置の説明　（第１図）］ 第１図は本発明の実施例の文字出力装置のブロック図で
ある。

１は種々のホストコンピュータ１５よりの文書情報を受
信し、ドツトイメージに変えてプリンタ部１４に出力す
る文字出力装置の制御部である。

２は制御部１の制御を司どるＣＰＵで、例えばマイクロ
プロセッサ等で構成されている。３はＣＰＵ２の制御プ
ログラムや、プリント用の各種テーブル等を格納してい
るプログラムメモリ、４はホストコンピュータ１５より
の、コード情報からなる文書情報を蓄えるページバッフ
ァである。

５はページバッファ４に格納されているコード情報をも
とに、文字記号等のフォントパターンを発生してフレー
ムメモリ６に格納するパターン発生制御回路で、制御用
のマイクロプロセッサＭＰＵや、ＭＰＵの制御プログラ
ムやデータ等を内蔵したＲＯＭ及びＭＰＵのワークエリ
アのＲＡＭ等を備えている。このＲＡＭにはフレームメ
モリ６へのパターン展開時、フレームメモリ６のパター
ン格納アドレスを保持するアドレスポインタＡＤＰが設
けられている。６はプリンタ部１４の出力用紙１ページ
に相当するドツトパターンを格納するフレームメモリ、
フは文字コードに対応して各文字のフォントパターンを
内蔵しているフォントメモリである。

８は文字コードとそのフォントパターンの格納アドレス
との対応を行うコードコンバートテーブルで、書換え可
能なメモリで構成されている。９はＣＰＵ２及びパター
ン発生制御回路５どちらもがアクセス可能な共有メモリ
である。

１０はホストコンピュータ１５との信号接続を行うイン
タフェース回路で、例えばＲ５−２３２Ｃ等のインタフ
ェース回路である。１１はフレームメモリ６のドツトイ
メージを、例えばシリアルの電気信号（例えば、レーザ
ビームプリンタでのレーザのオン／オフ信号）に変換し
てプリンタ部１４に印刷データを出力するプリンタ・イ
ンタフェース回路である。１２は外部記憶部である、例
えばフロッピィディスク装置で、各種コード情報体系に
対応した複数のフォントパターン群を格納している。１
３は制御部１とフロッピィディスク１２とのデータの送
受を行うフロッピィディスク（ＦＤ）インタフェース回
路である。１４は印字を行うプリンタ部で、例えばレー
ザビームプリンタ等である。１５は印字データの発生源
であるホストコンピュータで、文書情報をコード情報で
文字出力装置１に出力する。

かかる構成において、ホストコンピュータ１５よりの印
字データ及び制御命令は、インタフェース回路１０を経
由してＣＰＵ２に取り込まれ、順次パージバッファ４に
コード情報のまま格納される。ＣＰＵ２は１ページ分の
印字データをページバッファ４に格納すると、パターン
発生制御回路５へ文字コードをフォントパターンに展開
する指示と、ページバッファ４の印字データの開始アド
レスの指示を共有メモリ９を介して行う。これによりパ
ターン発生制御回路５は、ページバッファ４の印字開始
アドレスより順次文字コードを読み出し、そのコードに
対応するフォントパターンをフォントメモリ７より読み
出し、順次フレームメモリ６へパターン展開していく。

ページバッファ４の１ペ一ジ分の印字データをフレーム
メモリ６ヘフオントパターンとして展開し終えると、共
有メモリ９を介して、パターン発生制御回路５はＣＰＵ
２に１ペ一ジ分のフォントパターン展開終了を通知する
。ＣＰＵ２はこのフォントパターンの展開終了を受は取
るとプリンタ・インタフェース回路１１に、フレームメ
モリ６よりのパターンデータなビデオ信号化する指示を
行う。プリンタ・インタフェース回路１１はプリンタ部
１４に対し給紙の指示を行うと共に、例えばプリンタ部
１４がレーザビームプリンタの時は、フレームメモリ６
の各ドツトデータを順次レーザのオン／オフ用シリアル
信号に変換して出力する。

なおＣＰＵ２はパワーオン時、印字に必要なフォントパ
ターンをＦＤゼインフェース回路１３経由でディスク１
２からロードし、フォントメモリ７にストアする。その
１ｉｃＰＵ２はコードコンバートテーブル８の外部コー
ドである文字コードと一対一に対応するメモリエリアに
、そのフォントパターン格納しているフォントメモリ７
のアドレスを格納する。

またこの際、あるコードに対するフォントパターンがデ
ィスク１２に存在しない場合やブランクパターンと判別
した場合は、コードコンバートテーブル８のメモリフの
パターンアドレスを“Ｏ“にする。

［ページバッファのデータ形式の説明 （第２図）］ 第２図はページバッファ４上のデータ形式を示したもの
である。

文字種に対応したコードコンバートテーブル８のアドレ
ス２０、およびレコード中のコード列の先頭の文字パタ
ーンの紙面上の位置を表すｘ、　ｙ座標値２１、レコー
ド中のコード列のバイト数２２、文字コード列２３、お
よび次レコードへのポインタ２４より成り、これらがル
コードを形成している。なお次レコードへのポインタが
“Ｏ″の時は１ページの終了を示すものとする。

［コードコンバートテーブルの説明（第３図）］第３図
はコードコンバートテーブル８の構成を示す図である。

コードコンバートテーブル８の先頭よりの１２８バイト
の情報部３０には、コード列２３の文字コードが１バイ
トか２バイトコードかを示すフラグや、フォントパター
ンの幅や高さ、コード体系の開始・終了コード、未定義
コードパターンの先頭アドレス等の情報がストアされて
いる。情報部３０以降に、使用するコード体系に応じて
各文字コードに一対一に対応して各フォントパターンの
アドレスがストアされている。なお、ここでＸＩＪ　は
１６進数を示しており、以下同様である。

なお、第３図はＪＩＳ−６２２６の漢字コードの場合を
示しており、３１の先頭アドレス３２はＪＩＳコードＸ
’２１２１’　に基づいて決定されたアドレスである。

各コードに対応したパターンアドレスエリアには、フォ
ントメモリ７のフォントパターンの先頭アドレスが格納
されている。

第４図（Ａ）（Ｂ）は第３図のパターンアドレスの１例
を示す図で、各フォントパターンのアドレスが３２ビツ
トで表されている。

例えばエリア３１のコードＸ’２１２１’　はブランク
コードであるため、そのパターンアドレスはｘ’　ｏｏ
ｏｏｏｏｏｏ’　となっている、またエリア３３のコー
ドＸ’３０２１’　は漢字の「亜」であり、そのパター
ンアドレスであるＸ’００７００１００’　はフォント
メモリ７の「亜」のパターンの先頭アドレスである。

［フォントパターン登録処理の説明 （第５図）］ 第５図はプログラムメそす３に格納されているＣＰＵ２
による、ディスク１２よりフォントメモリ７へのフォン
トパターン登録処理を示すフローチャートである。

まずステップＳ１で、例えばホストコンピュータ１５に
より指定された文字コード体系に対応する１文字分のフ
ォントパターンをフロッピィディスク１２により読み出
して、フォントメモリ７に格納する。ステップＳ２では
読出したパターンがブランクパターンかどうかをチェッ
クする。これはパターンデータが全て０”かどうかでチ
ェックできる。ブランクパターンでなければステップＳ
３に進み、フォントメモリ７にそのパターンデータを格
納する。次にステップＳ４でコードコンバートテーブル
８にパターンデータの先頭アドレスを格納する。ステッ
プＳ５では指定されたコード体系の全コードのパターン
データがフォントメモリ７に格納されたかを調べ、全パ
ターンの格納が終了していないときはステップＳ１に戻
゛り前述の動作を繰り返す。

一方、ステップＳ２でブランクパターンを検出するとス
テップＳ６に進み、コードコンバートテーブル８の、そ
のコードに対応するパターンアドレスをＯＮにしてステ
ップＳ５に進む。

［フォントパターン展開処理の説明 （第６図）］ 第６図はパターン発生制御回路５のＲＯＭに記憶されて
いるＭＰＵによるフォントパターン展開処理のフローチ
ャートを示したもので、ＣＰＵ２よりページバッファ４
のコードデータをフォントパターンに展開する指示を入
力すると本プログラムは開始される。

まずステップＳ１０でフレームメモリ６を全てＯクリア
する。ステップＳｌｌでページバッファ４の読出しアド
レスを指定して読出す、ステップＳ１２ではページバッ
ファ４の第２図に示したデータに基づいて、コードコン
バートテーブル８のテーブルアドレス２０を読込み、ス
テップ５１３では文字パターンの紙面上の位置を示す（
Ｘ。

ｙ）座標値２１を読込み、フレームメモリ６へのフォン
トパターンの格納アドレスＡＤＰを決定する。ステップ
Ｓ１４ではコード列バイト数２２を読込み、情報部３０
のデータを基にコード列の文字数を求め、ＲＡＭのカウ
ンタＭＪＣＮＴに格納する。

ステップＳ１５ではコード列２３を読出し、コンバート
テーブルアドレス２０とコードにより、そのコードに対
応するコードコンバートテーブル８のアドレスを求め、
そこに格納されているパターンアドレスを読出す１次に
ステップ５１６に進み、パターンアドレスがＯ″かどう
かをみる。パターンアドレスがＯ″でないときはステッ
プ５１７に進み、ステップＳ１５で読出したパターンア
ドレスをもとに、フォントメモリ７よりフォントパター
ンを読出して、アドレスポインタＡＤＰで指示されるフ
レームメモリ６のアドレスより、順次フォントパターン
を格納していく。

ステップ３１６でパターンアドレスが“Ｏ″′のときは
ステップ５１７を飛ばしてステップ３１８に進む、ステ
ップ８１８ではＡＤＰを更新し、情報部３０の文字幅等
のデータを基に次のフレームメモリ６の格納アドレスを
求める。ここでは、例えば文字幅をΔＸとすると、ＡＤ
Ｐの列方向のアドレスＸはＸ”Ｘ＋ΔＸに更新される。

また改行を示すコードのときは文字高さあるいは行ピッ
チ６１分、ＡＤＰの行方向のアドレスｙがｙ”ｙ＋Δｙ
で更新される。ステップＳ１９では文字カウンタＭＪＣ
ＮＴを−１し、ステップＳｈｏでコード列２３の全文字
のパターン展開が終了したかを、ＭＪＣＮＴ−０かどう
かで調べ、終了していなければ再びステップＳ１５に戻
り前述の動作を繰返す。

ステップＳ２０でルコードのコード列２３の処理が終了
すると、ステップＳ２１に進み次レコードのポインタ２
４が“０″、即ち１ページの終了かをみる。１ページの
終了のときは処理を終了するが、１ページの終了でない
時はステップＳ２２に進み、次レコードのポインタ２４
のアドレスをもとに、次レコードをページバッファ４よ
り読出して、再びステップＳ１２に戻り、次レコードの
パターン展開を行う。

尚、本実施例では印字出力の場合について説明したがこ
れに限定されるものでなく、例えばディスプレイ装置等
への表示出力であってもよい。

以上説明したように本実施例によれば、フォントパター
ンセットの登録時にブランクコードが判別できるコード
を設定しておくことにより、ブランクコードのパターン
展開が早くなり、各コード体系毎に異なるブランクコー
ドへの対応が容易になるという効果がある。

［発明の効果］ 以上述べた如く本発明によれば、ブランクコードのパタ
ーン展開が早くなるとともに、各コード体系のブランク
コードへの対応が容易になるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の文字出力装置のブロック図
、 第２図はページバッファのレコードデータの形式を示す
図、 第３図はコードコンバートテーブルの一例を示す図、 第４図（Ａ）（Ｂ）はパターンデータアドレスの１例を
示す図、 第５図はフォントパターンの登録処理のフローチャート
、 第６図はパターン発生制御回路によるパターン展開処理
のフローチャートである。 図中、１・・・制御部、２・・・ＣＰＵ、３・・・プロ
グラムメモリ、４・・・ページバッファ、５・・・パタ
ーン発生制御回路、６・・・フレームメモリ、７・・・
フォント、＋１−ｆ−ＩＪ、８・・・コードコンバート
テーブル、９・・・共有メモリ、１０・・・インタフェ
ース回路、１１・・・プリンタ・インタフェース回路、
１２・・・フロッピィディスク（ディスク）、１３・・
・ＦＤインタフェース回路、１４・・・プリンタ部、１
５・・・ホストコンピュータ、２０・・・コードコンバ
ートテーブルアドレス、２１・・・座標値、２２・・・
バイト数、２３・・・コード列、２４・・・次レコード
のポインタ、３０・・・情報部である。 （Ａ） （Ｂ） 第４図

Claims (1)

【特許請求の範囲】
1. 文書情報をコード情報で入力し、パターン情報に変換し
   て出力する文書出力装置であつて、コード体系の異なる
   複数のコード情報群に対応するパターン情報群を格納す
   る格納手段と、前記コード情報に対応するパターン情報
   を前記格納手段より読出して記憶する第１の記憶手段と
   、前記コード情報と前記パターン情報のアドレスとを対
   応づけるアドレス手段と、ブランクコードに対するアド
   レスを所定値で設定する手段と、前記文書情報をパター
   ン情報に展開してメモリに記憶する展開手段と、前記文
   書情報の文字幅及び出力位置を記憶する第２の記憶手段
   と、前記アドレス手段により対応づけられたアドレスが
   前記所定値のとき、前記展開手段を作動させることなく
   、前記第２の記憶手段の内容を参照して前記メモリの格
   納アドレスを更新させる手段とを備えたことを特徴とす
   る文書出力装置。