JPS60208873A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS60208873A
JPS60208873A JP59066300A JP6630084A JPS60208873A JP S60208873 A JPS60208873 A JP S60208873A JP 59066300 A JP59066300 A JP 59066300A JP 6630084 A JP6630084 A JP 6630084A JP S60208873 A JPS60208873 A JP S60208873A
Authority
JP
Japan
Prior art keywords
tunnel barrier
electrode
layer
insulator layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59066300A
Other languages
English (en)
Inventor
Hisanao Tsuge
拓植 久尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59066300A priority Critical patent/JPS60208873A/ja
Publication of JPS60208873A publication Critical patent/JPS60208873A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はジョセフソン接合素子の製造方法に関し、特に
トンネル障壁型のジョセフソン接合素子の製造方法に関
するものでi)。
(従来技術とその一問題点) 一般に、ジョセフソン接合素子から構成される論理回路
や記憶回路には、接合特性が優れ、この特性の各素子間
でのばらつきが小さく、シかも熱サイクルによる特性劣
化の小さい素子が要求される。これらの優れた接合特性
と高信頼性という両方の集積化条件を満たす素子として
、第1の超伝導体電極にニオブ(Nb)またはNb化合
物を、第2の超伝導体電極に鉛(Pb)またはpb金合
金用いたものが注目されている。しかしながら、このp
b系材料は化学的に不安定であるため、従来このパター
ニング方法としてはリフトオフ法に限られていた。
この従来例上して、 R,F e Broom等によっ
て1980年lθ月に米国雑誌”IEBB Trans
actionson Electron、 Devic
es ”の第ED−27巻第10号1998〜2008
頁に発表された論文などがある。
この論文の方法を第1図(a)〜(f)の断面図により
工程順に説明する。
まず、第1図(aJに示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板11上に、蒸着法やスパッ
タ法によりNbからなる第1の超伝導体電極12を形成
する。この第1の超伝導体電極12のパターニングは通
常のホトレジスト工程を用いたエツチング法やリフトオ
フ法で行なう。次に第1図(b)に示すように、第1の
超伝導体電極12上のトンネル障壁部となる部分にアン
ダーカット形状のレジストマスク13を形成し、第1図
(C)に示すように基板表面に蒸着法などの指向性の良
い成膜性で一酸化ケイ素(8i0)、二酸化ケイ素(S
tO,)等からなる絶縁体層14を被着し、引続きリフ
トオンすると第1図(d)に示すような開口部をもつト
ンネル障壁部が形成される。アンダーカット形状のレジ
ストマスク13は通常のホトレジスト工程に加え、露光
前または露光後にクロロベンゼンやブロモベンゼンなど
の有機溶剤にitことによって得られる。次に、第1図
(e)に示すように熱酸化法あるいはプラズマ酸化法で
トンネル障壁部に数10A厚さのトンネル障壁層15を
形成する。この後第1図(f)に示すように、蒸着法お
よびリフトオフ法で第2の超伝導体電極16を形成する
この製造方法は、トンネル障壁部の形成にアンダーカッ
ト形状のレジストマスク13を必要とするが、このマス
クの形状はレジストのプリベーク条件や有機溶剤の液温
、ディップ時間などの影響を受けやすい。特に、トンネ
ル障壁部の有効面積を規定するレジストマスク13下部
の寸法を精度よく得ることは非−常に難しい。また、ト
ンネル障壁部のスパッタクリーニングやプラズマ酸化時
に、絶縁体層14からの哀バッタ物によりトンネル障壁
部が汚染されるという欠点もあった。
(発明の目的) 本発明の目的は、このような従来の欠点を取除゛き、オ
ーバエツチングがなく寸法精度よくトンネル障壁部を形
成できるジョセフソン接合素子の製造方法を提供するこ
とにある。
(発明の構成) 本発明のジョセフソン接合素子の製造方法の構成は、基
板上KNbまたはNb化合物からなる所定パターンの第
1の超電導電極、この第1の超電導電極上にトンネル障
壁層、このトンネル障壁層上にpbまたはpb金合金ら
なる第2の超電導電極を連続して形成する第1の工程と
、前記第2の超電導電極上のトンネル障壁部となる個所
にエツチングマスクを形成しこのマスク以外の個所の第
2の超電導電極部分をエツチングする第2の工程と、前
記第1および第2の超電導電極の露出表面に第1の絶縁
体層を形成する第3の工程と、前記第1の絶縁体層と前
記パターン以外の基板面とを埋めるように第2の絶縁体
層を被着しその後前記エツチングマスクを除く第4の工
程と、前記第2の超電導電極と接触する個所を含んで前
記第2の絶縁体層上に第3の超電導電極を被着する第5
の工程とを備えることを特徴とする。
(実施例) 以下本発明を図面により詳細に説明する。
第2図(a)〜(ロ)は本発明の実施例を工程順に示し
た素子断面図である。まず、第2図(a)に示すように
、絶縁体基板あるいは表面に絶縁体層を有する基板ll
上にNbまたはNb化合物からなる第1の超伝導体電極
12、トンネル障壁層15、pbまたはpb金合金らな
る第2の超伝導体電極21の3N膜を形成する。これら
第1の超伝導体電極12および第2の超伝導体電極21
は蒸着法またはらバッタ法で形成され、トンネル障壁層
15は第1の超伝導体電極に表面を熱やプラズマにより
酸化するか絶縁体膜、半導体膜を被着して形成する。こ
れら3層膜12115.21のパターニングは通常のレ
ジスト工程を用いたエツチング法やリフトオフ法によっ
て゛行う。次に、第21伽)に示すように、第2の超伝
導体電歇21上のトンネル障壁部となる場所にレジスト
マスク22を形成した後、第2図(C)に示すようにイ
オンエツチング法で第2の超伝導体電極21を完全にエ
ツチングする。ここでレジストマスク22の膜厚は、エ
ツチング後にこのレジストマスク22の側壁に再付着物
を生じないように最適化する。次に、第2図(alに示
すよ5Kg1および第2の超伝導体電極12゜210凡
出表向に第10艙緑体層23を形成した後、第2図(e
)に示すように基板全面に蒸着法やイオンビームデポジ
ション法などの指向性の良い成膜法によりSiO,8i
02でなる第2の絶縁体Ii?1i24を被着し、レジ
ストマスク22をリフトオンして第2図(f)のような
パターンを形成する。この後第2図(glに示すように
、第1の超伝導体fia4121第2の超伝導体電極2
1の場合と同様な成膜法および加工法により第3の超伝
導体電極25を形成する。第1の絶縁体層−23は第2
の絶縁体層24のピンホールを通して生じる第1の超伝
導体電極22と第3の超伝導体電極28間のショートを
防ぐためのものである。
この製造方法によれば、トンネル障壁部を形成する際に
、再現性の良い矩形レジストマスクが利用できること、
イオンエツチング法によりレジストマスク22から第2
の超伝導体電極21への高精度のパターン転写が可能で
あることから、従来のリフトオフ法を用いた方法に比ベ
トンネル障壁部の寸法を制御し易い。また、スパッタク
リーニングやプラズマ酸化によりトンネル障壁層15を
形成する際、トンネル障壁部が周囲の絶縁体層のスパッ
タにより汚染されるという欠点もない。
(具体例) 次に本実施例の具体例を説明する。
まず1表面が熱酸化8 i 0.で被覆されたシリコン
(8,i)基板(11)上に、1!子ビ一ム蒸着法によ
り基板温度300CでNb膜(12)を厚さ2000A
被着する。引続き、同一装置内で2%の酸素(02)を
含むアルゴン(Ar)−0,混合ガスを用いて、全圧力
lXl0 Torr 、カソード電圧−170VでNb
li表面を10分間プラズマ鈑化し、20〜3υA v
隅1j。
ニオブ(Nb20g )膜(15)を形成する。この後
、連続して室温でPb膜(21)を厚さ200 OA蒸
着する。この膜上にポジ型ホトレジスト(シラプレー社
製AZ135oJ)を用いた通常のホトレジスト工程で
レジストマスク22を形成した後、平行平板型のスパッ
タエツチング装置を用いて。
Ar 、 フoyi 3(CF4)でそれぞれPb(2
1)。
Nb/Nb2O5(15)を連続エツチングして第1の
超伝導体電極パターンを形成する。
次に、前記3層膜12,15.21上のトンネル障壁部
となる場所に直径1.5μm、膜厚2000Aのレジス
トマスク・をパターニングした後、 Arをエツチング
ガスとするイオンエツチング法でPb膜(21)を完全
に除去し、第2の超伝導体電極パターンを形成する。こ
のエツチング条件は、Ar圧力2刈0 ’Torr、加
速電圧500V、電流密度0.9m A/−である。次
に、第1および縞2の超伝導体電極の露出表面に約1.
0. Q Aのj膜厚を有する熱酸化I’m(23)を
形成した後、この基板上に2000AO8i0(24)
を蒸着し、レジストマスク22をアセトン中の超音波洗
浄でリフトオンする。基板表面をArでスバ・、タフリ
ーニングした後、第2の超伝導体電極パターン形成と同
様な方法で30001のPb膜でなる第3の超伝導体電
極25を形成する。
この製造方法では、第2の超伝導体電極21のパターニ
ングの際、AZ1350Jに対するPb[のエツチング
速度比は13〜14と非常に大きく。
しかも異方性エツチングが可能なため、レジストマスク
22に対するトンネル障壁部のパターン寸法変化をほと
んど生じない。また、Pbは第1の超伝導体電極である
Nb、下地絶縁層Sin!に対してもそれぞれ13〜1
4,7〜8と大きなエツチング速度比をもつため、Pb
の選択エツチングが可能である。
なお、本具体例では、第1の超伝導体電極12としてN
bを、第2および第3の超伝導体電極21.25として
pbを用いた場合について説明したが、それぞれNb化
合物、Pb合金でも同様な結果が得られる。また、第3
の超伝導体電極25にはNbあるいはNb化合物を用い
ることもできる。また、トンネル障壁層15には第1の
超伝導体電極表面の酸化層以外に、被着により形成した
絶縁体層、トンネル障壁層を酸化する場合には金属層、
半導体層も適用できる。さらに、トンネル障壁部を形成
するためのマスクとして AZ1350Jを使用したが
、他の有機レジスト、無機レジストなども用いることが
できる。また、イオンエツチング法では、Pbは電子ビ
ームレジストに対しても非常に大きなエツチング速度比
をもつため、1μm程度の微細パターンの加工にはこの
電子ビームレジストが有効である。
(発明の効果) 以上説明したように、本発明によれば、トンネル障壁部
の形成に異方性、選択性の優れたイオンエツチング法が
適用できることから、オーバーエツチングを無視でき、
寸法精度の良いトンネル障壁部を有するジョセフゾン接
合素子を製造することができる。
【図面の簡単な説明】
第1図(a)〜(flは従来のジ璽セフソン接合素子の
製造方法を工程NLK説明する断面図、第2図(a)〜
−杜木本発明実施例を工程順に説明する素子の断面図で
ある。図において 11・・・・・・基板、12・・・・・・第1の超伝導
体電極、13.22・・・・・・レジストマスク、14
・・・・・・絶縁体層、15・・・・・・トンネル障壁
層、16,21・・・・・・第2の超伝導体電極、23
・・・・・・第1の絶縁#層。 24・・・・・・第2の絶縁体層、25・・・・・・第
3の超伝導体電極 である。 vJ1国 (rL) 第Z図

Claims (1)

    【特許請求の範囲】
  1. 基板上にNbまたはNb化合物からなる所定パターンの
    第1の超電導電極、この第1の超電導電極上にトンネル
    障壁層、このトンネル障壁層上にPbまたはpb金合金
    らなる第2の超電導電極を連続して形成する第1の工程
    と、前記第2の超電導電極上のトンネル障壁部となる個
    所にエツチングマスクを形成しこのマスク以外の個所の
    第2の超電導電極部分をエツチングする第2の工程と、
    前記第1および第2の超電導電極の露出表面に第1の絶
    縁体層を形成する第3の工程と、前記第1の絶縁体層と
    前記パターン以外の基板面とを埋めるように第2の絶縁
    体層を被着しその後前記エツチングマスクを除く第4の
    工程と、前記第2の超電導電極と接触する個所を含んで
    前記第2の絶縁体層上に第3の超電導電極を被着する第
    5の工程とを備えることを特徴とするジョセフソン接合
    素子の製造方法。
JP59066300A 1984-04-03 1984-04-03 ジヨセフソン接合素子の製造方法 Pending JPS60208873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59066300A JPS60208873A (ja) 1984-04-03 1984-04-03 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59066300A JPS60208873A (ja) 1984-04-03 1984-04-03 ジヨセフソン接合素子の製造方法

Publications (1)

Publication Number Publication Date
JPS60208873A true JPS60208873A (ja) 1985-10-21

Family

ID=13311820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59066300A Pending JPS60208873A (ja) 1984-04-03 1984-04-03 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60208873A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213287A (ja) * 1986-03-14 1987-09-19 Agency Of Ind Science & Technol ジヨセフソン素子の製造方法
JPS62224989A (ja) * 1986-03-27 1987-10-02 Agency Of Ind Science & Technol トンネル型ジヨセフソン素子の製法
JPS62224988A (ja) * 1986-03-27 1987-10-02 Agency Of Ind Science & Technol トンネル型ジヨセフソン素子の製造方法
US5232900A (en) * 1988-06-09 1993-08-03 Superconductor Development Corporation Superconductor structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213287A (ja) * 1986-03-14 1987-09-19 Agency Of Ind Science & Technol ジヨセフソン素子の製造方法
JPH0334237B2 (ja) * 1986-03-14 1991-05-21 Kogyo Gijutsuin
JPS62224989A (ja) * 1986-03-27 1987-10-02 Agency Of Ind Science & Technol トンネル型ジヨセフソン素子の製法
JPS62224988A (ja) * 1986-03-27 1987-10-02 Agency Of Ind Science & Technol トンネル型ジヨセフソン素子の製造方法
JPH0328075B2 (ja) * 1986-03-27 1991-04-17 Kogyo Gijutsuin
US5232900A (en) * 1988-06-09 1993-08-03 Superconductor Development Corporation Superconductor structure

Similar Documents

Publication Publication Date Title
US4176029A (en) Subminiature bore and conductor formation
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JP2682136B2 (ja) ジョセフソン素子の製造方法
JPS60210887A (ja) ジヨセフソン接合素子の製造方法
JPS58209183A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS60208874A (ja) ジヨセフソン接合素子の製造方法
JPH03190289A (ja) ジョセフソン接合素子及びその製造方法
JPS60208875A (ja) ジヨセフソン接合素子の製造方法
JP2899308B2 (ja) 超電導素子の製造方法
JPH04287382A (ja) 超電導薄膜パタンの形成方法
JPS61144083A (ja) ジヨセフソン接合素子の形成方法
JPS6143488A (ja) 超伝導コンタクトの製造方法
JPS6256676B2 (ja)
JPS6147679A (ja) ジヨセフソン接合素子の作製方法
JPS58209184A (ja) ジヨセフソン接合素子の製造方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPH0481876B2 (ja)
JPS61272981A (ja) ジヨセフソン装置の製造方法
JPS6224678A (ja) 超伝導回路の製造方法