JPS59100561A - 半導体装置およびその製造法 - Google Patents
半導体装置およびその製造法Info
- Publication number
- JPS59100561A JPS59100561A JP58213176A JP21317683A JPS59100561A JP S59100561 A JPS59100561 A JP S59100561A JP 58213176 A JP58213176 A JP 58213176A JP 21317683 A JP21317683 A JP 21317683A JP S59100561 A JPS59100561 A JP S59100561A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- coating
- polycrystalline
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 68
- 238000000576 coating method Methods 0.000 description 38
- 239000011248 coating agent Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 17
- 230000008021 deposition Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010606 normalization Methods 0.000 description 10
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 9
- 238000001069 Raman spectroscopy Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- 238000001919 Rayleigh scattering spectroscopy Methods 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000233855 Orchidaceae Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000001350 scanning transmission electron microscopy Methods 0.000 description 1
- 238000000790 scattering method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置および構体、特に集積回路装置お
よび構体の多結晶シリコン層に関する。
よび構体の多結晶シリコン層に関する。
半導体装置特に集積回路構体には複数の多結晶層が含ま
れていることは公知である。このような装置が小型化し
、設計が複雑化するに従って、各種材料の層を垂直方向
に多数重ねるようになって来た。このような装置は多結
晶シリコン層を複数個含み、その層の全部または一部が
バタン形成され、種々の材料でドーピングされ、酸化さ
れて２酸化シリコン等の上被層を形成されることが多い
。
れていることは公知である。このような装置が小型化し
、設計が複雑化するに従って、各種材料の層を垂直方向
に多数重ねるようになって来た。このような装置は多結
晶シリコン層を複数個含み、その層の全部または一部が
バタン形成され、種々の材料でドーピングされ、酸化さ
れて２酸化シリコン等の上被層を形成されることが多い
。
半導体構体および装置に対する設計条件が厳しくなるに
つれて、各層の厚さを薄くシ、性質を均一にすると共に
平滑度を向上する必要がある。そ１７）層が２酸化シリ
コンのような誘電材料を一方または両方が粗面の多結晶
シリコンから成る２枚の導電層の間に挾むと、その構体
に印加される電界がその導電層の表面の突起部に偏在集
中し、さらに強い電界を生じて隣接する誘電層を破損す
ることがある。さらに重要なことには、導電層の一方ま
たは両方の表面の突起まだは隆起したところで間の１透
電層を・貫通して２枚の導電層間に電流が流れ易くム・
ることか判明した。このような現象は時間経過上共に絶
縁破壊を起すことになる。従ってその多結晶シリコン層
はできるだけ平Ｐｆｔなことが９ノ件しい。
つれて、各層の厚さを薄くシ、性質を均一にすると共に
平滑度を向上する必要がある。そ１７）層が２酸化シリ
コンのような誘電材料を一方または両方が粗面の多結晶
シリコンから成る２枚の導電層の間に挾むと、その構体
に印加される電界がその導電層の表面の突起部に偏在集
中し、さらに強い電界を生じて隣接する誘電層を破損す
ることがある。さらに重要なことには、導電層の一方ま
たは両方の表面の突起まだは隆起したところで間の１透
電層を・貫通して２枚の導電層間に電流が流れ易くム・
ることか判明した。このような現象は時間経過上共に絶
縁破壊を起すことになる。従ってその多結晶シリコン層
はできるだけ平Ｐｆｔなことが９ノ件しい。
この平滑度に対する極めて厳しい条件の他に、複雑な集
積回路装置の多結晶シリコン層は歪が殆んとなく、各結
晶粒内の結晶の完全塵がよく、表面が滑らかで結晶粒構
造が均一で、集積回路の製造に必要な微細な写真製版パ
タンに適することを′決する。
積回路装置の多結晶シリコン層は歪が殆んとなく、各結
晶粒内の結晶の完全塵がよく、表面が滑らかで結晶粒構
造が均一で、集積回路の製造に必要な微細な写真製版パ
タンに適することを′決する。
無定形（アモルファス）状態または無定形（アモルファ
ス）多結晶状態におけるシリコンの成長は公知であり、
このような薄膜を約８５０〜１．ＯＯＯ’Ｃて焼きなら
してこれを多結晶状態に変換するととも公知である。し
かし一般に、半導体装置の製造で形成される多結晶シリ
コン層は多結晶状態で形成される。これはシリコン層が
無定形状態よシ多結晶状態において相当短時間で形成さ
れ、また専門家の中には無定形状態で形成された層の方
が比較的不安定と考えている人もあるためである。その
上従来このような装置に対する条件は多結晶状態で形成
した層を許容し得るようにすることであったが、多結晶
状態で形成したシリコン層は将来の複雑な多層半導体装
置に対する厚さと平滑度の条件に適合し得ない。
ス）多結晶状態におけるシリコンの成長は公知であり、
このような薄膜を約８５０〜１．ＯＯＯ’Ｃて焼きなら
してこれを多結晶状態に変換するととも公知である。し
かし一般に、半導体装置の製造で形成される多結晶シリ
コン層は多結晶状態で形成される。これはシリコン層が
無定形状態よシ多結晶状態において相当短時間で形成さ
れ、また専門家の中には無定形状態で形成された層の方
が比較的不安定と考えている人もあるためである。その
上従来このような装置に対する条件は多結晶状態で形成
した層を許容し得るようにすることであったが、多結晶
状態で形成したシリコン層は将来の複雑な多層半導体装
置に対する厚さと平滑度の条件に適合し得ない。
この発明によシ、複雑な多層半導体装置はそのシリコン
層を無定形状態で形成し、焼きならしにより多結晶状態
にすることにより著しく改善されることが判った。
層を無定形状態で形成し、焼きならしにより多結晶状態
にすることにより著しく改善されることが判った。
１枚またはそれ以上の多結晶シリコンの層ヲ含む複雑な
多層半導体その他の電子装置は、その層を無定形状態で
成長さぜ、焼きならしてこれを多結晶状態に変換するこ
とにより、その層に特別な表面平滑度、結晶完全塵およ
び微視的均一度を与えることによって改善される。この
特別の平滑度が多結晶層で保存されることは驚異的であ
る。
多層半導体その他の電子装置は、その層を無定形状態で
成長さぜ、焼きならしてこれを多結晶状態に変換するこ
とにより、その層に特別な表面平滑度、結晶完全塵およ
び微視的均一度を与えることによって改善される。この
特別の平滑度が多結晶層で保存されることは驚異的であ
る。
この発明は多結晶シリコン層を１つまたはそれ」ソ土有
する半導体装置捷たけ他の電子装置に関するか、このユ
うな装置または構体は通常電子回路を含むか、その一部
を成している。このような装置の例としては、 ＭＯＳ
ゲート、相互接続、負荷抵抗、複字結晶シリコンコンデ
ンサおよび高密度集積回路技術に見られる種々の装置が
ある。ここで用いる「装置」という用語は半導体装置の
構体まだは複合体を含むものとする。一般にこの発明は
第１図に示すもののように多結晶シリコン層を１つまた
はそれ以上要する任意の電子装置に適用することができ
る。この発明は装置表面の多結晶シリコンの単層を改善
するものであるが、その作用効果は多層構体の内部の層
にも実現することが本来ルＪ待さり、る。
する半導体装置捷たけ他の電子装置に関するか、このユ
うな装置または構体は通常電子回路を含むか、その一部
を成している。このような装置の例としては、 ＭＯＳ
ゲート、相互接続、負荷抵抗、複字結晶シリコンコンデ
ンサおよび高密度集積回路技術に見られる種々の装置が
ある。ここで用いる「装置」という用語は半導体装置の
構体まだは複合体を含むものとする。一般にこの発明は
第１図に示すもののように多結晶シリコン層を１つまた
はそれ以上要する任意の電子装置に適用することができ
る。この発明は装置表面の多結晶シリコンの単層を改善
するものであるが、その作用効果は多層構体の内部の層
にも実現することが本来ルＪ待さり、る。
第１図には例えば２つのトランジスタ（図示せず）間の
相互接続装置が示されている。この接続装置は多結晶シ
リコンの第ルベルの一部である２つのゲート２１を有し
、そのゲート酸化物２２とフィールド酸化物２３？ｉ２
酸化シリコンである。多結晶シリコンの第２層２４は両
トランジスタ間の接続体として働らく。この構体は適当
な誘電材料２５で被覆されている。
相互接続装置が示されている。この接続装置は多結晶シ
リコンの第ルベルの一部である２つのゲート２１を有し
、そのゲート酸化物２２とフィールド酸化物２３？ｉ２
酸化シリコンである。多結晶シリコンの第２層２４は両
トランジスタ間の接続体として働らく。この構体は適当
な誘電材料２５で被覆されている。
この発明により、多結晶シリコン層は電子装置に含まれ
るサファイア、ガラス、２酸化シリコン等の通常の任意
の基板上に無定形状態で形成されるが、このシリコン層
の好ましい被着法は低圧化学蒸着法である。この発明の
目的には「無定形（アモルファス）」という語が低圧化
学蒸着法により温度約５６０〜５８０°Ｃで成長させた
シリコン層を意味する。この層はラーマン法でｌ」１１
定すると完全に無定形であるが、Ｘ線で検べると５８０
°Ｃでは全部が無定形でなく僅かに結晶質であり、透過
型電子顕微鏡で検べると完全な無定形中に平均粒径約６
０〜１２０人の結晶粒が混っている。このシリコン層の
確かな性質は温度一定でも反応器内の基板の位置、反応
器自体の幾例学的寸法、熱電対の正確な位置と公差等の
因子によシ若干変化することがある０ これに対し同様条件の低圧化学蒸着法でも温度６００〜
６２０’Ｃで被着した層は、通常の方法で完全に結晶質
で平均粒径が３００Å以上あることが判っだ○ぞの」−
１このような層を焼ならしすると部分的に結晶度のよい
所と悪い所が混在する極めて混乱状態の多結晶シリコン
を生ずる。その結晶度の悪い部分はその層の重量の２５
％に達することもあり、装置の欠陥の原因となり得る極
めて歪の多いＪｊＣｆ造を持つことがあるため、装置に
利用することは極めて不都合なことがある。
るサファイア、ガラス、２酸化シリコン等の通常の任意
の基板上に無定形状態で形成されるが、このシリコン層
の好ましい被着法は低圧化学蒸着法である。この発明の
目的には「無定形（アモルファス）」という語が低圧化
学蒸着法により温度約５６０〜５８０°Ｃで成長させた
シリコン層を意味する。この層はラーマン法でｌ」１１
定すると完全に無定形であるが、Ｘ線で検べると５８０
°Ｃでは全部が無定形でなく僅かに結晶質であり、透過
型電子顕微鏡で検べると完全な無定形中に平均粒径約６
０〜１２０人の結晶粒が混っている。このシリコン層の
確かな性質は温度一定でも反応器内の基板の位置、反応
器自体の幾例学的寸法、熱電対の正確な位置と公差等の
因子によシ若干変化することがある０ これに対し同様条件の低圧化学蒸着法でも温度６００〜
６２０’Ｃで被着した層は、通常の方法で完全に結晶質
で平均粒径が３００Å以上あることが判っだ○ぞの」−
１このような層を焼ならしすると部分的に結晶度のよい
所と悪い所が混在する極めて混乱状態の多結晶シリコン
を生ずる。その結晶度の悪い部分はその層の重量の２５
％に達することもあり、装置の欠陥の原因となり得る極
めて歪の多いＪｊＣｆ造を持つことがあるため、装置に
利用することは極めて不都合なことがある。
この多結晶シリコン層は通常の低圧化学蒸着法により通
常の装置を用いて５６０〜５８０°Ｃでシランのような
シリコンを含む蒸気から被着するのが好捷しい。例えば
、シリコン含有蒸気にホスフィンのような適当なドープ
剤を混合することにより通常の位置にドープ層を形成す
る。シリコン含有蒸気としてシランを用いる低圧化学蒸
着法がこの発明によシ推奨されるが、同様の結果をもた
らす公知の方法および材料を用いることもできる。
常の装置を用いて５６０〜５８０°Ｃでシランのような
シリコンを含む蒸気から被着するのが好捷しい。例えば
、シリコン含有蒸気にホスフィンのような適当なドープ
剤を混合することにより通常の位置にドープ層を形成す
る。シリコン含有蒸気としてシランを用いる低圧化学蒸
着法がこの発明によシ推奨されるが、同様の結果をもた
らす公知の方法および材料を用いることもできる。
この層を酸素を０．５容積係含む窒素雰囲気内において
好ましくは８５０〜１０００°Ｃで焼ならしをする。
好ましくは８５０〜１０００°Ｃで焼ならしをする。
この微量の酸素の存在が燐をドープした層にはｌ侍に重
要で、これがドープしたシリコン表面に極めて薄い酸化
物層を形成して燐の逆拡散を防止する。
要で、これがドープしたシリコン表面に極めて薄い酸化
物層を形成して燐の逆拡散を防止する。
この酸化物の薄層は焼ならし後シリコン層のバタン形成
等の後続工程前に多結晶シリコンの表面から除去する。
等の後続工程前に多結晶シリコンの表面から除去する。
無定形状態において多結晶シリコン層を被着すると、焼
ならしによる結晶粒形成が著しく向上するため、この発
明によって半導体装置が著しく改善される。すなわち、
この層は多結晶状態で成長さぜた層よシ歪が少なく完全
度が高く、特に表面が平滑で隣接層との間の界面を著し
く改善するため、電気的破壊電位を低下させる。またこ
の層は微視的均一度が極めて良好なため、極めて精密な
写真製版が可能である。焼きならしによって内部結晶粒
径が著しく増大し、すなわち平均粒径が約８００人にも
なるが、上記の利点が多結晶状態に転換した後もその層
に保存されるとは思われない。
ならしによる結晶粒形成が著しく向上するため、この発
明によって半導体装置が著しく改善される。すなわち、
この層は多結晶状態で成長さぜた層よシ歪が少なく完全
度が高く、特に表面が平滑で隣接層との間の界面を著し
く改善するため、電気的破壊電位を低下させる。またこ
の層は微視的均一度が極めて良好なため、極めて精密な
写真製版が可能である。焼きならしによって内部結晶粒
径が著しく増大し、すなわち平均粒径が約８００人にも
なるが、上記の利点が多結晶状態に転換した後もその層
に保存されるとは思われない。
被着後焼ならしされた多結晶シリコン被膜の表面粗さは
光学スペクトルや電子顕微鏡で特徴付けることができる
。光学法では厚さ７００〜ｌ０００人の銀層を表ｌＴｉ
１に蒸着し、フィジカル・レビュ（ＰｈｙＳ、１ｉｅＶ
、 ）１．９’７０年第Ｂ１４巻第４７９頁掲載のカニ
ングハム等（Ｃｕｎｎｉｎｇｈａｍ Ｂｒａｕｎｄｍｅ
ｉｅｒ）の方法を用いて反射率の差を測定する。
光学スペクトルや電子顕微鏡で特徴付けることができる
。光学法では厚さ７００〜ｌ０００人の銀層を表ｌＴｉ
１に蒸着し、フィジカル・レビュ（ＰｈｙＳ、１ｉｅＶ
、 ）１．９’７０年第Ｂ１４巻第４７９頁掲載のカニ
ングハム等（Ｃｕｎｎｉｎｇｈａｍ Ｂｒａｕｎｄｍｅ
ｉｅｒ）の方法を用いて反射率の差を測定する。
この発明によって低圧化学蒸着法により５６０°Ｃの７
ランから成長させたシリコン被膜の平均自乗粗さの平方
根すなわち粗さ実効値σは約２０人未満であるが、同じ
方法により６２０’Ｃで生長させた被１１弾のそれは通
常少なくとも５０人である。第２図は９００〜１０００
”Ｃで焼ならしされた多結晶シリコンの粗さ実効値を被
着温度の関数として描いた図表である。この図表から低
圧化学蒸着法によると被着温度５８０’Ｃ以下において
のみσ値が約２０Å以下、通常的１５Å以下になり得る
ことが判る。
ランから成長させたシリコン被膜の平均自乗粗さの平方
根すなわち粗さ実効値σは約２０人未満であるが、同じ
方法により６２０’Ｃで生長させた被１１弾のそれは通
常少なくとも５０人である。第２図は９００〜１０００
”Ｃで焼ならしされた多結晶シリコンの粗さ実効値を被
着温度の関数として描いた図表である。この図表から低
圧化学蒸着法によると被着温度５８０’Ｃ以下において
のみσ値が約２０Å以下、通常的１５Å以下になり得る
ことが判る。
このように例えばジャーナル・オプ・エレクトロケミカ
ル・ソサイエテイ（Ｊｏｕｒ、 Ｅｌｅｃｔｒｏｃｈｅ
ｍ。
ル・ソサイエテイ（Ｊｏｕｒ、 Ｅｌｅｃｔｒｏｃｈｅ
ｍ。
Ｓｏｃ、 ’） １９８０年第１２７巻第６８６頁掲載
のカミンズ（ＫａｍｉｎＳ ’）の論文の記載とは異り
、無定形または無定形結晶質状態でシリコンを被着する
ことは半導体装置の製造において忌避すべきことではな
く、反って無定形状態でシリコン層を成長させるとその
層の平滑度、無歪性および微視的均一度が極めて向上す
るため、複雑な多層半導体装置を実質的に改善すること
ができることが判った。
のカミンズ（ＫａｍｉｎＳ ’）の論文の記載とは異り
、無定形または無定形結晶質状態でシリコンを被着する
ことは半導体装置の製造において忌避すべきことではな
く、反って無定形状態でシリコン層を成長させるとその
層の平滑度、無歪性および微視的均一度が極めて向上す
るため、複雑な多層半導体装置を実質的に改善すること
ができることが判った。
この層が焼ならしの前後を通じてその特長を維持するこ
とは、焼ならしによる結晶粒径の増大のため期待できな
いが、本願発明者はこの層が焼きならし後も約８００人
の平均粒径を持つのに対して、高温で形成した層の平均
粒径が２００〜４００人であることを観測している。こ
の発明の層が焼ならしの前後を通じて意外にも表面平滑
度を維持するこに変っていない。
とは、焼ならしによる結晶粒径の増大のため期待できな
いが、本願発明者はこの層が焼きならし後も約８００人
の平均粒径を持つのに対して、高温で形成した層の平均
粒径が２００〜４００人であることを観測している。こ
の発明の層が焼ならしの前後を通じて意外にも表面平滑
度を維持するこに変っていない。
また例えば燐による通常のドーピングもこの発明の層の
表面粗さを顕著に増大しないことも判っている。これは
普通のドーピングがシリコン被膜の結晶粒の成長を助長
することが認められている泥め意外なことである。本願
発明者は５８０°Ｃで被着して通常の燐ドーピングを行
ったシリコン層の結晶質の体積含有率は対応する未ドー
ピング層のそれより若干高いが、表面特性はどちらも同
じであることを観測した。成長後の平均粒径が未ドーピ
ング層のそれよシ実質的に太きいと考えると、通常の燐
１・−ピングをして焼ならしをした層の表面粗さのピー
ク・ピーク値。ｐｐが５０人未満ということは極めて意
外である。
表面粗さを顕著に増大しないことも判っている。これは
普通のドーピングがシリコン被膜の結晶粒の成長を助長
することが認められている泥め意外なことである。本願
発明者は５８０°Ｃで被着して通常の燐ドーピングを行
ったシリコン層の結晶質の体積含有率は対応する未ドー
ピング層のそれより若干高いが、表面特性はどちらも同
じであることを観測した。成長後の平均粒径が未ドーピ
ング層のそれよシ実質的に太きいと考えると、通常の燐
１・−ピングをして焼ならしをした層の表面粗さのピー
ク・ピーク値。ｐｐが５０人未満ということは極めて意
外である。
次に例によってこの発明を説明するが、この発明をこの
説明の細部によって限定しようとするものではない。各
側において部および頭は特記外すべて重量によ勺、温度
はすべて°Ｃで表わす。
説明の細部によって限定しようとするものではない。各
側において部および頭は特記外すべて重量によ勺、温度
はすべて°Ｃで表わす。
例 １
内径１２７＋ｆｆ７１＋の石英管内の低圧化学蒸着器に
よシ（１００）シリコン基板上に熱成長させた厚さ３０
００人の酸化物層の」二にシリコン被膜を被着した。こ
の被膜の厚さは約０．５μであった。被着温度は反応管
内において測定した。シリコン被着は２．００ ａｆ
７分のシラン気流中において圧力３５０ｍＴｏｒ温度５
６０゜５７０°、５８０°、６０００．６２０°で行っ
た。温度上昇と共に被膜周辺に向って被膜厚さが増大す
るのが観測されたため、６’ＯＯ’、６２．０ ’の被
着は圧力１２０ ｍＴｏｒシラン流量５流量５０ｃ公’
７ったが、これによって半径方向の厚さ均一度が向上し
、生長速度が約１００人／分に制限された。次にこのシ
リコン被膜を窒素雰囲気中において温度９００°、９５
０°、１００００で焼ならしした。
よシ（１００）シリコン基板上に熱成長させた厚さ３０
００人の酸化物層の」二にシリコン被膜を被着した。こ
の被膜の厚さは約０．５μであった。被着温度は反応管
内において測定した。シリコン被着は２．００ ａｆ
７分のシラン気流中において圧力３５０ｍＴｏｒ温度５
６０゜５７０°、５８０°、６０００．６２０°で行っ
た。温度上昇と共に被膜周辺に向って被膜厚さが増大す
るのが観測されたため、６’ＯＯ’、６２．０ ’の被
着は圧力１２０ ｍＴｏｒシラン流量５流量５０ｃ公’
７ったが、これによって半径方向の厚さ均一度が向上し
、生長速度が約１００人／分に制限された。次にこのシ
リコン被膜を窒素雰囲気中において温度９００°、９５
０°、１００００で焼ならしした。
この被膜を成長後と焼ならし後の両方についてラーマン
法、弾性光散乱法、吸光法、紫外線反射率法、Ｘ線回折
法、導電度法、走査型電子顕微鏡法および透過型電子顕
微鏡法により試験した。
法、弾性光散乱法、吸光法、紫外線反射率法、Ｘ線回折
法、導電度法、走査型電子顕微鏡法および透過型電子顕
微鏡法により試験した。
通常のラーマン法を用いて、５６０°〜５８０°で生長
したシリコン被膜は完全に無定形であるが、６０００〜
６２００で成長したものは急に結晶度が上昇しているこ
とが判った。まだＸ線回折と透過型電子顕微鏡により、
５６０’で被着した被膜は完全に無定形であるが、５
８０°で被着したものは無定形の母材中に微細結晶が混
在し、６０００および６２０°で被着したものは完全に
結晶質であることを確認した。何れの場合にも焼ならし
したものは完全に結晶質であった〇 焼きならし温度による各被膜の差はどの方法を用いても
顕著に見えなかったが、ラーマン法の線幅と吸光法によ
ると、低温度（５６０〜５８０ ’Ｃ）で形成された被
膜の方が全部単結晶シリコンに著しく近く、高温度で被
着したものは部分的に結晶度がよかったり悪かったりす
ることが判った。この結晶度の悪い部分はその被膜の体
積の約２５％に達した。また透過型電子顕微鏡およびＸ
線解析によって低温度で形成ｌ−だ被膜の結晶粒径は焼
ならし中に実質的に増大するが、高温度で成長したもの
は極めて僅かしか増大しないことが判った。弾性光散乱
法はラーマン散乱法の結果に一致した。
したシリコン被膜は完全に無定形であるが、６０００〜
６２００で成長したものは急に結晶度が上昇しているこ
とが判った。まだＸ線回折と透過型電子顕微鏡により、
５６０’で被着した被膜は完全に無定形であるが、５
８０°で被着したものは無定形の母材中に微細結晶が混
在し、６０００および６２０°で被着したものは完全に
結晶質であることを確認した。何れの場合にも焼ならし
したものは完全に結晶質であった〇 焼きならし温度による各被膜の差はどの方法を用いても
顕著に見えなかったが、ラーマン法の線幅と吸光法によ
ると、低温度（５６０〜５８０ ’Ｃ）で形成された被
膜の方が全部単結晶シリコンに著しく近く、高温度で被
着したものは部分的に結晶度がよかったり悪かったりす
ることが判った。この結晶度の悪い部分はその被膜の体
積の約２５％に達した。また透過型電子顕微鏡およびＸ
線解析によって低温度で形成ｌ−だ被膜の結晶粒径は焼
ならし中に実質的に増大するが、高温度で成長したもの
は極めて僅かしか増大しないことが判った。弾性光散乱
法はラーマン散乱法の結果に一致した。
焼ならし前のシリコン被膜の表面粗さを電子顕微鏡と前
記力ニングノ・ム等の論文記載の技法を用いた光学スペ
クトル法により検査した。表面プラズマの励起によって
反射の損失が増大するが、これは干渉測定法により得ら
れたσ値により直接較正することができる。５６０’、
６２０°で被着した被膜の場合、厚さ１０００人の銀
層からのλ−３５００人の反射率Ｒはそれぞれ０．８３
６と０．４４４であった。これは６２０°において多結
晶状態で生長した被膜の反射率の低下を明示している。
記力ニングノ・ム等の論文記載の技法を用いた光学スペ
クトル法により検査した。表面プラズマの励起によって
反射の損失が増大するが、これは干渉測定法により得ら
れたσ値により直接較正することができる。５６０’、
６２０°で被着した被膜の場合、厚さ１０００人の銀
層からのλ−３５００人の反射率Ｒはそれぞれ０．８３
６と０．４４４であった。これは６２０°において多結
晶状態で生長した被膜の反射率の低下を明示している。
カニング・・ム等の較正を用いると、これらの測定値は
５６０°被膜の実効粗さσ〈１５人および６２０°被膜
のσ−５１に相関する。
５６０°被膜の実効粗さσ〈１５人および６２０°被膜
のσ−５１に相関する。
透過型電子顕微鏡観測は５７００と６２０°で生長した
被膜に厚さ１０〜２０人の白金層を４５°方向から蒸着
したものについて行った。表面粗さのピーク・ピーク値
σｐｐを計算したところ、５７０°被膜のとき５０人未
満、６２０’被膜のとき約２００〜３００人であった。
被膜に厚さ１０〜２０人の白金層を４５°方向から蒸着
したものについて行った。表面粗さのピーク・ピーク値
σｐｐを計算したところ、５７０°被膜のとき５０人未
満、６２０’被膜のとき約２００〜３００人であった。
σｐｐは実効粗さσの数倍であるから、これらの値と光
学的測定で計算された粗さ値の相関はよい。
学的測定で計算された粗さ値の相関はよい。
表面の被膜が読みに影響するか否かを決めるたべ材料表
面を走査型電子顕微鏡で観測したところ、透過量電子顕
微鏡と場合と同じ水平方向寸法が得ら几た。どの透過型
と走査型との電子顕微鏡観測から、意外にも焼ならしに
よる表面粗さの増大はどの被膜にも生じないことが判っ
た。
面を走査型電子顕微鏡で観測したところ、透過量電子顕
微鏡と場合と同じ水平方向寸法が得ら几た。どの透過型
と走査型との電子顕微鏡観測から、意外にも焼ならしに
よる表面粗さの増大はどの被膜にも生じないことが判っ
た。
被膜の導電度は５０ｍＶの試験電圧で行った。測定は各
温度につき各別の２つの被膜から試料をとって成長後と
焼ならし後に行った。５６０°、５７００および５８０
０で生長させて焼ならしした被膜の導電度は’、Ｊ Ｘ
１０ ’ −１，９Ｘ １０−”’ （Ωａｍ ’）
’であった。６０００と６２０°で被着して焼ならし
した被膜の一方の群からの試料はそれより低温度で生長
させた被膜よシ導電度の幅が狭かったが他方の群の導電
度の幅は極めて太きかった。従って被着温度６００’と
６２００では材料特性の再現性よく被膜を作ることが極
めて困ｉｔ（と思われる。この結果は上述の他の試験に
よって支持された。
温度につき各別の２つの被膜から試料をとって成長後と
焼ならし後に行った。５６０°、５７００および５８０
０で生長させて焼ならしした被膜の導電度は’、Ｊ Ｘ
１０ ’ −１，９Ｘ １０−”’ （Ωａｍ ’）
’であった。６０００と６２０°で被着して焼ならし
した被膜の一方の群からの試料はそれより低温度で生長
させた被膜よシ導電度の幅が狭かったが他方の群の導電
度の幅は極めて太きかった。従って被着温度６００’と
６２００では材料特性の再現性よく被膜を作ることが極
めて困ｉｔ（と思われる。この結果は上述の他の試験に
よって支持された。
例 ・
例１と同様にして同じ５種類の温度で被膜を被着した。
この被膜はシラン蒸着ガスに窒素で希釈した］％ホスフ
ィンを用いてＰＨ３／ ５ＩＨ４流量比８ＸＩＯでホス
フィンを添加することにより普通通り燐をドープした。
ィンを用いてＰＨ３／ ５ＩＨ４流量比８ＸＩＯでホス
フィンを添加することにより普通通り燐をドープした。
ホスフィンの成長速度と半径方向の均一度に対する無影
響を補償するため、被着圧力を５００ ｍ ＴＯｒに上
げ、Ｓ ＩＨ４流量を３００ｃｍ’／分に上げた。この
被膜ならしし、例１と同様の特性測定を行った。
響を補償するため、被着圧力を５００ ｍ ＴＯｒに上
げ、Ｓ ＩＨ４流量を３００ｃｍ’／分に上げた。この
被膜ならしし、例１と同様の特性測定を行った。
通常のラーマン法を用いて、例１の未ドープ被膜に比し
てド−プ済被膜は結晶質の体積−含有率が若干高く、無
定形から結晶質への遷移領域が低いことが判った。５８
０°で被着したドープ済被膜は無定形と結晶質との混合
物であったが、６００°被着のものは全部結晶質であっ
た。これについてはＸ線回折と透過型電子顕微観測でも
同じ結果が得られた０ ５８０°またはそれ以下で成長した通常の燐ドープ済被
膜の平均粒径は、未ドープ被膜の６０〜１２０人に対し
て約２．００〜１０００人であった。また例１の未ドー
プ被膜とは対照的に、被着温度に関係なくすべての被膜
の結晶粒径が焼ならしによって著しく増大した。
てド−プ済被膜は結晶質の体積−含有率が若干高く、無
定形から結晶質への遷移領域が低いことが判った。５８
０°で被着したドープ済被膜は無定形と結晶質との混合
物であったが、６００°被着のものは全部結晶質であっ
た。これについてはＸ線回折と透過型電子顕微観測でも
同じ結果が得られた０ ５８０°またはそれ以下で成長した通常の燐ドープ済被
膜の平均粒径は、未ドープ被膜の６０〜１２０人に対し
て約２．００〜１０００人であった。また例１の未ドー
プ被膜とは対照的に、被着温度に関係なくすべての被膜
の結晶粒径が焼ならしによって著しく増大した。
焼ならし後の被膜を装置の応用における重要な条件であ
る歪と格子変形についてラーマン散乱の試験をして、ド
ープ済被膜は例１の低温成長のものよシ若干歪が多いが
、６００°被着の場合はドーピングによって例１で観測
された結晶性の悪さが若干よくなることが判った。
る歪と格子変形についてラーマン散乱の試験をして、ド
ープ済被膜は例１の低温成長のものよシ若干歪が多いが
、６００°被着の場合はドーピングによって例１で観測
された結晶性の悪さが若干よくなることが判った。
このラーマン散乱試験の結果は弾性光散乱試験りこよっ
ても成長後と焼ならし後について確認された。）・−ブ
済被膜の最良の構造は５７００以下の被着温度で得られ
るが、５８０’〜６２０°の温度でも若干品質は劣るが
用途によっては充分適当な被膜が得らＰしること、寸だ
６２０°を超えると被膜品質が許容できなくなることが
判った。
ても成長後と焼ならし後について確認された。）・−ブ
済被膜の最良の構造は５７００以下の被着温度で得られ
るが、５８０’〜６２０°の温度でも若干品質は劣るが
用途によっては充分適当な被膜が得らＰしること、寸だ
６２０°を超えると被膜品質が許容できなくなることが
判った。
表面粗さ測定では、 ５８０’以下の被着温度では例］
の未ドープ被膜と同様に約１５人とσ値しか得らハ、な
いことが判った。しかし例１の被膜と異なり、６２００
成長の通常の焼ドープ被膜でもその表面粗さは３０λ未
満で、用途によっては許容可能であった。
の未ドープ被膜と同様に約１５人とσ値しか得らハ、な
いことが判った。しかし例１の被膜と異なり、６２００
成長の通常の焼ドープ被膜でもその表面粗さは３０λ未
満で、用途によっては許容可能であった。
これは透過型電子顕微鏡観測の結果ともよく一致した。
特に驚異的なことは、粒径が未ドープ被膜よシ著しく太
きいと考えられていたドープ済被膜に５０人未満のσｐ
ｐ値が観測されたことである。
きいと考えられていたドープ済被膜に５０人未満のσｐ
ｐ値が観測されたことである。
例１と同様にして被膜の導電度を測定した。遷移被着温
度は５８００で、これ以下で成長した被膜は無定形で低
導電度すなわち１×１Ｏ−２（Ω−ｃｍ） ’であるが
、ｙ’ｉ ８００以上で成長した被膜は結晶質で１×１
０３（Ω−ｃｍ）’の高導電度を有する。焼ならしした
被膜はすべてこの高導電度を持ち、この値は厚さ０．５
μの被膜の平均面抵抗２０Ω／口に相当する。
度は５８００で、これ以下で成長した被膜は無定形で低
導電度すなわち１×１Ｏ−２（Ω−ｃｍ） ’であるが
、ｙ’ｉ ８００以上で成長した被膜は結晶質で１×１
０３（Ω−ｃｍ）’の高導電度を有する。焼ならしした
被膜はすべてこの高導電度を持ち、この値は厚さ０．５
μの被膜の平均面抵抗２０Ω／口に相当する。
第１図は複数個の多結晶シリコン層を含む相互接続装置
の断面図、第２図は焼ならし後の多結晶シリコン層の被
着温度に対する実効表面粗さの変化を示す図表である。 ２１．２４・・・多結晶シリコン層、２２．２３・・・
２酸化シリコン層、２５・・・誘電被覆。 特許出願人 アールシーニー コーポレーショ
ン代理人 清水 哲ほか２名 クマイヤ スイス国ツエ・バー８９０８ヘデイ ンゲン・ビラツスシュトラーセ
の断面図、第２図は焼ならし後の多結晶シリコン層の被
着温度に対する実効表面粗さの変化を示す図表である。 ２１．２４・・・多結晶シリコン層、２２．２３・・・
２酸化シリコン層、２５・・・誘電被覆。 特許出願人 アールシーニー コーポレーショ
ン代理人 清水 哲ほか２名 クマイヤ スイス国ツエ・バー８９０８ヘデイ ンゲン・ビラツスシュトラーセ
Claims (3)
- （１）１つまたはそれ以上の多結晶シリコン層を含み、
その層の自乗平均粗さの平方根が約２０人を超えないこ
とを特徴とする半導体装置。 - （２）上記多結晶シリコンの層が無定形状態で形成され
、焼きならしによって多結晶状態に変換されたものであ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （３）基板上にシリコンの層を被着する段階と、この層
を焼きならしする段階と、この上に適当材料の１つ丑た
はそれ以上の層を追加形成する段階とを含み、上記シリ
コンの層が無定形状態で被着され、焼きならしによって
多結晶状態に変換され、約２０人を超えない自乗平均粗
さの平方根を持つことを特徴とする半導体装置の製造法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44137182A | 1982-11-12 | 1982-11-12 | |
| US441371 | 2003-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100561A true JPS59100561A (ja) | 1984-06-09 |
| JPH0652715B2 JPH0652715B2 (ja) | 1994-07-06 |
Family
ID=23752618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213176A Expired - Fee Related JPH0652715B2 (ja) | 1982-11-12 | 1983-11-11 | 半導体装置の製造法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0652715B2 (ja) |
| DE (1) | DE3340584A1 (ja) |
| FR (1) | FR2536210B1 (ja) |
| GB (1) | GB2130009B (ja) |
| IT (1) | IT1171797B (ja) |
| SE (1) | SE500463C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149420A (ja) * | 1987-12-07 | 1989-06-12 | Hitachi Ltd | 薄膜形成方法及び半導体装置の製造方法 |
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504521A (en) * | 1984-03-22 | 1985-03-12 | Rca Corporation | LPCVD Deposition of tantalum silicide |
| GB8504725D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
| US4789883A (en) * | 1985-12-17 | 1988-12-06 | Advanced Micro Devices, Inc. | Integrated circuit structure having gate electrode and underlying oxide and method of making same |
| EP0253014B1 (en) * | 1986-07-18 | 1990-04-11 | Nippondenso Co., Ltd. | Method of manufacturing a monvolatile semiconductor memory apparatus with writing and erasing capability |
| GB2204066A (en) * | 1987-04-06 | 1988-11-02 | Philips Electronic Associated | A method for manufacturing a semiconductor device having a layered structure |
| FR2627012B1 (fr) * | 1988-02-10 | 1990-06-01 | France Etat | Procede de depot d'une couche polycristalline a gros grains, couche obtenue et transistor pourvu d'une telle couche |
| DE69030864T2 (de) * | 1989-12-01 | 1997-11-13 | Texas Instruments Inc | Verfahren der in-situ-Dotierung von abgeschiedenem Silizium |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2293691B (en) * | 1991-09-07 | 1996-06-19 | Samsung Electronics Co Ltd | Semiconductor memory devices |
| KR960026821A (ko) * | 1994-12-20 | 1996-07-22 | 김주용 | 캐패시터 제조방법 |
| JP4003888B2 (ja) * | 1995-06-06 | 2007-11-07 | 旭化成エレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6970644B2 (en) | 2000-12-21 | 2005-11-29 | Mattson Technology, Inc. | Heating configuration for use in thermal processing chambers |
| US7015422B2 (en) | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023584A (ja) * | 1973-06-29 | 1975-03-13 | ||
| JPS5249782A (en) * | 1975-10-20 | 1977-04-21 | Fujitsu Ltd | Process for production of semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2536174C3 (de) * | 1975-08-13 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente |
| US4179528A (en) * | 1977-05-18 | 1979-12-18 | Eastman Kodak Company | Method of making silicon device with uniformly thick polysilicon |
| FR2394173A1 (fr) * | 1977-06-06 | 1979-01-05 | Thomson Csf | Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede |
| JPS5423386A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
-
1983
- 1983-11-03 GB GB08329381A patent/GB2130009B/en not_active Expired
- 1983-11-04 SE SE8306070A patent/SE500463C2/sv not_active IP Right Cessation
- 1983-11-10 DE DE19833340584 patent/DE3340584A1/de active Granted
- 1983-11-10 FR FR8317929A patent/FR2536210B1/fr not_active Expired
- 1983-11-11 IT IT23690/83A patent/IT1171797B/it active
- 1983-11-11 JP JP58213176A patent/JPH0652715B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023584A (ja) * | 1973-06-29 | 1975-03-13 | ||
| JPS5249782A (en) * | 1975-10-20 | 1977-04-21 | Fujitsu Ltd | Process for production of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149420A (ja) * | 1987-12-07 | 1989-06-12 | Hitachi Ltd | 薄膜形成方法及び半導体装置の製造方法 |
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8329381D0 (en) | 1983-12-07 |
| DE3340584C2 (ja) | 1993-02-11 |
| DE3340584A1 (de) | 1984-05-17 |
| JPH0652715B2 (ja) | 1994-07-06 |
| IT1171797B (it) | 1987-06-10 |
| IT8323690A0 (it) | 1983-11-11 |
| SE8306070D0 (sv) | 1983-11-04 |
| SE500463C2 (sv) | 1994-06-27 |
| FR2536210A1 (fr) | 1984-05-18 |
| GB2130009A (en) | 1984-05-23 |
| SE8306070L (sv) | 1984-05-13 |
| FR2536210B1 (fr) | 1986-03-28 |
| GB2130009B (en) | 1986-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59100561A (ja) | 半導体装置およびその製造法 | |
| JP3632256B2 (ja) | 窒化シリコン膜を有する半導体装置の製造方法 | |
| Copel et al. | Formation of a stratified lanthanum silicate dielectric by reaction with Si (001) | |
| Harbeke et al. | Growth and physical properties of LPCVD polycrystalline silicon films | |
| DE69027206T2 (de) | Verfahren zur bildung von epitaxialschichten | |
| Lee et al. | Microwave-induced low-temperature crystallization of amorphous silicon thin films | |
| Nakamura et al. | Stress and density effects on infrared absorption spectra of silicate glass films | |
| Lai et al. | Effect of annealing temperature on the quality of Al-doped ZnO thin films prepared by sol–gel method | |
| Pelleg et al. | Stress changes in chemical vapor deposition tungsten silicide (polycide) film measured by x-ray diffraction | |
| CN113186528B (zh) | 一种铂金薄膜及其制备方法和用途 | |
| Kamins et al. | Structure of LPCVD tungsten films for IC applications | |
| McKenzie et al. | Optical properties of a-Si and a-Si: H prepared by DC magnetron techniques | |
| KR100275712B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| Koleshko et al. | Mechanical stresses in low pressure chemically vapour deposited silicon films | |
| Španková et al. | Structural properties of Y2O3 thin films grown on Si (1 0 0) and Si (1 1 1) substrates | |
| US6403160B1 (en) | Ferroelectric thin film, production method thereof and coating liquid for making thin film | |
| San Andrés et al. | Thermally induced modifications on bonding configuration and density of defects of plasma deposited SiO x: H films | |
| Caragianis et al. | Low temperature passivation of Si 1− x Ge x alloys by dry high pressure oxidation | |
| Ramaswamy et al. | Large deviation from Matthiessen's rule in chemical vapour deposited copper films and its correlation with nanostructure | |
| Mimila-Arroyo et al. | Characterization of growth and properties of spray-deposited SnO2 films | |
| US6100192A (en) | Method of forming high integrity tungsten silicide thin films | |
| Su et al. | Influence of texture on optical and electrical properties of diamond films | |
| Németh-Sallay et al. | Investigation of the surface preparation of GaAs substrates for MBE and VPE with whole sample optical reflection | |
| Anutgan et al. | Hydrogen Diluted Growth of A-Sinx: H Film and its Effect on Cr-and Al-Gated Nc-Si: H Tfts | |
| JP4626795B2 (ja) | 金属配線のための積層構造及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |