JPH08254693A - 液晶表示基板およびその製造方法 - Google Patents
液晶表示基板およびその製造方法Info
- Publication number
- JPH08254693A JPH08254693A JP5694695A JP5694695A JPH08254693A JP H08254693 A JPH08254693 A JP H08254693A JP 5694695 A JP5694695 A JP 5694695A JP 5694695 A JP5694695 A JP 5694695A JP H08254693 A JPH08254693 A JP H08254693A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- aluminum
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 アルミニュウムのヒロックの憂いなく薄膜ト
ランジスタの静電破壊防止用の素子を形成する。 【構成】 ゲート信号線とドレイン信号線のうちいずれ
か一方が表面において陽極酸化されたアルミニュウムか
ら形成されている液晶表示基板において、その有効表示
領域の以外の領域にて、それぞれの信号線との接続がな
される非線形抵抗素子を備え、この非線形抵抗素子は、
それぞれ、前記画素電極と同材料のゲート電極、前記薄
膜トランジスタの半導体層と同材料の半導体層、陽極酸
化されたアルミニュウムからなる信号線以外の信号線と
同材料のドレイン電極およびソース電極とを備えるMI
S構造からなっているとともに、陽極酸化されたアルミ
ニュウムからなる信号線には、前記非線形抵抗素子の形
成領域から外部端子までの間において、該非線形抵抗素
子を構成するゲート電極が延在されて重畳されていると
ともに、この延在されたゲート電極は前記陽極酸化が選
択除去された部分を通して前記信号線に接続されて端子
を構成する。
ランジスタの静電破壊防止用の素子を形成する。 【構成】 ゲート信号線とドレイン信号線のうちいずれ
か一方が表面において陽極酸化されたアルミニュウムか
ら形成されている液晶表示基板において、その有効表示
領域の以外の領域にて、それぞれの信号線との接続がな
される非線形抵抗素子を備え、この非線形抵抗素子は、
それぞれ、前記画素電極と同材料のゲート電極、前記薄
膜トランジスタの半導体層と同材料の半導体層、陽極酸
化されたアルミニュウムからなる信号線以外の信号線と
同材料のドレイン電極およびソース電極とを備えるMI
S構造からなっているとともに、陽極酸化されたアルミ
ニュウムからなる信号線には、前記非線形抵抗素子の形
成領域から外部端子までの間において、該非線形抵抗素
子を構成するゲート電極が延在されて重畳されていると
ともに、この延在されたゲート電極は前記陽極酸化が選
択除去された部分を通して前記信号線に接続されて端子
を構成する。
Description
【0001】
【産業上の利用分野】本発明は液晶表示基板およびその
製造方法に係り、特に、各画素毎に薄膜トランジスタ素
子(TFT)を備えた液晶表示基板およびその製造方法
に関する。
製造方法に係り、特に、各画素毎に薄膜トランジスタ素
子(TFT)を備えた液晶表示基板およびその製造方法
に関する。
【0002】
【従来の技術】この種の液晶表示基板はいわゆるアクテ
ィブ・マトリックス型と称され、コントラストがよく、
特にカラー表示用においては欠かせない技術となりつつ
ある。
ィブ・マトリックス型と称され、コントラストがよく、
特にカラー表示用においては欠かせない技術となりつつ
ある。
【0003】そして、このような液晶表示基板は、その
製造工程中において、該薄膜トランジスタの静電破壊が
なされないような対策が施されるのが通常である。
製造工程中において、該薄膜トランジスタの静電破壊が
なされないような対策が施されるのが通常である。
【0004】たとえば、規定以上の大きさからなる透明
基板上にゲート信号線およびドレイン信号線を形成する
場合に、いずれ切断によって除去される該規定枠外の領
域に前記ゲート線のそれぞれとドレイン信号線のそれぞ
れとを共通に接続させた共通線を形成しておく等の場合
がそれである。
基板上にゲート信号線およびドレイン信号線を形成する
場合に、いずれ切断によって除去される該規定枠外の領
域に前記ゲート線のそれぞれとドレイン信号線のそれぞ
れとを共通に接続させた共通線を形成しておく等の場合
がそれである。
【0005】そして、近年では、液晶表示基板内に薄膜
トランジスタの静電破壊防止用の素子を組み込んだもの
も知られるように至った(特開昭63−106788号
公報参照)。
トランジスタの静電破壊防止用の素子を組み込んだもの
も知られるように至った(特開昭63−106788号
公報参照)。
【0006】このようにした場合、たとえば液晶表示基
板の外付け部品としての液晶表示駆動ICを取り付ける
場合にその接続端子に発生する静電気から薄膜トランジ
スタを保護できるようになる。
板の外付け部品としての液晶表示駆動ICを取り付ける
場合にその接続端子に発生する静電気から薄膜トランジ
スタを保護できるようになる。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板は、ゲート信号線あるいは
ドレイン信号線のうちいずれか一方を抵抗の小さいアル
ミニュウム材料とし、かつ、その表面を陽極酸化して構
成した場合に、薄膜トランジスタの静電破壊防止用の素
子を形成することが困難となるということが指摘される
に至った。
うに構成された液晶表示基板は、ゲート信号線あるいは
ドレイン信号線のうちいずれか一方を抵抗の小さいアル
ミニュウム材料とし、かつ、その表面を陽極酸化して構
成した場合に、薄膜トランジスタの静電破壊防止用の素
子を形成することが困難となるということが指摘される
に至った。
【0008】すなわち、アルミニュウムの表面を陽極酸
化して信号線を構成する目的は、それがない場合にいわ
ゆるヒロックが発生してしまい層間絶縁膜を突き出して
交差する他の信号線等との間に生じる電気的短絡を防ぐ
ことにあることから、この信号線において薄膜トランジ
スタの静電破壊防止用の素子との接続を図るコンタクト
を形成したくないからである。
化して信号線を構成する目的は、それがない場合にいわ
ゆるヒロックが発生してしまい層間絶縁膜を突き出して
交差する他の信号線等との間に生じる電気的短絡を防ぐ
ことにあることから、この信号線において薄膜トランジ
スタの静電破壊防止用の素子との接続を図るコンタクト
を形成したくないからである。
【0009】本発明はこのような事情に基づいてなされ
たものであり、その目的は、アルミニュウムのヒロック
の憂いなく薄膜トランジスタの静電破壊防止用の素子を
形成できる液晶表示基板を提供することにある。
たものであり、その目的は、アルミニュウムのヒロック
の憂いなく薄膜トランジスタの静電破壊防止用の素子を
形成できる液晶表示基板を提供することにある。
【0010】また、本発明の他の目的は、上述した液晶
表示基板を製造工程の増加なく形成できる製造方法を提
供することにある。
表示基板を製造工程の増加なく形成できる製造方法を提
供することにある。
【0011】
【課題を解決するための手段】このような目的を達成す
るために、本発明による液晶表示基板は次のような手段
から構成されるようになっている。
るために、本発明による液晶表示基板は次のような手段
から構成されるようになっている。
【0012】手段1.液晶を介して互いに対向配置され
る透明基板のうち一方の透明基板の液晶側の面に、x方
向に延在しかつy方向に並設されたゲート信号線と、こ
のゲート線信号と絶縁されてy方向に延在しかつx方向
に並設されたドレイン信号線と、これらゲート信号線と
ドレイン信号線とで囲まれる領域に形成された薄膜トラ
ンジスタと画素電極とを備え、前記ゲート信号線とドレ
イン信号線のうちいずれか一方が表面において陽極酸化
されたアルミニュウムから形成されている液晶表示基板
において、その有効表示領域の以外の領域にて、それぞ
れの信号線との接続がなされる非線形抵抗素子を備え、
この非線形抵抗素子は、それぞれ、前記画素電極と同材
料のゲート電極、前記薄膜トランジスタの半導体層と同
材料の半導体層、陽極酸化されたアルミニュウムからな
る信号線以外の信号線と同材料のドレイン電極およびソ
ース電極とを備えるMIS構造からなっているととも
に、陽極酸化されたアルミニュウムからなる信号線に
は、前記非線形抵抗素子の形成領域から外部端子までの
間において、該非線形抵抗素子を構成するゲート電極が
延在されて重畳されているとともに、この延在されたゲ
ート電極は前記陽極酸化が選択除去された部分を通して
前記信号線に接続されて端子を構成していることを特徴
とするものである。
る透明基板のうち一方の透明基板の液晶側の面に、x方
向に延在しかつy方向に並設されたゲート信号線と、こ
のゲート線信号と絶縁されてy方向に延在しかつx方向
に並設されたドレイン信号線と、これらゲート信号線と
ドレイン信号線とで囲まれる領域に形成された薄膜トラ
ンジスタと画素電極とを備え、前記ゲート信号線とドレ
イン信号線のうちいずれか一方が表面において陽極酸化
されたアルミニュウムから形成されている液晶表示基板
において、その有効表示領域の以外の領域にて、それぞ
れの信号線との接続がなされる非線形抵抗素子を備え、
この非線形抵抗素子は、それぞれ、前記画素電極と同材
料のゲート電極、前記薄膜トランジスタの半導体層と同
材料の半導体層、陽極酸化されたアルミニュウムからな
る信号線以外の信号線と同材料のドレイン電極およびソ
ース電極とを備えるMIS構造からなっているととも
に、陽極酸化されたアルミニュウムからなる信号線に
は、前記非線形抵抗素子の形成領域から外部端子までの
間において、該非線形抵抗素子を構成するゲート電極が
延在されて重畳されているとともに、この延在されたゲ
ート電極は前記陽極酸化が選択除去された部分を通して
前記信号線に接続されて端子を構成していることを特徴
とするものである。
【0013】手段2.手段1からなる液晶表示基板にお
いて、アルミニュウムからなる信号線の陽極酸化が選択
除去された前記部分は、該アルミニュウムの陽極酸化の
際にマスクが覆われた部分としたことを特徴とするもの
である。
いて、アルミニュウムからなる信号線の陽極酸化が選択
除去された前記部分は、該アルミニュウムの陽極酸化の
際にマスクが覆われた部分としたことを特徴とするもの
である。
【0014】
【作用】手段1の構成からなる液晶表示基板は、信号線
がその表面を陽極酸化したアルミニュウムで構成されて
おり、その信号線に接続される非線形抵抗素子は、その
ゲート電極が画素電極と同材料の透明膜で形成され、か
つ、その透明導電膜は前記信号線の陽極酸化が選択除去
された部分を通して前記信号線に接続されて端子を構成
している。
がその表面を陽極酸化したアルミニュウムで構成されて
おり、その信号線に接続される非線形抵抗素子は、その
ゲート電極が画素電極と同材料の透明膜で形成され、か
つ、その透明導電膜は前記信号線の陽極酸化が選択除去
された部分を通して前記信号線に接続されて端子を構成
している。
【0015】このことから、該信号線の陽極酸化が選択
除去された部分において他の信号線等が交差することな
いことから、たとえヒロックが生じたとしてもそれによ
る弊害を発生せしめることがなくなる。
除去された部分において他の信号線等が交差することな
いことから、たとえヒロックが生じたとしてもそれによ
る弊害を発生せしめることがなくなる。
【0016】したがって、アルミニュウムのヒロックの
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。
【0017】また、各非線形抵抗素子はそれぞれ薄膜ト
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。
【0018】そして、このような液晶表示基板を、手段
2に示したように製造することにより、製造工数の増大
するようなことはなくなる。
2に示したように製造することにより、製造工数の増大
するようなことはなくなる。
【0019】信号線としてアルミニュウムを陽極酸化し
て形成する場合に、その外部端子の形成領域にたとえば
フォトレジスと膜等からなるマスクを形成した状態で陽
極酸化することが必然的になされていたからである。
て形成する場合に、その外部端子の形成領域にたとえば
フォトレジスと膜等からなるマスクを形成した状態で陽
極酸化することが必然的になされていたからである。
【0020】
【実施例】図2は、本発明による液晶表示基板の等価回
路一実施例を示す説明図である。同図は、液晶を介して
対向配置される各透明ガラス基板のうち一方の透明ガラ
ス基板20の液晶側の面における回路を示したものであ
る。そして、実際の幾何学的配置に対応づけて記載して
いる。
路一実施例を示す説明図である。同図は、液晶を介して
対向配置される各透明ガラス基板のうち一方の透明ガラ
ス基板20の液晶側の面における回路を示したものであ
る。そして、実際の幾何学的配置に対応づけて記載して
いる。
【0021】まず、透明ガラス基板20があり、この主
表面にはそのx方向に延在しかつy方向に並設されるゲ
ート信号線(走査信号線)22が形成されている。ま
た、図示しない層間絶縁膜を介してy方向に延在しかつ
x方向に並設されるドレイン信号線(映像信号線)24
が形成されている。
表面にはそのx方向に延在しかつy方向に並設されるゲ
ート信号線(走査信号線)22が形成されている。ま
た、図示しない層間絶縁膜を介してy方向に延在しかつ
x方向に並設されるドレイン信号線(映像信号線)24
が形成されている。
【0022】これにより、透明ガラス基板面20には、
その周辺部を除く中央部において、ゲート信号線22と
ドレイン信号線24とで囲まれる各画素領域がマトリッ
クス状に配置された有効表示領域A(図中点線で示す領
域)が形成される。
その周辺部を除く中央部において、ゲート信号線22と
ドレイン信号線24とで囲まれる各画素領域がマトリッ
クス状に配置された有効表示領域A(図中点線で示す領
域)が形成される。
【0023】そして、ゲート信号線22とドレイン信号
線24とで囲まれる各画素領域には、ゲート信号線22
からの走査信号供給によってオンする薄膜トランジスタ
(TFT)26と、このオンされた薄膜トランジスタ2
6を介してドレイン信号線24からの映像信号が印加さ
れる画素電極28と、この画素電極28と前記膜膜トラ
ンジスタ26をオンさせるゲート信号線22と隣接する
他のゲート信号線22との間に介在される付加容量(C
add)30とが配置されている。
線24とで囲まれる各画素領域には、ゲート信号線22
からの走査信号供給によってオンする薄膜トランジスタ
(TFT)26と、このオンされた薄膜トランジスタ2
6を介してドレイン信号線24からの映像信号が印加さ
れる画素電極28と、この画素電極28と前記膜膜トラ
ンジスタ26をオンさせるゲート信号線22と隣接する
他のゲート信号線22との間に介在される付加容量(C
add)30とが配置されている。
【0024】この場合における付加容量30は、たとえ
ば薄膜トランジスタ26がオフした後の映像情報を長く
蓄積させる等の目的で形成されるものである。
ば薄膜トランジスタ26がオフした後の映像情報を長く
蓄積させる等の目的で形成されるものである。
【0025】また、ゲート信号線22およびドレイン信
号線24のそれぞれは透明ガラス基板20の周辺部にま
で延在されて、それぞれ走査信号および映像信号を供給
するための外部端子22T、24Tに接続されている。
号線24のそれぞれは透明ガラス基板20の周辺部にま
で延在されて、それぞれ走査信号および映像信号を供給
するための外部端子22T、24Tに接続されている。
【0026】そして、これら外部端子22T、24Tと
有効表示領域Aとの間には、それぞれの信号線との相互
接続がなされる非線形抵抗素子34が形成されている。
これら非線形抵抗素子34は静電破壊防止用の素子を構
成するもので、液晶表示基板内に組み込むことによっ
て、たとえば液晶表示基板20の完成後において表示駆
動IC(図示せず)を外部端子22T、24Tに接続さ
せる際に発生する静電気による薄膜トランジスタの破壊
等を防止できる等の効果を奏するようになっている。
有効表示領域Aとの間には、それぞれの信号線との相互
接続がなされる非線形抵抗素子34が形成されている。
これら非線形抵抗素子34は静電破壊防止用の素子を構
成するもので、液晶表示基板内に組み込むことによっ
て、たとえば液晶表示基板20の完成後において表示駆
動IC(図示せず)を外部端子22T、24Tに接続さ
せる際に発生する静電気による薄膜トランジスタの破壊
等を防止できる等の効果を奏するようになっている。
【0027】同図に示すように、有効表示領域Aの外周
にこの有効表示領域Aを囲むようにして、共通配線32
が各信号線と絶縁されて形成され、それぞれの信号線と
共通配線32との間には、信号線に静電気が印加された
場合にその信号線と共通配線32との導通を図るMIS
構造の非線形素子34Aと、共通配線32に静電気が印
加された場合にその共通配線32と該信号線との導通を
図るMIS構造の非線形素子34Bとが接続されてい
る。
にこの有効表示領域Aを囲むようにして、共通配線32
が各信号線と絶縁されて形成され、それぞれの信号線と
共通配線32との間には、信号線に静電気が印加された
場合にその信号線と共通配線32との導通を図るMIS
構造の非線形素子34Aと、共通配線32に静電気が印
加された場合にその共通配線32と該信号線との導通を
図るMIS構造の非線形素子34Bとが接続されてい
る。
【0028】このような非線形抵抗素子34は、それぞ
れの信号線22、24に対して抵抗が大きいことから、
各外部端子22T、24Tから駆動信号の供給において
該非線形抵抗素子の存在によって影響されることはな
い。
れの信号線22、24に対して抵抗が大きいことから、
各外部端子22T、24Tから駆動信号の供給において
該非線形抵抗素子の存在によって影響されることはな
い。
【0029】なお、透明ガラス基板20は、液晶表示基
板の製造過程において切断されて同図に示す規定枠の大
きさとなっているものであるが、該切断前の規定枠外の
領域にはドレイン信号線24を互いに接続する共通線2
4A、およびゲート信号線22を互いに接続する共通線
22Aが形成され、これにより、該透明ガラス基板の切
断前における静電防止対策が施されるようになってい
る。
板の製造過程において切断されて同図に示す規定枠の大
きさとなっているものであるが、該切断前の規定枠外の
領域にはドレイン信号線24を互いに接続する共通線2
4A、およびゲート信号線22を互いに接続する共通線
22Aが形成され、これにより、該透明ガラス基板の切
断前における静電防止対策が施されるようになってい
る。
【0030】なお、上述した回路が組み込まれている透
明ガラス基板20と液晶を介して対向する他の図示しな
い透明ガラス基板の液晶側の面には有効表示領域Aにお
いて各画素共通の共通電極が形成され、また、カラー表
示用のものであればカラーフィルタも形成されたものと
なっている。
明ガラス基板20と液晶を介して対向する他の図示しな
い透明ガラス基板の液晶側の面には有効表示領域Aにお
いて各画素共通の共通電極が形成され、また、カラー表
示用のものであればカラーフィルタも形成されたものと
なっている。
【0031】同図において、各透明ガラス基板間に介在
される液晶を封入するシール材の形成箇所は図中一点鎖
線で示している。
される液晶を封入するシール材の形成箇所は図中一点鎖
線で示している。
【0032】図3は、図2における液晶表示基板20上
におけるゲート信号線22とドレイン信号線24によっ
て囲まれた画素領域の構成の一実施例を示す説明図であ
り、(a)は平面図、(b)は同図(a)のb−b線に
おける断面図である。以下、製造工程順に各構成部材を
説明する。
におけるゲート信号線22とドレイン信号線24によっ
て囲まれた画素領域の構成の一実施例を示す説明図であ
り、(a)は平面図、(b)は同図(a)のb−b線に
おける断面図である。以下、製造工程順に各構成部材を
説明する。
【0033】同図において、まず、透明ガラス基板20
上にゲート信号線22が形成されている。このゲート信
号線22はアルミニュウム(Al)層22Lからなり、
かつ、その表面は陽極酸化されて酸化アルミニュウム
(Al2O3)層22Hが形成されたものとなっている。
このような構成からなるゲート信号線22は、アルミニ
ュウムそれ自体で形成したものと比較すると、いわゆる
ヒロックの発生を抑制することができ、後の工程におい
て層間絶縁膜を介して形成するドレイン信号線24との
該ヒロックによる短絡を防止することができるようにな
る。
上にゲート信号線22が形成されている。このゲート信
号線22はアルミニュウム(Al)層22Lからなり、
かつ、その表面は陽極酸化されて酸化アルミニュウム
(Al2O3)層22Hが形成されたものとなっている。
このような構成からなるゲート信号線22は、アルミニ
ュウムそれ自体で形成したものと比較すると、いわゆる
ヒロックの発生を抑制することができ、後の工程におい
て層間絶縁膜を介して形成するドレイン信号線24との
該ヒロックによる短絡を防止することができるようにな
る。
【0034】また、画素電極28が形成されており、こ
の画素電極28はITOからなる透明導電膜によって形
成されている。
の画素電極28はITOからなる透明導電膜によって形
成されている。
【0035】また、この画素電極28と後述するドレイ
ン信号線24との間の領域には薄膜トランジスタ26が
形成される領域があり、前記ゲート信号線22の形成時
においてその一部が前記領域にまで延在されてゲート電
極26Gが形成されているようになっている。
ン信号線24との間の領域には薄膜トランジスタ26が
形成される領域があり、前記ゲート信号線22の形成時
においてその一部が前記領域にまで延在されてゲート電
極26Gが形成されているようになっている。
【0036】そして、このゲート電極26Gを覆うよう
にして、順次ゲート絶縁膜26Iとなる窒化シリコン膜
とたとえばアモルファスSiからなる半導体層26Sと
の積層体が形成されている。
にして、順次ゲート絶縁膜26Iとなる窒化シリコン膜
とたとえばアモルファスSiからなる半導体層26Sと
の積層体が形成されている。
【0037】この半導体層26Sの上面にドレイン電極
Edおよびソース電極Esをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタ26が形成される
ことになるが、これら各電極Ed、Esはドレイン信号
線24の形成時に同時に形成されるようになっている。
Edおよびソース電極Esをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタ26が形成される
ことになるが、これら各電極Ed、Esはドレイン信号
線24の形成時に同時に形成されるようになっている。
【0038】すなわち、ドレイン信号線24はCrとA
lとの順次積層体から構成され、その一部が延在されて
形成されることによってドレイン電極Edが形成され、
また、同時に画素電極28との導通を図ったソース電極
Esが形成されている。
lとの順次積層体から構成され、その一部が延在されて
形成されることによってドレイン電極Edが形成され、
また、同時に画素電極28との導通を図ったソース電極
Esが形成されている。
【0039】なお、このドレイン信号線24は、前記ゲ
ート信号線22との絶縁を図るため、その交差部におい
て窒化シリコン膜と半導体層との積層体の形成時に同時
に形成される層間絶縁膜36上に形成されるようになっ
ている。
ート信号線22との絶縁を図るため、その交差部におい
て窒化シリコン膜と半導体層との積層体の形成時に同時
に形成される層間絶縁膜36上に形成されるようになっ
ている。
【0040】また、図中の薄膜トランジスタ26をオン
させるためのゲート信号線22と隣接する他のゲート信
号線22には画素電極28の一部が延在されて重畳され
ることにより付加容量30が構成されるようになってい
る。
させるためのゲート信号線22と隣接する他のゲート信
号線22には画素電極28の一部が延在されて重畳され
ることにより付加容量30が構成されるようになってい
る。
【0041】そして、このように加工された透明ガラス
基板20の上面には前記画素電極28の周辺を除く中央
部を露呈させた窒化シリコン膜からなる保護膜38が形
成されている。薄膜トランジスタ26と液晶との直接の
接触を回避して該薄膜トランジスタ26の特性劣化を防
止するためである。
基板20の上面には前記画素電極28の周辺を除く中央
部を露呈させた窒化シリコン膜からなる保護膜38が形
成されている。薄膜トランジスタ26と液晶との直接の
接触を回避して該薄膜トランジスタ26の特性劣化を防
止するためである。
【0042】図4は、静電破壊防止用の素子となる非線
形抵抗素子の構成の一実施例を示す平面図であり、図2
に示した透明ガラス基板20上の図中左上の部分におけ
る非線形抵抗素子を示している。
形抵抗素子の構成の一実施例を示す平面図であり、図2
に示した透明ガラス基板20上の図中左上の部分におけ
る非線形抵抗素子を示している。
【0043】ここで、画素領域Aの周辺を囲むようにし
て形成された共通配線32のうち、ゲート信号線22と
交差する部分の配線層32(B)においてはCrおよび
Alの順次積層体で形成され、このこの積層体はドレイ
ン信号線24の形成時に同時に形成されるものとなって
いる。また、ドレイン信号線24と交差する部分の配線
層32(A)においてはITOで形成され、このITO
は画素電極28の形成時に同時に形成されるものとなっ
ている。
て形成された共通配線32のうち、ゲート信号線22と
交差する部分の配線層32(B)においてはCrおよび
Alの順次積層体で形成され、このこの積層体はドレイ
ン信号線24の形成時に同時に形成されるものとなって
いる。また、ドレイン信号線24と交差する部分の配線
層32(A)においてはITOで形成され、このITO
は画素電極28の形成時に同時に形成されるものとなっ
ている。
【0044】そして、それらの配線層は、それらが直交
する部分(図中符号Xに示す)において、重畳されるこ
とによって電気的に接続されて共通配線32を構成する
ようになっている。
する部分(図中符号Xに示す)において、重畳されるこ
とによって電気的に接続されて共通配線32を構成する
ようになっている。
【0045】図5は、図4における図中Pに示す領域に
おける非線形抵抗素子34の詳細を示した平面図であ
る。また、同図のVI−VI線における断面を図6に示す。
おける非線形抵抗素子34の詳細を示した平面図であ
る。また、同図のVI−VI線における断面を図6に示す。
【0046】同図において、第1の非線形抵抗素子34
Bがあり、この第1の非線形抵抗素子34Bは、画素電
極28と同時に形成されたITOからなるゲート電極5
0、このゲート電極50の一部領域を覆って窒化シリコ
ン膜と半導体層との順次積層体51と、この積層体51
の上面に互いに離間して配置されて形成されるドレイン
電極52およびソース電極53とで構成されている。
Bがあり、この第1の非線形抵抗素子34Bは、画素電
極28と同時に形成されたITOからなるゲート電極5
0、このゲート電極50の一部領域を覆って窒化シリコ
ン膜と半導体層との順次積層体51と、この積層体51
の上面に互いに離間して配置されて形成されるドレイン
電極52およびソース電極53とで構成されている。
【0047】ドレイン電極52はドレイン信号線24の
延在部として一体的に形成され、ソース電極53はドレ
イン信号線24と同時に形成されるようになっている。
延在部として一体的に形成され、ソース電極53はドレ
イン信号線24と同時に形成されるようになっている。
【0048】またドレイン信号線24はその一部が延在
されてゲート電極50に重畳されることによってそのゲ
ート電極50に電気的に接続されている。
されてゲート電極50に重畳されることによってそのゲ
ート電極50に電気的に接続されている。
【0049】なお、前記積層体51は薄膜トランジスタ
26の形成における積層体と同時に形成されるようにな
っている。
26の形成における積層体と同時に形成されるようにな
っている。
【0050】また、第2の非線形抵抗素子34Aがあ
り、この第2の非線形抵抗素子34Aは、共通配線32
(A)の一部を延在させて形成されたITOからなるゲ
ート電極55、このゲート電極55の一部領域を覆って
窒化シリコン膜と半導体層との順次積層体56と、この
積層体56の上面に互いに離間して配置されて形成され
るドレイン電極57およびソース電極58とで構成され
ている。
り、この第2の非線形抵抗素子34Aは、共通配線32
(A)の一部を延在させて形成されたITOからなるゲ
ート電極55、このゲート電極55の一部領域を覆って
窒化シリコン膜と半導体層との順次積層体56と、この
積層体56の上面に互いに離間して配置されて形成され
るドレイン電極57およびソース電極58とで構成され
ている。
【0051】ドレイン電極57はドレイン信号線24の
延在部として一体的に形成され、ソース電極58はドレ
イン信号線24と同時に形成されるようになっている。
延在部として一体的に形成され、ソース電極58はドレ
イン信号線24と同時に形成されるようになっている。
【0052】ここで、このソース電極58は、第1の非
線形抵抗素子34Bのソース電極53と一体的に形成さ
れているとともに、共通配線32(A)に重畳されて形
成されることによって該共通配線32(A)に電気的に
接続されている。
線形抵抗素子34Bのソース電極53と一体的に形成さ
れているとともに、共通配線32(A)に重畳されて形
成されることによって該共通配線32(A)に電気的に
接続されている。
【0053】なお、前記積層体56は薄膜トランジスタ
26の形成における積層体と同時に形成されるようにな
っているとともに、この際において同時に形成される積
層体が共通配線32(A)に対するドレイン信号線の絶
縁を図る層間絶縁膜59として形成されるようになって
いる。
26の形成における積層体と同時に形成されるようにな
っているとともに、この際において同時に形成される積
層体が共通配線32(A)に対するドレイン信号線の絶
縁を図る層間絶縁膜59として形成されるようになって
いる。
【0054】図7は、図4における図中Qに示す領域の
非線形抵抗素子34の詳細を示した平面図である。ま
た、同図のVIII−VIII線における断面を図8に、IX−IX
線における断面を図9に示す。
非線形抵抗素子34の詳細を示した平面図である。ま
た、同図のVIII−VIII線における断面を図8に、IX−IX
線における断面を図9に示す。
【0055】同図において、第1非線形抵抗素子34A
は、ゲート信号線22の一部に重畳されて形成されたI
TO80(画素電極28と同時に形成される)の延在部
によって形成されたゲート電極70と、このゲート電極
70の一部を覆って形成された窒化シリコン膜と半導体
層の順次積層体71と、この積層体71の上面に互いに
離間して配置されて形成されるドレイン電極72および
ソース電極73とで構成されている。
は、ゲート信号線22の一部に重畳されて形成されたI
TO80(画素電極28と同時に形成される)の延在部
によって形成されたゲート電極70と、このゲート電極
70の一部を覆って形成された窒化シリコン膜と半導体
層の順次積層体71と、この積層体71の上面に互いに
離間して配置されて形成されるドレイン電極72および
ソース電極73とで構成されている。
【0056】ドレイン電極72は、共通配線32Bの形
成と同時に形成されるとともに、積層体71の一部を切
り欠いて形成された部分においてゲート電極70と電気
的に接続されて形成されている。
成と同時に形成されるとともに、積層体71の一部を切
り欠いて形成された部分においてゲート電極70と電気
的に接続されて形成されている。
【0057】また、ソース電極73は共通配線72
(B)の一部における延在部と一体的に形成されてい
る。
(B)の一部における延在部と一体的に形成されてい
る。
【0058】なお、積層体71は薄膜トランジスタ26
の形成における積層体と同時に形成されるようになって
いるとともに、この際において同時に形成される積層体
がゲート信号線(この上面にはITO80が形成されて
いる)22に対する共通配線32(B)の絶縁を図る層
間絶縁膜74として形成されるようになっている。
の形成における積層体と同時に形成されるようになって
いるとともに、この際において同時に形成される積層体
がゲート信号線(この上面にはITO80が形成されて
いる)22に対する共通配線32(B)の絶縁を図る層
間絶縁膜74として形成されるようになっている。
【0059】第2非線形抵抗素子34Bは、ITOから
なるゲート電極75と、このゲート電極75上に形成さ
れる窒化シリコン膜と半導体層の順次積層体76と、こ
の積層体76の上面に互いに離間して配置されて形成さ
れるドレイン電極77およびソース電極78とで構成さ
れている。
なるゲート電極75と、このゲート電極75上に形成さ
れる窒化シリコン膜と半導体層の順次積層体76と、こ
の積層体76の上面に互いに離間して配置されて形成さ
れるドレイン電極77およびソース電極78とで構成さ
れている。
【0060】ドレイン電極77は、共通配線32(B)
の形成と同時に形成されるとともに、積層体76の一部
を切り欠いて形成された部分においてゲート電極75と
電気的に接続されて形成されている。
の形成と同時に形成されるとともに、積層体76の一部
を切り欠いて形成された部分においてゲート電極75と
電気的に接続されて形成されている。
【0061】また、ソース電極78は、共通配線32
(B)の形成と同時に形成されるとともに、延在されて
ゲート信号線22上のITO80に重畳されることによ
って該ITO80と電気的に接続されている。
(B)の形成と同時に形成されるとともに、延在されて
ゲート信号線22上のITO80に重畳されることによ
って該ITO80と電気的に接続されている。
【0062】図1(a)は、図4における図中Rの領域
の外部端子22Tの詳細を示す平面図であり、その図中
B−B線における断面図を図1(b)に示している。
の外部端子22Tの詳細を示す平面図であり、その図中
B−B線における断面図を図1(b)に示している。
【0063】同図において、ゲート信号線22はその表
面の陽極酸化膜(Al2O3)1が除去されたアルミニュ
ウム(Al)層2の状態で外部端子22Tの一層目を構
成している。
面の陽極酸化膜(Al2O3)1が除去されたアルミニュ
ウム(Al)層2の状態で外部端子22Tの一層目を構
成している。
【0064】この陽極酸化膜の除去は、最初、アルミニ
ュウム層2からなるゲート信号線22を陽極酸化する段
階で、予めフォトレジスト膜等からなるマスクをあてが
うことによって形成することができる。この工程は、本
実施例のように非線形抵抗素子を特別に形成しなくても
従来において外部端子の形成において必要だった工程で
あることから、本実施例において特に工程の増大をもた
らすものではない。
ュウム層2からなるゲート信号線22を陽極酸化する段
階で、予めフォトレジスト膜等からなるマスクをあてが
うことによって形成することができる。この工程は、本
実施例のように非線形抵抗素子を特別に形成しなくても
従来において外部端子の形成において必要だった工程で
あることから、本実施例において特に工程の増大をもた
らすものではない。
【0065】そして、ゲート信号線22の上面に形成さ
れているITO80は、外部端子の形成領域においてそ
の一部を除いて前記アルミニュウム層2を覆うようにし
て形成されているとともに、該一部の領域上にはドレイ
ン信号線24の形成と同時に形成されるCrおよびAl
の順次積層体3が形成されている。
れているITO80は、外部端子の形成領域においてそ
の一部を除いて前記アルミニュウム層2を覆うようにし
て形成されているとともに、該一部の領域上にはドレイ
ン信号線24の形成と同時に形成されるCrおよびAl
の順次積層体3が形成されている。
【0066】この積層体3は、アルミニュウムとITO
の直づけによる抵抗値の増大を抑制するために設けられ
たものである。
の直づけによる抵抗値の増大を抑制するために設けられ
たものである。
【0067】そして、ITOが形成されている領域を露
呈させるようにして保護膜38が形成されている。この
保護膜34の開口部は図中Hで示している。
呈させるようにして保護膜38が形成されている。この
保護膜34の開口部は図中Hで示している。
【0068】このような実施例による液晶表示基板によ
れば、ゲート信号線がその表面を陽極酸化したアルミニ
ュウムで構成されており、そのゲート信号線に接続され
る非線形抵抗素子は、そのゲート電極が画素電極と同材
料の透明膜で形成され、かつ、その透明導電膜は前記ゲ
ート信号線の陽極酸化が選択除去された部分を通して前
記ゲート信号線に接続されて端子を構成している。
れば、ゲート信号線がその表面を陽極酸化したアルミニ
ュウムで構成されており、そのゲート信号線に接続され
る非線形抵抗素子は、そのゲート電極が画素電極と同材
料の透明膜で形成され、かつ、その透明導電膜は前記ゲ
ート信号線の陽極酸化が選択除去された部分を通して前
記ゲート信号線に接続されて端子を構成している。
【0069】このことから、該ゲート信号線の陽極酸化
が選択除去された部分において他の信号線等が交差する
ことないことから、たとえヒロックが生じたとしてもそ
れによる弊害を発生せしめることがなくなる。
が選択除去された部分において他の信号線等が交差する
ことないことから、たとえヒロックが生じたとしてもそ
れによる弊害を発生せしめることがなくなる。
【0070】したがって、アルミニュウムのヒロックの
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。
【0071】また、各非線形抵抗素子はそれぞれ薄膜ト
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。
【0072】上述した実施例では、ゲート信号線が陽極
酸化されたアルミニュウムで構成されたものとなってい
るが、これに限定されることはなく、ドレイン信号線が
陽極酸化されたアルミニュウムで構成されたものとなっ
ている場合にも適用できることはいうまでもない。
酸化されたアルミニュウムで構成されたものとなってい
るが、これに限定されることはなく、ドレイン信号線が
陽極酸化されたアルミニュウムで構成されたものとなっ
ている場合にも適用できることはいうまでもない。
【0073】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板によれば、アルミニュウムの
ヒロックの憂いなく薄膜トランジスタの静電破壊防止用
の素子を形成できる。また、それによって製造工程が増
大することもない。
本発明による液晶表示基板によれば、アルミニュウムの
ヒロックの憂いなく薄膜トランジスタの静電破壊防止用
の素子を形成できる。また、それによって製造工程が増
大することもない。
【図1】本発明による液晶表示基板の一実施例を示す要
部構成図である。
部構成図である。
【図2】本発明による液晶表示基板の一実施例を示す等
価回路図である。
価回路図である。
【図3】本発明による液晶表示基板の一画素における構
成を示す詳細図である。
成を示す詳細図である。
【図4】本発明による液晶表示基板に組み込まれる非線
形抵抗素子の一実施例を示す構成図である。
形抵抗素子の一実施例を示す構成図である。
【図5】図4における領域P内の構成を示す詳細図であ
る。
る。
【図6】図5のVI−VI線における断面図である。
【図7】図4における領域Qの構成を示す詳細図であ
る。
る。
【図8】図7のVIII−VIII線における断面図てある。
【図9】図7のIX−X線における断面図である。
1……陽極酸化膜、2……アルミニュウム層、22T…
…外部端子、26……薄膜トランジスタ、34……非線
形抵抗素子、80……ITO。
…外部端子、26……薄膜トランジスタ、34……非線
形抵抗素子、80……ITO。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 雄一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (2)
- 【請求項1】 液晶を介して互いに対向配置される透明
基板のうち一方の透明基板の液晶側の面に、x方向に延
在しかつy方向に並設されたゲート信号線と、このゲー
ト線信号と絶縁されてy方向に延在しかつx方向に並設
されたドレイン信号線と、これらゲート信号線とドレイ
ン信号線とで囲まれる領域に形成された薄膜トランジス
タと画素電極とを備え、前記ゲート信号線とドレイン信
号線のうちいずれか一方が表面において陽極酸化された
アルミニュウムから形成されている液晶表示基板におい
て、 その有効表示領域の以外の領域にて、それぞれの信号線
との接続がなされる非線形抵抗素子を備え、 この非線形抵抗素子は、それぞれ、前記画素電極と同材
料のゲート電極、前記薄膜トランジスタの半導体層と同
材料の半導体層、陽極酸化されたアルミニュウムからな
る信号線以外の信号線と同材料のドレイン電極およびソ
ース電極とを備えるMIS構造からなっているととも
に、 陽極酸化されたアルミニュウムからなる信号線には、前
記非線形抵抗素子の形成領域から外部端子までの間にお
いて、該非線形抵抗素子を構成するゲート電極が延在さ
れて重畳されているとともに、この延在されたゲート電
極は前記陽極酸化が選択除去された部分を通して前記信
号線に接続されて端子を構成していることを特徴とする
液晶表示基板。 - 【請求項2】アルミニュウムからなる信号線の陽極酸化
が選択除去された前記部分は、該アルミニュウムの陽極
酸化の際にマスクが覆われた部分としたことを特徴とす
る請求項1記載の液晶表示基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5694695A JPH08254693A (ja) | 1995-03-16 | 1995-03-16 | 液晶表示基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5694695A JPH08254693A (ja) | 1995-03-16 | 1995-03-16 | 液晶表示基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08254693A true JPH08254693A (ja) | 1996-10-01 |
Family
ID=13041724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5694695A Pending JPH08254693A (ja) | 1995-03-16 | 1995-03-16 | 液晶表示基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08254693A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038819A1 (en) * | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1995
- 1995-03-16 JP JP5694695A patent/JPH08254693A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038819A1 (en) * | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9570470B2 (en) | 2008-10-03 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9703157B2 (en) | 2008-10-08 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9915843B2 (en) | 2008-10-08 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device with pixel including capacitor |
US10254607B2 (en) | 2008-10-08 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100289510B1 (ko) | 티에프티어레이기판및그것을이용한액정표시장치 | |
JP3708637B2 (ja) | 液晶表示装置 | |
US5555112A (en) | Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor | |
JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
KR100852307B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3258768B2 (ja) | マトリックス型表示装置 | |
KR20060048075A (ko) | 표시 장치용 기판, 그 제조 방법 및 표시 장치 | |
GB2311159A (en) | Active matrix liquid crystal display | |
JP3253383B2 (ja) | 液晶表示装置 | |
JP3306488B2 (ja) | アクティブマトリクス基板 | |
JPH09281525A (ja) | 液晶表示基板およびその製造方法 | |
JPH08254693A (ja) | 液晶表示基板およびその製造方法 | |
US6940480B2 (en) | Pixel structure | |
JP3807550B2 (ja) | アクティブマトリクス型表示装置 | |
JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
JPH0915623A (ja) | 液晶表示装置およびその製造方法 | |
KR0156206B1 (ko) | 액정표시소자의 스토리지 케패시터 형성방법 및 구조 | |
JPH08236777A (ja) | 半導体装置 | |
JPH10104660A (ja) | 液晶表示装置 | |
JPH07325314A (ja) | 液晶表示装置 | |
JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH10253991A (ja) | 液晶表示装置 |