JPH08293579A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH08293579A JPH08293579A JP7123158A JP12315895A JPH08293579A JP H08293579 A JPH08293579 A JP H08293579A JP 7123158 A JP7123158 A JP 7123158A JP 12315895 A JP12315895 A JP 12315895A JP H08293579 A JPH08293579 A JP H08293579A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- liquid crystal
- substrate
- crystal polymer
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【構成】 表面に回路パターンが形成されたＬＣＰフィ
ルムがプリプレグを介して積層された基板の片面に、あ
るいは同片面にはベース基板が積層され他の片面に、ベ
アチップが複数個実装されてなるもの。 【効果】 低誘電率、低熱線膨張率で半導体チップを多
数個高密度に実装でき、しかも従来の樹脂基板の多層化
工程を使用できるので低価格で製造可能である。
ルムがプリプレグを介して積層された基板の片面に、あ
るいは同片面にはベース基板が積層され他の片面に、ベ
アチップが複数個実装されてなるもの。 【効果】 低誘電率、低熱線膨張率で半導体チップを多
数個高密度に実装でき、しかも従来の樹脂基板の多層化
工程を使用できるので低価格で製造可能である。
Description
【０００１】
【産業上の利用分野】本発明はマルチチップモジュール
に関し、詳しくは液晶ポリマーフィルムを用い半導体チ
ップを多数個高密度に実装したマルチチップモジュール
に関する。
に関し、詳しくは液晶ポリマーフィルムを用い半導体チ
ップを多数個高密度に実装したマルチチップモジュール
に関する。
【０００２】
【従来の技術】近年電子機器の高速化、小型化に伴っ
て、配線材料である基板上に半導体及び電子部品をより
高密度に実装することが多くなっている。このような要
求に対応するため表面実装技術（ＳＭＴ）が導入され、
更にマルチチップモジュール（ＭＣＭ）といわれるパッ
ケージ技術も導入が始まっている。
て、配線材料である基板上に半導体及び電子部品をより
高密度に実装することが多くなっている。このような要
求に対応するため表面実装技術（ＳＭＴ）が導入され、
更にマルチチップモジュール（ＭＣＭ）といわれるパッ
ケージ技術も導入が始まっている。
【０００３】ＭＣＭはその構造、製造技術の面から大き
く次の３種類に分類できる。 （１）ＭＣＭ−Ｄ：セラミックス並の低熱線膨張率のポ
リイミドをベースとなる基板材料上にスピンコートする
ことで絶縁薄膜とし、この上へ導体となる金属層を物理
蒸着後エッチングにより回路を形成する。この後ポリイ
ミドのスピンコートと金属層の物理蒸着を繰り返し多層
化し、最上層の導体回路上に半導体チップを多数個実装
する。ファインなパターンを形成でき熱線膨張係数も小
さいため、高密度の実装に適している。しかし、工程は
複雑で歩留まりが悪く材料コストも高価である。 （２）ＭＣＭ−Ｃ：絶縁層にセラミックスを使用したも
の。熱線膨張係数は小さく、放熱性も良好だが、誘電率
が大きく、高速用としては不利である。 （３）ＭＣＭ−Ｌ：ガラスＢＴ、ガラスエポキシ等の従
来の多層プリント配線板材料をそのまま使用したもの。
熱線膨張係数がセラミックスよりも大きく、よりファイ
ンなパターンや高密度の実装には問題があるが、従来の
多層化工程が使用できるため、非常に低価格でＭＣＭを
実現することが可能である。
く次の３種類に分類できる。 （１）ＭＣＭ−Ｄ：セラミックス並の低熱線膨張率のポ
リイミドをベースとなる基板材料上にスピンコートする
ことで絶縁薄膜とし、この上へ導体となる金属層を物理
蒸着後エッチングにより回路を形成する。この後ポリイ
ミドのスピンコートと金属層の物理蒸着を繰り返し多層
化し、最上層の導体回路上に半導体チップを多数個実装
する。ファインなパターンを形成でき熱線膨張係数も小
さいため、高密度の実装に適している。しかし、工程は
複雑で歩留まりが悪く材料コストも高価である。 （２）ＭＣＭ−Ｃ：絶縁層にセラミックスを使用したも
の。熱線膨張係数は小さく、放熱性も良好だが、誘電率
が大きく、高速用としては不利である。 （３）ＭＣＭ−Ｌ：ガラスＢＴ、ガラスエポキシ等の従
来の多層プリント配線板材料をそのまま使用したもの。
熱線膨張係数がセラミックスよりも大きく、よりファイ
ンなパターンや高密度の実装には問題があるが、従来の
多層化工程が使用できるため、非常に低価格でＭＣＭを
実現することが可能である。
【０００４】一方最近、高分子材料で耐熱性、低熱線膨
張、低誘電率、低吸湿等の優れた物性を持つ液晶ポリマ
ー（ＬＣＰ）が上市されている。この材料を長尺方向
（ＭＤ）と巾方向（ＴＤ）における物性のバランスが取
れ且つ低熱線膨張率のフィルムに加工することに関して
は、特公表平４−５０６７７９号公報に提案され、また
本発明者も特願平６−４７９６３号に提案している。ま
た、ＬＣＰフィルムの低熱線膨張を利用して、該フィル
ムからプリント配線基板支持体を得ることに関しては、
特公表平３−５０５２３０号公報に提案されている。
張、低誘電率、低吸湿等の優れた物性を持つ液晶ポリマ
ー（ＬＣＰ）が上市されている。この材料を長尺方向
（ＭＤ）と巾方向（ＴＤ）における物性のバランスが取
れ且つ低熱線膨張率のフィルムに加工することに関して
は、特公表平４−５０６７７９号公報に提案され、また
本発明者も特願平６−４７９６３号に提案している。ま
た、ＬＣＰフィルムの低熱線膨張を利用して、該フィル
ムからプリント配線基板支持体を得ることに関しては、
特公表平３−５０５２３０号公報に提案されている。
【０００５】
【発明が解決しようとする課題】従って、本発明は上記
従来技術の実情に鑑みてなされたものであって、低誘電
率、低熱線膨張率のポリマーフィルムを用いて、半導体
チップを多数個高密度に実装でき、しかも従来の樹脂基
板の多層化工程が使用できる低コストのマルチチップモ
ジュールを提供することを、その目的とする。
従来技術の実情に鑑みてなされたものであって、低誘電
率、低熱線膨張率のポリマーフィルムを用いて、半導体
チップを多数個高密度に実装でき、しかも従来の樹脂基
板の多層化工程が使用できる低コストのマルチチップモ
ジュールを提供することを、その目的とする。
【０００６】
【課題を解決するための手段】本発明によれば、表面に
回路パターンが形成された液晶ポリマーフィルムがプリ
プレグを介して積層された基板の片面にベアチップが複
数個実装されてなることを特徴とするマルチチップモジ
ュールが提供され、また表面に回路パターンが形成され
た液晶ポリマーフィルムがプリプレグを介して積層され
た基板の片面にベース基板が積層され、他の片面にベア
チップが複数個実装されてなることを特徴とするマルチ
チップモジュールが提供される。
回路パターンが形成された液晶ポリマーフィルムがプリ
プレグを介して積層された基板の片面にベアチップが複
数個実装されてなることを特徴とするマルチチップモジ
ュールが提供され、また表面に回路パターンが形成され
た液晶ポリマーフィルムがプリプレグを介して積層され
た基板の片面にベース基板が積層され、他の片面にベア
チップが複数個実装されてなることを特徴とするマルチ
チップモジュールが提供される。
【０００７】すなわち、本発明のＭＣＭは、表面に回路
パターンが形成されたＬＣＰフィルムがプリプレグを介
して積層された基板の片面に、あるいは同片面にはベー
ス基板が積層され他の片面に、ベアチップが複数個実装
されてなるものとしたことから、低誘電率、低熱線膨張
率で半導体チップを多数個高密度に実装でき、しかも従
来の樹脂基板の多層化工程を使用できるので低価格で製
造可能なものとなる。
パターンが形成されたＬＣＰフィルムがプリプレグを介
して積層された基板の片面に、あるいは同片面にはベー
ス基板が積層され他の片面に、ベアチップが複数個実装
されてなるものとしたことから、低誘電率、低熱線膨張
率で半導体チップを多数個高密度に実装でき、しかも従
来の樹脂基板の多層化工程を使用できるので低価格で製
造可能なものとなる。
【０００８】以下、本発明を詳しく説明する。本発明で
用いる液晶ポリマー（ＬＣＰ）は、ＬＣＰ単体でも、Ｌ
ＣＰと他ポリマーとのアロイでも、ＬＣＰに無機酸化物
等を分散したものでもよい。絶縁層となるＬＣＰフィル
ムは前述の特公表平４−５０６７７９号公報、特願平６
−４７９６３号、特公表平３−５０５２３０号公報等に
記載されているものの他、公知の種々の方法で作成した
ものを使用できる。ＭＤ／ＴＤの熱線膨張係数が２〜８
ｐｐｍの範囲にあるものが好ましく、熱収縮率は０．０
３％（２００℃＊２Ｈ）以下のものが好ましい。
用いる液晶ポリマー（ＬＣＰ）は、ＬＣＰ単体でも、Ｌ
ＣＰと他ポリマーとのアロイでも、ＬＣＰに無機酸化物
等を分散したものでもよい。絶縁層となるＬＣＰフィル
ムは前述の特公表平４−５０６７７９号公報、特願平６
−４７９６３号、特公表平３−５０５２３０号公報等に
記載されているものの他、公知の種々の方法で作成した
ものを使用できる。ＭＤ／ＴＤの熱線膨張係数が２〜８
ｐｐｍの範囲にあるものが好ましく、熱収縮率は０．０
３％（２００℃＊２Ｈ）以下のものが好ましい。
【０００９】このＬＣＰフィルムの表面に導体層を形成
するには、物理蒸着、メッキ、銅箔の接着等の方法があ
る。予めフィルム表面をアルカリ、酸、プラズマ等で処
理しておくと、導体の密着強度が向上する。使用する導
体としては、銅、金、銀等がある。導体層の厚さとして
は１〜３５μｍが好ましく、誘電体層の厚さとしては１
０〜１００μｍが好ましい。片面又は両面に導体層を形
成したＬＣＰフィルムは、スルーホール形成、回路パタ
ーン形成の後、積層される。積層には従来の樹脂基板に
使用されるプリプレグが使用可能で、好ましくは低熱線
膨張率のＢＴ含浸アラミド不織布やエポキシ含浸アラミ
ド不織布がよい。積層方法は従来の樹脂基板同様にプレ
スで一括して行うことができる。
するには、物理蒸着、メッキ、銅箔の接着等の方法があ
る。予めフィルム表面をアルカリ、酸、プラズマ等で処
理しておくと、導体の密着強度が向上する。使用する導
体としては、銅、金、銀等がある。導体層の厚さとして
は１〜３５μｍが好ましく、誘電体層の厚さとしては１
０〜１００μｍが好ましい。片面又は両面に導体層を形
成したＬＣＰフィルムは、スルーホール形成、回路パタ
ーン形成の後、積層される。積層には従来の樹脂基板に
使用されるプリプレグが使用可能で、好ましくは低熱線
膨張率のＢＴ含浸アラミド不織布やエポキシ含浸アラミ
ド不織布がよい。積層方法は従来の樹脂基板同様にプレ
スで一括して行うことができる。
【００１０】積層されたＬＣＰ基板は、予め作成された
ベースとなる基板上にハンダバンプ、ＰＧＡ、ＢＧＡ等
によって積層される。ベースとなる基板には、シリコン
基板、セラミック単板・多層基板、金属基板、有機多層
プリント配線板がある。また、ベースとなる基板がなく
ても、ＬＣＰ積層基板だけで使用することもできる。こ
の場合でも従来のＭＣＭ−Ｄと比較して低誘電率、高寸
法安定性、低吸湿性であるため、微細な回路パターンを
形成することが可能で、高密度の配線が可能となる。こ
うして出来上がった基板表面にベアチップ（ＣＰＵ、メ
モリー）をＰＧＡ、ＢＧＡ等によるフリップチップの形
で実装し、ＭＣＭとする。
ベースとなる基板上にハンダバンプ、ＰＧＡ、ＢＧＡ等
によって積層される。ベースとなる基板には、シリコン
基板、セラミック単板・多層基板、金属基板、有機多層
プリント配線板がある。また、ベースとなる基板がなく
ても、ＬＣＰ積層基板だけで使用することもできる。こ
の場合でも従来のＭＣＭ−Ｄと比較して低誘電率、高寸
法安定性、低吸湿性であるため、微細な回路パターンを
形成することが可能で、高密度の配線が可能となる。こ
うして出来上がった基板表面にベアチップ（ＣＰＵ、メ
モリー）をＰＧＡ、ＢＧＡ等によるフリップチップの形
で実装し、ＭＣＭとする。
【００１１】本発明のＭＣＭに関する層構成は、例えば
図１及び図２で模式的に示される。図１及び図２におい
て、１はＬＣＰフィルム、２はプリプレグ、３はＬＣＰ
積層基板、４はベース基板、５はベアチップをそれぞれ
示す。図１は、ＬＣＰフィルム１がプリプレグ２を介し
て積層されたＬＣＰ積層基板３の片面にベアチップ５を
複数個実装した場合を示し、図２は、ＬＣＰフィルム１
がプリプレグ２を介して積層されたＬＣＰ積層基板３の
片面にベース基板４を積層し、他の片面にベアチップ５
を複数個実装した場合を示す。
図１及び図２で模式的に示される。図１及び図２におい
て、１はＬＣＰフィルム、２はプリプレグ、３はＬＣＰ
積層基板、４はベース基板、５はベアチップをそれぞれ
示す。図１は、ＬＣＰフィルム１がプリプレグ２を介し
て積層されたＬＣＰ積層基板３の片面にベアチップ５を
複数個実装した場合を示し、図２は、ＬＣＰフィルム１
がプリプレグ２を介して積層されたＬＣＰ積層基板３の
片面にベース基板４を積層し、他の片面にベアチップ５
を複数個実装した場合を示す。
【００１２】
【実施例】以下、実施例により本発明を更詳細に説明す
るが、本発明はこれらに限定されるものではない。
るが、本発明はこれらに限定されるものではない。
【００１３】実施例１ 厚さ６０μｍのＬＣＰフィルム（熱線膨張係数５ｐｐ
ｍ）の両面に酸素ガス圧１×１０-2ｔｏｒｒ、高周波電
力１００Ｗで１分間プラズマ処理を行った後、Ａｒガス
圧１×１０-3ｔｏｒｒ、高周波電力１００Ｗで銅をスパ
ッタリングし、０．１μｍの銅層を形成した。これを更
に電気メッキで５μｍの銅層にした。こうしてできた両
面銅張りＬＣＰフィルムに、レジスト、塩化第二鉄溶液
で回路パターンを形成した。次に、これらの両面基板を
１０枚使い、プリプレグとして厚さ１００μｍのエポキ
シ含浸アラミド不織布で積層（２０ｋｇ／ｃｍ2、１８
０℃＊１時間）した。その後エキシマレーザーで穴径５
０μｍのスルーホール穴あけ後、７０％、４５ｗｔ％Ｋ
ＯＨで５分間アルカリ処理し、硫酸銅溶液で最小厚１５
μｍ、平均厚２０μｍでスルーホールに銅メッキ処理を
行った。その後表面の回路パターン形成を行い、１０層
基板とした。最後に回路パターン上にベアチップ５個を
ＢＧＡによって実装し、マルチチップモジュールとし
た。
ｍ）の両面に酸素ガス圧１×１０-2ｔｏｒｒ、高周波電
力１００Ｗで１分間プラズマ処理を行った後、Ａｒガス
圧１×１０-3ｔｏｒｒ、高周波電力１００Ｗで銅をスパ
ッタリングし、０．１μｍの銅層を形成した。これを更
に電気メッキで５μｍの銅層にした。こうしてできた両
面銅張りＬＣＰフィルムに、レジスト、塩化第二鉄溶液
で回路パターンを形成した。次に、これらの両面基板を
１０枚使い、プリプレグとして厚さ１００μｍのエポキ
シ含浸アラミド不織布で積層（２０ｋｇ／ｃｍ2、１８
０℃＊１時間）した。その後エキシマレーザーで穴径５
０μｍのスルーホール穴あけ後、７０％、４５ｗｔ％Ｋ
ＯＨで５分間アルカリ処理し、硫酸銅溶液で最小厚１５
μｍ、平均厚２０μｍでスルーホールに銅メッキ処理を
行った。その後表面の回路パターン形成を行い、１０層
基板とした。最後に回路パターン上にベアチップ５個を
ＢＧＡによって実装し、マルチチップモジュールとし
た。
【００１４】実施例２ 実施例１のベアチップを実装する前の１０層基板に、あ
らかじめハンダバンプを形成したセラミックス４層基板
を積層（圧力０．１ｋｇ／ｃｍ2、２６０℃）し、最後
に回路パターン上にベアチップ５個をＢＧＡによって実
装し、マルチチップモジュールとした。
らかじめハンダバンプを形成したセラミックス４層基板
を積層（圧力０．１ｋｇ／ｃｍ2、２６０℃）し、最後
に回路パターン上にベアチップ５個をＢＧＡによって実
装し、マルチチップモジュールとした。
【００１５】
【発明の効果】本発明のマルチチップモジュールは、表
面に回路パターンが形成されたＬＣＰフィルムがプリプ
レグを介して積層された基板の片面に、あるいは同片面
にはベース基板が積層され他の片面に、ベアチップが複
数個実装されてなるものとしたことから、低誘電率、低
熱線膨張率で半導体チップを多数個高密度に実装でき、
しかも従来の樹脂基板の多層化工程を使用できるので低
価格で製造可能である。
面に回路パターンが形成されたＬＣＰフィルムがプリプ
レグを介して積層された基板の片面に、あるいは同片面
にはベース基板が積層され他の片面に、ベアチップが複
数個実装されてなるものとしたことから、低誘電率、低
熱線膨張率で半導体チップを多数個高密度に実装でき、
しかも従来の樹脂基板の多層化工程を使用できるので低
価格で製造可能である。
【図１】請求項１のマルチチップモジュールの代表的積
層構成例を示す説明図である。
層構成例を示す説明図である。
【図２】請求項２のマルチチップモジュールの代表的積
層構成例を示す説明図である。
層構成例を示す説明図である。
１ ＬＣＰフィルム ２ プリプレグ ３ ＬＣＰ積層基板 ４ ベース基板 ５ ベアチップ
Claims (2)
- 【請求項１】 表面に回路パターンが形成された液晶ポ
リマーフィルムがプリプレグを介して積層された基板の
片面にベアチップが複数個実装されてなることを特徴と
するマルチチップモジュール。 - 【請求項２】 表面に回路パターンが形成された液晶ポ
リマーフィルムがプリプレグを介して積層された基板の
片面にベース基板が積層され、他の片面にベアチップが
複数個実装されてなることを特徴とするマルチチップモ
ジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123158A JPH08293579A (ja) | 1995-04-24 | 1995-04-24 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123158A JPH08293579A (ja) | 1995-04-24 | 1995-04-24 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293579A true JPH08293579A (ja) | 1996-11-05 |
Family
ID=14853624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7123158A Pending JPH08293579A (ja) | 1995-04-24 | 1995-04-24 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293579A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845806A1 (en) * | 1996-11-27 | 1998-06-03 | Texas Instruments Inc. | Improvements in or relating to integrated circuits |
| US6663946B2 (en) | 2001-02-28 | 2003-12-16 | Kyocera Corporation | Multi-layer wiring substrate |
| WO2015167106A1 (ko) * | 2014-04-28 | 2015-11-05 | 엘지전자(주) | 다층기판을 이용한 전송선로 |
| WO2018159422A1 (ja) | 2017-03-03 | 2018-09-07 | 住友化学株式会社 | 不織布 |
-
1995
- 1995-04-24 JP JP7123158A patent/JPH08293579A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845806A1 (en) * | 1996-11-27 | 1998-06-03 | Texas Instruments Inc. | Improvements in or relating to integrated circuits |
| US5894173A (en) * | 1996-11-27 | 1999-04-13 | Texas Instruments Incorporated | Stress relief matrix for integrated circuit packaging |
| US6663946B2 (en) | 2001-02-28 | 2003-12-16 | Kyocera Corporation | Multi-layer wiring substrate |
| WO2015167106A1 (ko) * | 2014-04-28 | 2015-11-05 | 엘지전자(주) | 다층기판을 이용한 전송선로 |
| WO2018159422A1 (ja) | 2017-03-03 | 2018-09-07 | 住友化学株式会社 | 不織布 |
| KR20190118636A (ko) | 2017-03-03 | 2019-10-18 | 스미또모 가가꾸 가부시끼가이샤 | 부직포 |
| US11268221B2 (en) | 2017-03-03 | 2022-03-08 | Sumitomo Chemical Company, Limited | Nonwoven fabric |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8256112B2 (en) | Method of manufacturing high density printed circuit board | |
| US8065798B2 (en) | Method of manufacturing printed circuit board | |
| JP4501427B2 (ja) | 多層回路配線板の製造方法 | |
| US5670262A (en) | Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| US4830691A (en) | Process for producing high-density wiring board | |
| JP5580135B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| US20130168132A1 (en) | Printed circuit board and method of manufacturing the same | |
| JPS61220499A (ja) | 混成多層配線基板 | |
| JP2002541680A (ja) | ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法 | |
| JP2000216289A (ja) | 半導体装置用パッケ―ジ | |
| US8362367B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
| US7807215B2 (en) | Method of manufacturing copper-clad laminate for VOP application | |
| KR100674321B1 (ko) | 방열특성이 향상된 인쇄회로기판 및 그 제조방법 | |
| JPH08293579A (ja) | マルチチップモジュール | |
| JP2002252436A (ja) | 両面積層板およびその製造方法 | |
| KR20020028597A (ko) | 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ | |
| JP2002164663A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
| KR20030071391A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH0653684A (ja) | 薄膜多層配線基板とそれを用いたモジュール | |
| KR20130136248A (ko) | 인쇄회로기판 | |
| JP2010232585A (ja) | 多層配線基板およびその製造方法 | |
| KR20130077787A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |