JPH07302912A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07302912A
JPH07302912A JP11444994A JP11444994A JPH07302912A JP H07302912 A JPH07302912 A JP H07302912A JP 11444994 A JP11444994 A JP 11444994A JP 11444994 A JP11444994 A JP 11444994A JP H07302912 A JPH07302912 A JP H07302912A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
source
electrode
channel formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11444994A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11444994A priority Critical patent/JPH07302912A/ja
Publication of JPH07302912A publication Critical patent/JPH07302912A/ja
Priority to US08/709,113 priority patent/US5717224A/en
Priority to US08/988,393 priority patent/US5990491A/en
Priority to US09/398,058 priority patent/US6501097B1/en
Priority to US10/307,966 priority patent/US6800873B2/en
Priority to US10/929,722 priority patent/US7102164B2/en
Priority to US11/507,507 priority patent/US7423291B2/en
Priority to US12/230,808 priority patent/US8319715B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 薄膜トランジスタを用いたアクティブマトリ
クス回路において、遮光方法を提供する。 【構成】 ソース線１０２から延在した配線・電極１１
２によって、薄膜トランジスタのチャネル形成領域１０
５を覆うことによって、薄膜トランジスタの上方より照
射される光がチャネル形成領域に侵入することを防止
し、薄膜トランジスタの特性を安定させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、液晶
表示装置等の電気光学装置に用いられる薄膜トランジス
タの構成に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置に
代表される電気光学装置において、駆動素子やスイッチ
ング素子として薄膜トランジスタ（ＴＦＴと称される）
を用いる構成が知られている。薄膜トランジスタは、ガ
ラス基板上等に気相法により半導体（一般にシリコン半
導体）の薄膜を形成し、該薄膜半導体を用いて構成され
るものである。この薄膜トランジスタは、イメージセン
サ等にも利用される。
【０００３】図４に従来技術における薄膜トランジスタ
を用いたアクティブマトリクス回路の一つの画素の部分
の上面図及び断面図を示す。図４（Ａ）は断面図であ
り、図４（Ｂ）に示す上面図のＡ−Ａ’で示される断面
を示すものである。図４（Ａ）にその断面が示される薄
膜トランジスタは、ガラス基板４０１、該ガラス基板４
０１上に設けられたソース領域４０２とチャネル形成領
域４０３とドレイン領域４０４とを備えたアモルファス
シリコンまたは結晶性シリコンからなる半導体活性層、
酸化珪素もしくは窒化珪素からなるゲイト絶縁膜４０
５、酸化珪素からなる層間絶縁層４０７、ドレインコン
タクト部４１２、ソースコンタクト部４１１、ドレイン
電極４１０、ドレイン電極４１０に連結され画素電極を
構成する透明導電膜（ＩＴＯ等）４０８で構成されてい
る。（ＴＦＴの動作においては、上記のソース／ドレイ
ンの関係は逆転することもある）
【０００４】この図４（Ａ）で示される薄膜トランジス
タのソース領域４０２は、ソースコンタクト部４１１を
介してソース線４０９に接続されている。またゲイト電
極４０６がゲイト線４１３に接続されている。一般にソ
ース線とゲイト線は直交するが、そうでない場合も考え
られる。ゲイト電極４０６およびゲイト線４１３は、一
般にアルミニウム等の金属や燐の添加された多結晶シリ
コン等の半導体で構成されている。
【０００５】図４に示されるのは単一の画素であるが、
実際には、図４で示すような画素がソース線とゲイト線
の交点に少なくとも１つ配置されることでアクティブマ
トリクス回路が形成され、アクティブマトリクス回路の
形成されたアクティブマトリクス基板と対向基板、さら
にはの間に液晶材料を封入することにより液晶パネルが
構成される。このような構成を有する液晶パネルを用い
た液晶表示装置としては、 （１）液晶パネルにライト（バックライト）を当て、液
晶表示をおこなう。 （２）液晶表示パネルに強力な光源を当て、液晶パネル
を透過した光をスクリーンに投射して映像を写す。（液
晶プロジェクター） （３）液晶表示パネルの裏面側に反射板を配置し、外部
からの光の反射光で表示をおこなう。 といった方法がある。
【０００６】上記方法の中で特に（１）と（２）の方式
を採用し、ガラス基板側から光の照射を行う場合、活性
層特にチャネル形成領域を照射光から遮蔽する必要があ
る。これは活性層（図４の４０２〜４０４で示される半
導体層）が、アモルファスシリコンや多結晶シリコン等
の結晶性シリコンで形成されていることに起因する。一
般にシリコン半導体に光が照射されることで、その抵抗
は変化する。特にアモルファスシリコンや結晶性シリコ
ンを用いた場合には、膜中に不対結合手が存在してお
り、強光の照射によって、その電気的な特性が大きく変
化してしまう。また、チャネル形成領域は真性の半導体
が用いられるが、これはソース／ドレインに用いられる
Ｎ型もしくはＰ型の半導体に比較すると、光による抵抗
変化が大きいので、チャネル形成領域に光が照射される
ことは是非とも避けなければならないことであった。
【０００７】図４に示されるゲイト電極が半導体活性層
の上にある構造の薄膜トランジスタ（トップゲイト型Ｔ
ＦＴ）において、４１４で示されるようにゲイト電極４
０６上から光の照射をおこなう場合、ゲイト電極４０６
がマスクとなるので、チャネル形成領域４０３へは光が
進入しないと考えられるかもしれない。しかしながら、
実際には照射される光４１４はゲイト電極４０６を回り
込んで、一部の光がチャネル形成領域４０３に進入し、
チャネル形成領域の伝導率が光の照射によって変化し、
その特性が変化してしまう。
【０００８】すなわち、ゲイト電極だけではチャネル形
成領域への光の進入を完全に防止することは不可能であ
る。これはチャネル形成領域とゲイト電極が自己整合的
（セルフアライン的）に形成される場合には顕著であっ
た。この問題を解決するには、やはり別途、遮光層や遮
光膜を設ける構成が有用であるが、この場合も作製工程
の増加という問題が生じてしまう。
【０００９】
【発明を解決しようとする課題】本発明は、図４で示さ
れるような薄膜トランジスタの構成において、活性層、
特にチャネル形成領域に光が照射されない、もしくは光
が進入しないような構成を、その作製工程を増やさずに
実現することを課題とする。特に本発明では、ゲイト電
極とソース／ドレインとの重なりが極めて小さいセルフ
アラインプロセスによって、ソース／ドレインの形成さ
れた薄膜トランジスタを有するアクティブマトリクス回
路に関して有効である。
【００１０】
【課題を解決するための手段】本発明では、アクティブ
マトリクス回路において、ソース線もしくはその延長上
の配線もしくは電極（この両者は明確に区別できるもの
ではない）をチャネル形成領域の遮光に用いるべく、チ
ャネル形成領域を覆って、ソース線もしくはその延長上
の配線もしくは電極を形成することを特徴とする。チャ
ネル形成領域はゲイト電極と半導体活性層の重なる部分
に含まれるので、このような領域を覆って、ソース線も
しくはその延長上の配線・電極を形成することもほぼ同
義である。上記構成において、絶縁表面を有する基板と
しては、ガラス基板やプラスチック基板、絶縁膜がその
表面に形成された金属基板や半導体基板を挙げることが
できる。
【００１１】薄膜トランスタのソース線またはその延長
上の配線・電極が、少なくとも前記薄膜トランジタのチ
ャネル形成領域とを覆って形成されているという構成の
例として、図２（Ｄ）に示す構成を挙げることができ
る。図２（Ｄ）には、薄膜トランジスタのソース領域１
０４にコンタクト部１０８で接続されたソース線の電極
・配線１１２が、チャネル形成領域１０５を覆う構成が
示されている。即ち、図２（Ｄ）には、電極配線１１２
がゲイト電極１０７とともに、その下に設けられたチャ
ネル形成領域１０５の遮光膜として機能する構成が示さ
れている。
【００１２】なお、同様な構成は画素電極１０３とドレ
イン１０３とを接続する配線・電極を用いても可能であ
ると考えられるかもしれない。しかしながら、この場合
には、画素電極とゲイト電極の間の寄生容量が大きくな
り、ゲイト線の電位変化が画素電極に影響し、アクティ
ブマトリクスの動作において著しい障害をもたらす。
（例えば、小野記久雄他、フラットパネルディスプレ
ー’９１、ｐ１０９） 一方、本発明のようにソース線とゲイト線の寄生容量に
よる容量結合は薄膜トランジスタの動作速度に対しては
障害となるものの、画素の電位に影響することはないの
で、画像表示上は何ら問題とならない。また、本発明に
よって、ゲイト電極の上にソース配線が重なることによ
って生じる寄生容量も、もともとアクティブマトリクス
のソース線とゲイト線の交差部における寄生容量の１０
倍以下であり、実質的には障害とならない。
【００１３】図２に断面が示される上記構成の具体的な
上面から眺めた様子を図１（Ａ）に示す。図１（Ｂ）
は、図１（Ａ）の回路図である。図１（Ａ）から明らか
なように、画素電極１０３はコンタクト部１０９を介し
て、配線によって薄膜トランジスタのドレイン領域１０
６と接続されているが、この配線はチャネル形成領域を
覆う構造とはなっていない。一方、薄膜トランジスタの
ソース領域１０４とコンタクト１０８を介して接続され
るソース線の延長部分１１２はチャネル形成領域（すな
わち、ゲイト電極１０７と半導体活性層との重なった部
分）を覆って形成されており、チャネル形成領域１０５
の遮光層として機能する。
【００１４】
【作用】薄膜トランジスタのソース（またはドレイン）
に接続された配線・電極がチャネル形成領域の遮光層と
して機能するように構成することで、前記電極側から照
射される光照射によって、薄膜トランジスタの特性が変
化したり、劣化したりする問題を解決することができ
る。また、他方のドレイン（またはソース）に接続され
る配線・電極は画素電極に接続される。
【００１５】本発明によって、液晶表示パネルを構成す
る場合には、光がアクティブマトリクス基板の上方から
照射されるように、すなわち、光源から、対向基板、ア
クティブマトリクス基板と配置されるようすることが必
要である。アクティブマトリクス基板の下方（薄膜トラ
ンジスタの裏側）から光を照射した場合には、本発明の
遮光の効果は全くなくなる。
【００１６】
【実施例】
〔実施例１〕本実施例の概略の上面図を図１（Ａ）に示
す。またその回路図を図１（Ｂ）に示す。図１は、アク
ティブマトリクス型の液晶表示装置の一つの画素電極部
分を示すものである。図１（Ａ）には、画素に配置され
た画素電極１０３と、画素電極に接続されたスイッチン
グ用の薄膜トランジスタを構成するソース領域１０４、
チャネル形成領域１０５、ドレイン領域１０６と、ソー
ス領域１０８にコンタクト部１０８を介して接続された
ソース線１０２と、チャネル領域１０５上にゲイト絶縁
膜（図示せず）を介して設けられたゲイト電極１０７
と、該ゲイト電極１０７から延在したゲイト線１０１と
が示されている。
【００１７】また、図１（Ｂ）には、薄膜トランジスタ
１１０と該薄膜トランジスタ１１０のドレイン領域１０
６に接続され（実際には（Ａ）に示すようにコンタクト
１０９を介して接続される）、画素電極１０３から電界
を印加される液晶１１１とが示されている。
【００１８】図１のＢ−Ｂ’で示される断面を図２
（Ｄ）に示す。本実施例に示す構成においては、図１
（Ａ）や図２（Ｄ）に示すように、ソース電極配線１０
２の一部が薄膜トランジスタの半分以上を覆うように構
成されている。ソース線やゲイト線はアルミニウムやそ
の他の金属さらには半導体またはそれらの積層体で構成
される。
【００１９】図１や図２に示す構成を採用した場合、ゲ
イト電極側から照射される光が延在したソース電極配線
１１２によって遮蔽されるので、薄膜トランジスタの半
分以上の領域に光が照射されることない構成とすること
ができる。特にチャネル形成領域１０５にゲイト電極１
０７の側面を回り込んで照射される光を遮蔽することが
できる。
【００２０】図１及び図２（Ｄ）に示す薄膜トランジス
タの作製工程を図２（Ａ）以下に示す。以下においては
マトリクスを構成する一つの画素に配置されるＴＦＴに
ついてその作製工程を示す。勿論、他にマトリクス配置
された多数の画素が同様な構成が形成されることはいう
までもない。
【００２１】まずガラス基板２００を用意する。基板と
しては、絶縁表面を有する基板であれば用いることがで
きる。例えば絶縁膜がその表面に形成された半導体基板
や金属基板を用いることができる。
【００２２】ガラス基板２００の表面には、図示しない
が下地膜として酸化珪素膜や窒化珪素膜を形成する。こ
れは、ガラス基板からの不純物の拡散防止や熱処理時の
ストレス緩和のためである。
【００２３】そして薄膜トランジスタの活性層を構成す
る薄膜半導体２０１を形成する。ここでは、プラズマＣ
ＶＤ法または減圧熱ＣＶＤ法によってアモルファスシリ
コン薄膜を１０００Åの厚さに形成する。（図２（Ａ）
【００２４】本実施例においては、活性層として結晶化
した半導体層を用いるので、ここで２０１で示されるア
モルファスシリコン薄膜を結晶化する。結晶化は、６０
０℃、１２時間の加熱処理（熱アニール）を不活性雰囲
気中で行うことによりおこなう。結晶化促進のためにニ
ッケル等の結晶化を助長する元素を微量添加してもよ
い。
【００２５】なお、結晶化工程は、レーザー光やそれと
同等な強光の照射によるものであってもよい。さらに、
一度、熱アニールによって結晶化したシリコン膜にレー
ザー光もしくはそれと同等な強光を照射してもよい。ま
た薄膜トランジスタの特性が低くてよいのであれば、ア
モルファスシリコンのままであってもよい。
【００２６】次に薄膜トランジスタの活性層の大きさに
結晶化したシリコン半導体薄膜をパターニングする。こ
うして薄膜トランジスタの活性層２０２を形成する。そ
してゲイト絶縁膜となる酸化珪素膜２０３を１０００Å
の厚さにプラズマＣＶＤ法またはスパッタリング法によ
って形成する。
【００２７】次にアルミニウム等の金属もしくは燐をド
ープした多結晶シリコンを形成し、そして、パターニン
グを施すことにより、ゲイト電極１０７を形成する。こ
の際、ゲイト配線１０１（図１（Ａ）参照）も同時に形
成される。
【００２８】そして、燐のイオン注入を行い、ソース１
０４とドレイン１０６とを形成する。この際、ゲイト電
極１０７がマスクとなり、領域１０４と１０６とに燐イ
オンが注入され、領域１０５には燐イオンが注入されな
い。こうしてチャネル形成領域１０５も同時に形成され
る。燐が注入されたためにソースおよびドレインはＮ型
となる。ソース／ドレインをＰ型とするには、例えば、
ホウ素を注入すればよい。（図２（Ｃ））
【００２９】次に先のイオン注入において損傷した部分
のアニールと注入された不純物イオンの活性化のために
レーザー光の照射によるアニールを行う。ここではＫｒ
Ｆエキシマレーザーを用いる。この工程は、６００℃程
度の低温での熱アニールでおこなってもよい。（図２
（Ｃ））
【００３０】次に層間絶縁層として酸化珪素膜１０７を
形成し、さらに穴明けパターニングを施し、金属配線を
形成することにより、コンタクト部１０８、１０９を形
成する。配線パターンは、図１（Ａ）に示すように、ソ
ース線１０２から延在した１１２で示されるソース配線
部分が薄膜トランジスタの半分以上を覆っている構成と
なっている。
【００３１】特にチャネル形成領域１０５の上部を覆う
ようにソース配線１１２が設けられていることは重要で
ある。このような構成を採用することにより、ゲイト電
極側から照射される光がチャネル形成領域１０５に照射
されない構成とすることができ、光の照射による薄膜ト
ランジタの特性変化や劣化がない構成とすることができ
る。
【００３２】〔実施例２〕本実施例は、ゲイト電極とし
てアルミニウムを用い、ゲイト電極の側面および上面に
陽極酸化工程によって形成した酸化物層を形成し、耐圧
を高めた構造を有する薄膜トランジスタに関する。図３
に本実施例の作製工程を説明する。まずガラス基板３０
０上に下地膜（図示せず）として酸化珪素膜を２０００
Åの厚さに成膜する。次にアモルファスシリコン薄膜３
０１をプラズマＣＶＤ法または減圧熱ＣＶＤ法で形成す
る。（図３（Ａ））
【００３３】次に６００℃、１２時間の加熱処理を施す
ことにより、アモルファスシリコン膜３０１を結晶化さ
せる。そして薄膜トランジスタの活性層の大きさにパタ
ーニングを施し、結晶性を有するシリコン薄膜よりなる
活性層３０２を形成する。そしてゲイト絶縁膜として機
能する酸化珪素膜３０３を１０００Åの厚さにプラズマ
ＣＶＤ法またはスパッタ法によって形成する。（図３
（Ｂ））
【００３４】次にゲイト電極となるアルミニウムを主成
分とする膜を５０００Åの厚さに形成する。アルミニウ
ムには０．１〜０．５重量％、例えば、０．２重量％の
スカンジウム（Ｓｃ）を混入させると、その後の陽極酸
化工程等におけるヒロックの発生を防止することができ
た。
【００３５】その後、アルミニウム膜のエッチングを施
し、ゲイト電極３０４を形成する。そして、ほぼ中性の
電解溶液中でゲイト電極３０４を陽極として陽極酸化を
行うことにより、酸化物層３０６を１０００〜３０００
Å、例えば、２０００Å程度の厚さに形成する。その際
にはゲイト電極に印加される電圧は最大で１２０Ｖ程度
になる。この酸化物層は十分な耐圧を示すことが好まし
い。そのため、十分に緻密な酸化膜とすることが望まれ
る。上記のような条件で作製された陽極酸化物被膜はバ
リヤ型の陽極酸化物と称され、最大印加電圧（この場合
は１２０Ｖ）の９０％程度の耐圧がある。（図３
（Ｃ））
【００３６】次に燐のイオン注入を行い、領域３０６及
び領域３０７に燐を注入し、ソース３０６とドレイン３
０７とを形成する。この際、３０８がチャネル形成領域
として、自己整合的に形成される。なお、実施例１の場
合とは異なり、陽極酸化物被膜３０５の厚さの分だけ、
ソース／ドレインがゲイト電極から遠ざかった、いわゆ
るオフセット状態となる。このようなオフセット状態
は、薄膜トランジスタに顕著なリーク電流を低減するこ
とに有効である。次にＫｒＦエキシマレーザーを照射す
ることにより、イオン注入が行われた領域のアニールと
注入されたイオンの活性化をおこなう。（図３（Ｃ））
【００３７】次に層間絶縁層として酸化珪素膜３０９を
プラズマＣＶＤ法で７０００Å程度の厚さに成膜する。
この層間絶縁層は、酸化珪素と有機樹脂との積層や有機
樹脂で構成するのでもよい。
【００３８】さらに画素電極３１０をＩＴＯで形成する
とともに穴明けエッチングをおこない、金属電極配線を
形成する。金属配線・電極３１３はソース線に延在する
配線・電極で、３１２でコンタクトしている。コンタク
ト３１１から延在しているドレイン電極・配線は、画素
電極３１０に接続されている。
【００３９】本実施例においても、ソース配線に延在し
た電極３１３が薄膜トランジスタのソース３０６とチャ
ネル形成領域３０８とを覆うように形成されているの
で、チャネル形成領域に光が照射されることがなく、光
照射による薄膜トランジスタの特性変化や劣化がない構
成を実現することができる。
【００４０】特に本実施例のようにアルミニウムを主成
分とする電極の周囲に酸化物層を設けた構成を採用した
場合には、ソースに接続された配線・電極でチャネル形
成領域を覆う構成が有用である。アルミニウムの酸化物
層は透光性を有しているので、何ら遮光層が存在してい
ない場合、ゲイト電極側から照射された光がオフセット
ゲイト領域（チャネル形成領域３０８において、ゲイト
電極３０４が覆っていない領域）を通して、もしくは、
屈折してチャネル形成領域に照射されてしまう。従っ
て、本実施例のように電極配線３１３を形成することに
より、オフセットゲイト領域やチャンネル形成領域に光
が照射されない構成とすることができる。
【００４１】加えて、実施例１の場合にはゲイト電極と
ソース線の間には層間絶縁物しか存在しなかった。しか
しながら、薄膜トランジスタの部分は構造が複雑で、段
差が多く、単一の層間絶縁物では段差被覆性に問題が生
じることもあり、絶縁性が不十分なこともあった。しか
し、本実施例では、層間絶縁物に加えて、ゲイト電極の
上面および側面に耐圧の十分な陽極酸化物が被覆されて
おり、ソース線とゲイト電極との間のリーク電流を極
力、低減させることが可能であった。
【００４２】本実施例では、燐を不純物として用いたた
めにＮチャネル型のＴＦＴとなった。しかしながら、一
般にＮチャネル型ＴＦＴはリーク電流が大きいことから
アクティブマトリクスの画素としては、Ｐチャネル型Ｔ
ＦＴの方が好ましい。その場合には図３（Ｃ）の工程に
おいて、燐の代わりにホウ素をドーピングすればよい。
【００４３】〔実施例３〕 図５に本実施例を示す。実
施例１および２においては、画素とＴＦＴのドレインと
は金属配線で接続されていたが、図５のように、ＩＴＯ
によって直接、接続されてもよい。本実施例では、ＩＴ
Ｏの存在する層とソース線の存在する層とを異なるよう
に設計した。この場合には、ＩＴＯのパターニングの際
の電蝕反応を抑制することができる。ソース線形成まで
の作製方法は実施例２とほぼ同様である。
【００４４】図５において、基板／下地酸化膜５００上
にソース５０６、チャネル形成領域５０８、ドレイン５
０７を有する多結晶シリコン活性層が形成され、さら
に、酸化珪素のゲイト絶縁膜５０３が形成されている。
ソース／ドレインはＰ型とした。そして、チャネル形成
領域上にはゲイト電極５０４が設けられ、ゲイト電極の
周囲には陽極酸化膜５０５が存在する。このＴＦＴを覆
って、層間絶縁物５０９が形成される。そして、まず、
ソース５０６に対してコンタクトホール５１２を形成
し、ここにソース線５１３を設ける。この場合もソース
線の延長の金属配線・電極５１３はチャネル形成領域を
覆っている。
【００４５】次に第２の層間絶縁物５１４を形成し、ド
レイン５０７に対してコンタクホール５１１を形成す
る。第２の層間絶縁物の材料としては、酸化珪素より
は、パッシベーション膜として用いられる窒化珪素、酸
化アルミニウム、窒化アルミニウムの方が好ましい。そ
して、ドレイン５０７に直接、ＩＴＯ膜の画素電極５１
０が接続されている。
【００４６】〔実施例４〕 図６に本実施例を示す。実
施例１乃至３においては、ＴＦＴの上方からの光の入射
に対してＴＦＴのチャネル形成領域を保護するものであ
ったが、図６のようにＴＦＴの下方からの光をも遮光す
る構造と組み合わせてもよい。本実施例は、ＴＦＴの下
方に遮光膜６１４設けたことを特徴とする。これはクモ
ム等の金属で形成され、接地されている。図６におい
て、基板５００上に、遮光膜６１４を形成し、その上に
酸化珪素の下地膜６０２を設けた。さらに、ソース６０
６、チャネル形成領域６０８、ドレイン６０７を有する
多結晶シリコン活性層が形成され、さらに、酸化珪素の
ゲイト絶縁膜６０３が形成されている。
【００４７】そして、チャネル形成領域上にはゲイト電
極６０４が設けられ、ゲイト電極の周囲には陽極酸化膜
６０５が存在する。このＴＦＴを覆って、層間絶縁物６
０９が形成され、コンタクトホール６１１、６１２が、
ドレイン、ソースにそれぞれに対して設けられている。
そして、ソース６０６には金属電極・配線６１３が、ド
レイン６０７にはＩＴＯ膜の画素電極６１０が接続され
ている。この場合もソース線の延長の金属配線・電極６
１３はチャネル形成領域を覆っている。なお、図６で
は、ソース線と画素電極が同じ層に存在するが、、実施
例３と同様に異なる層に存在するようにしてもよい。
【００４８】
【発明の効果】薄膜トランジスタのソース配線によっ
て、当該薄膜トランジスタのチャネル形成領域とを覆う
状態で形成することにより、この薄膜トランジスタの上
面から照射される光がチャネル形成領域に照射すること
を防ぐことができ、光照射による薄膜トランジスタの特
性変化や劣化を防ぐことができる。
【図面の簡単な説明】
【図１】 実施例の画素部分と、そこに形成された薄膜
トランジスタの上面図とその回路図を示す。
【図２】 実施例の薄膜トランジスタの作製工程を示
す。
【図３】 実施例の薄膜トランジスタの作製工程を示
す。
【図４】 画素部分に形成された従来技術における薄膜
トランジスタの構成を示す。
【図５】 実施例の薄膜トランジスタの構造を示す。
【図６】 実施例の薄膜トランジスタの構造を示す。
【符号の説明】
１０１・・・・ゲイト線 １０２・・・・ソース線 １０３・・・・画素電極 １０４・・・・ソース １０５・・・・チャネル形成領域 １０６・・・・ドレイン １０７・・・・ゲイト電極 １０８・・・・コンタクト部 １０９・・・・コンタクト部 １１０・・・・薄膜トランジスタ １１１・・・・液晶 １１２・・・・ソース電極配線 ２００・・・・ガラス基板 ２０１・・・・アモルファスシリコン半導体層 ２０２・・・・活性層（結晶性シリコン層） ２０３・・・・ゲイト絶縁膜（酸化珪素膜）

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面を有する基板上に形成されたア
    クティブマトリクス回路において、 各画素には、薄膜トランジスタと画素電極が形成されて
    おり、 前記薄膜トランスタのソースまたはドレインの一方は前
    記画素電極と接続されており、 前記薄膜トランジスタのソースまたはドレインの他方に
    接続される配線または電極は、少なくとも前記薄膜トラ
    ンジタのチャネル形成領域を覆って形成されていること
    を特徴とする半導体装置。
  2. 【請求項２】 絶縁表面を有する基板上に形成されたア
    クティブマトリクス回路において、 各画素には、薄膜トランジスタと画素電極が形成されて
    おり、 前記薄膜トランスタのソースまたはドレインの一方は前
    記画素電極と接続されており、 前記薄膜トランジスタのソースまたはドレインの他方に
    接続される配線または電極は、少なくとも前記薄膜トラ
    ンジタの半導体活性層とゲイト電極との重なった領域を
    覆って形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１および２において、チャネル形
    成領域を覆って形成されている配線または電極は、チャ
    ネル形成領域に対する遮光層として機能することを特徴
    とする半導体装置。
  4. 【請求項４】 請求項１および２において、前記薄膜ト
    ランジスタのゲイト電極の側面および上面には、該ゲイ
    ト電極の構成材料の陽極酸化物によって被覆されている
    ことを特徴とする半導体装置。
  5. 【請求項５】 絶縁表面を有する基板上にマトリクス状
    に配置された画素に配置された薄膜トランジスタであっ
    て、 該薄膜トランジスタのドレインは前記画素に設けられた
    画素電極に接続されており、 該薄膜トランジスタのソースに接続される配線・電極は
    前記薄膜トランジスタのチャネル形成領域の遮光層を構
    成していることを特徴とする半導体装置。
  6. 【請求項６】 絶縁表面を有する基板上にソース線と、
    ソース線に直交してゲイト線が配置され、 該ソース線とゲイト線の交点には少なくとも１つの薄膜
    トランジスタが設けられ、 該薄膜トランジスタの少なくともチャネル形成領域を覆
    って、ソース線もしくはその延長の配線もしくは電極が
    形成されていることを特徴とする半導体装置。
  7. 【請求項７】 光源と液晶表示装置とを有する電子装置
    において、 該液晶表示装置はアクティブマトリクス基板と対向基板
    を有し、 前記アクティブマトリクス基板と対向基板の間には液晶
    材料が封入されており、 前記アクティブマトリクス基板上にはソース線および薄
    膜トランジスタが形成されており、 前記ソース線は少なくとも前記薄膜トランジスタのチャ
    ネル形成領域を覆っており、 光源、対向基板、アクティブマトリクス基板の順に配置
    されたことを特徴とする電子装置。
JP11444994A 1994-04-29 1994-04-29 半導体装置 Pending JPH07302912A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP11444994A JPH07302912A (ja) 1994-04-29 1994-04-29 半導体装置
US08/709,113 US5717224A (en) 1994-04-29 1996-09-06 Semiconductor device having an insulated gate field effect thin film transistor
US08/988,393 US5990491A (en) 1994-04-29 1997-12-10 Active matrix device utilizing light shielding means for thin film transistors
US09/398,058 US6501097B1 (en) 1994-04-29 1999-09-17 Electro-optical device
US10/307,966 US6800873B2 (en) 1994-04-29 2002-12-03 Semiconductor device and electronic device
US10/929,722 US7102164B2 (en) 1994-04-29 2004-08-31 Semiconductor device having a conductive layer with a light shielding part
US11/507,507 US7423291B2 (en) 1994-04-29 2006-08-22 Semiconductor device and electronic device
US12/230,808 US8319715B2 (en) 1994-04-29 2008-09-05 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11444994A JPH07302912A (ja) 1994-04-29 1994-04-29 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000181502A Division JP2001060693A (ja) 2000-01-01 2000-06-16 アクティブマトリクス型表示装置
JP2000181499A Division JP2001057434A (ja) 2000-01-01 2000-06-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH07302912A true JPH07302912A (ja) 1995-11-14

Family

ID=14638017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11444994A Pending JPH07302912A (ja) 1994-04-29 1994-04-29 半導体装置

Country Status (2)

Country Link
US (7) US5717224A (ja)
JP (1) JPH07302912A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2747233A1 (fr) * 1996-04-08 1997-10-10 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a cristal liquide
EP1020920A2 (en) * 1999-01-11 2000-07-19 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate and manufacturing method thereof
JP2002333641A (ja) * 2001-04-26 2002-11-22 Samsung Electronics Co Ltd 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法
US6822263B2 (en) 1999-11-18 2004-11-23 Nec Corporation Thin film transistor formed on a transparent substrate
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
JP2013016772A (ja) * 2011-06-07 2013-01-24 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2019186339A1 (ja) * 2018-03-30 2019-10-03 株式会社半導体エネルギー研究所 表示装置
JP2020127006A (ja) * 2019-02-06 2020-08-20 ウシオ電機株式会社 半導体レーザ光源装置

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TW384412B (en) 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6747721B1 (en) * 1996-02-29 2004-06-08 Sanyo Electric Co., Ltd. Liquid crystal display
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP3838393B2 (ja) * 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JP4307582B2 (ja) 1997-11-18 2009-08-05 三洋電機株式会社 液晶表示装置
JP4049422B2 (ja) 1997-11-18 2008-02-20 三洋電機株式会社 液晶表示装置の製造方法
JP3723336B2 (ja) 1997-11-18 2005-12-07 三洋電機株式会社 液晶表示装置
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6023309A (en) * 1997-12-22 2000-02-08 Philips Electronics North America Corporation Reflective liquid crystal display having integral light shielding
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JPH11274509A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び液晶表示装置
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP3433101B2 (ja) 1998-06-03 2003-08-04 三洋電機株式会社 表示装置
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
TW472384B (en) * 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP3604002B2 (ja) * 2000-06-02 2004-12-22 シャープ株式会社 半導体装置
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
JP2002108248A (ja) * 2000-07-26 2002-04-10 Seiko Epson Corp 電気光学装置、電気光学装置用基板及び投射型表示装置
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
GB0028877D0 (en) * 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Liquid crystal displays
CN100578573C (zh) 2002-09-20 2010-01-06 株式会社半导体能源研究所 显示器件及其制造方法
KR100557499B1 (ko) * 2002-12-31 2006-03-07 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법
JP2004342923A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
KR100692685B1 (ko) * 2003-12-29 2007-03-14 비오이 하이디스 테크놀로지 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
TWI307419B (en) * 2004-12-27 2009-03-11 Au Optronics Corp Method of preparing reflective substrate and liquid crystal display device comprising the reflective substrate preparing by the same
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
EP1911099A2 (en) * 2005-07-25 2008-04-16 Koninklijke Philips Electronics N.V. Thin film circuits
US8604579B2 (en) * 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5370843B2 (ja) * 2009-09-30 2013-12-18 カシオ計算機株式会社 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器
TWI464869B (zh) * 2011-07-14 2014-12-11 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
KR101977158B1 (ko) 2012-03-07 2019-05-13 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI567996B (zh) * 2014-02-18 2017-01-21 緯創資通股份有限公司 電晶體結構及其製作方法
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN108257977B (zh) 2018-01-10 2021-01-01 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103297A (en) * 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5842448B2 (ja) * 1978-08-25 1983-09-20 セイコーエプソン株式会社 液晶表示パネル
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS5692573A (en) 1979-12-26 1981-07-27 Citizen Watch Co Ltd Display panel
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5812353A (ja) 1981-07-15 1983-01-24 Matsushita Electric Ind Co Ltd 半導体装置
JPS58101439A (ja) * 1981-12-12 1983-06-16 Toshiba Corp 半導体装置の製造方法
JPS58115850A (ja) 1981-12-28 1983-07-09 Seiko Epson Corp アクテイブマトリツクスパネル
JPS58144888A (ja) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPS5972745A (ja) * 1982-10-19 1984-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JPS59117267A (ja) 1982-12-24 1984-07-06 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS59204274A (ja) 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH0693166B2 (ja) * 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
JPS6167269A (ja) 1984-09-07 1986-04-07 Sharp Corp 半導体素子
JPS61141174A (ja) * 1984-12-13 1986-06-28 Seiko Epson Corp 固体撮像装置
US4748485A (en) 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPS6437585A (en) * 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
JPS6453460A (en) 1987-08-24 1989-03-01 Sony Corp Mos transistor
JP2737780B2 (ja) 1987-08-24 1998-04-08 ソニー株式会社 Ｍｏｓトランジスタ
US5140391A (en) 1987-08-24 1992-08-18 Sony Corporation Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer
JP2666293B2 (ja) 1987-08-31 1997-10-22 ソニー株式会社 Ｍｏｓトランジスタの製造方法
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPS6453459U (ja) 1987-09-30 1989-04-03
JPS6453460U (ja) 1987-09-30 1989-04-03
GB2211022B (en) 1987-10-09 1991-10-09 Marconi Electronic Devices A semiconductor device and a process for making the device
JPH01156725A (ja) * 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4949141A (en) * 1988-02-04 1990-08-14 Amoco Corporation Vertical gate thin film transistors in liquid crystal array
US4977105A (en) 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH01241862A (ja) 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH01283839A (ja) * 1988-05-10 1989-11-15 Seiko Epson Corp 半導体装置
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH0215676A (ja) 1988-07-01 1990-01-19 Ricoh Co Ltd 薄膜　トランジスタ
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
US5051570A (en) * 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
NL8900989A (nl) * 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
US5017983A (en) 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US4996575A (en) 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
US5103277A (en) 1989-09-11 1992-04-07 Allied-Signal Inc. Radiation hard CMOS circuits in silicon-on-insulator films
US5275972A (en) 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US5124769A (en) 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
JPH03256365A (ja) 1990-03-06 1991-11-15 Sharp Corp 半導体装置およびその製造方法
US5227900A (en) 1990-03-20 1993-07-13 Canon Kabushiki Kaisha Method of driving ferroelectric liquid crystal element
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5198379A (en) 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
FR2664095B1 (fr) 1990-06-28 1993-12-17 Commissariat A Energie Atomique Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis.
US5196911A (en) 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
JPH053320A (ja) 1990-08-10 1993-01-08 Fuji Xerox Co Ltd 薄膜半導体装置
KR920008834A (ko) 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JPH0824193B2 (ja) 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US5420048A (en) 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CA2061796C (en) 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
US5185535A (en) 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
EP0523856A3 (en) 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
US5414278A (en) 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JPH0572562A (ja) 1991-09-18 1993-03-26 Seiko Epson Corp アクテイブマトリクス型表示装置
JPH0590586A (ja) 1991-09-30 1993-04-09 Nec Corp 薄膜トランジスタ
US5273921A (en) 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
JP3191061B2 (ja) 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5424244A (en) 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5807772A (en) 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JPH0645603A (ja) 1992-07-23 1994-02-18 Nec Corp Ｍｏｓ型薄膜トランジスタ
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5461419A (en) 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
US5359219A (en) 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3345089B2 (ja) 1993-03-26 2002-11-18 株式会社半導体エネルギー研究所 カラーフィルタ基板の作製方法
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3256365B2 (ja) 1994-01-31 2002-02-12 京セラ株式会社 画像形成装置及びその方法
JP3254072B2 (ja) 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5604368A (en) 1994-07-15 1997-02-18 International Business Machines Corporation Self-aligned double-gate MOSFET by selective lateral epitaxy
US5497019A (en) 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6054734A (en) 1996-07-26 2000-04-25 Sony Corporation Non-volatile memory cell having dual gate electrodes
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2747233A1 (fr) * 1996-04-08 1997-10-10 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a cristal liquide
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US7473968B2 (en) 1999-01-11 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a thin film transistor and a storage capacitor
EP1020920A2 (en) * 1999-01-11 2000-07-19 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate and manufacturing method thereof
US7119363B2 (en) 1999-11-18 2006-10-10 Nec Corporation Thin film transistor formed on a transparent substrate
US6822263B2 (en) 1999-11-18 2004-11-23 Nec Corporation Thin film transistor formed on a transparent substrate
US7585708B2 (en) 1999-11-18 2009-09-08 Nec Corporation Method for manufacturing a thin-film transistor
JP2002333641A (ja) * 2001-04-26 2002-11-22 Samsung Electronics Co Ltd 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法
JP2013016772A (ja) * 2011-06-07 2013-01-24 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2019186339A1 (ja) * 2018-03-30 2019-10-03 株式会社半導体エネルギー研究所 表示装置
US11513409B2 (en) 2018-03-30 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2020127006A (ja) * 2019-02-06 2020-08-20 ウシオ電機株式会社 半導体レーザ光源装置

Also Published As

Publication number Publication date
US7423291B2 (en) 2008-09-09
US6501097B1 (en) 2002-12-31
US20090015534A1 (en) 2009-01-15
US6800873B2 (en) 2004-10-05
US7102164B2 (en) 2006-09-05
US5717224A (en) 1998-02-10
US8319715B2 (en) 2012-11-27
US20030116766A1 (en) 2003-06-26
US5990491A (en) 1999-11-23
US20050077520A1 (en) 2005-04-14
US20060284221A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JPH07302912A (ja) 半導体装置
KR100458656B1 (ko) 전계발광 디스플레이
US6573589B2 (en) Semiconductor device and process for fabricating the same
US6169293B1 (en) Display device
US6542205B2 (en) Display device
JP2004151546A (ja) アクティブマトリクス基板および表示装置
JPH0823100A (ja) 半導体装置およびその作製方法
JP3383535B2 (ja) 半導体装置
JP4896314B2 (ja) 表示装置
US6734052B2 (en) Method of manufacturing thin film transistor
JPH09197390A (ja) 表示装置
JP2001125510A (ja) アクティブマトリクス型ｅｌ表示装置
JP2001060693A (ja) アクティブマトリクス型表示装置
JP4954365B2 (ja) 半導体装置の作製方法
JP3431741B2 (ja) 半導体装置
JP2001057434A (ja) 半導体装置
JPH08204196A (ja) アクティブマトリクス回路および電気光学装置
JP3383616B2 (ja) 半導体装置
JP3383617B2 (ja) 液晶表示装置又はｅｌ型表示装置
KR100856864B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터
JPH07131021A (ja) 半導体装置およびその作製方法
JPH10133231A (ja) 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置
JPH09162410A (ja) 薄膜トランジスタ及びその製造方法並びに液晶表示装置
JP2001109402A (ja) 表示装置
JP2004102291A (ja) アクティブマトリクス回路及び電気光学装置