JPH0697416A - Solid-state image sensing device and manufacture thereof - Google Patents
Solid-state image sensing device and manufacture thereofInfo
- Publication number
- JPH0697416A JPH0697416A JP4269087A JP26908792A JPH0697416A JP H0697416 A JPH0697416 A JP H0697416A JP 4269087 A JP4269087 A JP 4269087A JP 26908792 A JP26908792 A JP 26908792A JP H0697416 A JPH0697416 A JP H0697416A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- trench
- buried
- conductivity type
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000012546 transfer Methods 0.000 claims abstract description 108
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 239000012535 impurity Substances 0.000 claims abstract description 71
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 85
- 238000003384 imaging method Methods 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 9
- 238000010276 construction Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000000969 carrier Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910016006 MoSi Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 MoSi 2 Chemical compound 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、固体撮像装置に係り、
とくに、高度に微細化されたＣＣＤエリアセンサの感光
部に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device,
In particular, it relates to a highly miniaturized photosensitive area of a CCD area sensor.
【０００２】[0002]
【従来の技術】固体撮像装置は、光電変換、蓄積、転送
の機能を有するＬＳＩであり、その半導体基板上の集積
度は近年著しく向上している。図１４は、発明者が提案
した従来の固体撮像装置の一例である（特願平３−１１
２２１号参照）。半導体基板には、Ｎ型シリコン半導体
基板１を用い、その表面領域にＰ型不純物拡散領域のＰ
−ウエル２を形成する。半導体基板には画素部５、電荷
転送シフトレジスタ部３、制御ゲ−ト部９及び素子分離
領域１０が形成されているが、まず、Ｐウエル２にはＮ
−埋込みチャネル４が形成される。この埋込みチャネル
４の１辺から離れてＰ＋不純物拡散領域５２が形成され
ている。この不純物拡散領域５２の下に接してＮ＋埋込
み型フォトダイオ−ド５１が形成されている。このフォ
トダイオ−ド５１は、一部は半導体基板主面に延在して
この主面に露出している。この半導体基板１の主面はシ
リコン酸化物などの絶縁膜７で被覆されており、この絶
縁膜７を介して、埋込みチャネル４上にポリシリコンや
ポリサイドなどの転送電極３１が形成される。この転送
電極３１及びその周辺の上に絶縁膜を介して制御ゲ−ト
電極６が形成されている。2. Description of the Related Art A solid-state image pickup device is an LSI having functions of photoelectric conversion, storage, and transfer, and the degree of integration on its semiconductor substrate has been remarkably improved in recent years. FIG. 14 shows an example of a conventional solid-state imaging device proposed by the inventor (Japanese Patent Application No. 3-11).
221). An N-type silicon semiconductor substrate 1 is used as a semiconductor substrate, and a P-type impurity diffusion region P
- to form a well 2. A pixel portion 5, a charge transfer shift register portion 3, a control gate portion 9 and an element isolation region 10 are formed on a semiconductor substrate.
A buried channel 4 is formed. A P + impurity diffusion region 52 is formed apart from one side of the buried channel 4. An N + buried type photodiode 51 is formed below the impurity diffusion region 52. A part of this photodiode 51 extends to the main surface of the semiconductor substrate and is exposed on this main surface. The main surface of the semiconductor substrate 1 is covered with an insulating film 7 such as silicon oxide, and a transfer electrode 31 such as polysilicon or polycide is formed on the buried channel 4 via the insulating film 7. A control gate electrode 6 is formed on the transfer electrode 31 and its periphery through an insulating film.
【０００３】制御ゲ−ト電極６は、転送電極３１と画素
部５との間及び少なくともフォトダイオ−ド５１の半導
体基板主面に露出している部分の上に形成されていれば
その機能を果たすことができるが、この従来例では、こ
の制御ゲ−ト電極６は光シ−ルド膜を兼ねているので前
記のような構造になっている。制御ゲ−ト電極６はシリ
コン酸化膜のような絶縁保護膜１２で被覆保護されてい
る。埋込みチャネル４の周囲には、Ｐウエル２より不純
物濃度の高いＰバリアウエル８が形成されており、画素
部５周辺で発生したキャリアの埋込みチャネル４への流
入を防止し、スミア特性を改善する。即ち、フォトダイ
オ−ド５１と不純物拡散領域５２とで画素部を構成し、
転送電極３１と埋込みチャネル４とで電荷転送シフトレ
ジスタ部３を構成し、転送電極３１とフォトダイオ−ド
５１との間及びその上の制御ゲ−ト電極６とで信号電荷
の転送を制御する制御ゲ−ト部９を構成し、埋込みチャ
ネル４の前記制御ゲ−ト部９とは反対の領域は、素子分
離領域１０となっており、他の素子のＰ＋不純物拡散領
域５２が形成されている。Ｐウエル２は、フォトダイオ
−ド５１の下では、図のように薄くしている。この様に
すると、過剰電荷が半導体基板１に流出し易くなる。The control gate electrode 6 has its function if it is formed between the transfer electrode 31 and the pixel portion 5 and at least on the portion exposed on the main surface of the semiconductor substrate of the photodiode 51. Although this can be achieved, in this conventional example, since the control gate electrode 6 also serves as an optical shield film, it has the structure as described above. The control gate electrode 6 is covered and protected by an insulating protective film 12 such as a silicon oxide film. A P barrier well 8 having an impurity concentration higher than that of the P well 2 is formed around the buried channel 4 to prevent carriers generated around the pixel portion 5 from flowing into the buried channel 4 and improve smear characteristics. . That is, the pixel portion is composed of the photodiode 51 and the impurity diffusion region 52,
The transfer electrode 31 and the buried channel 4 constitute the charge transfer shift register section 3, and the transfer of the signal charge is controlled between the transfer electrode 31 and the photodiode 51 and the control gate electrode 6 thereon. The control gate portion 9 is formed, and the region of the buried channel 4 opposite to the control gate portion 9 is an element isolation region 10, and a P + impurity diffusion region 52 of another element is formed. ing. Under the photodiode 51, the P well 2 is thin as shown in the figure. In this way, excess charges easily flow out to the semiconductor substrate 1.
【０００４】図１５は、従来の他の固体撮像装置の例で
ある。図１４の固体撮像装置は、平坦な半導体基板表面
に形成されているためにその微細化には限界がある。こ
の例は、表面にトレンチを形成して一層の微細化を図っ
ている。Ｎ型シリコン半導体基板１のＰウエル２表面に
は、トレンチが形成されその底面及び側壁に埋込みチャ
ネル４が形成されている。トレンチの一辺に隣接して制
御ゲ−ト部９があり、制御ゲ−ト部９に隣接してフォト
ダイオ−ド５１とＰ＋不純物拡散領域５２を含む画素部
５が形成されている。トレンチの前記一辺とは反対側に
ある一辺に隣接して素子分離領域１０が形成されてい
る。トレンチ内も含めて半導体基板１の表面にシリコン
酸化物などの絶縁膜７が形成され、その上に埋込みチャ
ネル４、制御ゲ−ト部９及び素子分離領域１０を被覆す
るようにポリシリコンなどからなる転送電極３１が形成
されている。また、転送電極３１の上には絶縁膜７１を
介して光シ−ルド膜１１が形成されている。転送電極３
１の制御ゲ−ト部９を被覆する部分は、制御ゲ−ト電極
として用いられる。光シ−ルド膜１１は、シリコン酸化
膜や窒化膜のような絶縁保護膜１２で被覆保護されてい
る。画素部５は、図１４の場合と同じく埋込みフォトダ
イオ−ド構造になっている。図示の様に、光シ−ルド膜
１１は、画素部５では開孔しており、入射光は埋込みフ
ォトダイオ−ド部３のみに照射されるようになってい
る。FIG. 15 shows an example of another conventional solid-state image pickup device. Since the solid-state imaging device of FIG. 14 is formed on a flat semiconductor substrate surface, there is a limit to miniaturization thereof. In this example, a trench is formed on the surface for further miniaturization. A trench is formed in the surface of the P well 2 of the N-type silicon semiconductor substrate 1, and a buried channel 4 is formed in the bottom surface and side wall of the trench. A control gate portion 9 is provided adjacent to one side of the trench, and a pixel portion 5 including a photodiode 51 and a P + impurity diffusion region 52 is formed adjacent to the control gate portion 9. The element isolation region 10 is formed adjacent to one side of the trench opposite to the one side. An insulating film 7 of silicon oxide or the like is formed on the surface of the semiconductor substrate 1 including the inside of the trench, and polysilicon or the like is formed so as to cover the buried channel 4, the control gate portion 9 and the element isolation region 10 thereon. The transfer electrode 31 is formed. Further, the optical shield film 11 is formed on the transfer electrode 31 with an insulating film 71 interposed therebetween. Transfer electrode 3
The portion covering the control gate portion 9 of No. 1 is used as a control gate electrode. The optical shield film 11 is covered and protected by an insulating protective film 12 such as a silicon oxide film or a nitride film. The pixel portion 5 has a buried photodiode structure as in the case of FIG. As shown in the figure, the light shield film 11 is opened in the pixel portion 5, and the incident light is applied only to the embedded photodiode portion 3.
【０００５】前述の様に、図１４の場合でも、図１５の
場合でもシリコン半導体基板表面に形成したフォトダイ
オ−ドは、その表面に形成したシリコン酸化膜に接して
いるのでそこに生ずる空乏層も当然この酸化膜に接す
る。したがってシリコン−シリコン酸化膜界面にある準
位からの発生電流は暗時の出力電流に大きく影響する。
このフォトダイオ−ドからの暗電流を低減させる方法と
して考えられたのが、埋込みフォトダイオ−ドである。
即ち、このシリコン酸化膜とフォトダイオ−ドとの間に
Ｐ型高濃度不純物拡散領域を形成する。フォトダイオ−
ドの表面をＰ＋不純物拡散領域で覆うためにシリコン−
シリコン酸化膜界面がフォトダイオ−ドと分離される。
そのため空乏層がその界面には伸びないので、この界面
にある準位の暗電流への影響は著しく低減する。したが
って、この構造を採用すれば、従来の埋込みフォトダイ
オ−ドを用いないものに比べて１／１０程度に暗電流を
低減させることが可能である。As described above, in both the case of FIG. 14 and the case of FIG. 15, the photodiode formed on the surface of the silicon semiconductor substrate is in contact with the silicon oxide film formed on the surface, so that the depletion layer formed there is formed. Of course comes into contact with this oxide film. Therefore, the current generated from the level at the silicon-silicon oxide film interface greatly affects the output current in the dark.
An embedded photo diode was conceived as a method for reducing the dark current from the photo diode.
That is, a P-type high-concentration impurity diffusion region is formed between the silicon oxide film and the photodiode. Photodio
Silicon to cover the surface of the cathode with P + impurity diffusion regions.
The silicon oxide film interface is separated from the photodiode.
Therefore, since the depletion layer does not extend to the interface, the influence of the level at this interface on the dark current is significantly reduced. Therefore, if this structure is adopted, it is possible to reduce the dark current to about 1/10 as compared with the conventional structure which does not use the buried photodiode.
【０００６】[0006]
【発明が解決しようとする課題】図１４に示す構造の固
体撮像装置において埋込みフォトダイオ−ド幅をＬ1 、
制御ゲ−ト長をＬ2 とし、電荷転送シフトレジスタ幅を
Ｌ3 及び素子分離幅をＬ4 とすると、１画素分の幅、即
ち画素ピッチＰh は、Ｌ1 ＋Ｌ2 ＋Ｌ3 ＋Ｌ4 となる。
そして、現在の微細加工技術の代表的な例を示すと、Ｌ
1 とＬ3 はほぼ等しく２μｍ程度であり、Ｌ2 とＬ4 が
１μｍ程度であるので、Ｐh は、約６μｍとなる。４０
万画素センサやＨＤＴＶ向けの２００万画素センサで
は、水平ピッチが約５μｍであるので、特性を劣化させ
ずにこの様なセンサを製造することは極めて難しいこと
である。In the solid-state imaging device having the structure shown in FIG. 14, the embedded photodiode width is L1,
Assuming that the control gate length is L2, the charge transfer shift register width is L3 and the element separation width is L4, the width of one pixel, that is, the pixel pitch Ph is L1 + L2 + L3 + L4.
A typical example of the current fine processing technology is L
Since 1 and L3 are approximately equal to each other and about 2 μm, and L2 and L4 are about 1 μm, Ph becomes about 6 μm. 40
Since the horizontal pitch is about 5 μm in the one million pixel sensor and the two million pixel sensor for HDTV, it is extremely difficult to manufacture such a sensor without deteriorating the characteristics.
【０００７】そこで、図１５に示す構造の固体撮像装置
が開発されたのであるが、この構造のものは、電荷転送
シフトレジスタ部３の埋込みチャネル４は、トレンチ内
壁に沿って形成されており、従来の平坦部に形成した場
合と比較して、水平方向の単位長さ当たりの蓄積電荷量
は増大する。しかし、制御ゲ−ト部、素子分離領域は画
素部と同一平面の半導体基板上に形成されるので、画素
ピッチは、水平方向の集積度の向上は、電荷転送シフト
レジスタ幅が小さくなるだけなので、水平方向の集積度
の向上は認められない。また、また、埋込みフォトダイ
オ−ド５１と埋込みチャネル４は、接近しているので、
埋込みフォトダイオ−ドの下部で発生したキャリアは容
易に埋込みチャネル４へ流れてしまい、その結果スミア
特性が大幅に劣化することが多かった。また、暗電流を
低減する方法として考えられた埋込みフォトダイオ−ド
の上に形成するＰ＋不純物拡散領域５２（図１４参照）
の位置がずれて埋込みチャネル４と埋込みフォトダイオ
−ド５１の間に介在する状態になる場合がある。この様
な場合に制御ゲ−ト部９と画素部５との間に電位障壁が
生じて、画素に生じた電荷を電荷転送シフトレジスタ部
３に転送するためには、可なり高い読みだしパルスを制
御ゲ−ト電極６に印加しなければならないなどの問題も
あった。本発明は、このような事情により成されたもの
であり、集積度を向上させるとともに、スミア特性に優
れ、画素から電荷転送シフトレジスタへの信号電荷の転
送を容易にした構造の固体撮像装置及びその製造方法を
提供することを目的としている。Therefore, a solid-state image pickup device having the structure shown in FIG. 15 was developed. In this structure, the buried channel 4 of the charge transfer shift register section 3 is formed along the inner wall of the trench. The amount of accumulated charge per unit length in the horizontal direction increases as compared with the case of forming the conventional flat portion. However, since the control gate portion and the element isolation region are formed on the semiconductor substrate in the same plane as the pixel portion, the pixel pitch is improved in the degree of integration in the horizontal direction because the width of the charge transfer shift register is only reduced. , No improvement in horizontal integration is observed. Moreover, since the buried photodiode 51 and the buried channel 4 are close to each other,
Carriers generated in the lower part of the buried photodiode easily flow into the buried channel 4, and as a result, smear characteristics are often significantly deteriorated. Also, a P + impurity diffusion region 52 (see FIG. 14) formed on the buried photodiode, which is considered as a method for reducing the dark current.
There is a case where the position is shifted and the state is interposed between the buried channel 4 and the buried photodiode 51. In such a case, a potential barrier is generated between the control gate unit 9 and the pixel unit 5, and in order to transfer the charges generated in the pixel to the charge transfer shift register unit 3, a fairly high read pulse is required. There is also a problem that it is necessary to apply the voltage to the control gate electrode 6. The present invention has been made in view of the above circumstances, and has a solid-state imaging device having a structure that improves the degree of integration, has an excellent smear characteristic, and facilitates the transfer of signal charges from pixels to the charge transfer shift register. It is intended to provide a manufacturing method thereof.
【０００８】[0008]
【課題を解決するための手段】本発明は、固体撮像装置
が形成されている半導体基板にトレンチを形成しその底
部に画素部を形成することを特徴としている。また、前
記底部に形成した画素部の埋込みフォトダイオ−ドを延
在させて、このフォトダイオ−ドが電荷転送シフトレジ
スタの埋込みチャネルの下に来るように配置し、このフ
ォトダイオ−ドの延在部分と埋込みチャネルとの間でパ
ンチスル−を起こして電荷の転送を行うことを特徴とし
ている。The present invention is characterized in that a trench is formed in a semiconductor substrate on which a solid-state image pickup device is formed and a pixel portion is formed at the bottom thereof. Further, the embedded photodiode of the pixel portion formed on the bottom portion is extended so that the photodiode is located below the embedded channel of the charge transfer shift register, and the extension of the photodiode is performed. It is characterized in that punch-through occurs between the existing portion and the buried channel to transfer charges.
【０００９】即ち、本発明の固体撮像装置は、主面にト
レンチが形成されている半導体基板と、前記トレンチ底
部に形成されている第１導電型の高濃度不純物拡散領域
と、前記第１導電型の高濃度不純物拡散領域より下に、
この高濃度不純物拡散領域に接して形成され、一端が前
記トレンチ底部に露出している第２導電型の埋込みフォ
トダイオ−ドと、前記トレンチに隣接し、前記半導体基
板の前記主面に形成されている第２導電型の埋込みチャ
ネルと、前記半導体基板の前記埋込みチャネルと前記埋
込みフォトダイオ−ドとの間の領域に形成された制御ゲ
−ト部と、前記半導体基板主面上に少なくとも前記制御
ゲ−ト部を被覆するように形成されている制御ゲ−ト電
極と、前記半導体基板主面上に、前記転送電極及び前記
制御ゲ−ト電極とを被覆するように形成されている光シ
−ルド膜とを備え、前記転送電極と前記埋込みチャネル
は電荷転送シフトレジスタを構成し、前記第１導電型の
高濃度不純物拡散領域と前記第２導電型の埋込み型フォ
トダイ−ドは画素部を構成することを第１の特徴として
いる。That is, in the solid-state image pickup device of the present invention, a semiconductor substrate having a trench formed in the main surface thereof, a first-conductivity-type high-concentration impurity diffusion region formed at the bottom of the trench, and the first conductivity type are provided. Below the high-concentration impurity diffusion region of the mold,
A second conductivity type buried photo diode formed in contact with the high concentration impurity diffusion region and having one end exposed at the bottom of the trench, and formed on the main surface of the semiconductor substrate adjacent to the trench. A buried channel of the second conductivity type, a control gate portion formed in a region of the semiconductor substrate between the buried channel and the buried photodiode, and at least the main surface of the semiconductor substrate. A control gate electrode formed so as to cover the control gate portion, and a light formed on the main surface of the semiconductor substrate so as to cover the transfer electrode and the control gate electrode. A shield film, the transfer electrode and the buried channel constitute a charge transfer shift register, and the first conductivity type high-concentration impurity diffusion region and the second conductivity type buried photodiode are pixels. It is the first feature to configure.
【００１０】前記制御ゲ−ト電極は、前記光シ−ルド膜
が兼ねることができる。前記制御ゲ−ト電極は、前記転
送電極と接続差せることができる。前記埋込みチャネル
は、第１導電型のバリアウエルによって囲む事ができ
る。また、主面にトレンチが形成されている半導体基板
と、前記トレンチに隣接し、前記半導体基板主面に形成
されている第２導電型の埋込みチャネルと、前記トレン
チ底部及びその側壁に沿って前記半導体基板に形成され
ている第１導電型の高濃度不純物拡散領域と、前記第１
導電型の高濃度不純物拡散領域より下に、この高濃度不
純物拡散領域に接して形成され、一端は前記第２導電型
の埋込みチャネルの下に、この埋込みチャネルとは離れ
て延在している第２導電型の埋込みフォトダイオ−ド
と、前記半導体基板主面上に前記転送電極及び前記トレ
ンチ側壁とを被覆するように形成されている光シ−ルド
膜とを備え、前記転送電極と前記埋込みチャネルは電荷
転送シフトレジスタを構成し、前記第１導電型の高濃度
不純物拡散領域と前記第２導電型の埋込みフォトダイ−
ドは画素部を構成し、前記転送電極は制御ゲ−ト電極を
兼ねることを第２の特徴としている。 前記半導体基板
の前記埋込みチャネルと前記埋込みフォトダイオ−ドの
延在している前記一端との間は、第１導電型の領域であ
り、この領域の不純物濃度は、前記半導体基板の前記埋
込みフォトダイオ−ドより下の第１導電型の領域の不純
物濃度より低くすることができる。The optical shield film can also serve as the control gate electrode. The control gate electrode may be connected to the transfer electrode. The buried channel may be surrounded by a barrier well of the first conductivity type. Further, a semiconductor substrate having a trench formed on a main surface thereof, a buried channel of a second conductivity type adjacent to the trench and formed on the semiconductor substrate main surface, the trench bottom portion and the sidewall thereof are provided along the trench. A high-concentration impurity diffusion region of a first conductivity type formed on a semiconductor substrate;
It is formed below the conductivity type high-concentration impurity diffusion region and in contact with the high-concentration impurity diffusion region, and one end extends under the second conductivity-type buried channel and apart from the buried channel. A second conductive type buried photodiode and an optical shield film formed on the main surface of the semiconductor substrate so as to cover the transfer electrode and the sidewall of the trench are provided. The buried channel constitutes a charge transfer shift register, and comprises a high-concentration impurity diffusion region of the first conductivity type and a buried photodiode of the second conductivity type.
The second feature is that the gate constitutes a pixel portion, and the transfer electrode also serves as a control gate electrode. A region of the first conductivity type is between the buried channel of the semiconductor substrate and the one end of the buried photo diode extending, and the impurity concentration of this region is the buried photo region of the semiconductor substrate. The impurity concentration in the first conductivity type region below the diode can be set lower than the impurity concentration.
【００１１】また、本発明の固体撮像装置の製造方法
は、半導体基板主面から内部に不純物をイオン注入して
第２導電型の埋込みフォトダイオ−ドを形成する工程
と、前記半導体基板主面をエッチングして前記埋込みフ
ォトダイオ−ドの上にトレンチを形成する工程と、前記
トレンチ内部に不純物をイオン注入してこのトレンチの
底部及び側壁に沿って第１導電型の高濃度不純物拡散領
域を形成し、前記埋込みフォトダイオ−ドは、この高濃
度不純物拡散領域に接触させ、その先端は、前記高濃度
不純物拡散領域から水平方向に突出させる工程と、前記
トレンチに隣接して第２導電型の埋込みチャネルを前記
半導体基板主面に形成し、この埋込みチャネルの下に前
記埋込みフォトダイオ−ドの前記先端が前記埋込みチャ
ネルとは離れているように配置する工程と、前記埋込み
チャネル上に転送電極を形成する工程と、前記転送電極
及びトレンチ側壁を被覆するように光シ−ルド膜を兼ね
た制御ゲ−ト電極を形成する工程を備えていることを特
徴としている。The method of manufacturing a solid-state image pickup device according to the present invention comprises the steps of implanting impurities from the main surface of the semiconductor substrate to form an embedded photodiode of the second conductivity type, and the main surface of the semiconductor substrate. To form a trench on the buried photo diode, and impurities are ion-implanted into the trench to form a high-concentration impurity diffusion region of the first conductivity type along the bottom and side walls of the trench. The buried photodiode is formed in contact with the high-concentration impurity diffusion region, and the tip of the buried photodiode is horizontally projected from the high-concentration impurity diffusion region; and the second conductivity type is adjacent to the trench. A buried channel is formed on the main surface of the semiconductor substrate, and the tip of the buried photodiode is separated from the buried channel under the buried channel. And a step of forming a transfer electrode on the buried channel, and a step of forming a control gate electrode which also serves as an optical shield film so as to cover the transfer electrode and the sidewall of the trench. It is characterized by being.
【００１２】[0012]
【作用】画素部をトレンチ底部に形成しているので画素
ピッチを従来より小さくでき、埋込みフォトダイオ−ド
下部で発生したキャリアの大部分は半導体基板に吸収さ
れて埋込みチャネルへ拡散してくるキャリアはごく僅か
になるので、スミア特性が改善される。また、埋込みフ
ォトダイオ−ド部を埋込みチャネルの下に延在させてい
るので、埋込みフォトダイオ−ドの上に形成されている
このフォトダイオ−ドとは反対の導電型の高濃度不純物
拡散領域の影響を受けない。したがって、この固体撮像
装置では高い読みだしパルスは必要としない。Since the pixel portion is formed at the bottom of the trench, the pixel pitch can be made smaller than before, and most of the carriers generated in the lower portion of the buried photodiode are absorbed by the semiconductor substrate and diffused into the buried channel. The smear characteristic is improved because the amount is very small. Further, since the buried photodiode portion is extended below the buried channel, a high-concentration impurity diffusion region of a conductivity type opposite to the photodiode formed above the buried photodiode is formed. Not affected by. Therefore, this solid-state imaging device does not require a high read pulse.
【００１３】[0013]
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１を参照して第１の実施例を説明する。
図はインタ−ライン方式のエリアセンサの素子部分の断
面図である。Ｎ型シリコン半導体基板１の表面領域には
Ｐウエル２が形成されている。ウエルを形成せずにＰ型
シリコン半導体基板を使用することもできる。半導体基
板１の表面領域のＰウエル領域２にはトレンチ５０が形
成される。半導体基板には複数の素子を形成するので、
トレンチもそれに合わせて複数個形成されている。トレ
ンチ５０の底部にはＰ＋不純物拡散領域５２が、例えば
イオン注入などで形成される。このＰ＋不純物拡散領域
５２はトレンチ５０の一方の側壁に沿って半導体基板主
面上に延びており、したがってこの側壁部分は素子分離
領域１０になっている。また、他方の側壁に沿った半導
体基板領域は、制御ゲ−ト部９になっている。この制御
ゲ−ト部９に続いて、トレンチ５０に隣接する半導体基
板領域には、埋込みチャネル４が形成されている。トレ
ンチ５０の底部にあって、前記Ｐ＋不純物拡散領域５２
の下に隣接して形成されている埋込みフォトダイオ−ド
５１は、その先端が制御ゲ−ト部９方向に延びて一部は
トレンチ５０の底部に露出している。Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment will be described with reference to FIG.
The figure is a cross-sectional view of an element portion of an inter-line type area sensor. A P well 2 is formed in the surface region of the N-type silicon semiconductor substrate 1. It is also possible to use a P-type silicon semiconductor substrate without forming a well. A trench 50 is formed in the P well region 2 in the surface region of the semiconductor substrate 1. Since multiple elements are formed on the semiconductor substrate,
A plurality of trenches are also formed in accordance with it. A P + impurity diffusion region 52 is formed at the bottom of the trench 50 by, for example, ion implantation. The P + impurity diffusion region 52 extends along the one side wall of the trench 50 on the main surface of the semiconductor substrate, and thus the side wall portion serves as the element isolation region 10. Further, the semiconductor substrate region along the other side wall is the control gate portion 9. Subsequent to the control gate portion 9, a buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. The P + impurity diffusion region 52 at the bottom of the trench 50
The buried photodiode 51 formed under and adjacent to the bottom of the trench extends in the direction of the control gate 9 and is partially exposed at the bottom of the trench 50.
【００１４】埋込みチャネル４の下には、Ｐウエル２よ
り不純物濃度の高いＰ型バリアウエル８を形成して画素
部５の周辺で発生したキャリアの埋込みチャネル４への
流入を防止し、スミア特性を改善している。トレンチ内
表面を含めて半導体基板１の主面上にはシリコン酸化物
などからなる絶縁膜７で被覆されている。埋込みチャネ
ル４の上には、この絶縁膜７を介してポリシリコンなど
からなる転送電極３１が形成される。そして、転送電極
３１をシリコン酸化物の絶縁膜７１で被覆してから転送
電極３１及びトレンチ内壁の制御ゲ−ト部９と素子分離
領域１０を被覆するように制御ゲ−ト電極６を形成す
る。制御ゲ−ト電極６は、光シ−ルド膜を兼ねているの
で、制御ゲ−ト部９を被覆するだけでなく前述のように
所定の他の領域も被覆している。制御ゲ−ト電極６を含
めて半導体基板１の表面は、ＳｉＯ2 やＳｉ3 Ｎ4 のよ
うな数１０００オングストロ−ム程度の透明な絶縁保護
膜１２で保護されている。画素部５は、Ｐ＋不純物拡散
領域５２と埋込みフォトダイオ−ド５１を含み、電荷転
送シフトレジスタ部３は、埋込みチャネル４と転送電極
３１とを備えている。Below the buried channel 4, a P-type barrier well 8 having an impurity concentration higher than that of the P well 2 is formed to prevent carriers generated around the pixel portion 5 from flowing into the buried channel 4 and smear characteristics. Has improved. The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7 made of silicon oxide or the like. A transfer electrode 31 made of polysilicon or the like is formed on the buried channel 4 via the insulating film 7. Then, the transfer electrode 31 is covered with an insulating film 71 of silicon oxide, and then the control gate electrode 6 is formed so as to cover the transfer electrode 31, the control gate portion 9 of the inner wall of the trench, and the element isolation region 10. . Since the control gate electrode 6 also serves as a light shield film, it not only covers the control gate portion 9 but also covers other predetermined regions as described above. The surface of the semiconductor substrate 1 including the control gate electrode 6 is protected by a transparent insulating protective film 12 of about several thousand angstroms such as SiO 2 or Si 3 N 4 . The pixel section 5 includes a P + impurity diffusion region 52 and a buried photodiode 51, and the charge transfer shift register section 3 includes a buried channel 4 and a transfer electrode 31.
【００１５】制御ゲ−ト長Ｌ2 と素子分離幅Ｌ4 は、ト
レンチ５０の側壁に形成されているので、実質的に零で
ある。したがって、半導体基板１に形成された水平方向
の画素ピッチＰh は、埋込みフォトダイオ−ド幅Ｌ1 と
電荷転送シフトレジスタ幅Ｌ3 の和にほぼ等しい。半導
体基板の水平方向の高集積化は、図１４及び図１５に示
す従来例のものより著しい。代表的な値としては、Ｌ1
及びＬ3 は、いずれもほぼ２μｍであるので、水平画素
ピッチが５μｍ程度の１／４インチ光学系４０万画素セ
ンサや２／３インチ光学系２００万画素センサも比較的
容易に製造できる。 本発明においては、図１に示すよ
うに埋込みチャネル４は、光シ−ルド膜である制御ゲ−
ト電極６によってその上部や側面部が覆われているの
で、スミア成分は、埋込みフォトダイオ−ド５１下部で
発生したキャリアの漏れ成分からだけになる。しかし、
埋込みフォトダイオ−ド５１はトレンチ５０底部に形成
されているので、ここで発生したキャリアの大部分は、
半導体基板１に吸収されてしまい、埋込みチャネル側へ
拡散してくるキャリアは極く僅かである。Since the control gate length L2 and the element isolation width L4 are formed on the side wall of the trench 50, they are substantially zero. Therefore, the horizontal pixel pitch Ph formed on the semiconductor substrate 1 is almost equal to the sum of the embedded photodiode width L1 and the charge transfer shift register width L3. The high integration of the semiconductor substrate in the horizontal direction is more remarkable than that of the conventional example shown in FIGS. A typical value is L1
Since both L3 and L3 are approximately 2 .mu.m, it is relatively easy to manufacture a 1/4 inch optical system 400,000 pixel sensor and a 2/3 inch optical system 2 million pixel sensor having a horizontal pixel pitch of about 5 .mu.m. In the present invention, as shown in FIG. 1, the buried channel 4 is a control gate which is an optical shield film.
Since the upper portion and the side surface portion thereof are covered with the gate electrode 6, the smear component is composed only of the leakage component of the carrier generated in the lower portion of the embedded photodiode 51. But,
Since the buried photo diode 51 is formed at the bottom of the trench 50, most of the carriers generated here are
Very few carriers are absorbed by the semiconductor substrate 1 and diffuse to the buried channel side.
【００１６】また、埋込みチャネル４の下にこの埋込み
チャネルを囲むようにＰウエル領域２より不純物濃度の
高いバリアウエル領域８を形成しているので、このキャ
リアもバリアウエル領域８の障壁電位のために埋込みチ
ャネル４へ流入する割合は、さらに減少してスミア特性
を大幅に改善する。勿論このバリアウエル領域は、必ず
しも必要ではなく、本発明ではこのバリアウエルを用い
ないものも含まれる。通常放送用センサとしては、この
スミア特性改善のために、先に発明者が提案したフレ−
ムインタ−ライントランスファ（Frame Interline Tran
sfer）方式の電荷転送シフトレジスタ（特開昭５５−５
２６７５号公報参照）を高速転送を行っているが、本発
明では、この方法を用いなくてもこれ以上のスミア特性
の改善が図られる。トレンチ５０内部の底面に画素部５
が形成されているので、受光量が十分得られるか否かの
懸念があるが、光シ−ルド膜がトレンチ側壁に施されて
いるので、その光シ−ルド膜に当たる光は反射されて画
素部に供給されるので、画素部の面積を広くするなどの
措置を格別取る必要はない。光シ−ルド膜、即ち制御ゲ
−ト電極６にＡｌを用いるなら１００％の反射率が得ら
れるが、Ａｌは熱処理によってヒロックなどが生じ易い
ので、反射率が多少劣っても高融点金属やそのシリサイ
ドなどを用いる方が固体撮像装置の安定性の上からは好
ましい。Further, since the barrier well region 8 having a higher impurity concentration than the P well region 2 is formed below the buried channel 4 so as to surround the buried channel, this carrier also has a barrier potential of the barrier well region 8. The rate of inflow into the buried channel 4 is further reduced, and the smear characteristic is significantly improved. Of course, this barrier well region is not always necessary, and the present invention also includes a region in which this barrier well is not used. In order to improve the smear characteristic, a sensor for normal broadcasting uses the frame previously proposed by the inventor.
Frame Interline Tran
sfer) charge transfer shift register (Japanese Patent Laid-Open No. 55-5
However, in the present invention, the smear characteristic can be further improved without using this method. The pixel portion 5 is formed on the bottom surface inside the trench 50.
However, since the optical shield film is provided on the side wall of the trench, the light hitting the optical shield film is reflected and the pixel is reflected. Since it is supplied to the pixel section, it is not necessary to take special measures such as increasing the area of the pixel section. If Al is used for the light shield film, that is, the control gate electrode 6, a reflectance of 100% can be obtained, but since Al easily causes hillocks by heat treatment, even if the reflectance is slightly inferior, refractory metal or It is preferable to use the silicide or the like from the standpoint of stability of the solid-state imaging device.
【００１７】なお、ＭｏＳｉ2 の光反射率は８０％、Ｍ
ｏは６０％そしてＴｉは４０％である。この第１の実施
例では、制御ゲ−ト電極６が光シ−ルド膜を兼ねている
ので制御ゲ−トと電荷転送シフトレジスタ３とは電気的
に独立しているので、制御ゲ−ト電極と転送電極とは個
別に制御でき、例えば、読み出し時のみオンパルスを印
加し、通常は制御ゲ−ト下がカットオフする電位（例え
ば、負電位）に保持する事ができる。また、トレンチ側
壁に制御ゲ−ト電極を形成しないので、その分画素の水
平ピッチを小さくすることができる。The light reflectance of MoSi 2 is 80% and M
o is 60% and Ti is 40%. In the first embodiment, since the control gate electrode 6 also serves as the light shield film, the control gate and the charge transfer shift register 3 are electrically independent, so that the control gate is formed. The electrodes and the transfer electrodes can be controlled individually, and for example, an on-pulse can be applied only during reading and normally held at a potential (eg, a negative potential) that cuts off under the control gate. Further, since the control gate electrode is not formed on the side wall of the trench, the horizontal pitch of the pixels can be reduced accordingly.
【００１８】次に、図２を参照して第２の実施例を説明
する。図はインタ−ライン方式のエリアセンサの素子部
分の断面図である。Ｎ型シリコン半導体基板１の表面領
域にはＰウエル２が形成されている。半導体基板１の表
面領域のＰウエル領域２にはトレンチ５０が形成され
る。トレンチ５０の底部にはＰ＋不純物拡散領域５２が
形成される。このＰ＋不純物拡散領域５２はトレンチ５
０の一方の側壁に沿って半導体基板主面まで延びてお
り、したがってこの側壁部分は素子分離領域１０になっ
ている。また、他方の側壁に沿った半導体基板領域は、
制御ゲ−ト部９になっている。この制御ゲ−ト部９に続
いて、トレンチ５０に隣接する半導体基板領域には、埋
込みチャネル４が形成されている。トレンチ５０の底部
にあって、前記Ｐ＋不純物拡散領域５２の下に隣接して
形成されている埋込みフォトダイオ−ド５１は、その先
端が制御ゲ−ト部９方向に延びて一部はトレンチ５０の
底部に露出している。埋込みチャネル４の下にはＰウエ
ル２より不純物濃度の高いＰ型バリアウエル８が形成さ
れている。トレンチ内表面を含めて半導体基板１の主面
上には絶縁膜７で被覆されている。ここまでは、このエ
リアセンサは第１の実施例と同じ構造を有している。埋
込みチャネル４の上には、この絶縁膜７を介してポリシ
リコンの転送電極３１が形成される。Next, a second embodiment will be described with reference to FIG. The figure is a cross-sectional view of an element portion of an inter-line type area sensor. A P well 2 is formed in the surface region of the N-type silicon semiconductor substrate 1. A trench 50 is formed in the P well region 2 in the surface region of the semiconductor substrate 1. A P + impurity diffusion region 52 is formed at the bottom of the trench 50. The P + impurity diffusion region 52 is the trench 5
0 extends to the main surface of the semiconductor substrate along one side wall, and thus the side wall portion serves as the element isolation region 10. Also, the semiconductor substrate region along the other side wall is
It is a control gate unit 9. Subsequent to the control gate portion 9, a buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. The buried photodiode 51 formed at the bottom of the trench 50 under the P + impurity diffusion region 52 and adjacent thereto has a tip extending toward the control gate portion 9 and a part thereof being a trench. It is exposed at the bottom of 50. Below the buried channel 4, a P-type barrier well 8 having a higher impurity concentration than the P well 2 is formed. The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7. Up to this point, this area sensor has the same structure as in the first embodiment. A transfer electrode 31 made of polysilicon is formed on the buried channel 4 via the insulating film 7.
【００１９】この転送電極３１は、制御ゲ−ト部９を被
覆するように、トレンチ５０の側壁上に延びている。転
送電極３１を絶縁膜７１で被覆してから転送電極３１及
びトレンチ内壁の制御ゲ−ト部９と素子分離領域１０を
被覆するように光シ−ルド膜１１を形成する。この光シ
−ルド膜１１を含めて半導体基板１の表面は、ＰＳＧの
ようなシリコン酸化物系の絶縁保護膜１２で保護されて
いる。画素部５は、Ｐ＋不純物拡散領域５２と埋込みフ
ォトダイオ−ド５１を含み、電荷転送シフトレジスタ部
３は、埋込みチャネル４と転送電極３１とを備えてい
る。ここでは、電荷転送シフトレジスタ３の転送電極３
１が制御ゲ−ト電極を兼ねているので、光シ−ルド膜は
単に光遮蔽の機能のみ持っている。しかし、光シ−ルド
膜１１と制御ゲ−ト電極とが重なってトレンチ側壁に形
成されているので、画素の水平ピッチは、図１のものよ
りは改善されていない。The transfer electrode 31 extends on the side wall of the trench 50 so as to cover the control gate portion 9. After the transfer electrode 31 is covered with the insulating film 71, the optical shield film 11 is formed so as to cover the transfer electrode 31, the control gate portion 9 of the inner wall of the trench, and the element isolation region 10. The surface of the semiconductor substrate 1 including the optical shield film 11 is protected by a silicon oxide-based insulating protective film 12 such as PSG. The pixel section 5 includes a P + impurity diffusion region 52 and a buried photodiode 51, and the charge transfer shift register section 3 includes a buried channel 4 and a transfer electrode 31. Here, the transfer electrode 3 of the charge transfer shift register 3
Since 1 also serves as a control gate electrode, the light shield film has only a light shielding function. However, since the optical shield film 11 and the control gate electrode overlap each other and are formed on the side wall of the trench, the horizontal pitch of the pixel is not improved as compared with that of FIG.
【００２０】次に、図３を参照して第３の実施例を説明
する。図は、エリアセンサの部分断面図である。この構
造は、転送電極部分以外は、殆ど図２のものと同じであ
る。ここでは、転送電極３１は、埋込みチャネル４の植
え二のみ形成され、制御ゲ−ト部９の上には、ポリシリ
コンなどからなる制御ゲ−ト電極６が形成されている。
したがって、転送電極と制御ゲ−トが分離されているの
で、転送電極に印加される転送パルスの振幅を大きくす
ることができて転送電荷量を増やすことができる。この
効果は、第１の実施例と同じである。この場合も画素の
水平ピッチは、図１のものよりは改善されていない。次
に、前記実施例に示したインタ−ライン型ＣＣＤエリア
センサの全体の概略平面図を図４に示し、そのＲ領域の
拡大平面図を図５に示して実施例のエリアセンサを説明
する。画素部５は、複数が列に形成されており、各画素
部に隣接して信号を読み出す制御ゲ−ト９がそれぞれ形
成され、制御ゲ−ト９は、電荷転送シフトレジスタ３に
接続されている。電荷転送シフトレジスタ３は垂直ＣＣ
Ｄ（ＶＣＣＤ）からなり、水平ＣＣＤ（ＨＣＣＤ）レジ
スタに接続される。水平ＣＣＤレジスタは、出力回路に
接続される。Next, a third embodiment will be described with reference to FIG. The figure is a partial cross-sectional view of the area sensor. This structure is almost the same as that of FIG. 2 except the transfer electrode portion. Here, the transfer electrode 31 is formed only by implanting the buried channel 4, and the control gate electrode 6 made of polysilicon or the like is formed on the control gate portion 9.
Therefore, since the transfer electrode and the control gate are separated from each other, the amplitude of the transfer pulse applied to the transfer electrode can be increased and the transfer charge amount can be increased. This effect is the same as that of the first embodiment. Again, the horizontal pixel pitch is not improved over that of FIG. Next, a schematic plan view of the whole inter-line type CCD area sensor shown in the above embodiment is shown in FIG. 4, and an enlarged plan view of the R region thereof is shown in FIG. 5 to explain the area sensor of the embodiment. A plurality of pixel portions 5 are formed in columns, control gates 9 for reading signals are formed adjacent to the respective pixel portions, and the control gates 9 are connected to the charge transfer shift register 3. There is. The charge transfer shift register 3 is a vertical CC
It consists of a D (VCCD) and is connected to a horizontal CCD (HCCD) register. The horizontal CCD register is connected to the output circuit.
【００２１】また、この画素列は複数形成されている。
画素部５の埋込みフォトダイオ−ド５１において形成さ
れた信号電荷は制御ゲ−ト９の制御ゲ−ト電極６に印加
される読出しパルスによって電荷転送シフトレジスタ
（ＶＣＣＤ）９に転送され、ＶＣＣＤの転送電極３１に
印加される、例えば、４相の転送クロックパルスφ1 、
φ2 、φ3 、φ4 によってＨＣＣＤレジスタに順次転送
される。ＨＣＣＤレジスタは、ＶＣＣＤレジスタから転
送された信号電荷を出力回路に順次転送する。出力回路
は、ＨＣＣＤレジスタからの信号電荷を外部に出力す
る。以上のように、インタ−ライン型ＣＣＤエリアセン
サは、画素部を相互に分離し、それぞれの画素部ごとに
信号電荷の塊は、制御ゲ−トを通して遮光した垂直方向
のＶＣＣＤレジスタに移される。ＨＣＣＤレジスタに
は、各画素列の信号電荷の塊が各ＶＣＣＤレジスタから
順次送り出され、時系列信号として読み出される。本発
明は、各画素部ごとに信号電荷が転送される電荷転送シ
フトレジスタを備えている型の固体撮像装置に適用され
るので、フレ−ムインタ−ライン型エリアセンサも本発
明に適用される。Further, a plurality of pixel columns are formed.
The signal charges formed in the embedded photodiode 51 of the pixel portion 5 are transferred to the charge transfer shift register (VCCD) 9 by the read pulse applied to the control gate electrode 6 of the control gate 9, and the signal charges of the VCCD are transferred. For example, four-phase transfer clock pulses φ 1 applied to the transfer electrode 31,
It is sequentially transferred to the HCCD register by φ2, φ3, and φ4. The HCCD register sequentially transfers the signal charges transferred from the VCCD register to the output circuit. The output circuit outputs the signal charge from the HCCD register to the outside. As described above, the inter-line type CCD area sensor separates the pixel parts from each other, and the lump of signal charges for each pixel part is transferred to the vertical VCCD register shielded through the control gate. A mass of signal charges of each pixel column is sequentially sent out from each VCCD register to the HCCD register and read out as a time series signal. Since the present invention is applied to a solid-state image pickup device of a type including a charge transfer shift register for transferring signal charges for each pixel portion, a frame interline type area sensor is also applied to the present invention.
【００２２】次に、図６乃至図１０を参照して第４の実
施例について説明する。図６は、図２を拡大したエリア
センサの部分断面図である。図７は、半導体基板１のＰ
ウエル２内のＡ〜Ｆ部分に沿った領域の電位井戸の分布
図である。この構造のエリアセンサでは転送電極３１が
制御ゲ−ト電極６を兼ねている。画素部５で発生した信
号電荷は、制御ゲ−ト電極６に印加された正の読出だし
パルスよって制御ゲ−ト部９と埋込みチャネル４の電位
井戸が変調されて埋込みチャネルへ転送される。画素部
５から転送された信号電荷は、転送電極３１に印加され
る０〜負電圧（ＶH 、ＶL ）の転送クロックパルスによ
って転送電極３１下の埋込みチャネル４（Ａ）の電位井
戸が変調されて電荷転送シフトレジスタの中を転送して
いく。画素部５のＰ＋不純物拡散領域５２（Ｆ）は通常
０電位に保持され埋込みフォトダイオ−ド５１（Ｅ）が
完全空乏電位ＶPDになっている。光電変換により埋込み
フォトダイオ−ド５１に蓄積された信号電荷が正の読出
しパルスによって電荷転送シフトレジスタへ転送される
際にトレンチ底部のコ−ナ−部（Ｃ）の電位は制御ゲ−
ト中央部（Ｂ）に比べて制御ゲ−ト電極６の電位変調を
受け難く図７の点線で示す電位曲線（１）のように電位
井戸の障壁が形成される。Next, a fourth embodiment will be described with reference to FIGS. FIG. 6 is a partial cross-sectional view of the area sensor in which FIG. 2 is enlarged. FIG. 7 shows P of the semiconductor substrate 1.
FIG. 6 is a distribution diagram of potential wells in a region along a portion A to F in well 2. In the area sensor having this structure, the transfer electrode 31 also serves as the control gate electrode 6. The signal charges generated in the pixel section 5 are transferred to the buried channel by modulating the potential wells of the control gate section 9 and the buried channel 4 by the positive read pulse applied to the control gate electrode 6. The signal charge transferred from the pixel portion 5 is modulated in the potential well of the buried channel 4 (A) under the transfer electrode 31 by the transfer clock pulse of 0 to negative voltage (VH, VL) applied to the transfer electrode 31. Transfers in the charge transfer shift register. The P + impurity diffusion region 52 (F) of the pixel portion 5 is normally held at 0 potential, and the buried photodiode 51 (E) is at full depletion potential VPD. When the signal charge accumulated in the buried photodiode 51 by photoelectric conversion is transferred to the charge transfer shift register by the positive read pulse, the potential of the corner part (C) at the bottom of the trench is controlled by the control gate.
The barrier of the potential well is formed as shown by the potential curve (1) shown by the dotted line in FIG. 7 because it is less susceptible to the potential modulation of the control gate electrode 6 compared to the central portion (B).
【００２３】また埋込みフォトダイオ−ド５１の制御ゲ
−トに隣接した端部（Ｂ）は、埋込みフォトダイオ−ド
５１がＰ＋不純物拡散領域５２より横方向拡散によりは
み出した部分であり、埋込みフォトダイオ−ド５１の完
全空乏電位よりも電位井戸が深くなっている。このＣ、
Ｄの部分の電位井戸は、この様にイレギュラ−な状態に
なっているので、制御ゲ−ト電極６に印加する正の読出
しパルスの振幅が小さいとＡ〜Ｄ部分の電位曲線（１）
のようにＣ部分に生ずる障壁が無くならず、画素部から
電荷転送シフトレジスタへの転送が困難になる。そこ
で、この障壁を無くし、電位曲線（２）のように信号電
荷の転送を円滑に行うには、読出しパルスの振幅を上げ
る必要がある。しかし、パルス振幅を大きくするには別
電源を設けるなど、周辺回路に大きな制約を与えること
になる。また、トレンチ５０の側壁に制御ゲ−トを形成
するためにトレンチ開孔部の光入射幅（Ｗ）が小さくな
るので、その感度も劣化する。The end portion (B) adjacent to the control gate of the buried photodiode 51 is a portion of the buried photodiode 51 protruding from the P + impurity diffusion region 52 by lateral diffusion. The potential well is deeper than the full depletion potential of the photodiode 51. This C,
Since the potential well of the D portion is in such an irregular state, if the amplitude of the positive read pulse applied to the control gate electrode 6 is small, the potential curve of the A to D portions (1)
As described above, the barrier generated in the C portion is not eliminated, and transfer from the pixel portion to the charge transfer shift register becomes difficult. Therefore, in order to eliminate this barrier and to smoothly transfer the signal charges as in the potential curve (2), it is necessary to increase the amplitude of the read pulse. However, in order to increase the pulse amplitude, a separate power supply is provided, which imposes great restrictions on the peripheral circuits. Further, since the light entrance width (W) of the trench opening is reduced because the control gate is formed on the side wall of the trench 50, the sensitivity is also deteriorated.
【００２４】図８は第４の実施例に係るインタ−ライン
型エリアセンサの断面図である。Ｎ型シリコン半導体基
板１の表面領域にはＰウエル２が形成されている。半導
体基板１の表面領域のＰウエル領域２にはトレンチ５０
が形成される。トレンチ５０の底部にはＰ＋不純物拡散
領域５２が、例えばイオン注入などで形成される。この
Ｐ＋不純物拡散領域５２はトレンチ５０の側壁に沿って
半導体基板主面上に延びており、したがって、この側壁
部分は素子分離領域１０になっている。この不純物拡散
領域５２に続いて、トレンチ５０に隣接する半導体基板
領域には、埋込みチャネル４が形成されている。トレン
チ５０の底部にあって、前記Ｐ＋不純物拡散領域５２の
下に隣接して埋込みフォトダイオ−ド５１が形成されて
いる。その一方の先端１３は、水平方向に延びて、半導
体基板１の主面に形成されている前記埋込みチャネル４
の下にこの埋込みチャネルとは離れて配置している。こ
の先端１３は、埋込みチャネル４の下に延びていても隣
の画素部の埋込みフォトダイオ−ドとは接触せず、その
距離は、十分素子分離が出来るほど離れていなければな
らない。そのためには、約１μｍ弱の距離が必要であ
り、電荷転送シフトレジスタ幅が約２μｍの場合は、埋
込みフォトダイオ−ド５１の埋込みチャネル４の下に延
びている部分は、埋込みチャネル４の約半分を覆う事が
できる。FIG. 8 is a sectional view of an interline type area sensor according to the fourth embodiment. A P well 2 is formed in the surface region of the N-type silicon semiconductor substrate 1. A trench 50 is formed in the P well region 2 in the surface region of the semiconductor substrate 1.
Is formed. A P + impurity diffusion region 52 is formed at the bottom of the trench 50 by, for example, ion implantation. The P + impurity diffusion region 52 extends on the main surface of the semiconductor substrate along the side wall of the trench 50, and thus the side wall portion serves as the element isolation region 10. Subsequent to the impurity diffusion region 52, the buried channel 4 is formed in the semiconductor substrate region adjacent to the trench 50. At the bottom of the trench 50, a buried photodiode 51 is formed under the P + impurity diffusion region 52 and adjacent thereto. One of the tips 13 extends in the horizontal direction, and the buried channel 4 is formed on the main surface of the semiconductor substrate 1.
Located underneath and away from this buried channel. Even if the tip 13 extends below the buried channel 4, it does not come into contact with the buried photodiode of the adjacent pixel portion, and its distance must be sufficiently large for element isolation. For that purpose, a distance of about 1 μm or less is required, and when the width of the charge transfer shift register is about 2 μm, the portion of the buried photodiode 51 extending below the buried channel 4 is about the buried channel 4. Can cover half.
【００２５】この実施例では、図１などの実施例で示し
たＰウエル２より不純物濃度の高いＰ型バリアウエル８
を形成する必要はない。トレンチ内表面を含めて半導体
基板１の主面上にはシリコン酸化物などからなる絶縁膜
７で被覆されている。埋込みチャネル４の上には、この
絶縁膜７を介してポリシリコンなどからなる転送電極３
１が形成される。そして、転送電極３１をシリコン酸化
物の絶縁膜７１で被覆してから転送電極３１及びトレン
チ内壁の素子分離領域１０を被覆するようにＭｏＳｉ2
などからなる光シ−ルド膜１１を形成する。光シ−ルド
膜１１を含めて半導体基板１の表面は、ＳｉＯ2 やＳｉ
3 Ｎ4 のような数１０００オングストロ−ム程度の透明
な絶縁保護膜１２で保護されている。画素部５は、Ｐ＋
不純物拡散領域５２と埋込みフォトダイオ−ド５１を含
み、電荷転送シフトレジスタ部３は、埋込みチャネル４
と転送電極３１とを備えている。そして転送電極３１は
制御ゲ−ト電極を兼ねている。前記埋込みフォトダイオ
−ド５１の先端１３は、以下、蓄積部１３と呼ぶ。In this embodiment, a P-type barrier well 8 having a higher impurity concentration than the P well 2 shown in the embodiment of FIG.
Need not be formed. The main surface of the semiconductor substrate 1 including the inner surface of the trench is covered with an insulating film 7 made of silicon oxide or the like. A transfer electrode 3 made of polysilicon or the like is formed on the buried channel 4 via the insulating film 7.
1 is formed. Then, the transfer electrode 31 is covered with a silicon oxide insulating film 71, and then MoSi 2 is formed so as to cover the transfer electrode 31 and the element isolation region 10 on the inner wall of the trench.
A light shield film 11 made of, for example, is formed. The surface of the semiconductor substrate 1 including the optical shield film 11 is made of SiO 2 or Si.
It is protected by a transparent insulating protective film 12 of about several thousand angstroms such as 3 N 4 . The pixel unit 5 is P +
The charge transfer shift register unit 3 includes an impurity diffusion region 52 and a buried photodiode 51.
And a transfer electrode 31. The transfer electrode 31 also serves as a control gate electrode. The tip 13 of the embedded photo diode 51 is hereinafter referred to as a storage unit 13.
【００２６】次ぎに、この実施例の固体撮像装置である
エリアセンサの動作について説明する。図９は半導体基
板１（Ａ）、Ｐウエル２（Ｂ）、蓄積部１３（Ｃ）、蓄
積部１３と埋込みフォトダイオ−ド５１の境界部分
（Ｄ）、埋込みフォトダイオ−ド５１（Ｅ）及びＰ＋不
純物拡散領域５２（Ｆ）に沿った電位井戸分布図であ
り、図１０は、埋込みチャネル４（Ａ′）、埋込みチャ
ネル４と蓄積部１３との間のＰウエル２（Ｂ′）及びＣ
〜Ｆに沿った電位井戸分布図である。半導体基板１とＰ
ウエル２の間には逆バイアスが印加されている。埋込み
フォトダイオ−ド５１及び蓄積部１３と半導体基板１と
の間のＰウエル（Ｂ）は、パンチスル−状態になってお
り、埋込みフォトダイオ−ド５１及び蓄積部１３に蓄積
された電荷の過剰成分が半導体基板１に漏出するように
なっている。蓄積部１３と埋込みフォトダイオ−ド５１
の電位井戸は、Ｐ＋不純物拡散領域５２が存在しない分
蓄積部１３の方が深くなっている。埋込みチャネル４と
蓄積１３との間の部分（Ｂ′）のＰウエルの不純物濃度
は、大体１×１０15ｃｍ-3前後であり、その電位井戸
は、電荷転送シフトレジスタ中を信号電荷の転送をして
いる際にはパンチスル−状態になっている。そして、こ
の部分（Ｂ′）の電位井戸は、蓄積部１３と半導体基板
１の間の部分（Ｂ）のＰウエル２より浅くなっている。Next, the operation of the area sensor which is the solid-state image pickup device of this embodiment will be described. FIG. 9 shows the semiconductor substrate 1 (A), the P well 2 (B), the storage portion 13 (C), the boundary portion (D) between the storage portion 13 and the buried photodiode 51, and the buried photodiode 51 (E). FIG. 10 is a potential well distribution diagram along the P + impurity diffusion region 52 (F), and FIG. 10 shows the buried channel 4 (A ′) and the P well 2 (B ′) between the buried channel 4 and the storage portion 13. And C
FIG. 6 is a potential well distribution diagram along F. Semiconductor substrate 1 and P
A reverse bias is applied between the wells 2. The P well (B) between the embedded photo diode 51 and the accumulating portion 13 and the semiconductor substrate 1 is in a punch-through state, and the excess charge accumulated in the embedded photo diode 51 and the accumulating portion 13 is exceeded. The components leak to the semiconductor substrate 1. Storage unit 13 and embedded photo diode 51
The potential well of is deeper in the storage portion 13 because the P + impurity diffusion region 52 does not exist. The impurity concentration of the P well in the portion (B ′) between the buried channel 4 and the storage 13 is about 1 × 10 15 cm −3 , and its potential well transfers the signal charge in the charge transfer shift register. It is in the punch-through state when doing. The potential well of this portion (B ′) is shallower than the P well 2 of the portion (B) between the storage portion 13 and the semiconductor substrate 1.
【００２７】したがって、埋込みフォトダイオ−ド５１
と蓄積部１３に蓄積された過剰な電荷は、半導体基板１
の方に流れて、埋込みチャネル４に漏れ出ない様になっ
ている。過剰電荷が電荷転送シフトレジスタの埋込みチ
ャネル４に漏れ出す現象をブル−ミングといい、その電
位差Ｖm は、漏出の程度によって適宜決められる。蓄積
部１３及び埋込みフォトダイオ−ド５１に蓄積された信
号電荷の埋込みチャネル４への転送は、転送電極３１が
兼ねる制御ゲ−ト電極に印加される正の読出しパルスに
よって行われる。読出しパルスによって埋込みチャネル
４の電位井戸を図１０の点線の電位曲線の様に深くして
Ｂ′部分をパンチスル−状態にし、蓄積部１３を介して
信号電荷を埋込みチャネル４へ転送する。以上のように
信号電荷を画素部から電荷転送シフトレジスタへ転送す
るには、図１０の点線の電位分布曲線に示すように、埋
込みチャネルの電位を深くし、パンチスル−で蓄積部よ
り行う。したがって、従来のように表面部分を利用して
転送を行う場合よりも、転送チャネルに沿ったバリアウ
エルが無いこと、転送チャネル幅が広くなって、転送時
間が短くなること、などにより低電圧の信号電圧の読出
しが可能になった。Therefore, the embedded photo diode 51
And the excess charge accumulated in the accumulation unit 13 causes the semiconductor substrate 1
So that it does not leak to the buried channel 4. The phenomenon in which excess charges leak into the buried channel 4 of the charge transfer shift register is called blooming, and the potential difference Vm thereof is appropriately determined depending on the degree of leakage. The transfer of the signal charges stored in the storage section 13 and the embedded photodiode 51 to the embedded channel 4 is performed by a positive read pulse applied to the control gate electrode which also serves as the transfer electrode 31. By the read pulse, the potential well of the buried channel 4 is deepened as shown by the dotted potential curve in FIG. 10 so that the B ′ portion is in the punch-through state, and the signal charge is transferred to the buried channel 4 via the storage section 13. As described above, in order to transfer the signal charge from the pixel portion to the charge transfer shift register, the potential of the buried channel is deepened and the punch-through is performed from the storage portion as shown by the potential distribution curve of the dotted line in FIG. Therefore, compared to the conventional case where transfer is performed using the surface portion, there is no barrier well along the transfer channel, the transfer channel width becomes wider, and the transfer time becomes shorter. The signal voltage can be read.
【００２８】また、埋込みフォトダイオ−ド５１のみで
蓄積部１３のない構造に比較して画素部に蓄積できる信
号電荷量が増加する。埋込みチャネル４の下部まで埋込
みフォトダイオ−ド５１が延びた構造になっており、埋
込みチャネル４の上部及び側壁部は光シ−ルド膜１１で
覆われているので、埋込みフォトダイオ−ド周辺で発生
したキャリアは、大部分は半導体基板１、埋込みフォト
ダイオ−ド５１、蓄積部１３等に流入し、埋込みチャネ
ル４に漏れ込むキャリアは殆ど無くなり、スミア特性が
大幅に改善される。制御ゲ−ト電極が無いので、高集積
化も進む。Further, the amount of signal charges that can be stored in the pixel portion is increased as compared with the structure in which the embedded portion 51 alone does not have the storage portion 13. The buried photodiode 4 has a structure extending to the lower part of the buried channel 4, and the upper part and the side wall of the buried channel 4 are covered with the optical shield film 11. Most of the generated carriers flow into the semiconductor substrate 1, the buried photodiode 51, the storage portion 13, etc., and almost no carriers leak into the buried channel 4, so that the smear characteristic is significantly improved. Since there is no control gate electrode, high integration can be achieved.
【００２９】次ぎに、図９、図１１及び図１２を参照し
て第４の実施例のエリアセンサの製造方法を説明する。
まず、Ｐウエル２を形成したＰ型シリコン半導体基板１
に、イオンエネルギ−（１価イオン）が１ＭｅＶを越え
る高加速イオン注入装置を用い、２〜４ＭｅＶ程度のエ
ネルギ−で半導体基板１主面から２〜３μｍ程度の深さ
にリンをイオン注入し、拡散して埋込みフォトダイオ−
ド領域５１を形成する（図１１）。次いで、異方性エッ
チングなどにより半導体基板１主面にトレンチ５０を形
成し、そのトレンチ５０の周囲に４０〜５０ＫｅＶのエ
ネルギ−でボロンをイオン注入してＰ＋不純物拡散領域
５２を形成し、さらに、前記半導体基板主面からリンな
どの不純物を拡散して埋込みチャネル４を形成する（図
１２）。さらに、半導体基板１の表面に絶縁膜を介して
転送電極３１及び光シ−ルド膜１１を形成してエリアセ
ンサを完成させる（図８参照）。Next, a method of manufacturing the area sensor of the fourth embodiment will be described with reference to FIGS. 9, 11 and 12.
First, a P-type silicon semiconductor substrate 1 having a P well 2 formed therein
In addition, using a high-acceleration ion implanter whose ion energy (monovalent ions) exceeds 1 MeV, phosphorus is ion-implanted at a depth of about 2 to 3 μm from the main surface of the semiconductor substrate 1 with an energy of about 2 to 4 MeV. Diffusion and embedded photodio
A region 51 is formed (FIG. 11). Next, a trench 50 is formed on the main surface of the semiconductor substrate 1 by anisotropic etching or the like, and boron is ion-implanted around the trench 50 with an energy of 40 to 50 KeV to form a P + impurity diffusion region 52. Then, the buried channel 4 is formed by diffusing impurities such as phosphorus from the main surface of the semiconductor substrate (FIG. 12). Further, the transfer electrode 31 and the optical shield film 11 are formed on the surface of the semiconductor substrate 1 via an insulating film to complete the area sensor (see FIG. 8).
【００３０】次ぎに、図１３を参照して第５の実施例を
説明する。この図のエリアセンサは基本的な構造は、図
８のものと同じである。この実施例では埋込みフォトダ
イオ−ド５１の埋込みチャネル４の方に突き出た先端
部、つまり、蓄積部１３は、拡張部１３１を有してお
り、前実施例のものより１層この蓄積部１３は、埋込み
チャネル４に近ずている。したがって、読出しパルスが
低電圧化するとともに蓄積信号電荷量も増える。この蓄
積部１３の上に隣接して形成される蓄積部の拡張部１３
１は、その上の半導体基板主面の埋込みチャネル４を形
成する予定の領域の表面から、高加速イオン注入装置に
より高いエネルギ−を用いてリンを注入して形成する。
実施例４及び実施例５においては、Ｐウエル２の埋込み
チャネル４と蓄積部１３との間の領域（Ｂ′）の不純物
濃度をＢ領域などのＰウエル２のその他の領域の不純物
濃度よりも低くすることができる。Ｂ′領域の不純物濃
度を低くすれば、パンチスル−が一層容易になって信号
電荷の転送が容易になる。転送電極の材料は、ポリシリ
コンに限らず、ＭｏＳｉ2 、Ｗ、Ｍｏ、Ｔｉなどのシリ
サイドや高融点金属などを用いることができる。Next, a fifth embodiment will be described with reference to FIG. The basic structure of the area sensor of this figure is the same as that of FIG. In this embodiment, the tip portion of the buried photodiode 51 projecting toward the buried channel 4, that is, the accumulating portion 13 has an expanding portion 131, which is a single layer as compared with the former embodiment. Are close to the buried channel 4. Therefore, the read pulse is lowered in voltage and the amount of accumulated signal charges is increased. The expansion portion 13 of the accumulation portion formed adjacently on the accumulation portion 13
1 is formed by implanting phosphorus with high energy from a surface of a region on which the buried channel 4 is to be formed on the main surface of the semiconductor substrate by using a high acceleration ion implanter.
In the fourth and fifth embodiments, the impurity concentration of the region (B ′) between the buried channel 4 of the P well 2 and the storage portion 13 is higher than the impurity concentration of the other regions of the P well 2 such as the B region. Can be lowered. If the impurity concentration in the B'region is lowered, punchthrough becomes easier and the signal charges can be easily transferred. The material of the transfer electrode is not limited to polysilicon, but a silicide such as MoSi 2 , W, Mo, or Ti, a refractory metal, or the like can be used.
【００３１】[0031]
【発明の効果】本発明は、以上のような構成により、高
集積化が進むと共に、スミア特性が改善され、低電圧の
読出しパルスで信号電荷の読出しが可能になる。According to the present invention, due to the above-mentioned structure, the degree of integration is improved, the smear characteristic is improved, and the signal charge can be read by a low-voltage read pulse.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の第１の実施例の固体撮像装置の断面
図。FIG. 1 is a sectional view of a solid-state imaging device according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の固体撮像装置の断面
図。FIG. 2 is a sectional view of a solid-state imaging device according to a second embodiment of the present invention.
【図３】本発明の第３の実施例の固体撮像装置の断面
図。FIG. 3 is a sectional view of a solid-state imaging device according to a third embodiment of the present invention.
【図４】本発明のエリアセンサの平面図。FIG. 4 is a plan view of an area sensor of the present invention.
【図５】図４のエリアセンサのＲ部分の拡大平面図。5 is an enlarged plan view of an R portion of the area sensor of FIG.
【図６】図２の固体撮像装置の部分拡大断面図。6 is a partially enlarged cross-sectional view of the solid-state imaging device in FIG.
【図７】図６の固体撮像装置の電位分布図。7 is a potential distribution diagram of the solid-state imaging device of FIG.
【図８】本発明の第４の実施例の固体撮像装置の断面
図。FIG. 8 is a sectional view of a solid-state imaging device according to a fourth embodiment of the present invention.
【図９】図８の固体撮像装置の電位分布図。9 is a potential distribution diagram of the solid-state imaging device of FIG.
【図１０】図８の固体撮像装置の電位分布図。10 is a potential distribution diagram of the solid-state imaging device of FIG.
【図１１】本発明の第５の実施例の固体撮像装置の断面
図。FIG. 11 is a sectional view of a solid-state imaging device according to a fifth embodiment of the present invention.
【図１２】本発明の第４の実施例の固体撮像装置の製造
工程断面図。FIG. 12 is a sectional view showing the steps of manufacturing the solid-state imaging device according to the fourth embodiment of the present invention.
【図１３】本発明の第４の実施例の固体撮像装置の製造
工程断面図。FIG. 13 is a sectional view of the manufacturing process of the solid-state imaging device according to the fourth embodiment of the present invention.
【図１４】従来の固体撮像装置の断面図。FIG. 14 is a sectional view of a conventional solid-state imaging device.
【図１５】従来の他の固体撮像装置の断面図。FIG. 15 is a sectional view of another conventional solid-state imaging device.
１ Ｎ型シリコン半導体基板 ２ Ｐウエル ３ 電荷転送シフトレジスタ ４ 転送電極 ５ 画素部 ６ 制御ゲ−ト ７、７１ 絶縁膜 ８ バリアウエル ９ 制御ゲ−ト部 １０ 素子分離領域 １１ 光シ−ルド膜 １２ 絶縁保護膜 １３ 蓄積部 ３１ 転送電極 ５０ トレンチ ５１ 埋込みフォトダイオ−ド ５２ Ｐ＋不純物拡散領域 １３１ 蓄積部の拡張部1 N-type silicon semiconductor substrate 2 P well 3 Charge transfer shift register 4 Transfer electrode 5 Pixel part 6 Control gate 7, 71 Insulating film 8 Barrier well 9 Control gate part 10 Element isolation region 11 Optical shield film 12 Insulation protection film 13 Storage part 31 Transfer electrode 50 Trench 51 Embedded photodiode 52 P + Impurity diffusion region 131 Expansion part of storage part
Claims (7)
基板と、 前記トレンチ底部に形成されている第１導電型の高濃度
不純物拡散領域と、 前記第１導電型の高濃度不純物拡散領域より下に、この
高濃度不純物拡散領域に接して形成され、一端が前記ト
レンチ底部に露出している第２導電型の埋込みフォトダ
イオ−ドと、 前記トレンチに隣接し、前記半導体基板の前記主面に形
成されている第２導電型の埋込みチャネルと、 前記半導体基板の前記埋込みチャネルと前記埋込みフォ
トダイオ−ドとの間の領域に形成された制御ゲ−ト部
と、 前記半導体基板主面上に少なくとも前記制御ゲ−ト部を
被覆するように形成されている制御ゲ−ト電極と、 前記半導体基板主面上に、前記転送電極及び前記制御ゲ
−ト電極とを被覆するように形成されている光シ−ルド
膜とを備え、 前記転送電極と前記埋込みチャネルは電荷転送シフトレ
ジスタを構成し、前記第１導電型の高濃度不純物拡散領
域と前記第２導電型の埋込み型フォトダイ−ドは画素部
を構成することを特徴とする固体撮像装置。1. A semiconductor substrate having a trench formed on a main surface thereof, a first-conductivity-type high-concentration impurity diffusion region formed at the bottom of the trench, and a first-conductivity-type high-concentration impurity diffusion region. A second conductivity type buried photodiode formed below in contact with the high-concentration impurity diffusion region and having one end exposed at the bottom of the trench; and adjacent to the trench, the main surface of the semiconductor substrate. A buried channel of the second conductivity type formed on the semiconductor substrate, a control gate portion formed in a region of the semiconductor substrate between the buried channel and the buried photodiode, and the semiconductor substrate main surface. A control gate electrode formed so as to cover at least the control gate portion, and formed on the main surface of the semiconductor substrate so as to cover the transfer electrode and the control gate electrode. hand An optical shield film, the transfer electrode and the buried channel constitute a charge transfer shift register, the high-concentration impurity diffusion region of the first conductivity type and the buried-type photodiode of the second conductivity type. Is a pixel portion, and is a solid-state imaging device.
膜が兼ねることを特徴とする請求項１に記載の固体撮像
装置。2. The solid-state image pickup device according to claim 1, wherein the control gate electrode is also used as the optical shield film.
接続していることを特徴とする請求項１に記載の固体撮
像装置。3. The solid-state imaging device according to claim 1, wherein the control gate electrode is connected to the transfer electrode.
リアウエルによって囲まれていることを特徴とする請求
項１乃至請求項３のいずれかに記載の固体撮像装置。4. The solid-state image pickup device according to claim 1, wherein the buried channel is surrounded by a barrier well of a first conductivity type.
基板と、 前記トレンチに隣接し、前記半導体基板主面に形成され
ている第２導電型の埋込みチャネルと、 前記トレンチ底部及びその側壁に沿って前記半導体基板
に形成されている第１導電型の高濃度不純物拡散領域
と、 前記第１導電型の高濃度不純物拡散領域より下に、この
高濃度不純物拡散領域に接して形成され、一端は前記第
２導電型の埋込みチャネルの下に、この埋込みチャネル
とは離れて延在している第２導電型の埋込みフォトダイ
オ−ドと、 前記半導体基板主面上に前記転送電極及び前記トレンチ
側壁とを被覆するように形成されている光シ−ルド膜と
を備え、 前記転送電極と前記埋込みチャネルは電荷転送シフトレ
ジスタを構成し、前記第１導電型の高濃度不純物拡散領
域と前記第２導電型の埋込みフォトダイ−ドは画素部を
構成し、かつ、前記転送電極は制御ゲ−ト電極を兼ねる
ことを特徴とする固体撮像装置。5. A semiconductor substrate having a trench formed in a main surface thereof, a second conductivity type buried channel formed in the semiconductor substrate main surface adjacent to the trench, and at a bottom of the trench and a sidewall thereof. A first conductivity type high-concentration impurity diffusion region formed along the semiconductor substrate, and below the first conductivity-type high-concentration impurity diffusion region in contact with the high-concentration impurity diffusion region; A buried photodiode of a second conductivity type that extends below the buried channel of the second conductivity type and apart from the buried channel; and the transfer electrode and the trench on the main surface of the semiconductor substrate. An optical shield film formed so as to cover the side wall, the transfer electrode and the buried channel constitute a charge transfer shift register, and the first conductivity type high-concentration impurity diffusion region is provided. It said second conductivity type buried photo die and - de constitute a pixel portion, and said transfer electrodes control gate - solid-state imaging device, characterized in that also serves as a gate electrode.
前記埋込みフォトダイオ−ドの延在している前記一端と
の間は、第１導電型の領域であり、この領域の不純物濃
度は、前記半導体基板の前記埋込みフォトダイオ−ドよ
り下の第１導電型の領域の不純物濃度より低いことを特
徴とする請求項５に記載の固体撮像装置。6. A region of the first conductivity type is provided between the buried channel of the semiconductor substrate and the one end of the buried photodiode, and the impurity concentration of the region is the semiconductor of the first conductivity type. 6. The solid-state image pickup device according to claim 5, wherein the impurity concentration is lower than a first conductivity type region of the substrate below the buried photodiode.
ン注入して第２導電型の埋込みフォトダイオ−ドを形成
する工程と、 前記半導体基板主面をエッチングして前記埋込みフォト
ダイオ−ドの上にトレンチを形成する工程と、 前記トレンチ内部に不純物をイオン注入してこのトレン
チの底部及び側壁に沿って第１導電型の高濃度不純物拡
散領域を形成し、前記埋込みフォトダイオ−ドは、この
高濃度不純物拡散領域に接触させ、その先端は、前記高
濃度不純物拡散領域から水平方向に突出させる工程と、 前記トレンチに隣接して第２導電型の埋込みチャネルを
前記半導体基板主面に形成し、この埋込みチャネルの下
に前記埋込みフォトダイオ−ドの前記先端が前記埋込み
チャネルとは離れているように配置する工程と、 前記埋込みチャネル上に転送電極を形成する工程と、 前記転送電極及びトレンチ側壁を被覆するように形成さ
れた光シ−ルド膜を兼ねた制御ゲ−ト電極を形成する工
程を備えていることを特徴とする固体撮像装置の製造方
法。7. A step of forming a second conductivity type buried photodiode by ion-implanting impurities into the inside of the semiconductor substrate main surface, and etching the semiconductor substrate main surface to form the buried photodiode. Forming a trench on the trench, and ion-implanting impurities into the trench to form a high-concentration impurity diffusion region of the first conductivity type along the bottom and sidewalls of the trench; and the buried photodiode. A step of contacting the high-concentration impurity diffusion region and projecting its tip in the horizontal direction from the high-concentration impurity diffusion region, and forming a second conductivity type buried channel on the main surface of the semiconductor substrate adjacent to the trench. And arranging the tip of the buried photodiode so as to be separated from the buried channel under the buried channel, and the buried channel. The method further comprises the step of forming a transfer electrode thereon, and the step of forming a control gate electrode which also functions as an optical shield film formed so as to cover the transfer electrode and the sidewall of the trench. Manufacturing method of solid-state imaging device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26908792A JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26908792A JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697416A true JPH0697416A (en) | 1994-04-08 |
| JP3247163B2 JP3247163B2 (en) | 2002-01-15 |
Family
ID=17467492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26908792A Expired - Fee Related JP3247163B2 (en) | 1992-09-14 | 1992-09-14 | Solid-state imaging device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3247163B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| WO2010046994A1 (en) * | 2008-10-24 | 2010-04-29 | 日本ユニサンティスエレクトロニクス株式会社 | Solid-state image sensor, solid-state image pickup device and its manufacturing method |
| JP2010103540A (en) * | 2008-10-24 | 2010-05-06 | Unisantis Electronics Japan Ltd | Solid-state imaging device, solid-state imaging apparatus, and method of manufacturing the same |
| US7956388B2 (en) | 2008-10-24 | 2011-06-07 | Unisantis Electronics (Japan) Ltd. | Solid-state image pickup element and solid-state image pickup device |
-
1992
- 1992-09-14 JP JP26908792A patent/JP3247163B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611037B1 (en) * | 2000-08-28 | 2003-08-26 | Micron Technology, Inc. | Multi-trench region for accumulation of photo-generated charge in a CMOS imager |
| WO2010046994A1 (en) * | 2008-10-24 | 2010-04-29 | 日本ユニサンティスエレクトロニクス株式会社 | Solid-state image sensor, solid-state image pickup device and its manufacturing method |
| WO2010047412A1 (en) * | 2008-10-24 | 2010-04-29 | 日本ユニサンティスエレクトロニクス株式会社 | Solid-state imaging element, solid-state imaging device and method for manufacturing same |
| JP2010103540A (en) * | 2008-10-24 | 2010-05-06 | Unisantis Electronics Japan Ltd | Solid-state imaging device, solid-state imaging apparatus, and method of manufacturing the same |
| CN101728410A (en) * | 2008-10-24 | 2010-06-09 | 日本优尼山帝斯电子股份有限公司 | Solid camera element, solid camera device and its manufacture method |
| US7956388B2 (en) | 2008-10-24 | 2011-06-07 | Unisantis Electronics (Japan) Ltd. | Solid-state image pickup element and solid-state image pickup device |
| US8115237B2 (en) | 2008-10-24 | 2012-02-14 | Unisantis Electronics Singapore Pte Ltd. | Solid-state image pickup element and solid-state image pickup device having a transfer electrode formed on the entire sidewall of a hole |
| US8114695B2 (en) | 2008-10-24 | 2012-02-14 | Unisantis Electronics Singapore Pte Ltd. | Solid-state image pickup element, solid-state image pickup device and production method therefor |
| KR101274794B1 (en) * | 2008-10-24 | 2013-06-13 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | Solid state image sensing device and method for making same |
| EP2180516A3 (en) * | 2008-10-24 | 2013-10-23 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state image pickup element, solid-state image pickup device and production method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3247163B2 (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168902B1 (en) | Solid state image pick-up device | |
| KR100192954B1 (en) | Image pick-up device with a vertical transmission gate | |
| KR100683304B1 (en) | Solid-state image sensor | |
| EP1703564A2 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| CN109860212B (en) | Image sensor | |
| US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
| CN1638134B (en) | Solid-state image pickup device | |
| JPH02168670A (en) | Solid-state image sensing device and manufacture thereof | |
| EP0453530B1 (en) | Solid-state image sensor | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| JP3247163B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| CN100527429C (en) | CMOS image sensor and method for manufacturing the same | |
| JPH02278874A (en) | Solid state image sensor and manufacture thereof | |
| JPH08264747A (en) | Solid-state picturization device having container-lateral-side overflow-drain inplant,and its manufacture | |
| JPH0425714B2 (en) | ||
| JPH0789581B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3105781B2 (en) | Solid-state imaging device | |
| JP3562128B2 (en) | Solid-state imaging device | |
| JP3176300B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JPH06275809A (en) | Solid-state image pickup device | |
| KR20070071018A (en) | Image sensor and method for manufacturing the same | |
| JPH0424871B2 (en) | ||
| JPH0685233A (en) | Manufacture of solid-state image sensing device | |
| JP2980196B2 (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |