JPH05121655A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05121655A
JPH05121655A JP27954091A JP27954091A JPH05121655A JP H05121655 A JPH05121655 A JP H05121655A JP 27954091 A JP27954091 A JP 27954091A JP 27954091 A JP27954091 A JP 27954091A JP H05121655 A JPH05121655 A JP H05121655A
Authority
JP
Japan
Prior art keywords
film
silicon
oxide film
capacitive
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27954091A
Other languages
English (en)
Inventor
Masanobu Yoshiie
昌伸 善家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27954091A priority Critical patent/JPH05121655A/ja
Priority to EP92309758A priority patent/EP0539233A1/en
Publication of JPH05121655A publication Critical patent/JPH05121655A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3211Nitridation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【構成】半導体装置の高容量値の容量部の製造方法とし
て、容量部の下部電極3形成後、シリコン基板1をアン
モニア雰囲気中で急速加熱処理しシリコン窒化膜11を
形成する。次でTa2 5 からなる容量絶縁膜を形成す
る。 【効果】容量絶縁膜の金属酸化膜を形成する前に半導体
基板を急速加熱処理することで,水洗や大気中の放置等
で下部電極表面に吸着した水分を脱離させ、金属酸化膜
の形成時に水分による下部電極表面の酸化を防止できる
ため、高い容量値の容量部が製造できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に容量部の製造方法に関する。
【0002】
【従来の技術】従来の金属酸化膜を容量絶縁膜に用いる
容量部の製造方法を図6を用いて説明する。
【0003】まず図6(a)に示すように、シリコン基
板1上にシリコン酸化膜2を形成したのち、パターニン
グして開口部を形成する。次で、多結晶シリコン膜の下
部電極3を形成する。この時その表面にシリコン酸化膜
12が形成される。次に図6(b)に示すように、この
シリコン酸化膜12をふっ酸(HF)を含む水溶液中に
浸すことで除去する。
【0004】次に、図6(c)に示すように、Ta(O
2 55 ,TaCl等を原料にして気相成長(CV
D)法により、Ta2 5 膜5を成長する。次に図6
(d)に示すようにタングステンからなる上部電極6を
形成し容量部を完成させる。
【0005】
【発明が解決しようとする課題】この従来の容量部の製
造方法では、容量絶縁膜を形成する前に多結晶シリコン
等の下部電極3上のシリコン酸化膜12の除去を、フッ
酸を含む水溶液中で行うため、シリコン酸化膜12の除
去後にシリコン基板を水洗することによって基板表面に
水分4Aが吸着する。そしてCVD法等で金属酸化膜と
してTa2 5 を成長する場合に、基板表面から水分が
脱離し、金属酸化膜の成長前に多結晶シリコン等の下部
電極表面を酸化するため、このシリコン酸化膜12Aが
容量絶縁膜として働くので、高い容量値を持つ容量部が
できにくいという問題点がある。
【0006】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、容量部の下部電極を形成後、半導体基板を急
速加熱したのち金属酸化膜からなる容量絶縁膜を形成す
る工程を備えている。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。図1(a)〜(d)は、本発明の第1の実施例を説
明するためのスタック型容量部の断面図である。
【0008】まず、図1(a)のように、シリコン基板
1上に開口部を有するシリコン酸化膜2を形成したの
ち、多結晶シリコン膜からなる下部電極3を形成する。
この下部電極3の表面には水分4がわずかに吸着してい
る。
【0009】次に、図1(b)に、示すようにランプア
ニール装置を用いて、シリコン基板1をアンモニア(N
3 )雰囲気中で急速加熱することで、多結晶シリコン
上の水分4を脱離させ、その表面を窒化し厚さ約1nm
のシリコン窒化膜11を形成する。
【0010】ランプアニール装置としては、図2に示す
ように、排気管22とガス導入管23とを有する炉体2
1と、この周囲に設けられたランプ24及び反射板25
とから主に構成されており、この中にシリコン基板1を
セットする。急速加熱処理条件として、例えば図3に示
すようなシーケンスを用いる、加熱スピード50〜20
0℃/秒,熱処理温度800〜1000℃がある。
【0011】次に図1(c)に示すように、容量絶縁膜
用のTa2 5 を減圧気相成長法で厚さ8〜30nm成
長する。成長条件として例えば、Ta(OC2 5 5
とO2 を用い、400〜700℃の温度で、またはTa
Cl5 とN2 Oを用い、700〜1000℃の温度で行
う。この時の圧力は0.1〜1Torrである。
【0012】次に、図1(d)に示すように、W等の高
融点金属をスパッタあるいはCVD法で形成し、パター
ニングを行い上部電極6を形成し,半導体装置の容量部
を完成させる。
【0013】以上の様に、第1の実施例では、下部電極
3を形成したのちアンモニア雰囲気中で急速加熱処理を
行うことで、下部電極の多結晶シリコン膜表面に吸着し
ている水分を脱離させ、かつ多結晶シリコン膜表面を窒
化するので、Ta2 5 等の金属酸化膜を気相成長する
際に、多結晶シリコン膜表面からの水分による多結晶シ
リコン膜の酸化を防止できる。そのため、容量絶縁膜と
しての金属酸化膜と下部電極との間に酸化膜が存在しな
いため、高い容量値を有する容量部が得られる。
【0014】また、ランプアニール装置を用いる理由
は、通常のCVD装置や拡散炉では半導体基板の出し入
れ等に時間がかかり、その間に自然酸化膜が成長されや
すいのに比較して、短時間処理で枚葉式でパージ効果が
高いため、自然酸化膜の成長が抑えられるためである。
【0015】このように第1の実施例によれば図5に示
すように、Ta2 5 膜の酸化膜換導膜厚が従来例より
約1nm薄くできるため、容量値の高い容量部が得られ
る。
【0016】図4は本発明の第2の実施例を説明するた
めのランプアニール装置を用いる急速加熱処理のシーケ
ンスを示す図である。
【0017】第1の実施例では、急速加熱は図3に示し
たように、NH3 雰囲気中で800〜1100℃の温度
で行ったが、この第2の実施例では、N2 雰囲気中で4
00〜700℃の温度で急速加熱処理を行い、次に続連
的にNH3 雰囲気に変え、温度も800〜1000℃に
変えて、急速加熱処理を行い、下部電極用の多結晶シリ
コン膜表面を窒化し、厚さ1〜3nmのシリコン窒化膜
を形成する。
【0018】この半導体基板の急速加熱処理を2段階
(N2 とNH3 )に分けて行う理由は以下の通りであ
る。第1の実施例の様に急速に高温にする1段階の熱処
理で窒化する場合、窒化処理中にウェハーまたはNH3
中のごく微量の水分がとり込まれ、酸化が部分的に進む
可能性もある。そのため、第2の実施例の様にまず、4
00〜700℃程度でN2 雰囲気中で熱処理を行って多
結晶シリコン膜に吸着している水分を脱離させ、次に8
00〜1100℃でNH3 雰囲気中の熱処理を行って、
多結晶シリコン膜表面を1〜3nm程度窒化することに
より、水分による酸化をなくすことができる。
【0019】以上、第1及び第2の実施例では下部電極
として多結晶シリコン膜を用いた場合で説明したが、こ
れに限定されるものではなく、W,Mo等の高融点金
属,窒化チタン等の金属窒化物及びタングステンシリサ
イド等の金属シリサイドを用いてもよい。この場合も水
分又は金属酸化膜形成時の酸化を抑制できる。また、T
2 5 以外の金属酸化膜、例えばHfO2 を用いる容
量絶縁膜の場合にも本発明は応用できる。
【0020】
【発明の効果】以上説明したように本発明は、金属酸化
膜を形成する前に半導体基板を急速加熱処理を行い、半
導体基板表面に吸着している水分を脱離させ、下部電極
表面を窒化することにより、容量絶縁膜と下部電極との
間の酸化膜形成を抑制できる効果がある。その結果、従
来に比較して容量絶縁膜を薄くできるため、高容量値の
容量部を有する半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を説明するための半導体
チップの断面図。
【図2】実施例に用いるランプアニール装置の断面図。
【図3】第1の実施例で用いシーケンスを示す図。
【図4】第2の実施例で用いシーケンスを示す図。
【図5】Ta2 5 膜の膜厚と酸化膜換導膜厚との関係
を示す図。
【図6】従来例を説明するための半導体チップの断面
図。
【符号の説明】
1 シリコン基板 2 シリコン酸化膜 3 下部電極 4,4A 水分 5 Ta2 5 膜 6 上部電極 11 シリコン窒化膜 12,12A シリコン酸化膜 21 炉体 22 排気管 23 ガス導入管 24 ランプ 25 反射板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下部電極を形成したのち
    急速加熱装置により熱処理する工程と、熱処理後前記下
    部電極上に金属酸化膜からなる容量絶縁膜を形成する工
    程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 急速加熱処理は少なくともアンモニヤ雰
    囲気中で行う請求項1記載の半導体装置の製造方法。
JP27954091A 1991-10-25 1991-10-25 半導体装置の製造方法 Pending JPH05121655A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27954091A JPH05121655A (ja) 1991-10-25 1991-10-25 半導体装置の製造方法
EP92309758A EP0539233A1 (en) 1991-10-25 1992-10-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27954091A JPH05121655A (ja) 1991-10-25 1991-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05121655A true JPH05121655A (ja) 1993-05-18

Family

ID=17612421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27954091A Pending JPH05121655A (ja) 1991-10-25 1991-10-25 半導体装置の製造方法

Country Status (2)

Country Link
EP (1) EP0539233A1 (ja)
JP (1) JPH05121655A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
KR100253270B1 (ko) * 1995-12-30 2000-04-15 김영환 반도체소자의 자기정합 스택캐패시터 형성방법
KR100492901B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 반도체장치의고유전체캐패시터제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
KR100234379B1 (ko) 1997-06-10 1999-12-15 윤종용 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
KR100253270B1 (ko) * 1995-12-30 2000-04-15 김영환 반도체소자의 자기정합 스택캐패시터 형성방법
KR100492901B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 반도체장치의고유전체캐패시터제조방법

Also Published As

Publication number Publication date
EP0539233A1 (en) 1993-04-28

Similar Documents

Publication Publication Date Title
KR100519798B1 (ko) 향상된 생산성을 갖는 박막 형성 방법
JP2008028403A (ja) 第1の酸化物層および第2の酸化物層を形成するための方法
JP2000208744A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JP2000058832A (ja) オキシ窒化ジルコニウム及び/又はハフニウム・ゲ―ト誘電体
JPH024971A (ja) 半導体装置の製造方法
JPH07176627A (ja) 半導体装置の製造方法
JPH01251611A (ja) 半導体装置の製造方法
JP2002064153A (ja) 半導体素子のキャパシタ製造方法
JPH05121655A (ja) 半導体装置の製造方法
JPH05175456A (ja) 半導体素子の製造方法
US20070087573A1 (en) Pre-treatment method for physical vapor deposition of metal layer and method of forming metal silicide layer
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JP2518406B2 (ja) 容量絶縁膜の形成方法
JPH05114698A (ja) 半導体装置の製造方法
JP2906489B2 (ja) 半導体装置の製造方法
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
JPH07245268A (ja) 薄膜形成方法
JPH02237025A (ja) 半導体装置の製造方法
JP3395115B2 (ja) 半導体装置の製造方法
JPH02181918A (ja) 半導体装置の製造方法
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
JPH04273440A (ja) 半導体装置の製造方法
JPH0590264A (ja) 半導体装置およびその製造方法
JPH05109981A (ja) 半導体装置の製造方法
JP2906491B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000808