JPH0472631A - 半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体基板に関し、特にＳ○Ｉ　　（Ｓｉｏ
ｎ　１ｎｓｕｌａｔｅｒ）　ＩＩＥ造を有する半導体基
板に適用して有効な技術に関する。

［従来の技術］ デバイスの高速化を１指して、寄ケ・２量の低減または
耐圧の向上など素子特性の向上を図るために、ＳＯＩ技
術、即ち絶縁膜上に半導体薄膜を形成し、完全な素子分
離構造を形成する技術が有望視されている。また、デバ
イスの微細化による高集積化にも限界があり、その限界
を超えてさらに高集積化を図るためにも、デバイスを何
層にも積層し、かつ相互に接続して３次元デバイスを形
成し得るＳＯＩ技術が有望視されている。

このＳＯＩ技術を適用した半導体装置の形成に用いられ
る半導体基板（以下、ＳｏＩ基板とする）の構造を具体
的に説明すると、例えば支持基板となる下層シリコン半
導体ウェハ上に絶縁膜たる酸化シリコン膜が形成され、
さらにその上に、上層シリコン半導体薄膜が形成されて
いる。このＳ○Ｉ基板を用いて半導体装置を形成する際
には、上層シリコン半導体薄膜の上面近傍の素子活性領
域にトランジスタ等の素子を形成することになる。

また、このＳＯＩ基板の一形成方法として、絶縁膜たる
酸化シリコン膜上に別のシリコン半導体ウェハを張り合
わせた後に、そのシリコン半導体ウェハを所望の厚さに
なるまで研磨して上層シリコン半導体薄膜を形成する、
という張り合わせ法が公知である。

［発明が解決しようとする課題］ しかしながら、単層シリコン半導体基板を用いて半導体
装置を形成する場合と同様に、上記ＳＯＩ基板を用いて
半導体装置を形成する場合においても、下記のような問
題が生じることになる。

即ち、半導体装置の形成過程において、ＳＯＩ基板を構
成する上層シリコン半導体薄膜の素子活性領域がＦｅ、
Ｃｕ、Ｐｔ等の有害な重金属原子によって汚染されるこ
とにより、ｐｎ接合部（７）１れ電流や耐圧の劣化が生
じ、信頼度の低下や製造歩留まりの悪化が引き起こされ
る。

また、従来の公知技術であるエクストリンシック・ゲッ
タリング（ｅｘｔｒｉｎｓｉｃ　ｇｅＬｔｅｒｊｎｇ）
法によりＳｏｌ基板の裏面にゲッタリング・サイトを形
成しても、素子活性領域とＳＯＩ基板の裏面との間の絶
縁膜たる酸化シリコン膜内を重金属原子が拡散しにくい
ため、重金属原子がゲッタリング。

サイトに到達することができず、重金属原子がゲッター
されない。

さらに、素子活性領域を有する上層シリコン半導体薄膜
の膜厚が非常に薄いため、公知であるイントリンシック
・ゲッタリング（ｉｎｔｒｉｎｓｉｃ　ｇｅｔｔｅｒｉ
ｎｇ）法では、素子活性領域と絶縁膜たる酸化シリコン
膜との間にゲッタリング・サイトを形成することができ
ない。

なお、例えば、エクストリンシック・ゲッタリング法に
ついてはジャーナル・オン・ザ・エレクトロケミカル・
ソサエティ第１１２巻（１９６５年）第４２０頁（Ｊ、
Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、　１１２　（１９６
５）４２０）に、またイントリンシック・ゲッタリング
法についてはアブライドフィジクスレターズ第３０巻（
１９７７年）第１７５頁（Ａｐｐｌ。

Ｐｈｙｓ、Ｌｅｔｔｅｒ、３０　（１９７７）　　１７
５）に記載されている。

本発明は、かかる点に鑑みなされたもので、半導体装置
の信頼度および製造歩留まりの向上を図り得る半導体基
板およびその製造方法を提供することを主たる目的とし
ている。

この発明の前記ならびにそのほかの閂的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、この発明は、絶縁膜よに半導体薄膜が形成さ
れ、該半導体薄膜の上面近傍が素子活性領域とされてい
る半導体基板において、前記半導体薄膜内の前記素子活
性領域の下方領域にゲッタリング・サイトとして結晶欠
陥を有する層を設けたものである。

第２の発明は、少なくとも一面に鏡面仕上げが施された
半導体ウェハおよび絶縁膜付き半導体ウェハを、両鏡面
同士が密着するよう接合させた状態で加熱処理して張り
合わせた後に、前記半導体ウェハの一方を所望の厚さに
なる−まで研磨して半導体薄膜を形成する半導体基板の
製造方法において、前記半導体ウェハ同士を密着させる
前に、同半導体薄膜の鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けるように
したものである。

［作用］ 上記手段によれば、このＳｏ１基板を用いて形成する半
導体装置の素子活性領域と絶縁膜との間に、ゲッタリン
グ・サイトとなる結晶欠陥を有する層が形成されている
ため、素子活性領域とゲッタリング・サイトとの間には
重金ＪＫ原子の拡散しにくい層が存在しないことになる
。従って、半導体装置製造中に素子活性領域に侵入した
Ｆｅ、Ｃｕ、Ｐｔなどの重金属原子が、素子活性領域を
有する半導体８Ｍ内を拡散して、ゲッタリング・サイト
に到達してゲッターされる。

また、ＳＯＩ基板の形成前に、予め素子活性領域を有す
る半導体ウェハにゲッタリング・サイトを形成しておい
てから、絶縁膜を形成するか、この半導体ウェハと絶縁
膜とを張り合わせるため、ゲッタリング・サイト形成時
に絶縁膜がダメージを受けないことになる。従って、絶
縁膜の特性の劣化を招くことなく、絶縁膜とその上の半
導体薄膜との界面の直上で素子活性領域の下方部分にゲ
ッタリング・サイトを形成することができる。

［実施例コ 以下、本発明に係る半導体基板の実施例を図面に基づい
て説明する。

第１図には本実施例のＳＯＩ基板の部分拡大断面が示さ
れており、符号１は下層シリコン半導体ウェハであり、
支持基板として機能している。この下層シリコン半導体
ウェハｌ上には！！！縁膜たる酸化シリコンＩＩＷ２が
形成され、さらにその上に、上層シリコン半導体簿膜３
が形成されている。

ここで、下層シリコン半導体ウェハｌの厚さは、半導体
装置形成後の特性によっては特に規定されず、形成され
た半導体装置の実装上の高さ制限により規定される。ま
た、酸化シリコン膜２の厚さは数千人程度である。

上層シリコン半導体薄膜３の厚さは、数μｍ〜数十μｍ
程度である。この上層シリコン半導体薄膜３内の下方、
即ち酸化シリコン膜２との界面に近い側は、結晶欠陥、
例えばミスフィツト転位、格子欠陥、積層欠陥、転位ル
ープまたは転位網等の濃度が高くなるように形成されて
おり、ゲッタリング・サイト３ａとされている。一方、
その上方は、このＳＯＩ基板を用いて半導体装置を形成
する際に、トランジスタ等の素子を形成するために設け
られた領域、即ち素子活性領域３ｂである。

ここで素子活性領域３ｂの厚さは数μｍ、例えば２〜３
μｍ程度である。一方、ゲッタリング・サイト３ａの厚
さは、ゲッタリング・サイト３ａの上方に位置する素子
活性領域３ｂに達しない程度であれば良い。

次に、このＳｏ１基板の製造プロセスについて、第２図
（Ａ）〜（Ｄ）に基づいて、以下に説明する。

先ず、ＳＯＩ基板形成後において上層シリコン半導体薄
膜３（第１図参照）となるべき半導体ウェハ、例えばシ
リコン半導体ウェハ３ｃの一面を鏡面仕上げした後に、
その鏡面側から公知であるエクストリンシック・ゲッタ
リング法によりゲッタリング・サイト３ａを形成する。

ここまでの状態が第２図（Ａ）に示されている。

次に、シリコン半導体ウェハ３ｃの鏡面を熱酸化して数
千人程度の酸化シリコン膜５を形成する。

ここまでの状態が第２図（Ｂ）に示されている。

その後、支持基板となるべき下層シリコン半導体ウェハ
ｌ上にシリコン半導体ウェハ３ｃを載設し、加熱処理し
て両者を張りあわせる。ここまでの状態が第２図（Ｃ）
に示されている。

最後に、シリコン半導体ウェハ３ｃを所望の厚さ、例え
ば数μｍ〜数十μｍ程度になるまで研磨して、半導体薄
膜、即ち上層シリコン半導体薄膜３を形成する。この上
層シリコン半導体薄膜３内の下方はゲッタリング・サイ
ト３ａであり、その上方は素子活性領域３ｂである。こ
のようにして第２図（Ｄ）に示すような、ゲッタリング
・サイトを有するＳｏｌ基板が製造される。

ここで、先にゲッタリング・サイト３ａの形成にあたっ
ては公知の技術によるとしたが、特に図には示さないが
、その−例を説明すると、シリコン半導体ウェハ３ｃの
一面を鏡面仕上げした後に、その鏡面上に気相成長法に
より窒化シリコン膜を被着し、窒素ガス雰囲気下で熱処
理を施して、シリコン半導体ウェハ３Ｃの鏡面近傍に熱
応力によるミスフィツト転位等を発生させ、しかる後に
リン酸を用いて窒化シリコン膜を除去するわけである。

この際、窒化シリコン膜の膜厚や熱処理等のゲッタリン
グ・サイト形成条件を制御することにより、シリコン半
導体ウェハ３ｃの鏡面から数μｍ、例えば１〜２μｍ程
度の浅い領域にゲッタリング・サイト３ａを形成するこ
とができる。

上記したＳＯ■基板によれば下記の効果を得ることがで
きる。

即ち、本実施例のＳＯＩ基板を用いて形成する半導体装
置において、素子活性領域３ｂと酸化シリコンＭ２との
間に、ゲッタリング・サイト３ａが形成されているため
、半導体装置製造中に素子活性領域３ｂに侵入したＦｅ
％Ｃｕ、Ｐｔなどの重金属原子が、上層シリコン半導体
薄膜内３内を拡散して、ゲッタリング・サイト３ａに到
達してゲッターされる。従って、ＳＯＩ基板を用いて形
成した半導体装置の信頼度の向上や製造歩留まりの向上
を図ることができる。

また、Ｓｏｌ基板の形成前に、予めシリコン半導体ウェ
ハ３ｃにゲッタリング・サイト３ａを形成しておいてか
ら、このシリコン半導体ウェハ３Ｃとシリコン半導体ウ
ェハとを張り合わせるため、ゲッタリング・サイト３ａ
の形成時に酸化シリコン膜２がダメージを受けないこと
になる。従って、酸化シリコン膜２の特性の劣化を招く
ことなく、酸化シリコン膜２とその上のシリコン半導体
膜３Ｃとの界面の直上で素子活性領域３ｂの下方部分に
ゲッタリング・サイト３ａを形成することができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例によれば、ゲッタリング・サイト３
ａを形成したシリコン半導体ウェハ３ｃの鏡面を熱酸化
して酸化シリコン膜２を形成するとしたが、これに限定
されることなく、支持基板たる下層シリコン半導体膜１
の鏡面を熱酸化しても良いし、ウェハ３ｃと半導体膜ｌ
の両者共鏡面を熱酸化して酸化シリコン膜を形成しても
良い。

また、上記実施例によれば、ゲッタリング・サイト３ａ
の形成工程においてミスフィツト転位等の発生後リン酸
を用いて窒化シリコン膜を除去した後に１次工程におい
てＳＯＩ構造の絶縁膜たる酸化シリコン膜５を形成して
いるが、窒化シリコン膜を残存させ、この窒化シリコン
膜をＳｏｌ構造の絶縁膜としても良い、このようにすれ
ば、窒化シリコン膜の除去および酸化シリコンｇ５の形
成をする必要がなくなるため、スルーブツトの向上およ
び製造コストの低減を図ることができる。

さらに、上記実施例によれば、エクストリンシック・ゲ
ッタリング法によりゲッタリング・サイト３ａを形成す
る方法として、その−例を説明したが、他の形成方法、
例えば、鏡面上に酸化シリコンの微粒子を吹き付けて歪
層を形成する方法、もしくは鏡面上にリンを高濃度に拡
散させてミスフィツト転位等を発生させる方法、または
鏡面上に不活性原子のイオンを注入した後に熱処理を行
い転位ループ等を発生させる方法等であっても良い、不
活性原子のイオンを注入する方法においては、シリコン
半導体ウェハ３ｃの鏡面が雰囲気で汚染されるのを防ぐ
ために熱酸化膜を形成した後にイオン注入を行い、その
熱酸化膜をＳＯＩ構造の絶縁膜としても良い。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＳＯＩ構造を有する
半導体基板について説明したが、それに限定されるもの
ではなく、５Ｏ３（Ｓｉｏｎｓａｐｐｈｉｒｅ　ｏｒ　
５ｐｉｎｅｌ）　４１１造を有する半導体基板にも応用
することができる。

Ｃ発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

即ち、絶縁膜上に半導体薄膜が形成され、該半導体薄膜
の上面近傍が素子活性領域とされている半導体基板にお
いて、前記半導体薄膜内の前記素子活性領域の下方領域
にゲッタリング・サイトとして結晶欠陥を有する層が形
成されているため、素子活性領域とゲッタリング・サイ
トとの間には重金属原子の拡散しにくい層が存在しない
ことになり、半導体装置製造中に素子活性領域に侵入し
たＦｅ、Ｃｕ、Ｐｔなどの重金属原子が、素子活性領域
を有する半導体薄膜内を拡散して、ゲッタリング・サイ
トに到達してゲッターされる。従って、Ｓｏ１基板を用
いて形成した半導体装置の信頼度の向上や製造歩留まり
の向上を図ることができる。

また、少なくとも一面に鏡面仕上げが施された半導体ウ
ェハおよび絶１＆膜付きウェハを、両鏡面同士が密着す
るように接合させた状態で加熱処理して張り合わせた後
に、前記半導体ウェハの一方を所望の厚さになるまで研
磨して半導体薄膜を形成する半導体基板の製造方法にお
いて、前記半導体ウェハの鏡面上に絶縁膜を形成する前
に、同半導体ウェハの鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けたため、
ゲッタリング・サイト形成時に絶縁膜がダメージを受け
ることがない、従って、絶縁膜の特性の劣化を招くこと
なく、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができる。

さらに、エクストリンシック・ゲッタリング法によるゲ
ッタリング・サイトの形成条件を適当に制御することに
より、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができるため、何ら新規な形成方法および装置を
必要とせず、公知のゲッタリング・サイトの形成方法と
公知のＳＯＩ基板の形成方法とによって簡便にゲッタリ
ング・サイトを有するＳＯＩ基板を形成することができ
る。

【図面の簡単な説明】

第１図は本発明に係る半導体基板の一実施例の部分拡大
断面図、 第２図（Ａ）〜（Ｄ）は本発明に係る半導体基板の製造
プロセスを示す工程図である。 ２．４．５・・・・酸化シリコン膜（絶縁膜）、３・・
・・上層シリコン半導体薄膜（半導体薄膜）、３ａ・・
・・ゲッタリング・サイト、３ｂ・・・・素子活性領域
、３ｃ・・・・シリコン半導体ウェハ（半導体ウェハ）
。 （こ） 第２図 （Ａ） 第１図 （Ｂ）

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜上に半導体薄膜が形成され、該半導体薄膜の
   上面近傍が素子活性領域とされている半導体基板におい
   て、前記半導体薄膜内の前記素子活性領域の下方領域に
   ゲッタリング・サイトとして結晶欠陥を有する層が形成
   されていることを特徴とする半導体基板。 ２、少なくとも一面に鏡面仕上げが施された半導体ウェ
   ハおよび絶縁膜付き半導体ウェハを、両鏡面同士が密着
   するよう接合させた状態で加熱処理して張り合わせた後
   に、前記半導体ウェハの一方を所望の厚さになるまで研
   磨して半導体薄膜を形成する半導体基板の製造方法にお
   いて、前記半導体ウェハ同士を密着させる前に、同半導
   体薄膜の鏡面近傍に結晶欠陥を有する層を形成するゲッ
   タリング・サイト形成工程を設けたことを特徴とする半
   導体基板の製造方法。 ３、前記ゲッタリング・サイトの形成工程として、エク
   ストリンシック・ゲッタリング法を適用することを特徴
   とする請求項２記載の半導体基板の製造方法。