JPH04172720A - D/a converter - Google Patents
D/a converterInfo
- Publication number
- JPH04172720A JPH04172720A JP30138090A JP30138090A JPH04172720A JP H04172720 A JPH04172720 A JP H04172720A JP 30138090 A JP30138090 A JP 30138090A JP 30138090 A JP30138090 A JP 30138090A JP H04172720 A JPH04172720 A JP H04172720A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- input terminal
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 241000750042 Vini Species 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、D/A変換器に関し、特にシリアルで送られ
てくるアナログ信号の変換に適した乗算型D/A変換器
に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a D/A converter, and particularly to a multiplier type D/A converter suitable for converting analog signals sent serially. .
一般に乗算型D/A変換器はシリアルに送られてくるア
ナログ信号を入力とし、ディジタルデータとして入力さ
れる希望の設定値に応じた値になるように上記アナログ
信号を変換して外部に出力するものである。従って、例
えば上記ディジタルデータか8ビツトの場合、入力アナ
ログ信号を256(=2”)個のラダー抵抗により分割
し、上記ディジタルデータにより制御されるアナログス
イッチにより所要のタップ電圧を取り出して外部に出力
するように構成されている。In general, a multiplication type D/A converter receives an analog signal sent serially as input, converts the analog signal into a value corresponding to a desired setting value input as digital data, and outputs the converted signal to the outside. It is something. Therefore, for example, if the above digital data is 8 bits, the input analog signal is divided by 256 (=2") ladder resistors, and the required tap voltage is taken out by the analog switch controlled by the above digital data and output to the outside. is configured to do so.
第3図は、従来の乗算型D/A変換器の構成を示すブロ
ック図である。図において、VINI。FIG. 3 is a block diagram showing the configuration of a conventional multiplication type D/A converter. In the figure, VINI.
VIN2.・・・、VINnは各チャネル毎に設けられ
た、アナログ信号を取り入れる入力端子、11゜12、
−、 I nは前記VINI、VIN2.−。VIN2. ..., VINn is an input terminal provided for each channel to receive an analog signal, 11°12,
-, In is the above-mentioned VINI, VIN2. −.
VINnより送られてきた前記アナログ信号を希望の設
定値に変換する、各チャネルに設けられた第1.第2.
・・・、第nのD/A変換回路部(以下、DACl、D
AC2−、DACnと称す)、vOut 1.vOut
2.−、Voutnは前記DAC111,DAC212
,−、DACn 1nによって希望の設定値に変換さ
れたアナログ信号を出力する出力端子、DIは希望の設
定値をディジタルデータとして入力するためのD1入力
端子、LDは前記ディジタルデータをレジスタに読み込
める状態にするための信号を受け取るLD入力端子、C
LKは前記ディジタルデータをレジスタに読み込むため
のクロック入力を受け取るCLK入力端子、3は前記D
AC1を選択した時に前記DACI 11が動作する
よう命令を送るデータ線、4は前記DAC2を選択した
時に前記DAC212が動作するよう命令を送るデータ
線、n+2は前記DACnを選択した時に前記DACn
Inが動作するよう命令を送るデータ線、1は前記
ディジタルデータを前記DACI、DAC2、・・・、
DACnに送るデータ線である。The first . Second.
..., n-th D/A conversion circuit section (hereinafter referred to as DACl, D
AC2-, DACn), vOut 1. vOut
2. -, Voutn is the DAC111, DAC212
, -, an output terminal that outputs an analog signal converted to a desired setting value by DACn 1n, DI is a D1 input terminal for inputting the desired setting value as digital data, and LD is a state in which the digital data can be read into a register. LD input terminal that receives the signal to
LK is the CLK input terminal that receives the clock input for reading the digital data into the register, and 3 is the D
A data line 4 sends a command to operate the DACI 11 when the DAC1 is selected, a data line 4 sends a command to the DAC 212 to operate when the DAC2 is selected, and n+2 connects the DACn when the DACn is selected.
A data line 1 sends a command to operate the digital data to the DACI, DAC2, . . .
This is a data line sent to DACn.
従来の乗算型D/A変換器は上記のように構成されてお
り、各チャネル毎にそれぞれ別々に異なったアナログ信
号を前記VINI、VIN2.・・・。The conventional multiplication type D/A converter is configured as described above, and separately transmits different analog signals to the VINI, VIN2 . ....
VINnに入力してやり、それら前記アナログ信号を各
チャネル毎にそれぞれ希望に設定値に変換して、各チャ
ネル毎に設けられた出力端子に、変換したアナログ信号
を出力するようになっている。VINn, these analog signals are converted to desired set values for each channel, and the converted analog signals are output to output terminals provided for each channel.
従来のD/A変換器は以上のように構成されており、チ
ャネル数が増加するに従い、チャネルの数と同数の入力
端子か必要となり、またそれとともに、チャネルの数と
同数の入力信号線も必要となることから、端子数か増加
してしまうという問題点があった。Conventional D/A converters are configured as described above, and as the number of channels increases, the same number of input terminals as the number of channels are required, and at the same time, the same number of input signal lines as the number of channels are required. Since this is necessary, there is a problem in that the number of terminals increases.
この発明は、上記のような問題点を解決するためになさ
れたものであり、チャネル数の増加に伴う、端子数の増
加、さらに入力信号線の増加を防ぐことかできるD/A
変換器を得ることを目的としている。This invention was made to solve the above problems, and is a D/A that can prevent an increase in the number of terminals and input signal lines due to an increase in the number of channels.
The purpose is to obtain a converter.
この本発明に係るD/A変換器は、各チャネル毎に存在
する入力端子を1つにまとめ、入力端子の後にD/A変
換回路部とマルチプレクサ部を設け、この回路部によっ
て、入力端子より入力された信号を各チャネルに振り分
けD/A変換するかD/A変換した後各チャネルに振り
分けるようにしたものである。In the D/A converter according to the present invention, input terminals existing for each channel are combined into one, a D/A conversion circuit section and a multiplexer section are provided after the input terminal, and this circuit section allows input terminals to be connected to each other. The input signal is distributed to each channel and subjected to D/A conversion, or after D/A conversion, it is distributed to each channel.
また、D/A変換回路部の出力には、D/A変換回路部
により希望の設定値に変換された値か変化しないよう、
信号保持回路を設けている。In addition, the output of the D/A conversion circuit section must be a value converted to the desired setting value by the D/A conversion circuit section, or a value that does not change.
A signal holding circuit is provided.
この発明においては、D/A変換器に、ある決まったタ
イミング毎に変換させたい信号を希望の数だけ入力端子
に入力するようにしており、これにより、決まったタイ
ミングごとに入力端子を各チャネルに切り換え、D/A
変換するか、あるいは入力信号をD/A変換した後、各
チャネルに切り換えるようにしたので、変換した値を信
号保持回路に送ることによって、各チャネルでそれぞれ
に希望の出力信号を得ることができる。In this invention, a desired number of signals to be converted are inputted to the input terminals of the D/A converter at each fixed timing. switch to D/A
After converting or D/A converting the input signal, switching to each channel is performed, so by sending the converted value to the signal holding circuit, it is possible to obtain the desired output signal for each channel. .
〔実施例〕 。〔Example〕 .
以下、この発明の実施例を図について説明する。Embodiments of the present invention will be described below with reference to the drawings.
第1図は、この発明の一実施例による乗算型D/A変換
器を示すものであり、D/A変換回路部、および出力端
子Vou t 1.Vou t 2.Voutnレジス
タ部は上記従来装置と全く同一のものである。FIG. 1 shows a multiplication type D/A converter according to an embodiment of the present invention, which includes a D/A conversion circuit section and output terminals Vout 1. Vout 2. The Voutn register section is exactly the same as the above conventional device.
vINは変換したいアナログ信号を入力するための入力
端子、30は入力端子により入力されたアナログ信号を
各チャネルに設けられたD/A変換器に振り分けるため
のマルチプレクサ部、41゜42、・・・、4nはD/
A変換器により希望の値に変換されたアナログ信号を記
憶、保持しておくための信号保持回路部である。vIN is an input terminal for inputting an analog signal to be converted; 30 is a multiplexer unit for distributing the analog signal input through the input terminal to the D/A converter provided for each channel; 41, 42, . . . , 4n is D/
This is a signal holding circuit section for storing and holding the analog signal converted to a desired value by the A converter.
上記のように構成された乗算型D/A変換器においては
、まず、入力端子に、CLK入力端子に入力されるクロ
ック信号を基にしたタイミングでいろいろなアナログ信
号を入力する。それと同時にマルチプレクサ部も動作を
はじめ、あるタイミングで送られてきたいろいろな信号
を、前記タイミング毎にDI入力端子に送られてくるデ
ィジタルデータに従い各チャネルに切り換えて、チャネ
ル毎にそれぞれ違ったアナログ信号を送る。In the multiplication type D/A converter configured as described above, first, various analog signals are input to the input terminal at timings based on the clock signal input to the CLK input terminal. At the same time, the multiplexer section also starts operating, switching the various signals sent at a certain timing to each channel according to the digital data sent to the DI input terminal at each timing, and converting each channel into a different analog signal. send.
このようにして送られたアナログ信号は、次に各チャネ
ルにそれぞれ設けられているD/A変換回路部に送られ
、前記ディジタルデータに従い希望の設定値に変換され
る。変換されたそれぞれのアナログ信号は、D/A変換
回路部の出力に設けられた信号保持回路部に送られ、変
換後の値が変化しないようにしている。The analog signal sent in this manner is then sent to a D/A conversion circuit section provided for each channel, and is converted into a desired set value according to the digital data. Each converted analog signal is sent to a signal holding circuit provided at the output of the D/A conversion circuit to prevent the converted value from changing.
このように、この実施例によれば、乗算型D/A変換器
に、ある決まったタイミング毎に変換させたいアナログ
信号をシリアルに希望の数だけ入力端子に入力するよう
にしており、これにより、決まったタイミングごとにマ
ルチプレクサで入力端子を各チャネルのD/A変換回路
に切り換え、希望の回路に変換した後、変換した値を信
号保持回路に送るようにしたので、チャネル毎に設けら
れているはずの入力端子を1つにすることにより、多チ
ャネル化による入力端子の増加を防ぐことかでき、大幅
なビン数の削減か可能となる。またそれに伴い、多数の
アナログ信号線を設ける必要がなく、回路の複雑化も防
止できる。In this way, according to this embodiment, a desired number of analog signals to be converted to the multiplication type D/A converter are serially inputted to the input terminals at certain fixed timings. , the input terminal is switched to the D/A conversion circuit of each channel using a multiplexer at fixed timings, and after converting to the desired circuit, the converted value is sent to the signal holding circuit, so that By reducing the number of input terminals that should be present to one, it is possible to prevent an increase in the number of input terminals due to multichannelization, and it is possible to significantly reduce the number of bins. Further, there is no need to provide a large number of analog signal lines, and the circuit can be prevented from becoming complicated.
なお、上記実施例では、チャネル毎にD/A変換回路部
を設けているか、このD/A変換回路部を入力端子の直
後に設けることによっても、同様の動作を期待てきる。In the above embodiment, the same operation can be expected by providing a D/A conversion circuit section for each channel or by providing this D/A conversion circuit section immediately after the input terminal.
第2図は、入力端子を一つにする場合の本発明の他の実
施例を示すもので、第1図の実施例では各チャネルに設
けたD/A変換回路部を入力端子の直後に設け、更にそ
の回路の数も1つになっている。この第2図によれば、
第1図に示したD/A変換回路を1つにできることから
、その回路構成か簡単になる。FIG. 2 shows another embodiment of the present invention in which only one input terminal is provided. In the embodiment of FIG. 1, the D/A conversion circuit section provided for each channel is placed immediately after the input terminal. Furthermore, the number of circuits is one. According to this Figure 2,
Since the D/A conversion circuit shown in FIG. 1 can be combined into one, the circuit configuration becomes simple.
また、上記各実施例では乗算型D/A変換器についての
み説明したか、入力信号がディジタルである通常のD/
A変換器についても適用でき、上記実施例と同様の効果
を奏する。In addition, in each of the above embodiments, only a multiplication type D/A converter has been explained, or a normal D/A converter whose input signal is digital.
The present invention can also be applied to the A converter, and the same effects as in the above embodiment can be achieved.
以上のように、この発明に係るD/A変換器によれば、
ある決まったタイミング毎に変換させたい入力信号を希
望の数だけ入力端子に入力し、これを、決まったタイミ
ングごとにマルチプレクサで入力端子を各チャネルのD
/A変換回路に切り換えて変換するか、あるいは入力信
号をD/A変換回路で変換した後その出力をマルチプレ
クサで各チャンネルに分配し、その変換した値を信号保
持回路に送るようにしたので、チャネル毎に設けられて
いる入力端子を1つにすることかでき、多チャネル化に
よる入力端子の増加を防ぐことかでき、大幅なビン数の
削減が可能となる。As described above, according to the D/A converter according to the present invention,
Input the desired number of input signals that you want to convert at each fixed timing into the input terminals, and use the multiplexer to convert the input signals to the D of each channel at each fixed timing.
The input signal can be converted by switching to a /A conversion circuit, or the input signal can be converted by a D/A conversion circuit, and the output can then be distributed to each channel by a multiplexer, and the converted value can be sent to the signal holding circuit. The number of input terminals provided for each channel can be reduced to one, which prevents an increase in the number of input terminals due to multichannelization, and enables a significant reduction in the number of bins.
第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の他の実施例を示すブロック図、第3図は従
来の乗算型D/A変換器を示すブロック図である。
図においてVIN、VINI、VIN2.・・・。
VINnは入力端子、11.12.−、InはD/A変
換回路部、41,42.・・・、4nは保持回路、Vo
u t 1. Vou t 2.・・・、Voutnは
出力端子部、1は入力されたアナログ信号を希望する値
に変換するためにD/A変換回路に送るディジタルデー
タ線、2は、マルチプレクサ部を動作させるチャネルセ
レクト線、3はDAC1を動作させるチャネルセレクト
線、4はDAC2を動作させるチャネルセレクト線、n
+2はDACnを動作させるチャネルセレクト線である
。
なお図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the invention, and FIG. 3 is a block diagram showing a conventional multiplication type D/A converter. . In the figure, VIN, VINI, VIN2. .... VINn is an input terminal, 11.12. -, In is a D/A conversion circuit section, 41, 42 . ..., 4n is a holding circuit, Vo
u t 1. Vout 2. ..., Voutn is an output terminal section, 1 is a digital data line sent to the D/A conversion circuit to convert the input analog signal into a desired value, 2 is a channel select line for operating the multiplexer section, 3 is a channel select line that operates DAC1, 4 is a channel select line that operates DAC2, n
+2 is a channel select line that operates DACn. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
号を多数のチャンネルに受け渡した後D/A変換を行な
うかまたは上記入力信号のD/A変換を行なった後多数
のチャネルに受け渡すD/A変換回路部およびマルチプ
レクサ部と、該回路部より出力された信号を記憶、保持
する複数の信号保持回路部とを備えたことを特徴とする
D/A変換器。(1) One input terminal that receives an input signal, and performs D/A conversion after passing the input signal to many channels, or performs D/A conversion of the input signal and then passing it to many channels. A D/A converter comprising a D/A conversion circuit section, a multiplexer section, and a plurality of signal holding circuit sections that store and hold signals output from the circuit section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30138090A JPH04172720A (en) | 1990-11-06 | 1990-11-06 | D/a converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30138090A JPH04172720A (en) | 1990-11-06 | 1990-11-06 | D/a converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04172720A true JPH04172720A (en) | 1992-06-19 |
Family
ID=17896180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30138090A Pending JPH04172720A (en) | 1990-11-06 | 1990-11-06 | D/a converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04172720A (en) |
-
1990
- 1990-11-06 JP JP30138090A patent/JPH04172720A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4791406A (en) | Monolithic integrated digital-to-analog converter | |
US4527148A (en) | Analog-digital converter | |
US6023199A (en) | Pulse width modulation circuit and method | |
US6191720B1 (en) | Efficient two-stage digital-to-analog converter using sample-and-hold circuits | |
JPH04357716A (en) | Multi-channel d/a converter | |
US5307065A (en) | Digital-to-analog converter | |
KR970011724B1 (en) | Digital audio signal mixing circuit | |
JPH04172720A (en) | D/a converter | |
US4617551A (en) | Digital-to-analog converter with potential separation | |
US6414621B1 (en) | Analog to digital converter having a parallel converter and logic for generating serial data | |
JPH08274642A (en) | D/a converter and device therefor | |
KR20040021270A (en) | Pwm d/a converter with improved linearity | |
JPH0376311A (en) | Pulse width modulation circuit | |
JPH0715326A (en) | Signal converter | |
JP3774882B2 (en) | D / A converter | |
KR960016813B1 (en) | Multi-channel digital/analog converter | |
JPH0758912B2 (en) | High-speed settling D / A converter | |
JP3109316B2 (en) | Waveform generator | |
KR100261997B1 (en) | Analog-digital converter | |
US7248186B1 (en) | Noise management method and circuits suitable for utilization in circuits and systems having a switched data port | |
KR20000019815A (en) | Analog/digital converter | |
JPH0416024A (en) | Semiconductor device | |
JPS59105714A (en) | Analog/digital converter | |
JPS63114422A (en) | High-speed digital/analog converting circuit | |
KR950002302B1 (en) | A/d converter |