JPH0391233A - Formation of pattern - Google Patents

Formation of pattern

Info

Publication number
JPH0391233A
JPH0391233A JP22656789A JP22656789A JPH0391233A JP H0391233 A JPH0391233 A JP H0391233A JP 22656789 A JP22656789 A JP 22656789A JP 22656789 A JP22656789 A JP 22656789A JP H0391233 A JPH0391233 A JP H0391233A
Authority
JP
Japan
Prior art keywords
resist
pattern
layer
etching
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22656789A
Other languages
Japanese (ja)
Inventor
Makoto Nakase
中瀬 真
Keiji Horioka
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22656789A priority Critical patent/JPH0391233A/en
Publication of JPH0391233A publication Critical patent/JPH0391233A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To improve the accuracy by a method wherein after a lower-layer resist is applied onto a material to be processed and exposed at the circumferential edge part of a wafer, isotropic etching is done to form an undercut under the lower-layer resist prior to formation of an intermediate layer by use of a liquid-layer growing method and the resultant cavity is filled with the lower-layer resist by giving fluidity to the resist through heat treatment. CONSTITUTION:After the surface of a silicon substrate 1 where an aluminum film 2 is formed is spin-coated with a novolak resin 6, pre-baking is done. Next, the substrate is immersed in an etching solution to remove the aluminum film 2 on the circumferential edge part of the silicon substrate and to form a cavity 5 as a result. Then, baking is done to give fluidity to a novolak resin 6 and to fill the cavity with novolak resin 6. After that, the substrate is immersed in a supersaturated solution of silicon oxide so as to form a silicon oxide film 4. Furthermore, after forming a resist layer 7, pattern transfer is effected to form a resist pattern 8. Next, after etching the silicon oxide film 4 by RIE using the resist pattern 8 as a mask, a polymer layer 6 is etched by RIE using the silicon oxide film as a mask, thereby obtaining a pattern 6. Thus, etching from the circumferential edge part of a material to be processed can be prevented and pattern formation of high accuracy becomes possible.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、パターン形成方法に係り、特に半導体集積回
路の製造工程におけるリソグラフィのマスクパターンの
形成に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a pattern forming method, and particularly to the formation of a lithography mask pattern in the manufacturing process of a semiconductor integrated circuit.

(従来の技術) 半導体技術の進歩と共に半導体装置の高速化および高集
積化が進められてきている。
(Prior Art) As semiconductor technology advances, semiconductor devices are becoming faster and more highly integrated.

これに伴い、パターンの微細化の必要性は高くなる一方
であり、高精度のパターン形成が要求されるようになっ
てきている。
Along with this, the need for finer patterns is increasing, and highly accurate pattern formation is being required.

現在のプロセスでは、感光性ポリマー(レジスト)パタ
ーンをマスクとして反応性イオンエツチング(RI E
)等により下地薄膜をエツチングするという方法がとら
れている。
Current processes use reactive ion etching (RIE) using a photosensitive polymer (resist) pattern as a mask.
) etching the underlying thin film.

このため、段差のある表面においても微細なレジストパ
ターンを高アスペクト比でかつ寸法精度よく形成するこ
とが必要とされる。
Therefore, it is necessary to form a fine resist pattern with a high aspect ratio and with high dimensional accuracy even on a surface with steps.

そこで、まず表面を平坦化すると共に下地からの反射光
を吸収させるように下地用の厚いレジスト膜を塗布し、
この上に高解像力レジストを塗布し、パターニングする
多層レジスト法と呼ばれるプロセスが提案されている。
Therefore, we first flatten the surface and apply a thick resist film for the base to absorb the reflected light from the base.
A process called a multilayer resist method has been proposed in which a high-resolution resist is coated on top of this and patterned.

この方法は、多層にすることにより、レジストに課せら
れた役割を分担させようというもので、まず、2〜3μ
mの厚さにレジスト層を設け、阻止表面段差を平坦化す
ると共に下地からの反射光を吸収させる。そしてこの上
に高解像カレジスト層を形成し、このパターンで下地の
レジスト層をパターニングすることにより、下地から分
離された理想的条件下で露光現像を行うことができ高解
像度で寸法精度の良好なパターンを得るようにしたもの
である。
This method aims to divide the roles assigned to the resist by forming multiple layers.
A resist layer is provided to a thickness of m to flatten the blocking surface step and absorb reflected light from the underlying layer. Then, by forming a high-resolution resist layer on top of this and patterning the base resist layer with this pattern, exposure and development can be performed under ideal conditions separated from the base, resulting in high resolution and good dimensional accuracy. This is to obtain a similar pattern.

これが多層レジスト法の基本思想であるが、具体的な方
法としては、層の数、下層へのパターン転写方法により
多岐にわたる。
This is the basic idea of the multilayer resist method, but the specific methods vary depending on the number of layers and the method of pattern transfer to the underlying layer.

ここで代表的な多層プロセスとして、上下のレジスト層
間に中間層を設けた3層レジスト法がある。この方法で
は、上層から中間層および下層へのパターン転写は2段
階の反応性イオンエツチングによりおこなわれる。
Here, as a typical multilayer process, there is a three-layer resist method in which an intermediate layer is provided between upper and lower resist layers. In this method, pattern transfer from the upper layer to the intermediate and lower layers is performed by two-step reactive ion etching.

ここで、中間層は上下層レジスト間の相互作用防止と、
下層レジストの反応性イオンエツチングに耐圧をもたせ
るという2つの役割をになっている。
Here, the intermediate layer prevents interaction between the upper and lower resist layers,
Its role is to provide pressure resistance to reactive ion etching of the underlying resist layer.

このため、中間層の材料としては、回転塗布法で成膜可
能なSOG (Spin  on  glasS有機シ
リコンガラス)膜が最も広く用いられている。
Therefore, as a material for the intermediate layer, an SOG (Spin on glass organic silicon glass) film, which can be formed by a spin coating method, is most widely used.

この方法は、他の技術に比べ、かなり安定したプロセス
であるが、SOG中にはアルキル基が残存しているため
純粋な酸化シリコン膜とはなっておらず、下層レジスト
に対するRIE耐性が不十分である。このため、SOG
パターンの寸法が維持されなかったり、RIE加工形状
がテーパを持つなどの問題があった。
This method is a fairly stable process compared to other technologies, but because alkyl groups remain in SOG, it does not result in a pure silicon oxide film, and the RIE resistance to the underlying resist is insufficient. It is. For this reason, SOG
There were problems such as the pattern dimensions not being maintained and the RIE processed shape having a taper.

この問題を解決するための手段としてより酸化シリコン
膜に近い膜の形成が可能な酸化シリコンの過飽和溶液に
浸漬し、いわゆる液層成長法により酸化シリコン膜を形
成する方法も提案されている。
As a means to solve this problem, a method has also been proposed in which a silicon oxide film is formed by immersing it in a supersaturated solution of silicon oxide and using a so-called liquid layer growth method, which allows the formation of a film closer to a silicon oxide film.

この方法では、例えば、第2図(a)に示すように基板
1表面に形成された被加工材料2の表面に下層レジスト
層3を形成しておき、第2図(b)に示すように液層成
長液に浸漬し、中間層としての酸化シリコン膜4を形成
する際、この液層成長液は酸性(弗酸系)であり、また
浸漬時間は1時間以上と極めて長時間であるため、特に
被加]二材2がアルミニウムなどの金属である場合、基
板の周縁部からこの液層成長液が周り込みを生じ、被加
上材(アルミニウム層)2がエツチングされてしまうと
いう問題があらたに生しる。
In this method, for example, as shown in FIG. 2(a), a lower resist layer 3 is formed on the surface of the workpiece material 2 formed on the surface of the substrate 1, and as shown in FIG. 2(b), When immersing in a liquid layer growth solution to form the silicon oxide film 4 as an intermediate layer, this liquid layer growth solution is acidic (hydrofluoric acid type) and the immersion time is extremely long, at least one hour. [Especially when the material 2 to be applied] is a metal such as aluminum, there is a problem that the liquid layer growth liquid wraps around from the peripheral edge of the substrate and the material to be applied (aluminum layer) 2 is etched. A new birth.

液層成長の時間は0.2μmの酸化シリコン膜を成長さ
せるのに約2時間と長時間を要するため、アルミニウム
膜は基板の周縁部から数man以上にわたりエツチング
除去され、多くのチップの不良を生じてしまうという問
題があった。
Since the liquid layer growth time takes a long time, approximately 2 hours to grow a 0.2 μm silicon oxide film, the aluminum film is etched away over several mans from the periphery of the substrate, resulting in many defective chips. There was a problem that occurred.

(発明が解決しようとする課題) このように、従来の液層成長により中間層としての酸化
シリコン層を形成する多層レジストプロセスでは、液層
成長工程中にを基板の周縁部から液層成長液が周り込み
を生じ、被加工材がエツチングされてしまうという問題
があった。
(Problems to be Solved by the Invention) As described above, in the conventional multilayer resist process in which a silicon oxide layer is formed as an intermediate layer by liquid layer growth, the liquid layer growth solution is removed from the peripheral edge of the substrate during the liquid layer growth process. There was a problem that the workpiece material would be etched due to encircling.

本発明は、前記実情に鑑みてなされたもので、中間層と
して液層成長法による酸化シリコン層を用いた多層レジ
ストプロセスにおいて、被加工材の周縁部からのエツチ
ングを防止し、高精度のパターン形成の可能なパターン
形成方法を提供することを目的とする。
The present invention was made in view of the above-mentioned circumstances, and is capable of preventing etching from the periphery of a workpiece in a multilayer resist process using a silicon oxide layer formed by a liquid layer growth method as an intermediate layer, thereby producing a highly accurate pattern. An object of the present invention is to provide a pattern forming method that allows pattern formation.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) そこで、本発明では、ウェハ周縁部に露出する被加工材
を下層レジスト塗布後、液層成長法による中間層レジス
トの形成に先立ち、等方性エツチングにより、下層レジ
スト下にアンダーカットを生ぜしめ、生じた空洞を加熱
処理により下層レジストを流動化させることにより埋め
込み、被加工材を下層レジストで完全に覆うようにして
いる。
(Means for Solving the Problems) Therefore, in the present invention, after applying a lower layer resist to the workpiece exposed at the periphery of the wafer, and prior to forming an intermediate layer resist by a liquid layer growth method, the lower layer is etched by isotropic etching. An undercut is created under the resist, and the resulting cavity is filled by fluidizing the lower resist through heat treatment, so that the workpiece is completely covered with the lower resist.

(作用) 上記方法によれば、液層成長法による中間層レジストの
形成に際し、被加工材は完全に下層レジストに埋め込ま
れた状態になっているため、ウェハ周縁部での液層成長
液の浸透が抑制され、被加工材周縁部のエツチングを生
じることなく、良好な中間層の形成が可能となる。
(Function) According to the above method, when forming the intermediate resist layer by the liquid layer growth method, the workpiece is completely embedded in the lower resist layer, so that the liquid layer growth liquid at the wafer periphery is Penetration is suppressed, and a good intermediate layer can be formed without etching of the peripheral edge of the workpiece.

このようにして、中間層として液層成長による酸化シリ
コン膜を用いることができるため、下層レジストのエツ
チングに際し、酸素プラズマによるRIEにおけるエツ
チング耐性が従来のSOG膜に比べ大幅に向上し、より
高精度のパターン形勢を行うことが可能となる。
In this way, since a silicon oxide film grown by liquid layer growth can be used as an intermediate layer, when etching the lower resist layer, the etching resistance in RIE using oxygen plasma is greatly improved compared to the conventional SOG film, resulting in higher precision etching. It becomes possible to perform the following pattern formations.

(実施例) 以下、本発明実施例のレジストパターンの形成方法につ
いて、図面を参照しつつ詳細に説明する。
(Example) Hereinafter, a method for forming a resist pattern according to an example of the present invention will be described in detail with reference to the drawings.

まず、第1図(a)に示すごとく、パターン形成すべき
下地膜として蒸着法により膜厚0.8μmのアルミニウ
ム膜2の形成されたシリコン基板1の表面に、第1のポ
リマー層としてノボラック樹脂6を、回転数400Or
pmでスピンコードし、膜厚1.5μmとなるように形
成した後、90℃。
First, as shown in FIG. 1(a), a novolac resin is applied as a first polymer layer to the surface of a silicon substrate 1 on which an aluminum film 2 with a thickness of 0.8 μm is formed by vapor deposition as a base film for pattern formation. 6, rotation speed 400Or
After spin-coding with pm and forming a film with a thickness of 1.5 μm, the temperature was 90°C.

10分のプリベークを行う。Pre-bake for 10 minutes.

次いで、第1図(b)に示すごとく、リン酸、弗酸、硝
酸の混合液からなるエツチング液に5分間浸漬し、該シ
リコン基板の周縁部のアルミニウム膜2−をエツチング
除去し、約2 lZ mのアンダカットによる空洞部5
を形成する。
Next, as shown in FIG. 1(b), the silicon substrate was immersed in an etching solution consisting of a mixed solution of phosphoric acid, hydrofluoric acid, and nitric acid for 5 minutes to etch away the aluminum film 2- on the periphery of the silicon substrate. Cavity part 5 due to undercut of lZ m
form.

次に200℃、20分のベーキングを行い、該ノボラッ
ク樹脂6に流動性を与え、前記空洞部を埋め込み、第1
図(C)に示すごとく、アルミニウム膜2の端部が露呈
することなくノボラック樹脂6に埋め込まれた状態とな
るようにする。
Next, baking is performed at 200° C. for 20 minutes to give fluidity to the novolac resin 6, fill the cavity, and fill the first
As shown in Figure (C), the ends of the aluminum film 2 are embedded in the novolac resin 6 without being exposed.

この後、第1図(d)に示すごとく、酸化シリコンの過
飽和溶液に2時間浸漬し、膜厚0.2μmの酸化シリコ
ン膜4を形感じた。
Thereafter, as shown in FIG. 1(d), it was immersed in a supersaturated solution of silicon oxide for 2 hours to form a silicon oxide film 4 having a thickness of 0.2 μm.

さらに、第1図(e)に示すごとく、上層のレジスト層
7を形成する。
Furthermore, as shown in FIG. 1(e), an upper resist layer 7 is formed.

この後、第1図(f)に示すごとく、光ステッパを用い
て波長436nmの光4で、上層のレジスト層7にパタ
ーン転写を行い、マスクパターンの潜像を形成し、10
5℃、90秒のボストベー、キング処理を行い、現像を
行い、レジストパターン8を形成する 次に、第1図(g)に示すごとく、このレジストパター
ン8をマスクとして、80体積%のテトラフルオルメタ
ン(CF4)と20体積%の酸素との混合ガスを用いた
RIEを用いて、中間層の酸化シリコン膜4をエツチン
グする。
After that, as shown in FIG. 1(f), a pattern is transferred to the upper resist layer 7 using a light stepper with light 4 having a wavelength of 436 nm to form a latent image of the mask pattern.
A resist pattern 8 is formed by post-baking and kinging at 5° C. for 90 seconds and development. Next, as shown in FIG. 1(g), using this resist pattern 8 as a mask, 80% by volume of tetrafluor The intermediate silicon oxide film 4 is etched using RIE using a mixed gas of ormethane (CF4) and 20% by volume of oxygen.

この後、第1図(h)に示すごとく、この中間層の酸化
シリコン膜4をマスクとして酸素ガスを用いたRIEに
より第1のポリマー層6をエラチングし、第1のポリマ
ー層パターン6を得る。
Thereafter, as shown in FIG. 1(h), the first polymer layer 6 is etched by RIE using oxygen gas using the intermediate silicon oxide film 4 as a mask to obtain a first polymer layer pattern 6. .

このようにして、フォトマスクにパターンに極めて忠実
に0.4μmの高精度パターンを得ることができた。
In this way, a highly accurate pattern of 0.4 μm could be obtained on the photomask with great fidelity to the pattern.

この・ようにして得ら゛れたレジストパターンをマスク
として、反応性イオンエツチングにより下地膜をエツチ
ングすることにより、極めて高精度で良好なパターン形
成が可能となる。
By etching the base film by reactive ion etching using the resist pattern thus obtained as a mask, it becomes possible to form a good pattern with extremely high precision.

また、前記実施例では、パターン露光に際し、波長43
6nmの光を用いたが、これに限定されることなく、K
rFエキシマレーザの波長248■の光など感光域の光
から所望の光を選択するようにすればよい。
Further, in the above embodiment, when pattern exposure is performed, a wavelength of 43
Although 6 nm light was used, the K
Desired light may be selected from light in the photosensitive region, such as rF excimer laser light with a wavelength of 248 cm.

〔発明の効果〕〔Effect of the invention〕

以上説明してきたように、本発明の方法によれば、ウェ
ハ周縁部に露出する被加工材を下層レジスト塗布後、液
層成長法による中間層の形成に先立ち、等方性エツチン
グにより、下層レジスト下にアンダーカットを生ぜしめ
、生じた空洞を加熱処理により下層レジストを流動化さ
せることによ0 り埋め込み、被加工材を下層レジストで完全に覆うよう
にしているため、フォトマスクに忠実な高精度パターン
の形成が可能となる。
As explained above, according to the method of the present invention, after applying the lower resist to the workpiece exposed at the periphery of the wafer, and prior to forming the intermediate layer by the liquid layer growth method, the lower resist is etched by isotropic etching. By creating an undercut at the bottom and filling the resulting cavity by fluidizing the lower resist through heat treatment, the workpiece is completely covered with the lower resist, allowing the height to be faithful to the photomask. It becomes possible to form precision patterns.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)乃至第1図(h)は本発明実施例の方法に
よるレジストパターン形成工程を示す図、第2図(a)
乃至第2図(b)は従来例の方法によるレジストパター
ン形成工程を示す図である。 1・・・シリコン基板、2・・・アルミニウム膜、4・
・・酸化シリコン陥、5・・・空洞部、6・・ノボラッ
ク樹脂(第1のポリマー層)、7・・・レジスト層、8
・・・レジストパターン。
1(a) to 1(h) are diagrams showing the resist pattern forming process according to the method of the embodiment of the present invention, and FIG. 2(a)
FIGS. 2(b) to 2(b) are diagrams showing a resist pattern forming process by a conventional method. 1... Silicon substrate, 2... Aluminum film, 4...
... silicon oxide cavity, 5 ... cavity, 6 ... novolac resin (first polymer layer), 7 ... resist layer, 8
...Resist pattern.

Claims (1)

【特許請求の範囲】 被処理基板上にレジストパターンを形成する方法におい
て、 被加工材の形成された被処理基板上に、下層レジストを
塗布する下層レジスト塗布工程と、等方性エッチングに
より被加工材をエッチングし基板周縁部にアンダーカッ
トによる空洞を形成するエッチング工程と、 前記下層レジストを加熱し流動化せしめ前記空洞を埋め
込む流動化工程と、 前記下層レジスト上に液層成長法により酸化シリコン膜
を形成する中間層レジスト形成工程と、この中間層上に
上層レジストを形成する上層レジスト形成工程と、 上層レジストにパターン転写し現像して上層レジストパ
ターンを形成する上層パターン形成工程と、 前記上層レジストパターンをマスクとして中間層をエッ
チングし中間層パターンを形成する中間層パターン形成
工程と、 前記中間層レジストパターンをマスクとして下層レジス
トをエッチングし下層レジストパターンを形成する下層
パターン形成工程とを含むことを特徴とするパターン形
成方法。
[Claims] A method for forming a resist pattern on a substrate to be processed includes a lower resist coating step of applying a lower resist onto the substrate on which the processed material has been formed, and a resist pattern to be processed by isotropic etching. an etching process of etching the material to form a cavity by undercutting at the peripheral edge of the substrate; a fluidization process of heating and fluidizing the lower resist to fill the cavity; and forming a silicon oxide film on the lower resist by a liquid layer growth method. an upper layer resist forming step of forming an upper layer resist on the intermediate layer; an upper layer pattern forming step of transferring a pattern to the upper resist and developing it to form an upper resist pattern; an intermediate layer pattern forming step of etching the intermediate layer using the pattern as a mask to form an intermediate layer pattern; and a lower layer pattern forming step of etching the lower resist using the intermediate layer resist pattern as a mask to form a lower resist pattern. Characteristic pattern formation method.
JP22656789A 1989-09-01 1989-09-01 Formation of pattern Pending JPH0391233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22656789A JPH0391233A (en) 1989-09-01 1989-09-01 Formation of pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22656789A JPH0391233A (en) 1989-09-01 1989-09-01 Formation of pattern

Publications (1)

Publication Number Publication Date
JPH0391233A true JPH0391233A (en) 1991-04-16

Family

ID=16847186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22656789A Pending JPH0391233A (en) 1989-09-01 1989-09-01 Formation of pattern

Country Status (1)

Country Link
JP (1) JPH0391233A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677701A (en) * 1994-04-27 1997-10-14 Nippondenso Co., Ltd. Head-up displaying device for a vehicle
US5708413A (en) * 1995-05-18 1998-01-13 Nippondenso Co., Ltd. Head-up display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677701A (en) * 1994-04-27 1997-10-14 Nippondenso Co., Ltd. Head-up displaying device for a vehicle
US5708413A (en) * 1995-05-18 1998-01-13 Nippondenso Co., Ltd. Head-up display apparatus

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
EP0238690A1 (en) Process for forming sidewalls
JPS5811512B2 (en) Pattern formation method
EP0199965B1 (en) Method of fabricating isolation trenches in a semiconductor wafer
JPH02252233A (en) Fine pattern forming method
JPH0391233A (en) Formation of pattern
JPH0458167B2 (en)
JPH0748502B2 (en) Method for manufacturing semiconductor device
JPH0513384A (en) Formation of fine pattern
JPH01114041A (en) Forming method for fine pattern
KR930006133B1 (en) M.o.s. contact hole forming method
JPS63258020A (en) Formation of element isolation pattern
JPS62247522A (en) Manufacture of semiconductor device
JPH0821574B2 (en) Pattern forming method
JPS62247523A (en) Manufacture of semiconductor device
CA1260627A (en) Lithographic image size reduction photomask
JPH01199434A (en) Manufacture of semiconductor element
CN116931390A (en) Stripping method
JPS63254728A (en) Forming method for resist pattern
JPS6366049B2 (en)
JPH03266419A (en) Four-layer mask pattern
JPS63160224A (en) Manufacture of semiconductor device
JPS63221628A (en) Manufacture of semiconductor device
JPS62189734A (en) Method for burying photoresist coat
JPH07183376A (en) Manufacture of semiconductor device