JPH03201900A - 音場補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はオーディオ信号に対して反射音信号等の効果音
信号を付加して音場補正を施す音場補正装置に関する。

背景技術 家庭や車室内において良好な音響空間、例えば、臨場感
を得るためにオーディオ信号に対して音場補正を施す音
場補正装置がある。かかる音場補正装置においては、カ
セットデツキ等の音響機器から出力されるオーディオ信
号に対して反射音信号等の効果音信号を付加することが
行なわれる。すなわち、直接音に疑似的に反射音等が付
加された再生音が聴取者に伝達されるのである。また、
ステレオオーディオ信号の場合には左右チャンネルにお
いて各オーディオ信号に対して効果音信号が付加される
。

ところで、このように効果音信号を付加すると、その時
間差、レベルにもよるが、音色が変化し特に高域におい
て不自然な音色となるという欠点があった。

［発明の目的］ 本発明の目的は、効果音付加時における音質変化を防止
して高域においても自然な音色を得ることができる音場
補正装置を提供することである。

［発明の構成］ 本発明による音場補正装置は、効果音付加指令に応じて
人力オーディオ信号にそのオーディオ信号に対応した効
果音信号を付加する効果音付加手段を備えた音場補正装
置であり、効果音付加指令に応じてオーディオ信号の周
波数分布を変化せしめる音質調整手段を有することを特
徴としている。

［発明の作用コ 本発明による音場補正装置においては、効果音非付加の
場合と効果音付加の場合とで異なる周波数特性を得る音
質調整手段を主信号経路内に有するので、効果音付加時
における音質変化を防止して高域においても自然な音色
を得ることができる。

実施例 以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たる音場補正装置にお
いては、アナログオーディオ信号がＡ／Ｄ変換器１を介
してＤＳＰ２内の入力インターフェース３に供給される
。人力インターフェース３にはデータバス４が接続され
ており、このデータバス４はデータ群を一時記憶するデ
ータメモリ１７及び乗算器５の一方の入力に接続されて
いる。

データメモリ１７には１サンプリング周期毎にブタメモ
リ１７の読出しアドレスから１を減算するデクリメント
カウンタ１５が接続されている。

乗算器５の他方の入力には係数データを保持するための
バッファメモリ６が接続されている。バッファメモリ６
には係数ＲＡＭ７が接続され、ＲＡＭ７には複数の係数
データが記憶される。後述のシーケンスコントローラ１
０からのタイミング信号に応じてＲＡＭ７に記憶された
係数データ群のうちから１つの係数データが順次読み出
され、それがバッファメモリ６に供給されて保持される
。

バッファメモリ６に保持された係数データは乗算器５に
供給される。ＡＬＵ　（加算器）８は乗算器５の計算出
力を累算するために設けられており、一方の入力に乗算
器５の計算出力が供給され、他方はデータバス４に接続
されている。ＡＬＵ８の計算出力にはアキュームレータ
９が接続され、アキュームレータ９の出力はデータバス
４に接続されている。このデータバス４には遅延データ
を作成するために外部メモリ１８のデータ書き込み及び
読み出しを制御するメモリ制御回路１９が接続されてい
る。

また、データバス４には出力インターフェース１１が接
続され、出力インターフェース１１から出力されるディ
ジタルオーディオ信号はディジタルフィルタ１２を介し
てＤ／Ａ変換器１３に供給される。Ｄ／Ａ変換器１３か
らはオーディオ信号が出力される。

Ａ／Ｄ変換器１、インターフェース３，１１、乗算器５
、係数ＲＡＭ７、ＡＬＵ８、アキュームレータ９及びメ
モリ制御回路１９の動作はシーケンスコントローラ１０
によって制御される。シーケンスコントローラ１０はプ
ログラムメモリ２０に書き込まれた処理プログラムに従
って動作すると共にマイクロコンピュータ１４からの指
令に応じて動作する。

マイクロコンピュータ１４にはキーボード１６が接続さ
れている。キーボード１６には音場特性が異なるホール
１、ホール２・・・の如く音場モードを指定する複数の
キーが設けられており、これらキーを操作することによ
りマイクロコンピュータ１４は処理プログラムの書き換
えやＲＡＭ７の係数データの書き込み及び読み出しを制
御する。

かかる構成においては、Ａ／Ｄ変換器１に供給されるオ
ーディオ信号は所定のサンプリング周期毎にディジタル
オーディオ信号データに変換されてインターフェース３
を介してデータメモリ１７に供給されて記憶される。一
方、ＲＡＭ７から読み出された係数データはバッファメ
モリ６に供給されて保持される。シーケンスコントロー
ラ１０はインターフェース３からデータを読み込むタイ
ミング、データメモリ１７から乗算器５へ選択的にデー
タを転送するタイミング、ＲＡＭ７から各係数データを
出力するタイミング、乗算器５の乗算動作タイミング、
ＡＬＵ８の加算動作タイミング、アキュームレータ９の
出力タイミング及びインターフェース１１から演算結果
のデータを出力するタイミング等のタイミングをとる。

これらのタイミングが適切にとられることにより、例え
ば、バッファメモリ６から係数データα１が、またデー
タメモリ１７からデータｄ１が乗算器５に供給され、乗
算器５において先ず、α１　・ｄｌが演算される。この
α１　・ｄｌが演算されるとＡＬＵ８において０＋α１
　・ｄｌが演算され、その演算結果がアキュームレータ
９において保持される。次いで、バッファメモリ６から
係数データα２が、またデータメモリ１７からデータｄ
２が出力されると、乗算器５においてα２　・ｄ２が演
算され、アキュームレータ９からα１　・ｄｌが出力さ
れて、ＡＬＵ８においてα１　・ｄ１＋α２　・ｄ２が
演算され、その演算結果がアキュームレータ９において
保持される。これを繰り返すことによりΣαｔｓｌ ・ｄ（、が算出される。

また、反射音用の遅延データを作成する場合にはデータ
メモリ１７からデータが読み出されてデータバス４を介
してメモリ制御回路１つに供給される。メモリ制御回路
１つは外部メモリ１８に供給されたデータを順次書き込
み、書き込んだ後、定められた遅延時間データだけ経過
するとそのブタを読み出しそれを遅延データとする。そ
の遅延データはデータバス４を介してデータメモリ１７
に供給されて記憶され上記の演算動作に用いられる。

かかる本発明による音場補正装置においては、ＤＳＰ２
の動作によりラウドネス補償回路、音質調整回路及び反
射音付加回路が形成される。

ラウドネス補償回路の動作を述べると次のようになる。

先ず、第１ステツプにおいてデータメモリ１７のｎ番地
からオーディオ信号データｄ。を読み出し、またＲＡＭ
７から係数データＣ２を読み出してバッファメモリ６に
転送することにより乗算器５にて乗算させる。その乗算
結果Ｃ２・ｄ。には第１ステツプより２ステツプ後の第
３ステツプにおいてＡＬＵ８によって０が加算されてそ
の加算結果がアキュームレータ９に保持される。

第２ステツプにおいてはデータメモリ１７のｎ−１番地
から信号データｄｎ−１を読み出し、読み出された信号
データｄ。−１とＲＡＭ７から新たに読み出した係数デ
ータｃ１とを乗算器５にて乗算させる。その乗算結果Ｃ
１・ｄｎ→には第４ステツプにおいてＡＬＵ８によって
アキュームレータ９の保持値（第３ステツプの加算結果
）が加算されてその加算結果がアキュームレータ９に保
持される。

次いで、第３ステツプにおいては人力信号データＩＮを
インターフェース３からデータメモリ１７のｎ−２番地
及び乗算器５に転送してＲＡＭ７から新たに読み出した
係数データｃｏと乗算器５にて乗算させる。その乗算結
果ｃ０１Ｎには第５ステツプにおいてＡＬＵ８によって
アキュームレタ９の保持値（第４ステツプの加算結果）
が加算されてその加算結果がアキュームレータ９に保持
される。

第４ステツプにおいてはデータメモリ１７のｎ＋２番地
から信号データｄ　ｎ＋２を読み出し、読み出した信号
データｄ。、２とＲＡＭ７から新たに読み出した係数デ
ータｃ４とを乗算器５にて乗算させる。

その乗算結果ｃ４　・（ｉｎｔｚには第６ステツプにお
いてＡＬＵ８によってアキュームレータ９の保持値（第
５ステツプの加算結果）が加算されてその加算結果がア
キュームレータ９に保持される。そして第５ステツプに
おいてはデータメモリ１７のｎ＋１番地から信号データ
ｄ　ｎｉｌを読み出し、読み出された信号データｄ　ｎ
＋１と読み出された係数データＣ３とを乗算器５にて乗
算させる。その乗算結果Ｃ３・ｄ　ｎｉｌには第７ステ
ツプにおいてＡＬＵ８によってアキュームレータ９の保
持値（第６ステツプの加算結果）が加算されてその加算
結果がラウドネス補償された信号データとしてアキュー
ムレタ９に保持されると共にデータメモリ１７のｎ番地
に書き込まれる。なお、各係数データＣｏ〜α４は後述
の如くマイクロコンピュータ１４の内部メモリ（図示せ
ず）からマイクロコンピュータ１４内のプロセッサによ
り読み出されてＲＡＭ７の所定のラウドネス係数データ
エリアに転送されたものである。ラウドネス係数データ
エリアは係数ＲＡＭ７内の１エリアであり例えば、第２
図の如く形成されており、このエリアのアドレス１の係
数データＣ２から順にシステムコントローラ１０のタイ
ミング信号によって読み出される。

第３図は上記のラウドネス補償回路の演算処理と同一の
処理動作を行なう等価回路２５と共に音質調整回路及び
反射音付加回路の等価回路２６゜２７を各々示している
。この反射音付加回路２７が備えられる状態はキーボー
ド１６のサラウンドキーがオンされた場合である。ラウ
ドネス補償回路２５においては、２次１１Ｒ形フイルタ
が形成されており、データ信号が供給される入力端には
係数乗算器３１及び遅延素子３２が接続されている。遅
延素子３２の出力には係数乗算器３３及び遅延素子３４
が接続されている。遅延素子３４の出力には更に係数乗
算器３５が接続されている。

係数乗算器３１．３３．３５の各出力は加算器３６に接
続されている。加算器３６の出力には音質調整回路２６
が接続されると共に遅延素子３７が接続されている。遅
延素子３７の出力には係数乗算器３８及び遅延素子３つ
が接続されている。遅延素子３９の出力には更に係数乗
算器４０が接続されている。係数乗算器３８．４０の各
出力も加算器３６に接続されている。

遅延素子３２．３４，３７．３９の各遅延時間は１サン
プリング周期に相当する。よって、乗算器３３に供給さ
れるデータは乗算器３１に供給されるデータより１サン
プリング前のデータであり、乗算器３５に供給されるデ
ータは乗算器３１に供給されるデータより２サンプリン
グ前のデータである。乗算器３８．４０についても同様
である。

乗算器３１．３３．３５，３８．４０において乗算され
る係数が上記した係数データＣ□−Ｃ４に対応する。

音質調整回路２６はラウドネス補償回路２５と同様に２
次ＩＩＲ形フィルタによって構成される。

この２次１１Ｒ形フイルタが複数段設けても良い。

また反射音付加回路２７は音質調整回路２６からの入力
信号データが供給され複数の異なる遅延出力を有する遅
延回路４１を備えている。その遅延出力には係数乗算器
４２〜４５が接続され、主信号経路内に備えられた係数
乗算器４６の出力データと係数乗算器４２〜４５の各出
力データが加算器４７によって加算されるようになって
いる。

次に、マイクロコンピュータ１４において上記した内部
メモリには第４図に示すようにサラウンドオフ（反射音
非付加）時用の係数データ群ＬＤ＋　（ＳＯＰ）　、　
　ＬＤ２　（ＳＯＰ）及びサラウンドオン（反射音付加
）時用の係数データ群ＬＤ＋　（ＳＯＮ）　、　　ＬＤ
２　（ＳＯＮ）が記憶されている。また係数データ群Ｌ
Ｄ、　（ＳＯＰ）及びＬ　Ｄ　＋　（ＳＯＮ）はラウド
ネス補償不作動時の係数データであり、係数データ群Ｌ
Ｄ２　（ＳＯＦ）及びＬＤ２　（ＳＯＮ）はラウドネス
補償作動時の係数データである。これら各係数データ群
はデータ群毎に値が設定された上記した係数データＣ０
−Ｃ４からなる。また、図示していないが、内部メモリ
には音場モード毎の処理プログラム、音質調整回路用の
係数データ群、並びに反射音付加回路用の係数データ及
び遅延時間データが記憶されている。

マイクロコンピュータ１４は所定周期毎に第５図に示す
ようにキーボード１６のラウドネスキーがオンであるか
否かを判別する（ステップ５１）。

ラウドネスキーがオフの場合にはキーボード１６のサラ
ウンドキーがオンであるか否かを判別する（ステップ５
２）。ラウドネスキーがオンの場合にはキーボード１６
のサラウンドキーがオンであるか否かを判別する（ステ
ップ５９）。ラウドネスキーがオフありでかつサラウン
ドキーがオフである場合にはフラグＦが１であるか否か
を判別する（ステップ５３）。Ｆ≠１ならば、内部メモ
リからラウドネス用係数データ群ＬＤ、　（ＳＯＰ）を
読み出して係数ＲＡＭ７のラウドネス係数データエリア
に転送して書き込み（ステップ５４）、フラグＦに１を
セットする（ステップ５５）。ラウドネスキーがオフあ
りでかつサラウンドキーがオンである場合にはフラグＦ
が２であるか否かを判別する（ステップ５６）。Ｆ≠２
ならば、内部メモリからラウドネス用係数データ群Ｌ　
Ｄ　＋　（ＳＯＮ）を読み出して係数ＲＡＭ７のラウド
ネス係数データエリアに転送して書き込み（ステップ５
７）、フラグＦに２をセットする（ステップ５８）。ラ
ウドネスキーがオンありでかつサラウンドキーがオフで
ある場合にはフラグＦが３であるか否かを判別する（ス
テップ６０）。Ｆ≠３ならば、内部メモリからラウドネ
ス用係数データ群ＬＤ２　（ＳＯＰ）を読み出して係数
ＲＡＭ７のラウドネス係数ブタエリアに転送して書き込
み（ステップ６１）、フラグＦに３をセットする（ステ
ップ６２）。ラウドネスキーがオンありでかつサラウン
ドキーがオンである場合にはフラグＦが４であるか否か
を判別する（ステップ６３）。Ｆ≠４ならば内部メモリ
からラウドネス用係数データ群ＬＤ２（ＳＯＮ）を読み
出して係数ＲＡＭ７のラウドネス係数データエリアに転
送して書き込み（ステップ６４）、フラグＦに４をセッ
トする（ステップ６５）。

すなわち、ラウドネス係数データ乗算の際にサラウンド
オフでラウドネスオフの場合には係数データ群Ｌ　Ｄ　
＋　（ＳＯＦ）が用いられ、サラウンドオフでラウドネ
スオンの場合にはＬ　Ｄ　２　（ＳＯＰ）が用いられる
。またサラウンドオンでラウドネスオフの場合には係数
データ群Ｌ　Ｄ　１（ＳＯＮ）が用いられ、サラウンド
オンでラウドネスオンの場合にはＬＤ２（ＳＯＮ）が用
いられる。

このように係数データＣｏ−Ｃ４を書き換えることによ
り、例えば、サラウンドオフの場合に第６図に特性ａな
いしｆで示した周波数特性が得られることに対してサラ
ウンドオンの場合に第７図に特性ａないしｆで示すよう
に高域部分のレベルが減少された特性となるのである。

なお、特性ａがラウドネスオフの場合であり、また特性
すないしｆがラウドネスオンの場合である。上記の実施
例ではラウドネスレベルは１段階であるが、特性すない
しｆは係数データ群ＬＤ２　（ＳＯＰ）　、ＬＤ２（Ｓ
ＯＮ）を５段階のラウドネスレベル毎に各々設けた場合
のものである。

一方、ステップ５３においてＦ−１、ステップ５６にお
いてＦ−２、ステップ６０においてＦ−３、又はステッ
プ６３においてＦ−４の場合にはラウドネス係数データ
を書き換える必要がないので、本ルーチンを終了する。

なお、上記した実施例においては、ラウドネス補償回路
にてサラウンドオフの場合とサラウンドオンの場合との
周波数特性を変化させるようにしたが、音質調整回路２
６において行なっても良い。

音質調整回路２６にて行なう場合には係数データがキー
ボード１６における高音及び低音調整キーの操作によっ
ても書き換えられるので、サラウンドオフの場合とサラ
ウンドオンの場合とで高音及び低音調整キーの操作によ
って異なる係数データ群が用いられるようにすれば良い
。

また、上記した実施例においては、モノラル信号の場合
について説明したが、ステレオ信号の場合には上記した
演算動作がステレオチャンネル数分だけ繰り返される。

発明の効果 以上の如く、本発明による音場補正装置においては、サ
ラウンドオフの場合とサラウンドオンの場合とで異なる
周波数特性を得る音質調整手段を主信号経路内に有する
ので、サラウンドオン時における音質変化を防止して高
域においても自然な音色を得ることができる。

また、ＤＳＰを用いた音場補正装置の場合にはＤＳＰに
よるラウドネス補償動作においてサラウンドオフの場合
とサラウンドオンの場合とで周波数特性を異ならせても
ＤＳＰの処理プログラムを変更させる必要がなく、また
新たに音質調整手段としての回路を設ける必要がないと
いう利点がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は係
数ＲＡＭのラウドネス係数データエリアを示す図、第３
図は第１図の装置において演算処理により形成される回
路を示すブロック図、第４図はマイクロコンピュータの
内部メモリに記憶された複数の係数データ群を示す図、
第５図はマイクロコンピュータの動作を示すフロー図、
第６図はサラウンドオフの場合の周波数レスポンス特性
、第７図はサラウンドオンの場合の周波数レスポンス特
性である。 主要部分の符号の説明 ２・・・ＤＳＰ ３．１１・・・インターフェース ５・・・乗算器 ８・・・ＡＬＵ ９・・・アキュームレータ １０・・・シーケンスコントローラ １７・・・データメモリ ２０・・・プログラムメモリ

Claims (3)

【特許請求の範囲】
1. （１）効果音付加指令に応じて入力オーディオ信号に効
   果音信号を付加する効果音付加手段を備えた音場補正装
   置であって、前記効果音付加指令に応じて前記オーディ
   オ信号の周波数分布を変化せしめる音質調整手段を有す
   ることを特徴とする音場補正装置。
2. （２）前記効果音付加手段及び音質調整手段はＤＳＰ（
   ディジタル信号プロセッサ）によって形成されることを
   特徴とする請求項１記載の音場補正装置。
3. （３）前記音質調整手段はラウドネス補償回路からなる
   ことを特徴とする請求項１記載の音場補正装置。