JP2527465Y2

JP2527465Y2 - デジタル・オ−ディオ・ト−ン・コントロ−ル装置

Info

Publication number: JP2527465Y2
Application number: JP1987078412U
Authority: JP
Inventors: 美昭田中
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1997-02-26
Anticipated expiration: 2002-05-25
Also published as: JPS63187417U

Description

【考案の詳細な説明】（産業上の利用分野）本考案はPCMオーディオ信号等のデジタル・オーディ
オ信号について、所定の低域周波数帯域における信号レ
ベルの増強と減衰と、所定の高域周波数帯域における信
号レベルの増強と減衰とを行うことのできるデジタル・
オーディオ・トーン・コントロール装置に関する。

（従来の技術）オーディオ信号の高忠実度記録再生を実現するため
に、オーディオ信号の信号処理にデジタル技術を用いた
各種の方式が提案されており、また、実用化されている
各種方式のあることも周知のとおりである。

ところで、オーディオ信号の再生に当ってはプログラ
ム・ソースの違いやリスニング・ルームの状態などに応
じて、通常、トーン・コントロール手段の適用によりオ
ーディオ信号にそれぞれ適切な音質調整を施すことが行
われており、従来、オーディオ信号に対する音質調整は
アナログ信号の状態で行われるのが一般的であったが、
近年になってデジタル・オーディオ信号の状態でトーン
・コントロールを行うようにしたトーン・コントロール
装置についての試みも見受けられるようになった。

さて、オーディオ信号に対するトーン・コントロール
は、トーン・コントロールの対象にされているオーディ
オ信号の周波数ー振幅特性を所要のように変化させるこ
とにより行われるが、トーン・コントロールによるオー
ディオ信号の周波数ー振幅特性の変更に伴ってオーディ
オ信号の位相に変化が生じる場合には、立体再生音場に
おける音像の定位がトーン・コントロールによるオーデ
ィオ信号の周波数ー振幅特性の変更に伴って変化するこ
とになるために、オーディオ信号の周波数ー振幅特性の
変更に際しても信号に位相の変化が生じないような構成
のトーン・コントロール装置が必要とされる。

それで、前記のような条件を満たしうるようなデジタ
ル・オーディオ信号のトーン・コントロール装置として
は、リニアー・フェーズ特性を有するデジタル・フィル
タ、すなわち、周波数ー振幅特性の変化とは無関係に一
定な群遅延量を有する有限インパルス応答（FIR）デジ
タル・フィルタを用いた構成態様のものが着目された。

そして、前記のよにFIRデジタル・フィルタを使用し
たトーン・コントロール装置としては、構成の簡単さの
面から１回のFIRデジタル・フィルタ演算を行うように
して、バス・コントロールとトレブル・コントロールと
の双方が実現できるようにした構成のものが考えられ
た。

（考案が解決しようとする問題点）ところが、前記のように１回のFIRデジタル・フィル
タ演算により、バス・コントロールとトレブル・コント
ロールとの双方を行うことができるようにしたトーン・
コントロール装置には次のような問題点があって実施に
適しないことが判かった。

すなわち、１回のFIRデジタル・フィルタ演算により
バス・コントロール及びトレブル・コントロールのため
のFIRデジタル・フィルタ演算が行われる場合に、設定
されたバス・コントロール量とトレブル・コントロール
量とに対応してデジタル・シグナル・プロセッサで行わ
れるFIRデジタル・フィルタ演算に必要とされるFIRデジ
タル・フィルタのフィルタ係数が、その都度計算される
ようになされているときには、フィルタ係数の指定から
実際にフィルタ係数が切換わるまでに長い時間を要する
ために、リアル・タイムで装置を切換動作させるように
することが困難となるから、このようなやり方は実用的
でなく、また、前記のような問題点を解決するために、
例えば、それぞれ前以って用意しておいたバス・コント
ロールのためのフィルタ係数とトレブル・コントロール
のためのフィルタ係数とを組合わせて用いてフィルタ係
数の計算が省けるようにした場合には、バス・コントロ
ールのためのフィルタ係数とトレブル・コントロールの
ためのフィルタ係数とを前以って加算して行われる１個
のデジタル・シグナル・プロセッサによるバス・コント
ロール及びトレブル・コントロールのためのFIRデジタ
ル・フィルタ演算に際して、オーバーフローを生じさせ
るおそれがあったり、加算器、その他のハードの構成部
分や、ソフトの構成が複雑化するために、このような解
決策も実際には実施が困難である。

（問題を解決するための手段）本考案はフィルタ係数を書き換えることによって、ト
ーン・コントロールの対象にされているデジタル・オー
ディオ信号を全周波数帯域にわたって予め定められた基
準信号レベルまで減衰させてから所定の低周波数帯域の
信号レベルを増強または減衰させる第１のFIRデジタル
・フィルタ演算手段からなるバス・コントロール手段
と、フィルタ係数を書き換えることによって、前記デジ
タル・オーディオ信号を全周波数帯域にわたって前記基
準信号レベルまで減衰させてから所定の高周波数帯域の
信号レベルを増強または減衰させる第２のFIRデジタル
・フィルタ演算手段からなるトレブル・コントロール手
段と、並列して行われる前記バス・コントロール手段に
よる第１のFIRデジタル・フィルタ演算の結果と前記ト
レブル・コントロール手段による第２のFIRデジタル・
フィルタ演算の結果とを加算する加算手段と、この加算
手段によって加算されたデジタル・オーディオ信号の基
準信号レベルを前記バス・コントロール手段及び前記ト
レブル・コントロール手段に供給される前の信号レベル
に一致させるようにこの加算されたデジタル・オーディ
オ信号を全周波数帯域にわたって増強する演算手段とを
備え、前記デジタル・オーディオ信号を全周波数帯域に
わたって前記基準信号レベルまで減衰させてから前記第
１のFIRデジタル・フィルタ演算と前記第２のFIRデジタ
ル・フィルタ演算とを行うことによって各演算のオーバ
ーフローを防止し、前記デジタル・オーディオ信号の信
号レベルを元の値に戻してから出力するようにしたこと
を特徴とするデジタル・オーディオ・トーン・コントロ
ール装置を提供するものである。

（実施例）以下、添付図面を参照して本考案のデジタル・オーデ
ィオ・トーン・コントロール装置の具体的な内容を詳細
に説明する。第１図は本考案のデジタル・オーディオ・
トーン・コントロール装置の一実施例のブロック図、第
２図は特性入力部CIDと表示部DPAとの正面図、第３図乃
至第５図はデジタル・シグナル・プロセッサの動作によ
って得られるべきFIRデジタル・フィルタの構成を示す
ブロック図、第６図は本考案のデジタル・オーディオ・
トーン・コントロール装置の動作を説明するために用い
る周波数特性例図、第７図は本考案のデジタル・オーデ
ィオ・トーン・コントロール装置の構成を説明するため
のブロック図、第８図はデジタル・シグナル・プロセッ
サの一例構成を示すブロック図、第９図は動作説明用の
フローチャートである。

本考案のデジタル・オーディオ・トーン・コントロー
ル装置の一実施例のブロック図を示している第１図にお
いて、１はデジタル信号の入力端子であり、この入力端
子１にはデジタル・オーディオ・トーン・コントロール
装置において所定の周波数ー振幅特性が与えられるべき
所定のフォーマットのデジタル信号（例えばPCM信号）
となされたオーディオ信号（以下、単にデジタル信号と
記載する）が供給される。

前記した入力端子１に供給されたデジタル信号は受信
部RDで復調される。PLLはフェーズ・ロックド・ループ
であり、このフェーズ・ロックド・ループPLLは受信部R
Dで復調して得たデジタル・データ中のクロックと、受
信部RD中で発生されたクロックとの位相を同期させるた
めに用いられる。なお、装置の構成に応じて、入力信号
がシリアル信号となされたり、あるいはパラレル信号と
なされたりされるものであることはいうまでもない。

前記の受信部RDで復調された信号、例えば、NRZ信号
は、デジタル・シグナル・プロセッサDSP_１，DSP_r1に
供給される。前記したデジタル・シグナル・プロセッサ
DSP_１，DSP_r1、及び後述されているデジタル・シグナ
ル・プロセッサDSPl2,DSPr2としては、例えば第８図に
示されているような構成態様のものを使用することがで
きる。

なお、第１図中に示されているデジタル・シグナル・
プロセッサDSP_１，DSP_l2，DSP_r1，DSP_r2と、第８図に
具体的に示されているデジタル・シグナル・プロセッサ
（DSP_l，DSP_r）とは、両者の対応関係が明らかとなるよ
うに、両者における対応する入出力端子について、同一
の符号ａ〜ｈを付してある。

前記したデジタル・シグナル・プロセッサDSP_１，D
SP_l2は、ステレオ信号における左チャンネル信号に対し
て特性入力部CIDに設定された周波数ー振幅特性を実現
すべくFIRデジタル・フィルタ演算を行ってFIRデジタル
・フィルタ（有限インパルス応答デジタル・フィルタ）
として機能するような動作を行い、またデジタル・シグ
ナル・プロセッサDSP_r1，DSP_r2は、ステレオ信号におけ
る右チャンネル信号に対して特性入力部CIDに設定され
た周波数ー振幅特性を実現すべくFIRデジタル・フィル
タ演算を行ってFIRデジタル・フィルタ（有限インパル
ス応答デジタル・フィルタ）として機能するように動作
するものであるが、前記した各デジタル・シグナル・プ
ロセッサDSP_１，DSP_l2，DSP_r1，DSP_r2等は同じ構成
で、かつ、動作態様も同じものが使用されるから、以下
の説明において前記した各デジタル・シグナル・プロセ
ッサDSP_１，DSP_l2，DSP_r1，DSP_r2等に共通な事項につ
いて記述される場合に、それぞれのものの区別をしない
でデジタル・シグナル・プロセッサDSPのように添字の
_１，_l2，_r1，_r2を省いた状態で説明が行われている。

所望の周波数ー振幅特性を指定するための特性入力部
CIDには、第２図の（ａ）に示されているようにトーン
・コントロールの対象にされているオーディオ信号の低
周波数帯域における周波数ー振幅特性を可変に設定する
入力部として用いられている押釦スイッチS₁，S₂と、ト
ーン・コントロールの対象にされているオーディオ信号
の高周波数帯域における振幅を可変に設定する入力部と
して用いられている押釦スイッチS₃，S₄とが設けられて
いる。

そして、第２図の（ａ）において、各押釦スイッチS₁
〜S₄に表示されている矢印の内で上向きの矢印は増強、
下向きの矢印は減衰を、それぞれ示している。

また、第２図の（ｂ）に示されている表示部DPAには
例えば図中に示されているように、トーン・コントロー
ルの対象にされているオーディオ信号の全周波数帯域に
おける振幅を表示するための複数個の表示素子（例え
ば、発光ダイオード）が配列されていて、前記した特性
入力部CIDで設定されたトーン・コントロールの対象に
されているオーディオ信号における低周波数帯域におけ
る振幅の増強および減衰の状態と、トーン・コントロー
ルの対象にされているオーディオ信号における高周波数
帯域における振幅の増強及び減衰の状態とが前記した表
示素子の動作状態の如何（例えば発光ダイオードの点滅
状態）によって容易に知ることができるようにされてい
る。

第２図の（ｂ）において20,300,2.5K…20K等の表示
は、周波数値の代表値であり、また、図中で縦方向に並
べて図示している丸印は表示素子である。そして、第２
図の（ｂ）中では表示素子が発光ダイオードであったと
した場合に、黒丸印で示されているものは発光状態、白
丸印で示されているものは消灯状態をそれぞれ現わすと
いうような表示の態様で図示されているが、この表示部
DPAでは前記した特性入力部CIDに設定されたオーディオ
信号の周波数ー振幅特性の表示が、第２図の（ｂ）に例
示されているように可視的に行うことができる。

中央演算処理装置CPUはリード・オンリー・メモリROM
とランダム・アクセス・メモリRAMとを備えており、デ
ジタル・オーディオ・トーン・コントロール装置に供給
された入力デジタル信号に前記した特性入力部CIDに設
定された周波数ー振幅特性に従った振幅変化を生じさせ
うるように、前記したデジタル・シグナル・プロセッサ
DSPで所定のFIRデジタル・フィルタ演算が行われるよう
に制御したり、表示部DPAに所定の表示がなされるよう
にしたり、その他、デジタル・オーディオ・トーン・コ
ントロール装置の各部の動作の制御を行う。

また、第１図においてSTDはシリアルコードの転送
部、SCGはクロック信号の発生回路、MPXはマルチプレク
サ、TDは送信部、２は出力端子である。

デジタル・シグナル・プロセッサDSPの具体的な構成
例を示している第８図において、SDIはシリアル・デー
タの入力回路、IBは入力バッフア、NC-RAMは係数RAM、T
Bは転送バッファ、PCDはパラメータ制御部、Ｐ−RAMは
プログラムRAM、SDOはシリアルデータの出力回路、SCI
はシリアルコード・インターフェース、Ｄ−RAMはデー
タRAMである。

また、FN-ROMは定数のメモリ用ROM、MULは乗算器、AC
Cはアキュムレータ、REGはシフタ付レジスタ、OBは出力
バッファである。

前記した第８図示のデジタル・シグナル・プロセッサ
DSPにおける定数のメモリ用ROM（FN-ROM）と乗算器MUL
と、アキュムレータACCと、シフタ付レジスタREG、及び
出力バッファOBなどからなる構成部分は、良く知られた
回路構成であるとともに、本考案の説明には直接に関係
しないから、それの詳細な説明は省略する。

前記したプログラムRAM（Ｐ−RAM）は、デジタル・シ
グナル・プロセッサDSPが実行すべきプログラムを予め
記憶していて、乗算係数a1〜al，b1〜bm等のデータを記
憶することにより係数メモリとして機能する係数RAM（N
C-RAM）から、これらのデータを乗算器MULに供給する。

シリアルコード・インターフェースSCIはシリアルコ
ード入力端子ｃおよびシリアルコード出力端子ｄを備え
ており、シリアルコードタイミング入力端子ｅから供給
されるクロック信号及び同期信号（LRCK,LRCKバー）に
よってシリアルコード入力端子ｃからデータ（SD,S
D′）を入力したシリアルコード出力端子ｄからデータ
（SD,SD′）を出力したりする。

前記したパラメータ制御部PCDは、シリアルコード・
インターフエースSCIからのデータをプログラムRAM（Ｐ
−RAM）および転送バッファTBに識別して送るととも
に、転送バッファTBから転送タイミングと転送数とを指
定する制御信号Ts,Twを出力する。ｇはパラメータ制御
部PCDのトリガ入力端子である。

前記のパラメータ制御部PCDは前記したトリガ入力端
子ｇに対して外部からトリガ（同期信号）入力が供給さ
れたときに、そのトリガ入力によって転送タイミングが
決定された制御信号Tsを発生することができるような構
成になされているが、パラメータ制御部PCDは前記した
端子ｇに対して外部からトリガ入力が供給されなくて
も、データ（SD,SD′）によってもトリガされうるよう
な機能を備えている。

そして、第１図に示されているデジタル・オーディオ
・トーン・コントロール装置中で使用されている２つの
デジタル・シグナル・プロセッサDSPl,DSPrは、それの
パラメータ制御部PCDがデータ（SD,SD′）によってトリ
ガされて動作するようにされているので、前記した端子
ｇは使用されていない。

シリアル・データの入力回路SDIはシリアルデータ入
力端子ａからのオーディオ入力データを直並列変換し
て、入力バッファIBを介してデータRAM（Ｄ−RAM）に供
給する。図中のｆはシリアル・データ入力およびシリア
ル・データ出力のタイミングをきめるために、シリアル
・データの入力回路SDIとシリアル・データの出力回路S
DOとに供給するデータ・クロック信号BCLKとチャンネル
識別信号LRCKとの入力端子である。

第３図乃至第５図は第１図に示されている本考案のデ
ジタル・オーディオ・トーン・コントロール装置におけ
るデジタル・シグナル・プロセッサDSP_１の演算動作
とデジタル・シグナル・プロセッサDSP_l2の演算動作と
により、それぞれ得ようとしているフィルタ特性が得ら
れるようなFIRデジタル・フィルタを具体的な回路構成
の形で表わした図（または、第１図に示されている本考
案のデジタル・オーディオ・トーン・コントロール装置
におけるデジタル・シグナル・プロセッサDSP_r1の演算
動作とデジタル・シグナル・プロセッサDSP_r2の演算動
作とにより、それぞれ得ようとしているフィルタ特性が
得られるようなFIRデジタル・フィルタを具体的な回路
構成の形で表わした図）であって、前記した第３図乃至
第５図において３は入力端子、４は単位遅延演算子、５
は乗算回路、６は加算回路、７は係数乗算回路、８は出
力端子である。

FIRデジタル・フィルタは良く知られているように、
直線位相で周波数ー振幅特性を可変制御することができ
る。FIRフィルタのデジタル・フィルタ係数a1〜an，b1
〜bmは予めリード・オンリー・メモリROM中に格納され
ていて、前記した特性入力部CIDにおける指定に応じて
変更されるのであるが、デジタル・フィルタ係数al〜a
n，b1〜bmが、al=an，a2=a(n-1)，a3=a(n-2)，a4=a(n-
3)…、b1=bm，b2=b(m-1)，b3=b(m-2)，b4=b(m-3)…のよ
うに対称性を有している対称係数形のデジタル・フィル
タが使用される場合には、デジタル・フィルタ演算に際
して使用されるべきデジタル・フィルタ係数の個数は、
本来、ｎ個のフィルタ・係数a1〜anの場合にはn/2個と
なり、また、本来、ｍ個のフィルタ、係数b1〜bmの場合
にはm/2個となって、デジタル・フィルタの係数設定に
要する時間の短縮が達成されうる。

第４図及び第５図は対称係数形の第1,第２のFIRデジ
タル・フィルタを、係数の対称性を利用して演算を分割
することにより各デジタル・シグナル・プロセッサに設
定するフィルタ係数を減少できるようにして２個のデジ
タル・シグナル・プロセッサを用いて実現するようにし
た場合の構成例を示したものである。なお、図中でフィ
ルタ・係数についての添字の数字が省略されている部分
がある。

第７図は、対称係数形のFIRによる第1,第２のFIRデジ
タル・フィルタを、３個のデジタル・シグナル・プロセ
ッサを用いて構成する場合の構成例を示したものであ
り、第７図中において斜線が引いてある領域は、対称な
フィルタ係数が使用されている領域である。

なお、第1,第２のFIRデジタル・フィルタ構成のため
に使用されるべきデジタル・シグナル・プロセッサの個
数は任意でよいのであり、第３図示の第1,第２のFIRデ
ジタル・フィルタは１個のデジタル・シグナル・プロセ
ッサによって構成されている場合の例である。

そして、第３図示の第1,第２のFIRデジタル・フィル
タのように、それが１個のデジタル・シグナル・プロセ
ッサによって構成される場合には、第１図中のデジタル
・シグナル・プロセッサDSP_１，DSP_r1が各チャンネル
用の第1,第２のFIRデジタル・フィルタを構成するため
のデジタル・シグナル・プロセッサとして使用され、デ
ジタル・シグナル・プロセッサDSP_l2，DSP_r2は例えば圧
縮器（コンプレッサ）として使用されるなどする。

また、第５図示の第1,第２のFIRデジタル・フィルタ
の場合には、第１図中のデジタル・シグナル・プロセッ
サDSP_１，DSP_l2における端子ａと、デジタル・シグナ
ル・プロセッサDSP_r1，DSP_r2における端子ａに受信部RD
で復調されたデジタル・データが与えられるようになさ
れる。

本考案のデジタル・オーディオ・トーン・コントロー
ル装置において、信号の周波数ー振幅特性の調整は、デ
ジタル・シグナル・プロセッサDSPを実質上構成してい
るFIRデジタル・フィルタのプログラムを切換えたり、
あるいはデジタル・シグナル・プロセッサDSPを実質上
構成しているFIRデジタル・フィルタの係数al〜an、b1
〜bmと対応する係数データを切換えることによって行う
ことができるのであり、前記の信号の周波数ー振幅特性
の調整動作の制御は中央演算処理装置CPUによって行わ
れるが、以下の記述では信号の周波数−振幅特性の調整
が、デジタル・シグナル・プロセッサDSPを実質上構成
しているフィルタの係数al〜an、b1〜bmに対応した係数
データの切換えにより行われる場合を例に挙げて説明さ
れている。

次に、第９図に示すフローチャートに従ってデジタル
・シグナル・プロセッサDSP_１，DSP_l2（またはDS
P_r1，DSP_r2）で行われるFIRデジタル・フィルタ演算に
よりFIRデジタル・フィルタを構成する場合の動作につ
いて説明すると次のとおりである。

まず、スタートするとステップ101で初期設定が行わ
れ、次いで、ステップ102で特性入力部CIDにおける押釦
スイッチS1がオンの状態になされているか否かをみて、
NOならばステップ103に進み、YESならばステップ106に
進む。

ステップ106ではバス・コントロール量を単位レベル
（例えば1dB）だけ上げるためにランダム・アクセス・
メモリRAM内のソフトウエア・カウンタの設定値をイン
クリメントするとともにその設定値を読み、ステップ11
1でバス（BASS）の特性係数の選択を行った後に、ステ
ップ112で所定数のデジタル・シグナル・プロセッサの
係数設定部に書込む。次いで、ステップ113で切換パル
スを発生し、ステップ130で表示部DPAにデータを送り、
ステップ102にもどる。

また、前記したステップ102で特性入力部CIDにおける
押釦スイッチS1がオンの状態になされているか否かをみ
た結果はNOでステップ103に進んだときは、ステップ103
で特性入力部CIDにおける押釦スイッチS2がオンの状態
になされているか否かをみて、NOならばステップ104に
進み、YESならばステップ107に進む。

ステップ107ではバス・コントロール量を単位レベル
（例えば1dB）だけ下げるためにランダム・アクセス・
メモリRAM内のソフトウエア・カウンタの設定値をディ
クリメントするとともにその設定値を読み、ステップ11
1でバス（BASS）の特性係数の選択を行った後に、ステ
ップ112で所定数のデジタル・シグナル・プロセッサの
係数設定部に書込む。そして、ステップ113で切換パル
スを発生し、ステップ130で表示部DPAにデータを送り、
ステップ102にもどる。

次に、前記したステップ103で特性入力部CIDにおける
押釦スイッチS2がオンの状態になされているか否かをみ
た結果がNOならばステップ104に進み、このステップ104
で特性入力部CIDにおける押釦スイッチS3がオンの状態
になされているか否かをみて、NOならばステップ105に
進み、YESならばステップ108に進む。

ステップ108ではトレブル・コントロール量を単位レ
ベル（例えば1dB）だけ上げるためにランダム・アクセ
ス・メモリRAM内のソフトウエア・カウンタの設定値を
インクリメンとするとともにその設定値を読み、ステッ
プ121でトレブル（TREBLE）の特性係数の選択を行った
後に、ステップ122で所定数のデジタル・シグナル・プ
ロセッサの係数設定部に書込む。そして、ステップ123
で切換パルスを発生し、ステップ130で表示部DPAにデー
タを送り、ステップ102にもどる。

次に、前記したステップ104で特性入力部CIDにおける
押釦スイッチS3がオンの状態になされているか否かをみ
た結果がNOならばステップ105に進み、このステップ105
で特性入力部CIDにおける押釦スイッチS4がオンの状態
になされているか否かをみて、NOならばステップ102に
戻り、YESならばステップ109に進む。

ステップ109ではトレブル・コントロール量を単位レ
ベル（例えば1dB）だけ下げるために、ランダム・アク
セス・メモリRAM内のソフトウエア・カウンタの設定値
をディクリメントするとともにその設置値を読み、ステ
ップ121でトレブル（TREBLE）の特性係数の選択を行っ
た後に、ステップ122で所定数のデジタル・シグナル・
プロセッサの係数設定部に書込む。そして、ステップ12
3で切換パルスを発生し、ステップ130で表示部DPAにデ
ータを送り、ステップ102にもどる。

第６図は本考案のデジタル・オーディオ・トーン・コ
ントロール装置の動作説明用の周波数特性例図であっ
て、中音域の信号レベルを基準の信号レベルとし、低周
波数帯域における最低の周波数の部分と高周波数帯域に
おける最高周波数の部分とが、前記の基準の信号レベル
に対してそれぞれ＋12dB〜−12dBの範囲内で増強あるい
は減衰されるようになされている場合の例が示されてい
る。

第６図中におけるOdBは、トーン・コントロールの対
象にされているオーディオ信号の信号レベルであり、ま
た、第６図中の−12dBの信号レベルは、前記したトーン
・コントロールの対象にされているオーディオ信号を、
それの全周波数帯域にわたって予め定められた基準の信
号レベルまで減衰させた状態（第６図示の例では12dBだ
け減衰させた状態）と対応する信号レベルである。

本考案のデジタル・オーディオ・トーン・コントロー
ル装置において、トーン・コントロールの対象にされて
いるオーディオ信号を、それの全周波数帯域にわたって
予め定められた基準の信号レベルまで減衰させた状態
（第６図中における−12dBの信号レベル）から所定の低
周波数帯域の信号レベルを増強または減衰させるように
動作する第１のFIRデジタル・フィルタ演算手段による
バス・コントロール手段と、トーン・コントロールの対
象にされているオーディオ信号を、それの全周波数帯域
にわたって予め定められた基準の信号レベルまで減衰さ
せた状態（第６図中における−12dBの信号レベル）から
所定の高周波数帯域の信号レベルを増強または減衰させ
るように動作する第２のFIRデジタル・フィルタ演算手
段によるトレブル・コントロール手段とが並列的に設け
られるのであるが、前記のように並列的に設けられるバ
ス・コントロール手段とトレブル・コントロール手段と
の双方において、それぞれトーン・コントロールの対象
にされているオーディオ信号が、それの全周波数帯域に
わたって予め定められた基準の信号レベルまで減衰され
た状態（第６図中における−12dBの信号レベル）となる
ようになされている。

前記のように並列的なデジタル・フィルタによるバス
・コントロール手段とトレブル・コントロール手段とを
経た信号には、第３図乃至第５図中に示されている係数
乗算回路７において所定の係数cgが乗算されることによ
って、出力端子８から出力される信号は、それの基準レ
ベルが第６図中に示されている基準レベルとなるように
されるのである。そして、前記のように並列に行われる
２個のFIRデジタル・フィルタのデジタル演算におい
て、単位遅延演算子4,4…は共通に使用され、また、フ
ィルタ係数における一部のものが共通化できるから、係
数RAMの容量が半減できるなど構成が簡単化されること
になる。

また、トーン・コントロールの対象にされているオー
ディオ信号を、それの全周波数帯域にわたって予め定め
られた基準の信号レベルまで減衰させた状態（第６図中
における−12dBの信号レベル）から所定の周波数帯域の
信号レベルを増強または減衰させるように動作するFIR
デジタル・フィルタ演算手段を用いても、その際のフィ
ルタ係数のビット長を充分に長くとれば、トーン・コン
トロールの対象にされているオーディオ信号を、それの
全周波数帯域にわたって予め定められた基準の信号レベ
ルまで減衰させた状態（第６図中における−12dBの信号
レベル）にすることによる精度落ちを問題にならないよ
うにすることができる。

第３図〜第５図中に示されているフィルタ係数al〜a
n，b1〜bmにおけるn,mとして、ｎを241、ｍを11として
実験したところ、前記した精度落ちもなく優れたトーン
・コントロール特性を得ることができた。

FIRデジタル・フィルタのフィルタ係数al〜an，b1〜b
mや、係数乗算回路７における係数cgなどは、前記した
入力部CIDで指定された情報に基づいて中央演算処理装
置CPUから供給されることはいうまでもない。

前記の中央演算処理装置CPUが例えばRS232Cのシリア
ルフォーマットにより第１図のシリアル転送部STDを介
してデジタル・シグナル・プロセッサDSP_l2のシリアル
コード入力端子ｃからデジタル・フィルタの係数データ
を送ると、そのデジタル・フィルタの係数データは第８
図中のシリアルコード・インターフェースSCIとパラメ
ータ制御部PCDとを介して転送バッファTBに送られる。

シリアルコードの転送開始を知らせるスタート信号CR
Sバーはシリアルコードの転送部STDからシリアルコード
・インターフェースSCIの入力端子ｈに印加される。ま
た、前記したFIR演算を行う左チャンネル用のデジタル
・シグナル・プロセッサDSP_１のシリアル・コード・
インターフェースSCIの出力端子ｄには、FIR演算を行う
右チャンネル用のデジタル・シグナル・プロセッサDSP
_r1のシリアル・コード・インターフェースSCIの入力端
子ｃが接続されており、また、第１図示の構成例におい
てはFIR演算を行う左チャンネル用のデジタル・シグナ
ル・プロセッサDSP_l2のシリアル・コード・インターフ
ェースSCIの出力端子ｄには、FIR演算を行う右チャンネ
ル用のデジタル・シグナル・プロセッサDSP_r2のシリア
ル・コード・インターフェースSCIの入力端子ｃが接続
されているから、FIR演算を行う右チャンネル用のデジ
タル・シグナル・プロセッサDSP_r1，DSP_r2にもフィルタ
係数データが送られる。

なお、前記したデジタル・シグナル・プロセッサDSP
_１，DSP_l2，DSP_l2，DSP_r2のプログラム命令サイクル
を決定するクロック信号は、受信部RDにおける発生する
サンプリングパルスの周波数の256倍の周波数を有する
クロック信号が用いられ、そのクロック信号はデジタル
・シグナル・プロセッサDSP_１，DSP_l2，DSP_l2，DSP_r2
のクロック入力端子ｆに供給される。

第１図中のSCGはシリアル転送部STDの転送速度に対応
した周波数のクロック信号を発生するクロック信号の発
生回路であり、前記したクロック信号の発生回路SCGで
発生されたクロック信号はデジタル・シグナル・プロセ
ッサDSPのシリアルコード・インターフェースSCIのシリ
アルコードタイミング信号の入力端子ｅに供給される。

第１図示のデジタル・オーディオ・トーン・コントロ
ール装置（システム）において、デジタル・シグナル・
プロセッサでデジタル・フィルタの係数データを取込む
と同時に、それ以前のデジタル・フィルタの係数データ
の演算結果を出力し、第１図中のマルチプレクサMPXで
左右２チャンネルの時分割信号とされた後に、送信部TD
においてオーディオデータ変調機能と、送信機能を有す
る送信部TDにおいてデジタル・オーディオ・インターフ
ェース・フォーマットに変換されてから出力端子２に送
出される。

なお、入力端子１からデジタル・オーディオ・インタ
ーフェース・フォーマットで伝送されてきたデジタルデ
ータは、受信部RDでNRZに復調されたシリアル・デジタ
ル・オーディオ・データとされて、FIR演算動作を行う
デジタル・シグナル・プロセッサの各入力端子ａに印加
され、また、前記した受信部RDにおいてはチャンネル識
別信号LRCK,ワード識別信号WCK等のタイミング信号を復
調して、それを各デジタル・シグナル・プロセッサDSP
_１，DSP_l2，DSP_r1，DSP_r2と送信部TDとに供給するこ
とにより、前記の各構成部分が相互に同期して動作でき
るようにする。

マルチプレクサMPXではチャンネル識別信号LRCKによ
って順次交互にオン，オフする切換スイッチによって左
チャンネルの信号と右チャンネルの信号とを時間軸上に
順次交互に送信部TDに供給する。

なお、使用されるべきデジタル・シグナル・プロセッ
サDSPとしても、既述したような構成態様のものが限ら
れるものではなく、要するにデジタル・シグナル・プロ
セッサDSPはプログラマブルなデジタル信号演算手段の
一実施態様に過ぎないのである。また、これまでの実施
例においてはデジタル信号入力及びデジタル信号出力の
システムについて説明したが、本考案の実施はそのよう
なシステム形態のものに限定されるものではなく、例え
ば入力側にADコンバータ、出力側にADコンバータを用い
て、アナログ信号入力及びアナログ信号出力としたシス
テムについても本考案が適用できることは勿論である。

（考案の効果）以上、詳細に説明したところから明らかなように、本
考案のデジタル・オーディオ・トーン・コントロール装
置は、フィルタ係数を書き換えることによって、トーン
・コントロールの対象にされているデジタル・オーディ
オ信号を全周波数帯域にわたって予め定められた基準信
号レベルまで減衰させてから所定の低周波数帯域の信号
レベルを増強または減衰させる第１のFIRデジタル・フ
ィルタ演算手段からなるバス・コントロール手段と、フ
ィルタ係数を書き換えることによって、前記デジタル・
オーディオ信号を全周波数帯域にわたって前記基準信号
レベルまで減衰させてから所定の高周波数帯域の信号レ
ベルを増強または減衰させる第２のFIRデジタル・フィ
ルタ演算手段からなるトレブル・コントロール手段と、
並列して行われる前記バス・コントロール手段による第
１のFIRデジタル・フィルタ演算の結果と前記トレブル
・コントロール手段による第２のFIRデジタル・フィル
タ演算の結果とを加算する加算手段と、この加算手段に
よって加算されたデジタル・オーディオ信号の基準信号
レベルを前記バス・コントロール手段及び前記トレブル
・コントロール手段に供給される前に信号レベルに一致
させるようにこの加算されたデジタル・オーディオ信号
を全周波数帯域にわたって増強する演算手段とを備え、
前記デジタル・オーディオ信号を全周波数帯域にわたっ
て前記基準信号レベルまで減衰させてから前記第１のFI
Rデジタル・フィルタ演算と前記第２のFIRデジタル・フ
ィルタ演算とを行うことによって各演算のオーバーフロ
ーを防止し、前記デジタル・オーディオ信号の信号レベ
ルを元の値に戻してから出力するようにしたことを特徴
とするデジタル・オーディオ・トーン・コントロール装
置であるので、例えば、それぞれ前以って用意しておい
たバス・コントロールのためのフィルタ係数とトレブル
・コントロールのためのフィルタ係数とを組合わせて用
いるようにしてフィルタ係数の計算が省けるようにした
場合には、それを実現するためにバス・コントロールの
ためのフィルタ係数とトレブル・コントロールのための
フィルタ係数とを前以って加算して、それを１個のデジ
タル・シグナル・プロセッサによってバス・コントロー
ル及びトレブル・コントロールのためのFIRデジタル・
フィルタ演算を行う場合に、演算に際してオーバーフロ
ーを生じさせるおそれがあったり、加算器、その他のハ
ードの構成部分や、ソフト構成が複雑化するなどの諸問
題点も生じることがないのであり、オーバーフローの心
配や、正規化の必要もない。

そして、全周波数帯域にわたって予め定められた基準
信号レベルまで減衰させ（信号全体を圧縮し）てから低
域または高域部分を増減し、加算後に元の信号レベルに
戻しているので、加算後にも信号の歪みや雑音は生じな
いという効果がある。

さらに、第１及び第２のFIRデジタル・フィルタ演算
手段を複数のデジタル・シグナル・プロセッサを用いた
対称係数形のFIRデジタル・フィルタにより構成し、フ
ィルタ係数の対称性を利用して演算を分割することによ
り、前記各デジタル・シグナル・プロセッサに設定する
前記フィルタ係数の数を減少させた場合には、フィルタ
係数を記憶するためのROM等の記憶容量を少なくするこ
とができると共に、切換時間を短縮することができより
素早い動作をさせることができるという効果がある。

【図面の簡単な説明】

第１図は本考案のデジタル・オーディオ・トーン・コン
トロール装置の一実施例のブロック図、第２図は特性入
力部CIDと表示部DPAとの正面図、第３図乃至第５図はDS
Pの動作によって得られるべきFIRデジタル・フィルタの
構成を示すブロック図、第６図は本考案のデジタル・オ
ーディオ・トーン・コントロール装置の動作を説明する
ために用いる周波数特性例図、第７図は本考案のデジタ
ル・オーディオ・トーン・コントロール装置の構成を説
明するためのブロック図、第８図はデジタル・シグナル
・プロセッサDSPの一例構成を示すブロック図、第９図
は中央演算処理装置（CPU）の動作説明用のフローチャ
ートである。１……デジタル信号の入力端子、２……出力端子、３…
…入力端子、４……単位遅延演算子、５……乗算回路、
６……加算回路、７……係数乗算回路、８……出力端
子、RD……受信部、PLL……フェーズ・ロックド・ルー
プ、DSP_１，DSP_l2，DSP_r1，DSP_r2……デジタル・シグ
ナル・プロセッサ、CID……特性入力部、DPA……表示
部、CPU……中央演算処理装置、ROM……リード・オンリ
ー・メモリ、RAM……ランダム・アクセス・メモリ、STD
……シリアル・コードの転送部、SCG……クロック信号
の発生回路、MPX……マルチプレクサ、TD……送信部、S
DI……シリアル・データの入力回路、IB……入力バッフ
ァ、NC-RAM……係数RAM、TB……転送バッファ、PCD……
パラメータ制御部、Ｐ−RAM……プログラムRAM、SDO…
…シリアル・データの出力回路、SCI……シリアル・コ
ード・インターフェース、Ｄ−RAM……データRAM、FN-R
OM……定数のメモリ用ROM、MUL……乗算器、ACC……ア
キュムレータ、REG……シフタ付レジスタ、OB……出力
バッファ、BCLK……データ・クロック信号、LRCK……チ
ャンネル識別信号、

Claims

(57)【実用新案登録請求の範囲】

【請求項１】フィルタ係数を書き換えることによって、
トーン・コントロールの対象にされているデジタル・オ
ーディオ信号を全周波数帯域にわたって予め定められた
基準信号レベルまで減衰させてから所定の低周波数帯域
の信号レベルを増強または減衰させる第１のFIRデジタ
ル・フィルタ演算手段からなるバス・コントロール手段
と、フィルタ係数を書き換えることによって、前記デジタル
・オーディオ信号を全周波数帯域にわたって前記基準信
号レベルまで減衰させてから所定の高周波数帯域の信号
レベルを増強または減衰させる第２のFIRデジタル・フ
ィルタ演算手段からなるトレブル・コントロール手段
と、並列して行われる前記バス・コントロール手段による第
１のFIRデジタル・フィルタ演算の結果と前記トレブル
・コントロール手段による第２のFIRデジタル・フィル
タ演算の結果とを加算する加算手段と、この加算手段によって加算されたデジタル・オーディオ
信号の基準信号レベルを前記バス・コントロール手段及
び前記トレブル・コントロール手段に供給される前の信
号レベルに一致させるようにこの加算されたデジタル・
オーディオ信号を全周波数帯域にわたって増強する演算
手段とを備え、前記デジタル・オーディオ信号を全周波数帯域にわたっ
て前記基準信号レベルまで減衰させてから前記第１のFI
Rデジタル・フィルタ演算と前記第２のFIRデジタル・フ
ィルタ演算とを行うことによって各演算のオーバーフロ
ーを防止し、前記デジタル・オーディオ信号の信号レベ
ルを元の値に戻してから出力するようにしたことを特徴
とするデジタル・オーディオ・トーン・コントロール装
置。
【請求項２】第１及び第２のFIRデジタル・フィルタ演
算手段を複数のデジタル・シグナル・プロセッサを用い
た対称係数形のFIRデジタル・フィルタにより構成し、
フィルタ係数の対称性を利用して演算を分割することに
より、前記各デジタル・シグナル・プロセッサに設定す
る前記フィルタ係数の数を減少させたことを特徴とする
実用新案登録請求の範囲第１項に記載のデジタル・オー
ディオ・トーン・コントール装置。