JPH02224354A - 半導体装置のコンタクトホールの目ずれ検査方法 - Google Patents

半導体装置のコンタクトホールの目ずれ検査方法

Info

Publication number
JPH02224354A
JPH02224354A JP1047781A JP4778189A JPH02224354A JP H02224354 A JPH02224354 A JP H02224354A JP 1047781 A JP1047781 A JP 1047781A JP 4778189 A JP4778189 A JP 4778189A JP H02224354 A JPH02224354 A JP H02224354A
Authority
JP
Japan
Prior art keywords
conductive layer
contact hole
inspection
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1047781A
Other languages
English (en)
Other versions
JP2890442B2 (ja
Inventor
Yasushi Takahashi
康司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1047781A priority Critical patent/JP2890442B2/ja
Priority to EP90302042A priority patent/EP0385702B1/en
Priority to US07/485,719 priority patent/US5066908A/en
Priority to DE69033386T priority patent/DE69033386T2/de
Publication of JPH02224354A publication Critical patent/JPH02224354A/ja
Application granted granted Critical
Publication of JP2890442B2 publication Critical patent/JP2890442B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造工程において、導電層間の層
間絶縁膜に形成するコンタクトホールの目ずれを検査す
る方法に関する。
[従来の技術] 従来、半導体装置の製造工程において、導電層間のコン
タクトホールの目ずれは、半導体装置上に形成されたノ
ギスパターンにより検査していた。
これは、光学顕微鏡を使用した目視による検査であった
[発明が解決しようとする課題] しかしながら、上述した従来の検査方法は、検査者が光
学顕微鏡をのぞきながら目視により目ずれを検査するも
のであるため、検査効率が極めて悪いという欠点がある
本発明はかかる問題点に鑑みてなされたものであって、
コンタクトホールの目ずれを高効率で検査することがで
きる半導体装置のコンタクトホールの目ずれ検査方法を
提供することを目的とする。
[課題を解決するための手段] 本発明に係る半導体装置のコンタクトホールの目ずれ検
査方法は、コンタクトホールを形成すべき領域の周囲を
通過する検査用の導電層を形成しておき、この検査用導
電層の上に絶縁膜を介して下層導電層、眉間絶縁膜、コ
ンタクトホール及び上層導電層を順次形成した後、この
上層導電層又は下層導電層と前記検査用導電層との間の
短絡を測定することにより、コンタクトホールの目ずれ
を検査することを特徴とする。
[作用] 本発明においては、下層導電層の上に眉間絶縁膜を形成
し、この眉間絶縁膜にコンタクトホールを形成した後、
更にその上に上層導電層を形成した場合、前記コンタク
トホールが所定の形成予定位置からずれていて目ずれが
発生しているときは、このコンタクトホールが下層導電
層の側縁からはみ出て形成され、その下方の絶縁膜にも
開孔されて検査用導電層に達するコンタクトホールが形
成される。このため、上層導電層は目ずれを起こしたコ
ンタクトホールを介して検査用導電層にも接触するよう
に形成される。従って、この検査用導電層と上層導電層
又は下層導電層との間が電気的に短絡されるので、これ
を測定することにより、コンタクトホールの目ずれを検
知することができる。
[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図及び第2図は本発明の第1の実施例を示す図であ
り、第1図(b)及び第2図(b)は夫々第1図(a)
及び第2図(a)のB−B線による断面図である。
シリコン基板1の表面上に、絶縁膜7を介して検査用導
電層2a、2b、2c、2dが、所定のコンタクトホー
ル形成位置を中心としてこの形成位置から直交する4方
向に延びるようにパターン形成されている。そして、こ
れらの検査用導電層2a、2b、2c、2d上には絶縁
膜7を介して下層導電層3が形成される。また、この下
層導電層3上には眉間絶縁膜6が形成され、この眉間絶
縁膜6の所定位置にコンタクトホール5が形成される。
そして、このコンタクトホール5を埋め込むようにして
、上層導電層4が所定の配線パターンで眉間絶縁膜6上
に形成される。
本実施例方法においては、第1図に示すように、コンタ
クトホール5の目ずれがない正常の状態では、上層導電
層4は下層導電層3とのみ導通している。しかしながら
、第2図に示すように、コンタクトホール5の目ずれが
発生すると、このコンタクトホール5は下層導電層3と
検査用導電層2aとの間の絶縁膜7を介して検査用導電
層2aに達する。このため、上層導電層4は検査用導電
層2aと導通部8を介して導通する。従って、検査用導
電層2aと上層導電層4に接続された電極パッドとの間
に電圧を印加することにより、上層導電層4と検査用導
電層2aとの間の短絡を電気的に検出することができ、
コンタクトホール5の目ずれを検出することができる。
なお、コンタクトホールの所定の形成位置に大きな穴が
開いてしまった場合にも、検査用導電層2a乃至2dと
上層導電層4との間に短絡が発生するので、本実施例方
法はコンタクトホールの穴の大きさのチエツクにも使用
することができる。
また、短絡の検出は下層導電層3と検査用導電層2aと
の間で行ってもよいことは勿論である。
本実施例においては、上層導電層4と短絡したのは検査
用導電層2aであるから、これによりコンタクトホール
5の目ずれの方向が図示上の右方向であることがわかる
。しかし、この目ずれの方向を検知する必要がない場合
には、検査用導電層としてはコンタクトホール形成予定
領域の下方周辺に広がる1個の導電層を設ければよい。
第3図は本発明の第2の実施例方法を示す平面図である
0本実施例においては、平面視で矩形のコンタクトホー
ル5の1辺にこの辺に平行の3本の細い検査用導電層1
2aを前記辺に直交する方向に相互間に適長間隔をおい
て配置しである。また、コンタクト・ホール5の他の3
辺にも同様の各3本の検査用導電層12b、12c、1
2dを配置しである。
従って、上層配線層14がいずれの検査用導電層12a
乃至12dと短絡するか、またその3本の導電層のいず
れと短絡するかを電気的に検出することにより、コンタ
クトホール5の目ずれの方向を検知できると共に、その
目ずれ量を定量的に測定することができる。
なお、本発明において、検査用導電層としては、半導体
装置の動作上必要な配線層を流用することもできる。
[発明の効果] 以上説明したように本発明によれば、コンタクトホール
形成予定領域の下方に検査用導電層を配置し、上層導電
層又は下層導電層と検査用導電層との間の電気的短絡を
測定することによりコンタクトホールの目ずれを電気的
に検査できるから、検査効率を著しく向上させることが
できる。
【図面の簡単な説明】
第1図(a)は本発明の第1の実施例方法にて目ずれか
ない場合の目ずれチエツクパターンを示す平面図、第1
図(b)は第1図(a)のB−B線による断面図、第2
図(a)は同じくこの第1の実施例方法にて目ずれが発
生した場合の目ずれチエツクパターンを示す平面図、第
2図(b)は第2図(a)のB−B線による断面図、第
3図は本発明の第2の実施例方法を示す平面図である。 1;シリコン基板、2a、2b、2c、2d。 12a、12b、12c、12d;検査用導電層、3;
下層導電層、4;上層導電層、5;コンタクトホール、
6;層間絶縁膜、7;絶縁膜、8;上層導電層の導通部

Claims (1)

    【特許請求の範囲】
  1. (1)コンタクトホールを形成すべき領域の周囲を通過
    する検査用の導電層を形成しておき、この検査用導電層
    の上に絶縁膜を介して下層導電層、層間絶縁膜、コンタ
    クトホール及び上層導電層を順次形成した後、この上層
    導電層又は下層導電層と前記検査用導電層との間の短絡
    を測定することにより、コンタクトホールの目ずれを検
    査することを特徴とする半導体装置のコンタクトホール
    の目ずれ検査方法。
JP1047781A 1989-02-27 1989-02-27 半導体装置のコンタクトホールの目ずれ検査方法 Expired - Lifetime JP2890442B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1047781A JP2890442B2 (ja) 1989-02-27 1989-02-27 半導体装置のコンタクトホールの目ずれ検査方法
EP90302042A EP0385702B1 (en) 1989-02-27 1990-02-27 Method for electrically detecting positional deviation of contact hole in semiconductor device
US07/485,719 US5066908A (en) 1989-02-27 1990-02-27 Method for electrically detecting positional deviation of contact hole in semiconductor device
DE69033386T DE69033386T2 (de) 1989-02-27 1990-02-27 Elektrisches Verfahren, um Positionsfehler an den Kontaktöffnungen in einer Halbleitervorrichtung zu erkennen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047781A JP2890442B2 (ja) 1989-02-27 1989-02-27 半導体装置のコンタクトホールの目ずれ検査方法

Publications (2)

Publication Number Publication Date
JPH02224354A true JPH02224354A (ja) 1990-09-06
JP2890442B2 JP2890442B2 (ja) 1999-05-17

Family

ID=12784914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047781A Expired - Lifetime JP2890442B2 (ja) 1989-02-27 1989-02-27 半導体装置のコンタクトホールの目ずれ検査方法

Country Status (4)

Country Link
US (1) US5066908A (ja)
EP (1) EP0385702B1 (ja)
JP (1) JP2890442B2 (ja)
DE (1) DE69033386T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000006296A3 (de) * 1998-07-28 2001-04-12 Aventis Res & Tech Gmbh & Co Mikropartikel hergestellt aus cycloolefincopolymeren und deren verwendung zur kontrollierten wirkstofffreigabe

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429670B2 (en) * 1995-07-18 2002-08-06 Murata Manufacturing Co., Ltd. Method of examining posture of an electronic part
US6297458B1 (en) 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process
AT501513B1 (de) * 2005-03-01 2007-06-15 Austria Tech & System Tech Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage
DE102008014111A1 (de) * 2008-03-13 2009-10-01 X-Fab Semiconductor Foundries Ag Teststrukturen zur Überprüfung der Positioniergenauigkeit bei Herstellungsprozessen von mikroelektronischen Schaltkreisen
US11854915B2 (en) * 2021-07-09 2023-12-26 Changxin Memory Technologies, Inc. Electrical test structure, semiconductor structure and electrical test method
CN115602663A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司(Cn) 电学测试结构、半导体结构及电学测试方法
CN114383491A (zh) * 2021-11-26 2022-04-22 广州美维电子有限公司 机械钻孔的快速偏位检查方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188144A (ja) * 1983-04-08 1984-10-25 Hitachi Ltd 多層配線の形成法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3301939A (en) * 1963-12-30 1967-01-31 Prec Circuits Inc Multilayer circuit boards with plated through holes
US3859711A (en) * 1973-03-20 1975-01-14 Ibm Method of detecting misregistration of internal layers of a multilayer printed circuit panel
US4510446A (en) * 1982-11-03 1985-04-09 Burroughs Corporation Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board
JPS6353942A (ja) * 1986-08-22 1988-03-08 Toshiba Corp マスクパタ−ンの合せずれ測定方法
US4894606A (en) * 1988-07-07 1990-01-16 Paur Tom R System for measuring misregistration of printed circuit board layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188144A (ja) * 1983-04-08 1984-10-25 Hitachi Ltd 多層配線の形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000006296A3 (de) * 1998-07-28 2001-04-12 Aventis Res & Tech Gmbh & Co Mikropartikel hergestellt aus cycloolefincopolymeren und deren verwendung zur kontrollierten wirkstofffreigabe

Also Published As

Publication number Publication date
US5066908A (en) 1991-11-19
EP0385702A3 (en) 1991-01-02
DE69033386T2 (de) 2000-03-30
DE69033386D1 (de) 2000-01-13
JP2890442B2 (ja) 1999-05-17
EP0385702A2 (en) 1990-09-05
EP0385702B1 (en) 1999-12-08

Similar Documents

Publication Publication Date Title
JP2890442B2 (ja) 半導体装置のコンタクトホールの目ずれ検査方法
US6204075B1 (en) Method of detecting defects in a wiring process
KR100267483B1 (ko) 바이어 홀 개구 검사용 첵크 패턴
JPH08124987A (ja) 半導体装置の電気特性検査パターン及び検査方法
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
JPH04199651A (ja) 半導体装置およびその製造方法
JPS622458B2 (ja)
KR20000026196A (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
JPH0645419A (ja) 半導体装置
JPH06216207A (ja) ウエーハの検査方法
US7538345B2 (en) Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied
JPH10116866A (ja) 半導体装置及び、この半導体装置とプローブカードとの位置決め方法
JPH065674A (ja) 半導体集積回路装置
JPS6167238A (ja) 半導体装置
KR20000045238A (ko) 반도체 소자 제조 공정에서의 오버레이 측정 장치 및 방법
JPH0621180A (ja) プリント配線板のソルダーレジスト層の位置ずれ検査方法
JPS629260A (ja) センサ
JP2001176782A (ja) 半導体装置及びその製造方法
CN203850293U (zh) 一种用于监测套刻偏移的测试结构
JPH0338897A (ja) プリント基板の内層導体の位置ずれ検査方法
JPH053237A (ja) スルーホール/上層配線の合わせずれ検知方法
JPH0766263A (ja) 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ
JPH02284439A (ja) 半導体装置およびその検査方法
JPS61111531A (ja) 半導体装置のマスク合わせ精度検出方法
JPS6345833A (ja) 半導体装置