JPH01297918A - Immunity testing circuit - Google Patents

Immunity testing circuit

Info

Publication number
JPH01297918A
JPH01297918A JP63127075A JP12707588A JPH01297918A JP H01297918 A JPH01297918 A JP H01297918A JP 63127075 A JP63127075 A JP 63127075A JP 12707588 A JP12707588 A JP 12707588A JP H01297918 A JPH01297918 A JP H01297918A
Authority
JP
Japan
Prior art keywords
circuit
noise
balanced
under test
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63127075A
Other languages
Japanese (ja)
Other versions
JP2603513B2 (en
Inventor
Naoji Ikeda
池田 直司
Mitsuo Hattori
光男 服部
Takeshi Ideguchi
井手口 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12707588A priority Critical patent/JP2603513B2/en
Publication of JPH01297918A publication Critical patent/JPH01297918A/en
Application granted granted Critical
Publication of JP2603513B2 publication Critical patent/JP2603513B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

PURPOSE:To reduce a noise voltage to an opposite device side and to accurately measure characteristics by connecting impedance circuits which are equal in value to one another between a balanced couple of transmission lines between a transformer and a common mode choke coil. CONSTITUTION:The impedance circuits Z1 and Z2 which are nearly equal in value to each other are connected between the ground and the lines of the balanced couple of transmission lines L between the transformer T and common mode choke coil CH. While the output level of a noise generator G, the fre quency or waveform of the generated noise voltage is varied, the error of a digital signal transmitted and received between devices Q1 and Q2 through the transmission line L is observed. At this time, a noise applied to the genera tor G is effective to only the device Q1 to be tested and exerts no influence upon the opposite device Q2. Thus, the characteristics are accurately tested.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、平衡対伝送路に接続されるディジタル通信装
置の試験に利用する。本発明は、平衡対伝送路に対して
接地との間に雑音電圧を印加する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is utilized for testing digital communication equipment connected to a balanced pair transmission line. The present invention relates to an apparatus for applying a noise voltage between a balanced pair transmission line and ground.

本発明は、平衡対伝送路に接続された被試験装置とその
平衡対伝送路に接続された通信相手である相手装置との
間の平衡対伝送路に挿入し、平衡対伝送路に雑音電圧を
与える装置において、被試験装置に対して雑音電圧が到
達し相手装置には雑音電圧が到達しないようにして被試
験装置の特性を的確に試験できるようにしたものである
The present invention is a device under test that is inserted into a balanced pair transmission line between a device under test connected to a balanced pair transmission line and a counterpart device that is a communication partner connected to the balanced pair transmission line. In this device, the characteristics of the device under test can be accurately tested by preventing noise voltage from reaching the device under test and not reaching the other device.

〔従来の技術〕[Conventional technology]

平衡対伝送路に接続されるディジタル通信装置は、架空
ケーブルあるいは屋内配線で電力線その他から誘導雑音
を受けることがあり、これは平衡対線間よりむしろ平衡
対線と接地との間に大きい電圧となって現れる。ディジ
タル通信装置はその筐体および実装された各回路は原則
として接地されているから、平衡対線と接地との間の雑
音電圧が大きい場合には、通信装置の回路に影響が現れ
て符号誤り誤動作その他の品質劣化の原因となる。
Digital communications equipment connected to balanced-pair transmission lines can receive induced noise from power lines and other sources in overhead cables or indoor wiring, which is caused by large voltages between the balanced-pair wires and ground rather than between the balanced-pair wires. It appears. As a general rule, the housing and each mounted circuit of a digital communication device are grounded, so if the noise voltage between the balanced pair wire and the ground is large, it will affect the communication device circuit and cause code errors. This may cause malfunction or other quality deterioration.

これを試験するために従来から平衡対伝送路と接地との
間に雑音電圧を印加し、その雑音電圧の種類やレベルに
したがって、被試験装置の符号誤りその他を試験する方
法が知られている。
In order to test this, a conventional method is known in which a noise voltage is applied between the balanced pair transmission line and the ground, and the device under test is tested for code errors and other conditions according to the type and level of the noise voltage. .

第7図はその従来例回路であり、被試験装置Q1とその
通信相手となる相手装置Q2とを接続する平衡対伝送路
りに挿入されたコイルT1の中点に、雑音発生器Gの出
力を接続して接地との間に雑音電圧を与え、上記相手装
置側の平衡対伝送路りにはこの雑音が伝送されないよう
に、コモンモードチョークコイルCHが挿入される。こ
の回路では、被試験装置Q1 に対する平衡対伝送路と
接地との間に雑音電圧を与えながら、伝送信号の誤り率
を測定する。
FIG. 7 shows a conventional example circuit, in which the output of a noise generator G is connected to the midpoint of a coil T1 inserted in a balanced pair transmission path connecting a device under test Q1 and a device Q2 with which it communicates. A common mode choke coil CH is inserted into the balanced pair transmission path of the partner device to prevent this noise from being transmitted. In this circuit, the error rate of the transmitted signal is measured while applying a noise voltage between the balanced pair transmission line for the device under test Q1 and the ground.

この回路はコイルT、で中点接地となるため実用的な平
衡対伝送路とはやや条件がことなるため、これを改良す
るものとして第8図に示す回路が用いられている。この
回路は同じく、従来例回路であって、被試験装置Q1 
とその通信相手となる相手装置Q2とを接続する平衡対
伝送路りに挿入され、上記被試験装置側の平衡対伝送路
に対して平衡な二次巻線を備えたトランスTを用い、こ
のトランスの一次巻線に雑音電圧を印加する雑音発生器
Gを接続し、上記相手装置側Q2の平衡対伝送路りにこ
の雑音発生器Gの出力が伝送されないようにコモンモー
ドチョークコイルCHを接続した回路である。
Since this circuit is grounded at the center point at the coil T, the conditions are somewhat different from those of a practical balanced pair transmission line.As an improvement to this, the circuit shown in FIG. 8 is used. This circuit is also a conventional circuit, and is the device under test Q1.
A transformer T is inserted into the balanced pair transmission line connecting the communication partner device Q2, and is equipped with a secondary winding that is balanced with respect to the balanced pair transmission line on the side of the device under test. Connect a noise generator G that applies a noise voltage to the primary winding of the transformer, and connect a common mode choke coil CH so that the output of this noise generator G is not transmitted to the balanced pair transmission path of the partner device Q2. This is the circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この回路は雑音発生器Gを接地に対してフロート状態に
することができる優れた回路であるが、コモンモードチ
ョークコイルCHには周波数特性があり、広い周波数範
囲あるいは多種類のパルス性雑音に対して、相手装置Q
2側への雑音の漏洩を防ぐことができない欠点がある。
This circuit is an excellent circuit that can float the noise generator G with respect to ground, but the common mode choke coil CH has frequency characteristics, so it cannot be used in a wide frequency range or in many types of pulse noise. Then, the other device Q
There is a drawback that leakage of noise to the second side cannot be prevented.

すなわち、相手装置Q2側の平衡対伝送路りに雑音発生
器Gの出力雑音が漏洩すると、観測された伝送信号の誤
りが被試験装置Q1で発生したものか、相手装置Q2で
発生したものかを区別することができなくなり、被試験
装置Q1の特性を正確に測定することができなくなる。
In other words, if the output noise of the noise generator G leaks into the balanced transmission path on the side of the target device Q2, it will be difficult to determine whether the error in the observed transmission signal occurred in the device under test Q1 or the target device Q2. Therefore, it becomes impossible to accurately measure the characteristics of the device under test Q1.

本発明はこれを改良するもので、相手装置側への雑音電
圧の漏洩を軽減させて、被試験装置についての特性を正
確に測定することができる回路を提供することを目的と
する。
The present invention is an improvement on this, and an object of the present invention is to provide a circuit that can reduce the leakage of noise voltage to the other device side and accurately measure the characteristics of a device under test.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、平衡対伝送路に雑音を印加するトランスと相
手装置への雑音の漏洩を防ぐコモンモードチョークコイ
ルとの間の平衡対伝送路の各線と接地との間に、それぞ
れ、互いにほぼ等しい値のインピーダンス回路(Zl、
Z2)を接続することを特徴とする。
The present invention provides a structure in which a transformer that applies noise to the balanced pair transmission line and a common mode choke coil that prevents leakage of noise to the other device are connected between each line of the balanced pair transmission line and the ground, which are substantially equal to each other. value impedance circuit (Zl,
Z2).

このインピーダンス回路は、その−例として直流阻止用
のコンデンサと抵抗器との直列回路であり、二つのイン
ピーダンス回路の値はできる限り一致させ′るように設
定することが望ましい。
This impedance circuit is, for example, a series circuit of a DC blocking capacitor and a resistor, and it is desirable that the values of the two impedance circuits be set to match as much as possible.

〔作用〕[Effect]

コモンモードチョークコイルには周波数特性があるが、
インピーダンス回路の値を適当に設定することにより、
この周波数特性を平坦化させることができる。また、相
手装置の側では接地に対してインピーダンス回路を接続
することにより、このインピーダンス回路に雑音電流が
流れて雑音電圧を低下させ、相手装置の側に伝送される
雑音電圧を軽減することができる。さらに、コモンモー
ドチョークコイルの周波数特性にはしばしば鋭い共振や
反共振があり、インピーダンス回路に抵抗器を利用する
ことによりこの鋭い共振や反共振を緩和させて、相手装
置の側に伝送される雑音電圧を軽減させることができる
Common mode choke coils have frequency characteristics, but
By appropriately setting the value of the impedance circuit,
This frequency characteristic can be flattened. In addition, by connecting an impedance circuit to ground on the other device's side, a noise current flows through this impedance circuit, lowering the noise voltage, and reducing the noise voltage transmitted to the other device's side. . Furthermore, the frequency characteristics of common mode choke coils often have sharp resonances and anti-resonances, and by using a resistor in the impedance circuit, these sharp resonances and anti-resonances can be alleviated and the noise transmitted to the other device can be reduced. The voltage can be reduced.

これにより、雑音電圧が印加されるのは被試験装置のみ
となり、観測される伝送信号の誤りは被試験装置から発
生したものとして測定することが可能となる。
As a result, the noise voltage is applied only to the device under test, and it becomes possible to measure errors in the observed transmission signal as having occurred from the device under test.

〔実施例〕 第1図は本発明実施例回路のブロック構成図である。こ
の回路は、被試験装置Q1 とその通信相手となる相手
装置Q2とを接続する平衡対伝送路Lに挿入され、上記
被試験装置側の平衡対伝送路に対して平衡な二次巻線を
備えたトランスTと、このトランスTの一次巻線に雑音
電圧を印加する雑音発生器Gと、上記相手装置側の平衡
対伝送路りに挿入されたコモンモードチョークコイルc
Hとを備えた回路において、上記トランスTと上記コモ
ンモードチョークコイルCHとの間の平衡対伝送路の各
線と接地との間に、それぞれ、互いにほぼ等しい値であ
るインピーダンス回路Zl 、Z2が接続されたことを
特徴とする。
[Embodiment] FIG. 1 is a block diagram of a circuit according to an embodiment of the present invention. This circuit is inserted into a balanced pair transmission line L connecting the device under test Q1 and its communication partner Q2, and connects a balanced secondary winding to the balanced pair transmission line on the device under test side. a noise generator G that applies a noise voltage to the primary winding of the transformer T, and a common mode choke coil c inserted into the balanced pair transmission path of the partner device.
In the circuit provided with H, impedance circuits Zl and Z2 having substantially equal values are connected between each line of the balanced pair transmission line between the transformer T and the common mode choke coil CH and the ground, respectively. It is characterized by having been.

この第1図実施例回路は一対の平衡対伝送路についての
み図示しているが、複数対の平衡対伝送路について一つ
の装置内に実装することが可能である。
Although the circuit of FIG. 1 is illustrated for only one pair of balanced pair transmission lines, it is possible to implement a plurality of pairs of balanced pair transmission lines in one device.

インピーダンス回路Zl、Z2の一例は、第2図に示す
ように、コンデンサCおよび抵抗器Rの直列回路である
。コンデンサCは直流阻止用であり、その値は利用周波
数帯域にわたり十分低いインピーダンスを有するものを
選ぶ。また抵抗器Rの値は、相手装置Q2の端子インピ
ーダンスに対して妨害のない程度に高く、コモンモード
チョークコイルCHの利用周波数帯域でのインピーダン
スに対して低く設定することがよい。また、二つのイン
ピーダンス回路z1およびZ2の値はできるかぎり正確
に一致させて、平衡対伝送路の平衡度を失わないように
設定することがよい。
An example of the impedance circuits Zl and Z2 is a series circuit of a capacitor C and a resistor R, as shown in FIG. The capacitor C is for direct current blocking, and its value is selected to have sufficiently low impedance over the frequency band to be used. Further, the value of the resistor R is preferably set to be high enough to not cause interference with the terminal impedance of the counterpart device Q2, and low with respect to the impedance in the frequency band used by the common mode choke coil CH. Further, it is preferable that the values of the two impedance circuits z1 and Z2 are set to match as accurately as possible so as not to lose the balance of the balanced transmission line.

このインピーダンス回路の相手装置Q2の端子インピー
ダンスに対する影響は(Z+ +z、 、はぼ2Z)が
並列に挿入されたことになり、平衡対伝送路りの雑音電
圧に対する影響は、二つのインピーダンス回路の並列回
路(はぼz/2)が接地との間に挿入されたことになる
The influence of this impedance circuit on the terminal impedance of the other device Q2 is that (Z+ +z, , 2Z) is inserted in parallel, and the influence on the noise voltage of the balanced transmission path is due to the parallel connection of the two impedance circuits. This means that the circuit (habo z/2) is inserted between it and the ground.

実用的な値は、着目する周波数帯域を10 kHz〜1
0M)Izとすると、コンデンサCの値は0.1 μF
〜10μFであり、抵抗器Rの値は1000〜1にΩで
ある。
A practical value is to set the frequency band of interest to 10 kHz to 1
0M) Iz, the value of capacitor C is 0.1 μF
~10 μF, and the value of resistor R is 1000 to 1Ω.

雑音発生器Gは接地に対してフロート状態とすることが
できるし、必要があれば、その出力中点電位を接地する
こともできる。
The noise generator G can be floated with respect to ground, and if necessary, its output midpoint potential can be grounded.

このような回路では、トランスTより印加される雑音電
圧は、平衡対伝送路の対間には現れず平衡対伝送路と接
地との間に現れる。この雑音電圧は実用的なケーブルで
電力線その他からの誘導による雑音に対する擬似雑音信
号である。この雑音電圧は、トランスTから被試験装置
Q、には伝送されるが、相手装置Q2の側には、インピ
ーダンス回路Z+ 、Z2およびコモンモードチョーク
コイルCHにより減衰を受けて伝送される。
In such a circuit, the noise voltage applied by the transformer T does not appear between the pair of balanced pair transmission lines, but appears between the balanced pair transmission line and ground. This noise voltage is a pseudo-noise signal for noise induced from power lines and other sources in practical cables. This noise voltage is transmitted from the transformer T to the device under test Q, but is transmitted to the other device Q2 after being attenuated by the impedance circuits Z+, Z2 and the common mode choke coil CH.

雑音発生器Gの出力レベルあるいは発生する雑音電圧の
周波数もしくは波形を変化させながら、二つの装置Q、
およびQ2の間でこの平衡対伝送路りを介して送受信さ
れるディジタル信号についてその誤りを観測する。この
とき、この回路から印加される雑音は被試験装置Q1 
に対してのみ有効であり、相手装置Q2に対してはその
影響はない。つまり、印加される雑音電圧により観測さ
れるディジタル信号の誤りは被試験装置Qlで発生する
ものとしてよいので、被試験装置Q、につぃての正確な
特性を試験することができる。
While changing the output level of the noise generator G or the frequency or waveform of the generated noise voltage, the two devices Q,
Errors in digital signals transmitted and received via this balanced pair transmission path between Q2 and Q2 are observed. At this time, the noise applied from this circuit is the device under test Q1
It is effective only for the other device Q2, and has no effect on the other device Q2. In other words, since the error in the digital signal observed due to the applied noise voltage may be assumed to occur in the device under test Ql, the accurate characteristics of the device under test Q can be tested.

第4図にこの実施例回路の特性を実測した結果を示す。FIG. 4 shows the results of actually measuring the characteristics of this example circuit.

電圧V。−V3は第1図に記入したとおりである。イン
ピーダンス回路Z1およびZ2はコンデンサ1.5 μ
F、抵抗器200 Ωの直列回路を用いた。この図から
、雑音発生器Gの出力電圧V。
Voltage V. -V3 is as indicated in FIG. Impedance circuits Z1 and Z2 are capacitors 1.5μ
F, a series circuit with a 200 Ω resistor was used. From this figure, the output voltage V of the noise generator G.

は、はとんど減衰を受けることなく電圧V1 として被
試験装置Q+ に印加され、相手装置Q2 に対しては
電圧V3として大き(減衰を受けて印加されることがわ
かる。電圧V1は電圧V3に対して広い周波数帯域にわ
たり約40dBの優位がある。
is applied to the device under test Q+ as a voltage V1 without being attenuated, and is applied to the device under test Q2 as a large voltage V3 (with attenuation). Voltage V1 is applied as voltage V3 It has an advantage of about 40 dB over a wide frequency band.

第5図に比較例として第8図に示す従来例回路について
同様の実測結果を示す。電圧V。−■3は第8図に記入
したとおりである。低い周波数域において顕著な改善が
あることがわかる。
FIG. 5 shows similar actual measurement results for the conventional circuit shown in FIG. 8 as a comparative example. Voltage V. -■3 is as written in Figure 8. It can be seen that there is a significant improvement in the low frequency range.

第6図は上記実施例回路の平衡度を測定した結果を示す
図である。上記実施例回路について第3図のように各端
子を抵抗器で終端し、横電圧Vaおよび縦電圧vbを測
定し、その比を平衡度としてデシベル表示したものであ
る。この回路は数kHzから数十MHzまでの広い周波
数域で実用的に十分な程度の平衡度が保たれていること
がわかる。
FIG. 6 is a diagram showing the results of measuring the balance of the circuit of the above embodiment. Regarding the circuit of the above embodiment, each terminal is terminated with a resistor as shown in FIG. 3, the horizontal voltage Va and the vertical voltage Vb are measured, and the ratio thereof is expressed as a degree of balance and expressed in decibels. It can be seen that this circuit maintains a practically sufficient level of balance over a wide frequency range from several kHz to several tens of MHz.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、印加する雑音電
圧は被試験装置にのみ有効であり、相手装置には大きく
減衰されて印加されるから、雑音電圧を印加することに
より観測される信号の誤りは被試験装置で発生するもの
として評価してよく、正確な評価ができる効果がある。
As explained above, according to the present invention, the noise voltage to be applied is effective only to the device under test and is applied to the other device in a highly attenuated state. Errors can be evaluated as occurring in the device under test, which has the effect of allowing accurate evaluation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例回路のブロック構成図。 第2図はインピーダンス回路の構成例を示す図。 第3図は本発明実施例回路の平衡度を測定するための回
路図。 第4図は本発明実施例回路の特性実測図。 第5図は従来例回路(第8図)の特性実測図。 第6図は本発明実施例回路の平衡度の実測図。 第7図は従来例回路の構成図。 第8図は従来例回路の構成図。 Q、・・・被試験装置、Q2・・・相手装置、L・・・
平衡対伝送路、■・・・本発明の回路、T・・・トラン
ス、G・・・雑音発生器、CH・・・コモンモードチョ
ークコイノペZ+ 、Z2・・・インピーダンス回路。 特許出願人 日本電信電話株式会社。 代理人 弁理士 井 出 直 孝 →周罠毅()(z) →周及暇(Hz) 従来例筒I生 昂 5 回 周波セ(Hz) 平衡度の測定趙県 肩 6 因
FIG. 1 is a block diagram of a circuit according to an embodiment of the present invention. FIG. 2 is a diagram showing a configuration example of an impedance circuit. FIG. 3 is a circuit diagram for measuring the balance of the circuit according to the embodiment of the present invention. FIG. 4 is a characteristic measurement diagram of the circuit according to the embodiment of the present invention. FIG. 5 is a characteristic measurement diagram of the conventional circuit (FIG. 8). FIG. 6 is an actual measurement diagram of the balance of the circuit according to the embodiment of the present invention. FIG. 7 is a configuration diagram of a conventional circuit. FIG. 8 is a configuration diagram of a conventional circuit. Q...device under test, Q2...other device, L...
Balanced pair transmission line, ■...Circuit of the present invention, T...Transformer, G...Noise generator, CH...Common mode choke Koinope Z+, Z2...Impedance circuit. Patent applicant: Nippon Telegraph and Telephone Corporation. Agent Patent Attorney Ide Nao Takashi → Zhou Trayi () (z) → Zhou and Lei (Hz) Conventional example tube I Shenggong 5 times frequency (Hz) Measurement of equilibrium degree Zhao Xian shoulder 6 reasons

Claims (1)

【特許請求の範囲】[Claims] 1、被試験装置(Q_1)とその通信相手となる相手装
置(Q_2)とを接続する平衡対伝送路(L)に挿入さ
れ、上記被試験装置側の平衡対伝送路に対して平衡な二
次巻線を備えたトランス(T)と、このトランスの一次
巻線に雑音電圧を印加する雑音発生器(G)と、上記相
手装置側の平衡対伝送路に挿入されたコモンモードチョ
ークコイル(CH)とを備えたイミュニティ試験回路に
おいて、上記トランスと上記コモンモードチョークコイ
ルとの間の平衡対伝送路の各線と接地との間に、それぞ
れ、互いにほぼ等しい値であるインピーダンス回路(Z
_1、Z_2)が接続されたことを特徴とするイミュニ
ティ試験回路。
1. Inserted into the balanced pair transmission path (L) connecting the device under test (Q_1) and the other device (Q_2) with which it communicates, and which is balanced with respect to the balanced pair transmission path on the device under test side. A transformer (T) equipped with a secondary winding, a noise generator (G) that applies a noise voltage to the primary winding of this transformer, and a common mode choke coil ( In the immunity test circuit, an impedance circuit (Z
_1, Z_2) are connected.
JP12707588A 1988-05-26 1988-05-26 Immunity test circuit Expired - Fee Related JP2603513B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12707588A JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12707588A JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Publications (2)

Publication Number Publication Date
JPH01297918A true JPH01297918A (en) 1989-12-01
JP2603513B2 JP2603513B2 (en) 1997-04-23

Family

ID=14950959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12707588A Expired - Fee Related JP2603513B2 (en) 1988-05-26 1988-05-26 Immunity test circuit

Country Status (1)

Country Link
JP (1) JP2603513B2 (en)

Also Published As

Publication number Publication date
JP2603513B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
JP2722213B2 (en) Matching device
ES2295851T3 (en) METHOD AND PROVISION FOR THE TEST OF LOOP OF A DISTURBED LINE.
US6668041B2 (en) Single ended line probing in DSL system
CN101843001B (en) Testing device and method for determining a common mode signal of an electrical telecommunication
US6801601B2 (en) Single ended line probing in DSL system using transformerless hybrid
US4578761A (en) Separating an equivalent circuit into components to detect terminating networks
US4996488A (en) Measuring and limiting EMI with a selectable mode reflection network
US4368362A (en) Automatic telephone loaded/nonloaded facility type identification circuit
JP3642979B2 (en) Conducted immunity tester
US3626282A (en) Method for locating shunt faults in a cable utilizing the fault as a noise source
US7282903B2 (en) Longitudinal balance measuring bridge circuit
JPH01297918A (en) Immunity testing circuit
JP2807546B2 (en) Pseudo communication network
US4701947A (en) Circuit arrangement for suppressing interference signals on the receiving arm of a telephone subscriber line circuit
US2735897A (en) giaro
US4748403A (en) Apparatus for measuring circuit element characteristics with VHF signal
JP2594368B2 (en) Pseudo communication network
JP3303047B2 (en) Interference wave applying device
JPH0227848A (en) Immunity test circuit
US5396197A (en) Network node trap
JP2820494B2 (en) Pseudo communication network
US6154037A (en) System and method for testing distortion in transformers
US3598929A (en) Electroacoustic transmission testing device
US1801342A (en) Electrical network
KR960012946B1 (en) Testing circuit and method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees