JP7567864B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7567864B2
JP7567864B2 JP2022094320A JP2022094320A JP7567864B2 JP 7567864 B2 JP7567864 B2 JP 7567864B2 JP 2022094320 A JP2022094320 A JP 2022094320A JP 2022094320 A JP2022094320 A JP 2022094320A JP 7567864 B2 JP7567864 B2 JP 7567864B2
Authority
JP
Japan
Prior art keywords
side switch
low
wiring
potential wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022094320A
Other languages
English (en)
Other versions
JP2023180760A (ja
Inventor
祐樹 石倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022094320A priority Critical patent/JP7567864B2/ja
Priority to US18/134,599 priority patent/US20230402922A1/en
Publication of JP2023180760A publication Critical patent/JP2023180760A/ja
Application granted granted Critical
Publication of JP7567864B2 publication Critical patent/JP7567864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/346—Passive non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、電力変換装置に関する。
特許文献１は、電力変換装置を開示している。この電力変換装置は、入力コンデンサと、４つのパワーＭＯＳＦＥＴを備えている。入力コンデンサは、直流入力電源の正極及び負極に接続されている。４つのパワーＭＯＳＦＥＴのうちの２つは、直流入力電極の両極の間に直列で接続されている。４つのパワーＭＯＳＦＥＴのうちの残りの２つは、直流入力電極の両極の間に直列で接続されている。また、直列接続された２組のパワーＭＯＳＦＥＴは、互いに並列になっている。
特開２０１１－１５２０１１号公報
特許文献１に記載のような電力変換装置においては、入力コンデンサの第１端から、ハイサイド側のパワーＭＯＳＦＥＴ、ローサイド側のパワーＭＯＳＦＥＴを経て、入力コンデンサの第２端へと至る電流の経路、いわゆる電流ループが存在する。このような電流ループには、寄生インダクタンスが生じる。そして、４つのパワーＭＯＳＦＥＴのうちの２つを含む電流ループでの寄生インダクタンスと、残りの２つのパワーＭＯＳＦＥＴを含む電流ループでの寄生インダクタンスとが異なることがある。このように寄生インダクタンスに違いが生じていると、電流変換装置のノイズ増加の原因となることがある。
本開示の一態様である電力変換装置は、基板と、第１電源ラインと、前記第１電源ラインに対して低電位な第２電源ラインと、第１端子が前記第１電源ラインに接続されている第１ハイサイドスイッチと、第１端子が前記第１ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第１ローサイドスイッチと、第１端が前記第１ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第１コンデンサと、第１端子が前記第１電源ラインに接続され、前記第１ハイサイドスイッチに対して並列な第２ハイサイドスイッチと、第１端子が前記第２ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第２ローサイドスイッチと、第１端が前記第２ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第２コンデンサと、第１端が前記第１ハイサイドスイッチの第２端子及び前記第２ハイサイドスイッチの第２端子に接続されているインダクタと、第１端が前記インダクタの第２端に接続され、第２端が前記第２電源ラインに接続されている出力コンデンサと、を基板上に備え、前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチを含む第１電流ループと、前記第２コンデンサ、前記第２ハイサイドスイッチ、及び前記第２ローサイドスイッチを含む第２電流ループと、前記基板の主面に直交する方向での平面視で、前記第１電源ライン又は前記第２電源ラインが、前記第１電流ループと前記第２電流ループとの間に位置しており、前記第１電流ループを流れる電流の向きは、前記第２電流ループを流れる電流の向きに対して逆向きである。
上記構成によれば、第１電流ループの各素子と第１電流ループの各素子とが、電位が安定している第１電源ライン、又は第２電源ラインで分断される。したがって、第１電流ループ及び第２電流ループが、それぞれ独立したループとして形成される。そして、２つの電流ループを流れる電流の向きが互いに逆向きである。そのため、第１電流ループの各スイッチに電流が流れることで生じるノイズと、第２電流ループの各スイッチに電流が流れることで生じるノイズとが、互いに打ち消し合う。これらの結果、電力変換装置全体としてはノイズを低減できる。
本開示の電力変換装置によれば、寄生インダクタンスによるノイズを低減できる。
図１は、第１実施形態の電力変換装置の回路図である。 図２は、第１実施形態の基板における第１層の平面図である。 図３は、第１実施形態の基板における第２層の平面図である。 図４は、第１実施形態の基板の断面図である。 図５は、第２実施形態の基板における第１層の平面図である。 図６は、第２実施形態の基板における第２層の平面図である。 図７は、変更例の基板における第２層の平面図である。
（第１実施形態）
以下、電力変換装置の第１実施形態について説明する。なお、図面は理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図中のものと異なる場合がある。
＜電力変換装置の回路構成＞
先ず、電力変換装置１０の回路構成について説明する。
図１に示すように、電力変換装置１０は、第１電源ラインＬ１と、第２電源ラインＬ２と、入力コンデンサＣ１と、を備えている。第１電源ラインＬ１は、直流電源Ｂの正極端子に接続されている。第２電源ラインＬ２は、直流電源Ｂの負極端子に接続されている。なお、図示は省略するが、第２電源ラインＬ２は、接地されている。したがって、第２電源ラインＬ２は、第１電源ラインＬ１よりも低電位なグランド電位である。入力コンデンサＣ１の第１端は第１電源ラインＬ１に接続されている。入力コンデンサＣ１の第２端は第２電源ラインＬ２に接続されている。
電力変換装置１０は、第１ハイサイドスイッチＨＳ１と、第１ローサイドスイッチＬＳ１と、第２ハイサイドスイッチＨＳ２と、第２ローサイドスイッチＬＳ２と、を備えている。これらのスイッチは、いずれもＮ型のＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）である。また、電力変換装置１０は、第１ヒューズＦ１と、第２ヒューズＦ２と、を備えている。なお、各スイッチのドレイン端子は、第１端子である。各スイッチのソース端子は、第２端子である。各スイッチのゲート端子は、第３端子である。
第１ハイサイドスイッチＨＳ１のドレイン端子は、第１ヒューズＦ１を介して第１電源ラインＬ１に接続されている。第１ヒューズＦ１は、一定値以上の電流が流れたときに溶断する。第１ローサイドスイッチＬＳ１のドレイン端子は、第１ハイサイドスイッチＨＳ１のソース端子に接続されている。第１ローサイドスイッチＬＳ１のソース端子は、第２電源ラインＬ２に接続されている。
第２ハイサイドスイッチＨＳ２のドレイン端子は、第２ヒューズＦ２を介して第１電源ラインＬ１に接続されている。第２ヒューズＦ２は、一定値以上の電流が流れたときに溶断する。また、第２ハイサイドスイッチＨＳ２は、第１ハイサイドスイッチＨＳ１に対して並列になっている。第２ローサイドスイッチＬＳ２のドレイン端子は、第２ハイサイドスイッチＨＳ２のソース端子に接続されている。第２ローサイドスイッチＬＳ２のソース端子は、第２電源ラインＬ２に接続されている。
電力変換装置１０は、第１コンデンサとしての第１スナバコンデンサＳＣ１と、第２コンデンサとしての第２スナバコンデンサＳＣ２と、を備えている。第１スナバコンデンサＳＣ１の第１端は、第１ハイサイドスイッチＨＳ１のドレイン端子に接続されている。第１スナバコンデンサＳＣ１の第２端は、第２電源ラインＬ２に接続されている。第２スナバコンデンサＳＣ２の第１端は、第２ハイサイドスイッチＨＳ２のドレイン端子に接続されている。第２スナバコンデンサＳＣ２の第２端は、第２電源ラインＬ２に接続されている。
電力変換装置１０は、インダクタＩと、出力コンデンサＣ２と、を備えている。インダクタＩの第１端は、第１ハイサイドスイッチＨＳ１のソース端子及び第２ハイサイドスイッチＨＳ２のソース端子に接続されている。出力コンデンサＣ２の第１端は、インダクタＩの第２端に接続されている。出力コンデンサＣ２の第２端は、第２電源ラインＬ２に接続されている。また、出力コンデンサＣ２の第１端は、外部機器Ｄの正極端子に接続されている。出力コンデンサＣ２の第２端は、第２電源ラインＬ２及び外部機器Ｄの負極端子に接続されている。
電力変換装置１０は、第１駆動回路ＤＣ１と、第２駆動回路ＤＣ２と、第３駆動回路ＤＣ３と、第４駆動回路ＤＣ４と、を備えている。第１駆動回路ＤＣ１は、第１ハイサイドスイッチＨＳ１のゲート端子に接続されている。第１駆動回路ＤＣ１は、第１ハイサイドスイッチＨＳ１のゲート端子に、第１駆動信号を出力する。第２駆動回路ＤＣ２は、第１ローサイドスイッチＬＳ１のゲート端子に接続されている。第２駆動回路ＤＣ２は、第１ローサイドスイッチＬＳ１のゲート端子に、第２駆動信号を出力する。
第１駆動信号及び第２駆動信号は、ＰＷＭ（パルス幅変調）信号である。第１駆動回路ＤＣ１及び第２駆動回路ＤＣ２は、第１ハイサイドスイッチＨＳ１及び第１ローサイドスイッチＬＳ１を、相補的にオンオフする。なお、電力変換装置１０の駆動態様によっては、第１ハイサイドスイッチＨＳ１及び第１ローサイドスイッチＬＳ１が共にオフになる期間が存在することもある。
第３駆動回路ＤＣ３は、第２ハイサイドスイッチＨＳ２のゲート端子に接続されている。第３駆動回路ＤＣ３は、第２ハイサイドスイッチＨＳ２のゲート端子に、第３駆動信号を出力する。第４駆動回路ＤＣ４は、第２ローサイドスイッチＬＳ２のゲート端子に接続されている。第４駆動回路ＤＣ４は、第２ローサイドスイッチＬＳ２のゲート端子に、第４駆動信号を出力する。
第３駆動信号は、上述した第１駆動信号と同じＰＷＭ信号であり、第１駆動信号と同じタイミングでオンオフ動作する。同様に、第４駆動信号は、上述した第２駆動信号と同じＰＷＭ信号であり、第２駆動信号と同じタイミングでオンオフ動作する。
＜基板上のレイアウト＞
次に、電力変換装置１０における配線及び各素子のレイアウトについて説明する。
図４に示すように、電力変換装置１０は、基板１５を備えている。さらに、基板１５は、第１層２０と、第２層５０と、を有している。
図２に示すように、第１層２０は、基板１５の主面に直交する方向を向いて平面視したときに、四角形状になっている。なお、以下の説明では、第１層２０の外縁を構成する４つの辺のうち、特定の１つの辺に平行な軸を第１軸Ｘとする。また、基板１５の主面に沿う軸であって第１軸Ｘに直交する軸を第２軸Ｙとする。さらに、第１軸Ｘに沿う２つの方向のうちの１つを第１正方向Ｘ１とし、その反対方向を第１負方向Ｘ２とする。そして、第２軸Ｙに沿う２つの方向のうちの１つを第２正方向Ｙ１とし、その反対方向を第２負方向Ｙ２とする。
第１層２０は、高電位配線２１と、第１分岐配線２２と、第２分岐配線２３と、を備えている。高電位配線２１は、第１電源ラインＬ１の一部である。また、高電位配線２１は、直流電源Ｂの正極端子が接続される入力用の配線である。高電位配線２１は、第１軸Ｘに沿って長尺な長方形状である。高電位配線２１は、第２軸Ｙに沿う方向において第１層２０の略中央に位置している。
第１分岐配線２２は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、第１分岐配線２２は、高電位配線２１に対して離れている。第１分岐配線２２は、第２軸Ｙに沿って長尺な長方形状である。第１ヒューズＦ１は、第１分岐配線２２及び高電位配線２１に跨るように、第１層２０上に実装されている。したがって、第１分岐配線２２は、高電位配線２１と略同電位である。
第２分岐配線２３は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、第２分岐配線２３は、高電位配線２１に対して離れている。第２分岐配線２３は、第１分岐配線２２から視て第１負方向Ｘ２側に位置している。第２分岐配線２３は、第２軸Ｙに沿って長尺な長方形状である。第２分岐配線２３は、第１分岐配線２２と同一形状である。第２ヒューズＦ２は、第２分岐配線２３及び高電位配線２１に跨るように、第１層２０上に実装されている。したがって、第２分岐配線２３は、高電位配線２１と略同電位である。
第１層２０は、上層低電位配線として、第１低電位配線３１と、第２低電位配線３２と、第３低電位配線３３と、第４低電位配線３４と、を備えている。これら第１低電位配線３１～第４低電位配線３４は、いずれも第２電源ラインＬ２の一部である。また、第１低電位配線３１は、直流電源Ｂの負極端子が接続される入力用の配線である。
第１低電位配線３１は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、第１低電位配線３１は、第１分岐配線２２から視て第１正方向Ｘ１側に位置している。第１低電位配線３１は、高電位配線２１及び第１分岐配線２２に対して離れている。第１低電位配線３１は、四角形状である。入力コンデンサＣ１は、第１低電位配線３１及び高電位配線２１に跨るように、第１層２０上に実装されている。第１スナバコンデンサＳＣ１は、第１低電位配線３１及び第１分岐配線２２に跨るように、第１層２０上に実装されている。なお、第１スナバコンデンサＳＣ１は、並列に接続された複数のコンデンサ素子で構成されているが、図２では１つの素子に簡略化して図示している。
第２低電位配線３２は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、第２低電位配線３２は、第２分岐配線２３から視て第１負方向Ｘ２側に位置している。第２低電位配線３２は、高電位配線２１及び第２分岐配線２３に対して離れている。第２低電位配線３２は、四角形状である。第２スナバコンデンサＳＣ２は、第２低電位配線３２及び第２分岐配線２３に跨るように、第１層２０上に実装されている。なお、第２スナバコンデンサＳＣ２は、並列に接続された複数のコンデンサ素子で構成されているが、図２では１つの素子に簡略化して図示している。
第３低電位配線３３は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、第３低電位配線３３は、第１分岐配線２２から視て第１負方向Ｘ２側、且つ第２分岐配線２３から視て第１正方向Ｘ１側に位置している。第３低電位配線３３は、四角形状である。
第４低電位配線３４は、高電位配線２１から視て第２正方向Ｙ１側に位置している。第４低電位配線３４は、外部機器Ｄの負極端子に接続される出力用の配線である。第４低電位配線３４は、第１軸Ｘに沿って長尺な長方形状である。
図２及び図４に示すように、第１層２０は、複数の第１ビア配線３１Ｖと、複数の第２ビア配線３２Ｖと、複数の第３ビア配線３３Ｖと、複数の第４ビア配線３４Ｖと、を備えている。第１ビア配線３１Ｖ～第４ビア配線３４Ｖは、いずれも円柱状である。第１ビア配線３１Ｖ～第４ビア配線３４Ｖは、いずれも基板１５の主面に直交する方向に延びている。また、第１ビア配線３１Ｖ～第４ビア配線３４Ｖは、いずれも第１層２０における実装面とは反対側の面で露出している。
図２に示すように、基板１５の主面に直交する方向を向いて視たとき、各第１ビア配線３１Ｖは、第１低電位配線３１の範囲内に位置している。基板１５の主面に直交する方向を向いて視たとき、各第２ビア配線３２Ｖは、第２低電位配線３２の範囲内に位置している。基板１５の主面に直交する方向を向いて視たとき、各第３ビア配線３３Ｖは、第３低電位配線３３の範囲内に位置している。基板１５の主面に直交する方向を向いて視たとき、各第４ビア配線３４Ｖは、第４低電位配線３４の範囲内に位置している。なお、図２及び図３では、第１ビア配線３１Ｖ～第４ビア配線３４Ｖの位置を破線で図示している。また、図２及び図３では、第１ビア配線３１Ｖ～第４ビア配線３４Ｖのうちの一部にのみ符号を付している。
第１層２０は、中間配線４１を備えている。中間配線４１は、高電位配線２１から視て第２負方向Ｙ２側に位置している。また、中間配線４１は、第１部分４１Ａと、第２部分４１Ｂと、第３部分４１Ｃと、を有している。第１部分４１Ａは、第１分岐配線２２と第３低電位配線３３との間に位置している。第１部分４１Ａは、第１分岐配線２２及び第３低電位配線３３に対して離れている。第１部分４１Ａは、第２軸Ｙに沿って長尺な長方形状である。
第２部分４１Ｂは、第２分岐配線２３と第３低電位配線３３との間に位置している。第２部分４１Ｂは、第２分岐配線２３及び第３低電位配線３３に対して離れている。第２部分４１Ｂは、第２軸Ｙに沿って長尺な長方形状である。
第３部分４１Ｃは、高電位配線２１と第３低電位配線３３との間に位置している。第３部分４１Ｃは、高電位配線２１及び第３低電位配線３３に対して離れている。第３部分４１Ｃは、第１軸Ｘに沿って長尺な長方形状である。第３部分４１Ｃの第１端は、第１部分４１Ａに接続している。第３部分４１Ｃにおける第１端とは反対の第２端は、第２部分４１Ｂに接続している。
第１ハイサイドスイッチＨＳ１は、第１分岐配線２２及び中間配線４１の第１部分４１Ａに跨るように、第１層２０上に実装されている。第１ローサイドスイッチＬＳ１は、中間配線４１の第１部分４１Ａ及び第３低電位配線３３に跨るように、第１層２０上に実装されている。これらの結果、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１は、第１負方向Ｘ２に向かってこの順で隣り合って並んでいる。なお、「隣り合う」とは、第１層２０上に実装される他の部品及び素子が間に介在されていないことを示す。したがって、隣り合う２つの素子の間に隙間があっても構わない。また、隣り合う２つの素子の間に何らかの配線が存在しても構わない。
第１駆動回路ＤＣ１は、第１層２０上における、第１ハイサイドスイッチＨＳ１に対して第２負方向Ｙ２に隣り合う位置に実装されている。第２駆動回路ＤＣ２は、第１層２０上における、第１ローサイドスイッチＬＳ１に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２０上での第２駆動回路ＤＣ２から第１ローサイドスイッチＬＳ１までの最短距離は、第１層２０上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
第２ハイサイドスイッチＨＳ２は、第２分岐配線２３及び中間配線４１の第２部分４１Ｂに跨るように、第１層２０上に実装されている。第２ローサイドスイッチＬＳ２は、中間配線４１の第２部分４１Ｂ及び第３低電位配線３３に跨るように、第１層２０上に実装されている。これらの結果、第２スナバコンデンサＳＣ２、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２は、第１正方向Ｘ１に向かってこの順で隣り合って並んでいる。そして、第２スナバコンデンサＳＣ２等が並ぶ方向と、第１スナバコンデンサＳＣ１等が並ぶ方向とは、逆方向である。
第３駆動回路ＤＣ３は、第１層２０上における、第２ハイサイドスイッチＨＳ２に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２０上での第３駆動回路ＤＣ３から第２ハイサイドスイッチＨＳ２までの最短距離は、第１層２０上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
第４駆動回路ＤＣ４は、第１層２０上における、第２ローサイドスイッチＬＳ２に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２０上での第４駆動回路ＤＣ４から第２ローサイドスイッチＬＳ２までの最短距離は、第１層２０上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
ここで、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１を含むループを第１電流ループとする。また、第２スナバコンデンサＳＣ２、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２を含むループを第２電流ループとする。このとき、第１電流ループを流れる電流の向きは、第１層２０上では第１負方向Ｘ２である。一方、第２電流ループを流れる電流の向きは、第１層２０上では第１正方向Ｘ１である。つまり、第１電流ループを流れる電流の向きは、第２電流ループを流れる電流の向きに対して逆向きである。
より具体的には、第１電流ループに含まれる各素子は、第３低電位配線３３から視て、第１正方向Ｘ１の側に位置している。一方、第２電流ループに含まれる各素子は、第３低電位配線３３から視て、第１負方向Ｘ２の側に位置している。つまり、第３低電位配線３３は、第１電流ループと第２電流ループとの間に位置している。また、第３低電位配線３３の中央点を基準としたとき、第１電流ループに含まれる各素子は、第２電流ループに含まれる各素子に対して２回対称となるように配置されている。
第１層２０は、出力配線２５を備えている。出力配線２５は、外部機器Ｄの正極端子に接続される配線である。出力配線２５は、高電位配線２１から視て第２正方向Ｙ１側、且つ第４低電位配線３４から視て第２負方向Ｙ２側に位置している。出力配線２５は、高電位配線２１及び第４低電位配線３４に対して離れている。出力配線２５は、第１軸Ｘに沿う方向に長尺な長方形状である。
インダクタＩは、中間配線４１の第３部分４１Ｃ及び出力配線２５に跨るように、第１層２０上に実装されている。なお、基板１５の主面に直交する方向で視たときに、インダクタＩは、高電位配線２１に重なっているが、当該インダクタＩは直接的には高電位配線２１には接続されていない。
インダクタＩは、第１ハイサイドスイッチＨＳ１、第１ローサイドスイッチＬＳ１、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２のいずれに対しても、第２正方向Ｙ１側で隣り合っている。したがって、第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。そして、第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩが並ぶ第２正方向Ｙ１は、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１が並ぶ第１負方向Ｘ２に直交している。
同様に、第２駆動回路ＤＣ２、第１ローサイドスイッチＬＳ１、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。また、第３駆動回路ＤＣ３、第２ハイサイドスイッチＨＳ２、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。さらに、第４駆動回路ＤＣ４、第２ローサイドスイッチＬＳ２、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。
出力コンデンサＣ２は、出力配線２５及び第４低電位配線３４に跨るように、第１層２０上に実装されている。この実施形態の例では、出力コンデンサＣ２は、２つ並列に実装されている。
図４に示すように、第２層５０は、第１層２０における実装面とは反対側に積層されている。図３に示すように、第２層５０は、下層低電位配線５１を備えている。下層低電位配線５１は、第２電源ラインＬ２の一部である。下層低電位配線５１は、基板１５の主面に直交する方向で視たときに、第１層２０の第１低電位配線３１～第４低電位配線３４の全域と重複している。また、下層低電位配線５１は、分断されてなく、すべて繋がった１つの配線となっている。
図４に示すように、下層低電位配線５１は、各第１ビア配線３１Ｖを介して、第１層２０の第１低電位配線３１と接続している。下層低電位配線５１は、各第２ビア配線３２Ｖを介して、第１層２０の第２低電位配線３２と接続している。下層低電位配線５１は、各第３ビア配線３３Ｖを介して、第１層２０の第３低電位配線３３と接続している。そして、図２及び図３に示すように、下層低電位配線５１は、各第４ビア配線３４Ｖを介して、第１層２０の第４低電位配線３４と接続している。
＜本実施形態の作用＞
電力変換装置１０が駆動すると、第１ハイサイドスイッチＨＳ１、第１ローサイドスイッチＬＳ１、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２がそれぞれオンオフされる。これに伴い、基板１５における第１層２０及び第２層５０の各配線上に電流が流れる。このとき、２つの電流ループが発生する。図４において矢印で示すように、第１電流ループは、第１スナバコンデンサＳＣ１の第１端、第１分岐配線２２、第１ハイサイドスイッチＨＳ１、中間配線４１の第１部分４１Ａ、第１ローサイドスイッチＬＳ１、第３低電位配線３３、下層低電位配線５１、第１低電位配線３１を経て、第１スナバコンデンサＳＣ１の第２端に至る経路である。また、同様に図４において矢印で示すように、第２電流ループは、第２スナバコンデンサＳＣ２の第１端、第２分岐配線２３、第２ハイサイドスイッチＨＳ２、中間配線４１の第２部分４１Ｂ、第２ローサイドスイッチＬＳ２、第３低電位配線３３、下層低電位配線５１、第２低電位配線３２を経て、第２スナバコンデンサＳＣ２の第２端に至る経路である。
＜第１実施形態の効果＞
（１－１）上記実施形態では、第１電流ループの各素子と第２電流ループの各素子とが、第３低電位配線３３で分断されている。そして、第３低電位配線３３は、第２電源ラインＬ２の一部であるので、電位が安定している。したがって、第１電流ループの各素子に電流が流れることに起因するノイズと、第２電流ループの各素子に電流が流れることに起因するノイズとが、それぞれ独立して発生する。そして、第１層２０上において、第１電流ループの各素子に流れる電流の向きは、第２電流ループの各素子に流れる電流の向きに対して逆向きである。その結果、第１電流ループで生じるノイズと第２電流ループで生じるノイズとが互いに打ち消し合う。したがって、電力変換装置１０全体としては、ノイズを低減できる。
（１－２）上記実施形態では、第１電流ループの各素子と第２電流ループの各素子とが２回対称となるように配置されているので、第１電流ループの経路長と第２電流ループの経路長とが略等しい。したがって、第１電流ループの寄生インダクタンスの大きさと第２電流ループの寄生インダクタンスの大きさとを揃えることができる。そして、このように寄生インダクタンスの大きさを揃えることで、各スイッチに過渡的に流れる電流を均一にできる。その結果、スイッチング損失の増加、スイッチ素子の温度上昇等を防げる。
（１－３）上記実施形態では、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１は、第１負方向Ｘ２に向かってこの順で隣り合って並んでいる。この隣り合う順番は、電流の流れる順番と同じである。したがって、第１スナバコンデンサＳＣ１から第１ローサイドスイッチＬＳ１へと至る配線長を短くすることができるので、第１電流ループの経路長を短くすることができる。その結果、第１電流ループの寄生インダクタンスの大きさを小さくできる。なお、この点、第２スナバコンデンサＳＣ２、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２の並びについても同様である。
（１－４）上記実施形態では、第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。したがって、第１駆動回路ＤＣ１からインダクタＩへと至る配線長を短くすることができる。このように配線長を短くすることで、ノイズ等によって第１ハイサイドスイッチＨＳ１が誤動作したり、スイッチング損失が増加したりすることを防げる。この点、第２駆動回路ＤＣ２～第４駆動回路ＤＣ４についても同様である。
（１－５）また、第１駆動回路ＤＣ１等が並ぶ第２正方向Ｙ１は、第１スナバコンデンサＳＣ１等が並ぶ第１負方向Ｘ２と直交している。したがって、第１電流ループに生じる寄生インダクタンスは、第１駆動回路ＤＣ１を含む電流ループに生じる寄生インダクタンスに影響しにくい。この点、第２駆動回路ＤＣ２～第４駆動回路ＤＣ４についても同様である。
（１－６）上記実施形態では、第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離が、第２駆動回路ＤＣ２から第１ローサイドスイッチＬＳ１までの最短距離と等しい。また、同様に、第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離が、第３駆動回路ＤＣ３から第２ハイサイドスイッチＨＳ２までの最短距離、及び第４駆動回路ＤＣ４から第２ローサイドスイッチＬＳ２までの最短距離と等しい。これによれば、各スイッチのオンオフのタイミングにずれが生じることを防げるので、各スイッチでの電力損失の増加などを防げる。
（１－７）上記実施形態では、第１電流ループは、第１層２０から第２層５０へ至り再び第１層２０へと至る経路になっている。そして、基板１５において、当該基板１５の第１軸Ｘに沿う方向の寸法及び第２軸Ｙに沿う方向の寸法にくらべて、各層の厚みは小さい。そのため、単一の層上で電流ループが形成される場合に比較して、第１電流ループの径が小さくなる。そして、第１電流ループの径を小さくすることで、第１電流ループで発生する寄生インダクタンスを小さくできる。この点、第２電流ループについても同様である。
（１－８）上記実施形態では、第１電流ループの各素子と第２電流ループの各素子とが、第３低電位配線３３で分断されている。そして、第３低電位配線３３は接地されているので、基板１５中の各配線の中でも、最も電位が安定している配線の１つである。このように電位の安定した第３低電位配線３３で第１電流ループの各素子と第２電流ループの各素子とを分断することで、第１電流ループ及び第２電流ループが、互いに電流の流れが干渉しないそれぞれ独立したループとして形成されやすくなる。
（第２実施形態）
以下、電力変換装置の第２実施形態について説明する。なお、図面は理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、又は別の図中のものと異なる場合がある。
＜電力変換装置の回路構成＞
第２実施形態の電力変換装置１００の回路構成は、第１実施形態の電力変換装置１０と比較して、第１ヒューズＦ１及び第２ヒューズＦ２を備えていない点のみが異なる。すなわち、第２実施形態の電力変換装置１００では、第１ハイサイドスイッチＨＳ１のドレイン端子は、他の素子を介さずに、第１電源ラインＬ１に接続されている。また、第２ハイサイドスイッチＨＳ２のドレイン端子は、他の素子を介さずに、第１電源ラインＬ１に接続されている。
＜基板上のレイアウト＞
次に、電力変換装置１００における配線及び各素子のレイアウトについて説明する。
図５及び図６に示すように、電力変換装置１００は、基板１５０を備えている。さらに、基板１５０は、第１層２００と、第２層５００と、を有している。
図５に示すように、第１層２００は、基板１５０の主面に直交する方向を向いて平面視したときに、四角形状になっている。なお、以下の説明では、第１層２００の外縁を構成する４つの辺のうち、特定の１つの辺に平行な軸を第１軸Ｘとする。また、基板１５０の主面に沿う軸であって第１軸Ｘに直交する軸を第２軸Ｙとする。さらに、第１軸Ｘに沿う２つの方向のうちの１つを第１正方向Ｘ１とし、その反対方向を第１負方向Ｘ２とする。そして、第２軸Ｙに沿う２つの方向のうちの１つを第２正方向Ｙ１とし、その反対方向を第２負方向Ｙ２とする。
第１層２００は、上層高電位配線として、第１高電位配線２１０と、第２高電位配線２２０と、第３高電位配線２３０と、第４高電位配線２４０と、を備えている。これらのうち第１高電位配線２１０～第３高電位配線２３０は、いずれも第１電源ラインＬ１の一部である。
第１高電位配線２１０は、第１軸Ｘに沿う方向において、第１層２００の中央から視て第１正方向Ｘ１側に位置している。また、第１高電位配線２１０は、第２軸Ｙに沿う方向において、第１層２００の中央から視て第２負方向Ｙ２側に位置している。第１高電位配線２１０は、四角形状である。第１高電位配線２１０の各辺は、第１軸Ｘ又は第２軸Ｙと平行である。なお、第１高電位配線２１０は、直流電源Ｂの正極端子が接続される入力用の配線である。
第２高電位配線２２０は、第１軸Ｘに沿う方向において、第１層２００の中央から視て第１負方向Ｘ２側に位置している。また、第２高電位配線２２０は、第２軸Ｙに沿う方向において、第１層２００の中央から視て第２負方向Ｙ２側に位置している。第２高電位配線２２０は、四角形状である。第２高電位配線２２０の各辺は、第１軸Ｘ又は第２軸Ｙと平行である。
第３高電位配線２３０は、第１軸Ｘに沿う方向において、第１高電位配線２１０と第２高電位配線２２０との間に位置している。第３高電位配線２３０は、第１高電位配線２１０及び第２高電位配線２２０に対して離れている。第３高電位配線２３０は、四角形状である。第３高電位配線２３０の各辺は、第１軸Ｘ又は第２軸Ｙと平行である。
第４高電位配線２４０は、第２軸Ｙに沿う方向において、第１層２００の中央から視て第２正方向Ｙ１側に位置している。第４高電位配線２４０は、第１軸Ｘに沿う方向に長尺な長方形状である。第４高電位配線２４０は、第１軸Ｘに沿う方向において、第１負方向Ｘ２側に寄っている。すなわち、第４高電位配線２４０における第１正方向Ｘ１側の辺は、第１層２００における第１正方向Ｘ１側の辺に対して離れている。また、第４高電位配線２４０は、第１層２００の第２正方向Ｙ１側の辺に対して離れている。なお、第４高電位配線２４０は、外部機器Ｄの正極端子に接続される出力用の配線である。
第１層２００は、複数の第１ビア配線２１０Ｖと、複数の第２ビア配線２２０Ｖと、複数の第３ビア配線２３０Ｖと、を備えている。第１ビア配線２１０Ｖ～第３ビア配線２３０Ｖは、いずれも円柱状である。第１ビア配線２１０Ｖ～第３ビア配線２３０Ｖは、いずれも基板１５０の主面に直交する方向に延びている。また、第１ビア配線２１０Ｖ～第３ビア配線２３０Ｖは、いずれも第１層２００における実装面とは反対側の面で露出している。
基板１５０の主面に直交する方向を向いて視たとき、各第１ビア配線２１０Ｖは、第１高電位配線２１０の範囲内に位置している。基板１５０の主面に直交する方向を向いて視たとき、各第２ビア配線２２０Ｖは、第２高電位配線２２０の範囲内に位置している。基板１５０の主面に直交する方向を向いて視たとき、各第３ビア配線２３０Ｖは、第３高電位配線２３０の範囲内に位置している。なお、図５及び図６では、第１ビア配線２１０Ｖ～第３ビア配線２３０Ｖの位置を破線で図示している。また、図５及び図６では、第１ビア配線２１０Ｖ～第３ビア配線２３０Ｖのうちの一部にのみ符号を付している。
第１層２００は、低電位配線３１０を備えている。低電位配線３１０は、本体部分３１１と、第１分岐部分３１２と、第２分岐部分３１３と、を含む。本体部分３１１は、第４高電位配線２４０を、第２正方向Ｙ１、第１正方向Ｘ１、及び第２負方向Ｙ２の三方から取り囲んでいる。換言すると、本体部分３１１は、第１負方向Ｘ２側が開放した「略Ｕ字」の形状になっている。入力コンデンサＣ１は、第１高電位配線２１０及び低電位配線３１０の本体部分３１１に跨るように、第１層２００上に実装されている。また、出力コンデンサＣ２は、第４高電位配線２４０及び低電位配線３１０の本体部分３１１に跨るように、第１層２００上に実装されている。この実施形態の例では、出力コンデンサＣ２は、２つ並列に実装されている。
第１分岐部分３１２は、本体部分３１１における第２負方向Ｙ２側の縁から第２負方向Ｙ２に向けて延びている。第１分岐部分３１２は、第２軸Ｙに沿う方向に長尺な長方形状である。第１分岐部分３１２は、第１高電位配線２１０と第３高電位配線２３０との間に位置している。第１スナバコンデンサＳＣ１は、第１高電位配線２１０及び低電位配線３１０の第１分岐部分３１２に跨るように、第１層２００上に実装されている。なお、第１スナバコンデンサＳＣ１は、並列に接続された複数のコンデンサ素子で構成されているが、図５では１つの素子に簡略化して図示している。
第２分岐部分３１３は、本体部分３１１における第２負方向Ｙ２側の縁から第２負方向Ｙ２に向けて延びている。第２分岐部分３１３は、第２軸Ｙに沿う方向に長尺な長方形状である。第２分岐部分３１３は、第２高電位配線２２０と第３高電位配線２３０との間に位置している。第２スナバコンデンサＳＣ２は、第２高電位配線２２０及び低電位配線３１０の第２分岐部分３１３に跨るように、第１層２００上に実装されている。なお、第２スナバコンデンサＳＣ２は、並列に接続された複数のコンデンサ素子で構成されているが、図５では１つの素子に簡略化して図示している。
第１層２００は、中間配線４１０を備えている。中間配線４１０は、第１軸Ｘに沿う方向において、低電位配線３１０の第１分岐部分３１２と第２分岐部分３１３との間に位置している。また、中間配線４１０は、第１部分４１１と、第２部分４１２と、第３部分４１３と、を有している。第１部分４１１は、低電位配線３１０の第１分岐部分３１２と第３高電位配線２３０との間に位置している。第１部分４１１は、第１分岐部分３１２及び第３高電位配線２３０に対して離れている。第１部分４１１は、第２軸Ｙに沿って長尺な長方形状である。
第２部分４１２は、低電位配線３１０の第２分岐部分３１３と第３高電位配線２３０との間に位置している。第２部分４１２は、第２分岐部分３１３及び第３高電位配線２３０に対して離れている。第２部分４１２は、第２軸Ｙに沿って長尺な長方形状である。
第３部分４１Ｃは、低電位配線３１０の本体部分３１１と第３高電位配線２３０との間に位置している。第３部分４１３は、本体部分３１１及び第３高電位配線２３０に対して離れている。第３部分４１３は、第１軸Ｘに沿って長尺な長方形状である。第３部分４１３の第１端は、第１部分４１１に接続している。第３部分４１３における第１端とは反対の第２端は、第２部分４１２に接続している。
第１ハイサイドスイッチＨＳ１は、第３高電位配線２３０及び中間配線４１０の第１部分４１１に跨るように、第１層２００上に実装されている。第１ローサイドスイッチＬＳ１は、中間配線４１０の第１部分４１１及び第１分岐部分３１２に跨るように、第１層２００上に実装されている。
第１駆動回路ＤＣ１は、第１層２００上における、第１ハイサイドスイッチＨＳ１に対して第２負方向Ｙ２に隣り合う位置に実装されている。第２駆動回路ＤＣ２は、第１層２００上における、第１ローサイドスイッチＬＳ１に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２００上での第２駆動回路ＤＣ２から第１ローサイドスイッチＬＳ１までの最短距離は、第１層２００上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
第２ハイサイドスイッチＨＳ２は、第３高電位配線２３０及び中間配線４１０の第２部分４１２に跨るように、第１層２００上に実装されている。第２ローサイドスイッチＬＳ２は、中間配線４１０の第２部分４１２及び第２分岐部分３１３に跨るように、第１層２００上に実装されている。
第３駆動回路ＤＣ３は、第１層２００上における、第２ハイサイドスイッチＨＳ２に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２００上での第３駆動回路ＤＣ３から第２ハイサイドスイッチＨＳ２までの最短距離は、第１層２００上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
第４駆動回路ＤＣ４は、第１層２００上における、第２ローサイドスイッチＬＳ２に対して第２負方向Ｙ２に隣り合う位置に実装されている。第１層２００上での第４駆動回路ＤＣ４から第２ローサイドスイッチＬＳ２までの最短距離は、第１層２００上での第１駆動回路ＤＣ１から第１ハイサイドスイッチＨＳ１までの最短距離と等しくなっている。
ここで、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１を含むループを第１電流ループとする。また、第２スナバコンデンサＳＣ２、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２を含むループを第２電流ループとする。このとき、第１電流ループを流れる電流の向きは、第１層２０上では第１正方向Ｘ１である。一方、第２電流ループを流れる電流の向きは、第１層２０上では第１負方向Ｘ２である。つまり、第１電流ループを流れる電流の向きは、第２電流ループを流れる電流の向きに対して逆向きである。
より具体的には、第１電流ループに含まれる各素子は、第３高電位配線２３０から視て、第１正方向Ｘ１の側に位置している。一方、第２電流ループに含まれる各素子は、第３高電位配線２３０から視て、第１負方向Ｘ２の側に位置している。つまり、第３高電位配線２３０は、第１電流ループと第２電流ループとの間に位置している。また、第３高電位配線２３０の中央点を基準としたとき、第１電流ループに含まれる各素子は、第２電流ループに含まれる各素子に対して２回対称となるように配置されている。
インダクタＩは、第４高電位配線２４０及び中間配線４１０の第３部分４１３に跨るように、第１層２００上に実装されている。なお、基板１５０の主面に直交する方向で視たときに、インダクタＩは、低電位配線３１０に重なっているが、当該インダクタＩは直接的には低電位配線３１０には接続されていない。
インダクタＩは、第１ハイサイドスイッチＨＳ１、第１ローサイドスイッチＬＳ１、第２ハイサイドスイッチＨＳ２、及び第２ローサイドスイッチＬＳ２のいずれに対しても、第２正方向Ｙ１側で隣り合っている。したがって、第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。そして、第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩが並ぶ第２正方向Ｙ１は、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１が並ぶ第１負方向Ｘ２に直交している。
同様に、第２駆動回路ＤＣ２、第１ローサイドスイッチＬＳ１、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。また、第３駆動回路ＤＣ３、第２ハイサイドスイッチＨＳ２、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。さらに、第４駆動回路ＤＣ４、第２ローサイドスイッチＬＳ２、及びインダクタＩは、第２正方向Ｙ１に向かってこの順で並んでいる。
図６に示すように、第２層５００は、第１層２００における実装面とは反対側に積層されている。第２層５００は、下層高電位配線５１０を備えている。下層高電位配線５１０は、第１電源ラインＬ１の一部である。下層高電位配線５１０は、基板１５０の主面に直交する方向で視たときに、第１層２００の第１高電位配線２１０～第３高電位配線２３０の全域と重複している。また、下層高電位配線５１０は、分断されてなく、すべて繋がった１つの配線となっている。
図５及び図６に示すように、下層高電位配線５１０は、各第１ビア配線２１０Ｖを介して、第１層２００の第１高電位配線２１０と接続している。下層高電位配線５１０は、各第２ビア配線２２０Ｖを介して、第１層２００の第２高電位配線２２０と接続している。下層高電位配線５１０は、各第３ビア配線２３０Ｖを介して、第１層２００の第３高電位配線２３０と接続している。
＜第２実施形態の効果＞
第２実施形態によれば、第１実施形態の（１－２）～（１－７）の効果に加えて、以下の効果を奏する。
（２－１）上記実施形態では、第１電流ループの各素子と第２電流ループの各素子とが、第３高電位配線２３０で分断されている。そして、第３高電位配線２３０は、第１電源ラインＬ１の一部であるので、電位が安定している。したがって、第１電流ループの各素子に電流が流れることに起因するノイズと、第２電流ループの各素子に電流が流れることに起因するノイズとが、それぞれ独立して発生する。そして、第１層２００上において、第１電流ループの各素子に流れる電流の向きは、第２電流ループの各素子に流れる電流の向きに対して逆向きである。その結果、第１電流ループで生じるノイズと第２電流ループで生じるノイズとが互いに打ち消し合う。したがって、電力変換装置１００全体としては、ノイズを低減できる。
（２－２）上記実施形態では、第１電流ループの各素子と第２電流ループの各素子とが、第３高電位配線２３０で分断されている。そして、第３高電位配線２３０は直流電源Ｂの正極端子に接続されているので、基板１５０中の各配線の中でも、最も電位が安定している配線の１つである。このように電位の安定した第３高電位配線２３０で第１電流ループの各素子と第２電流ループの各素子とを分断することで、第１電流ループ及び第２電流ループが、互いに電流の流れが干渉しないそれぞれ独立したループとして形成されやすくなる。
（その他の実施形態）
上記各実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。なお、以下の第１実施形態についての変更例は、特に言及のない限り第２実施形態についても同様に適用できる。
・第１電流ループの各素子と第２電流ループの各素子との間にいずれの配線も設けられていない未配線領域が位置していてもよい。
具体的には、図７に示す例は、第１実施形態の電力変換装置１０に対して、第３低電位配線３３の形状が異なる。図７に示す例では、第１層２０は、第１ローサイドスイッチＬＳ１が接続された低電位配線３３Ａと、第２ローサイドスイッチＬＳ２が接続された低電位配線３３Ｂとを備えている。低電位配線３３Ａ、３３Ｂは、第１軸Ｘに沿う方向において離れている。したがって、基板１５は、第１電流ループの各素子と第２電流ループの各素子との間に、いずれの配線も設けられていない未配線領域を有している。そして、基板１５上の未配線領域は電流が流れないので、電位が安定している。このように、第１電流ループの各素子と第２電流ループの各素子との間に、電位の安定した箇所が存在していれば、第１電流ループの各素子と第２電流ループの各素子との間に、がそれぞれ独立したループとなりやすい。なお、第２実施形態の電力変換装置１００についても、第３高電位配線２３０の形状を、２つの配線に分離することで、同様のことがいえる。
・第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１の並ぶ向きは、問わない。これら各素子は、第２負方向Ｙ２に向かって並んでいてもよいし、第２軸Ｙに交差する方向で並んでいてもよい。
・また、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１の並ぶ順番も問わない。例えば、第１ハイサイドスイッチＨＳ１、第１ローサイドスイッチＬＳ１、及び第１スナバコンデンサＳＣ１の順で並んでいてもよい。
なお、上記の変更例のように、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１の配置を変更した場合、第１組の素子と第２組の素子が互いに２回対称の配置となるように、第２スナバコンデンサＳＣ２等の配置を変更すればよい。また、第１層２０上において、第１電流ループを流れる電流の向きが、第２電流ループを流れる電流の向きに対して逆向きになっていればよい。
・第１駆動回路ＤＣ１、第１ハイサイドスイッチＨＳ１、及びインダクタＩの並ぶ向きは、問わない。これら各素子は、第１負方向Ｘ２に向かって並んでいてもよいし、第１スナバコンデンサＳＣ１、第１ハイサイドスイッチＨＳ１、及び第１ローサイドスイッチＬＳ１の並ぶ向きと交差してもよいし平行であってもよい。この点、第２駆動回路ＤＣ２～第４駆動回路ＤＣ４についても同様である。
・各駆動回路から対応する各スイッチへの最短距離は、互いに異なっていてもよい。
・基板１５は、第２層５０を備えていなくてもよい。すなわち、基板１５は、単層であってもよい。この場合、例えば、第１層２０上において、第１低電位配線３１～第４低電位配線３４が互いに電気的に繋がっていればよい。
・また、基板１５は、第１層２０及び第２層５０に加えて他の層を有していてもよい。この場合、電力変換装置１０の各配線のうちの一部が、第１層２０及び第２層５０とは異なる他の層に設けられていてもよい。また、第１層２０及び第２層５０とは異なる他の層に、電力変換装置１０とは別の回路が設けられていてもよい。
（付記）
上記実施形態及び変更例から把握できる技術的思想について記載する。
＜１＞
基板と、
第１電源ラインと、
前記第１電源ラインに対して低電位な第２電源ラインと、
第１端子が前記第１電源ラインに接続されている第１ハイサイドスイッチと、
第１端子が前記第１ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第１ローサイドスイッチと、
第１端が前記第１ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第１コンデンサと、
第１端子が前記第１電源ラインに接続され、前記第１ハイサイドスイッチに対して並列な第２ハイサイドスイッチと、
第１端子が前記第２ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第２ローサイドスイッチと、
第１端が前記第２ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第２コンデンサと、
第１端が前記第１ハイサイドスイッチの第２端子及び前記第２ハイサイドスイッチの第２端子に接続されているインダクタと、
第１端が前記インダクタの第２端に接続され、第２端が前記第２電源ラインに接続されている出力コンデンサと、を基板上に備え、
前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチを含む第１電流ループと、
前記第２コンデンサ、前記第２ハイサイドスイッチ、及び前記第２ローサイドスイッチを含む第２電流ループと、
前記基板の主面に直交する方向での平面視で、前記第１電源ライン又は前記第２電源ラインが、前記第１電流ループと前記第２電流ループとの間に位置しており、前記第１電流ループを流れる電流の向きは、前記第２電流ループを流れる電流の向きに対して逆向きである
電力変換装置。
＜２＞
前記基板は、いずれの配線も設けられていない未配線領域を備え、
前記基板の主面に直交する方向での平面視で、前記未配線領域が、前記第１電流ループと前記第２電流ループとの間に位置している
上記＜１＞に記載の電力変換装置。
＜３＞
前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチは、前記基板の主面と平行な方向において、この順で隣り合って並んでいる
上記＜１＞又は＜２＞に記載の電力変換装置。
＜４＞
前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路をさらに備え、
前記第１駆動回路、前記第１ハイサイドスイッチ、及び前記インダクタは、前記基板の主面と平行な方向において、この順で隣り合って並んでいる
上記＜１＞～＜３＞のいずれか１つに記載の電力変換装置。
＜５＞
前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路をさらに備え、
前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチは、前記基板の主面と平行な第１方向において、この順で隣り合って並んでおり、
前記第１駆動回路、前記第１ハイサイドスイッチ、及び前記インダクタは、前記基板の主面と平行な方向であって前記第１方向と直交する第２方向において、この順で隣り合って並んでいる
上記＜１＞～＜４＞のいずれか１つに記載の電力変換装置。
＜６＞
前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路と、
前記第１ローサイドスイッチの第３端子に駆動信号を出力する第２駆動回路と、を備え、
前記基板の主面と平行な方向において、前記第１駆動回路から前記第１ハイサイドスイッチまでの最短距離は、前記第２駆動回路から前記第１ローサイドスイッチまでの最短距離と等しい
上記＜１＞～＜５＞のいずれか１つに記載の電力変換装置。
＜７＞
前記基板は、前記第１ハイサイドスイッチ、前記第１ローサイドスイッチ、前記第１コンデンサ、前記第２ハイサイドスイッチ、前記第２ローサイドスイッチ、及び前記第２コンデンサが実装された第１層と、前記第１層に積層された第２層と、を有し、
前記第１層は、前記第１ハイサイドスイッチの第１端子及び前記第２ハイサイドスイッチの第１端子が接続され、前記第１電源ラインの一部を構成する高電位配線と、前記第１ローサイドスイッチの第２端子及び前記第２ローサイドスイッチの第２端子が接続され、前記第２電源ラインの一部を構成する上層低電位配線と、を有し、
前記第２層は、前記第２電源ラインの一部を構成する下層低電位配線を有し、
前記上層低電位配線は、前記基板の主面に直交する方向に延びるビア配線を介して前記下層低電位配線に接続されている
上記＜１＞～＜６＞のいずれか１つに記載の電力変換装置。
＜８＞
前記上層低電位配線は、前記第１電流ループと前記第２電流ループとの間に位置している
上記＜７＞に記載の電力変換装置。
Ｌ１…第１電源ライン
Ｌ２…第２電源ライン
ＨＳ１…第１ハイサイドスイッチ
ＬＳ１…第１ローサイドスイッチ
ＳＣ１…第１スナバコンデンサ
ＨＳ２…第２ハイサイドスイッチ
ＬＳ２…第２ローサイドスイッチ
ＳＣ２…第２スナバコンデンサ
Ｉ…インダクタ
Ｃ２…出力コンデンサ
ＤＣ１…第１駆動回路
ＤＣ２…第２駆動回路
１５…基板
２０…第１層
２１…高電位配線
３３…第３低電位配線
５０…第２層
５１…下層低電位配線

Claims (8)

  1. 基板と、
    第１電源ラインと、
    前記第１電源ラインに対して低電位な第２電源ラインと、
    第１端子が前記第１電源ラインに接続されている第１ハイサイドスイッチと、
    第１端子が前記第１ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第１ローサイドスイッチと、
    第１端が前記第１ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第１コンデンサと、
    第１端子が前記第１電源ラインに接続され、前記第１ハイサイドスイッチに対して並列な第２ハイサイドスイッチと、
    第１端子が前記第２ハイサイドスイッチの第２端子に接続され、第２端子が前記第２電源ラインに接続されている第２ローサイドスイッチと、
    第１端が前記第２ハイサイドスイッチの第１端子に接続され、第２端が前記第２電源ラインに接続されている第２コンデンサと、
    第１端が前記第１ハイサイドスイッチの第２端子及び前記第２ハイサイドスイッチの第２端子に接続されているインダクタと、
    第１端が前記インダクタの第２端に接続され、第２端が前記第２電源ラインに接続されている出力コンデンサと、
    前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチを含む第１電流ループと、
    前記第２コンデンサ、前記第２ハイサイドスイッチ、及び前記第２ローサイドスイッチを含む第２電流ループと、を備え、
    前記基板の主面に直交する方向での平面視で、前記第１電源ライン又は前記第２電源ラインが、前記第１電流ループと前記第２電流ループとの間に位置しており、前記第１電流ループを流れる電流の向きは、前記第２電流ループを流れる電流の向きに対して逆向きである
    電力変換装置。
  2. 前記基板は、いずれの配線も設けられていない未配線領域を備え、
    前記基板の主面に直交する方向での平面視で、前記未配線領域が、前記第１電流ループと前記第２電流ループとの間に位置している
    請求項１に記載の電力変換装置。
  3. 前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチは、前記基板の主面と平行な方向において、この順で隣り合って並んでいる
    請求項１に記載の電力変換装置。
  4. 前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路をさらに備え、
    前記第１駆動回路、前記第１ハイサイドスイッチ、及び前記インダクタは、前記基板の主面と平行な方向において、この順で隣り合って並んでいる
    請求項１に記載の電力変換装置。
  5. 前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路をさらに備え、
    前記第１コンデンサ、前記第１ハイサイドスイッチ、及び前記第１ローサイドスイッチは、前記基板の主面と平行な第１方向において、この順で隣り合って並んでおり、
    前記第１駆動回路、前記第１ハイサイドスイッチ、及び前記インダクタは、前記基板の主面と平行な方向であって前記第１方向と直交する第２方向において、この順で隣り合って並んでいる
    請求項１に記載の電力変換装置。
  6. 前記第１ハイサイドスイッチの第３端子に駆動信号を出力する第１駆動回路と、
    前記第１ローサイドスイッチの第３端子に駆動信号を出力する第２駆動回路と、を備え、
    前記基板の主面と平行な方向において、前記第１駆動回路から前記第１ハイサイドスイッチまでの最短距離は、前記第２駆動回路から前記第１ローサイドスイッチまでの最短距離と等しい
    請求項１に記載の電力変換装置。
  7. 前記基板は、前記第１ハイサイドスイッチ、前記第１ローサイドスイッチ、前記第１コンデンサ、前記第２ハイサイドスイッチ、前記第２ローサイドスイッチ、及び前記第２コンデンサが実装された第１層と、前記第１層に積層された第２層と、を有し、
    前記第１層は、前記第１ハイサイドスイッチの第１端子及び前記第２ハイサイドスイッチの第１端子が接続され、前記第１電源ラインの一部を構成する高電位配線と、前記第１ローサイドスイッチの第２端子及び前記第２ローサイドスイッチの第２端子が接続され、前記第２電源ラインの一部を構成する上層低電位配線と、を有し、
    前記第２層は、前記第２電源ラインの一部を構成する下層低電位配線を有し、
    前記上層低電位配線は、前記基板の主面に直交する方向に延びるビア配線を介して前記下層低電位配線に接続されている
    請求項１に記載の電力変換装置。
  8. 前記上層低電位配線は、前記第１電流ループと前記第２電流ループとの間に位置している
    請求項７に記載の電力変換装置。
JP2022094320A 2022-06-10 2022-06-10 電力変換装置 Active JP7567864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022094320A JP7567864B2 (ja) 2022-06-10 2022-06-10 電力変換装置
US18/134,599 US20230402922A1 (en) 2022-06-10 2023-04-14 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022094320A JP7567864B2 (ja) 2022-06-10 2022-06-10 電力変換装置

Publications (2)

Publication Number Publication Date
JP2023180760A JP2023180760A (ja) 2023-12-21
JP7567864B2 true JP7567864B2 (ja) 2024-10-16

Family

ID=89076964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022094320A Active JP7567864B2 (ja) 2022-06-10 2022-06-10 電力変換装置

Country Status (2)

Country Link
US (1) US20230402922A1 (ja)
JP (1) JP7567864B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211784A (ja) 2010-03-29 2011-10-20 Kitashiba Electric Co Ltd 電力変換装置
WO2015005155A1 (ja) 2013-07-08 2015-01-15 株式会社村田製作所 電力変換回路、電力伝送システムおよび電力変換システム
JP2018182850A (ja) 2017-04-07 2018-11-15 三菱電機株式会社 電力変換装置
US20200313568A1 (en) 2019-03-28 2020-10-01 Vertiv Corporation Inverter Circuit, Inverter, and Control Method and Apparatus of an Inverter Circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211784A (ja) 2010-03-29 2011-10-20 Kitashiba Electric Co Ltd 電力変換装置
WO2015005155A1 (ja) 2013-07-08 2015-01-15 株式会社村田製作所 電力変換回路、電力伝送システムおよび電力変換システム
JP2018182850A (ja) 2017-04-07 2018-11-15 三菱電機株式会社 電力変換装置
US20200313568A1 (en) 2019-03-28 2020-10-01 Vertiv Corporation Inverter Circuit, Inverter, and Control Method and Apparatus of an Inverter Circuit

Also Published As

Publication number Publication date
JP2023180760A (ja) 2023-12-21
US20230402922A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
JP6909881B2 (ja) フェライトビーズを有するスイッチング回路
EP2789011B1 (en) Semiconductor module and methods of forming the same
US10630201B2 (en) Module for a multilevel converter
JP6125984B2 (ja) 半導体装置
JP6400201B2 (ja) パワー半導体モジュール
US20180226383A1 (en) Semiconductor module
US10243477B2 (en) Semiconductor device having a bypass capacitor
WO2016047299A1 (ja) 電力変換装置の制御基板
KR20140077104A (ko) 전원 장치
JP2018107494A (ja) 半導体装置及びインバータシステム
US11336188B2 (en) Power conversion circuit
US7279963B2 (en) Low inductance semiconductor device having half-bridge configuration
JP7567864B2 (ja) 電力変換装置
JP2010199473A (ja) 電力変換ユニット
WO2022004420A1 (ja) 電源モジュール
JP5994462B2 (ja) インバータ装置
US11251162B2 (en) Semiconductor device with reduced thermal resistance
US11128226B2 (en) Power conversion device
JP2005354864A (ja) 半導体装置
JP6638477B2 (ja) 半導体装置
WO2023199639A1 (ja) 半導体装置
WO2023002739A1 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP2012023194A (ja) Ｄｃ−ｄｃコンバータ
JP6352556B1 (ja) 半導体装置
JP2010136505A (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240109

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240916

R150 Certificate of patent or registration of utility model

Ref document number: 7567864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150