JP7563434B2 - Substrate for electronic device and method for producing same - Google Patents
Substrate for electronic device and method for producing same Download PDFInfo
- Publication number
- JP7563434B2 JP7563434B2 JP2022144862A JP2022144862A JP7563434B2 JP 7563434 B2 JP7563434 B2 JP 7563434B2 JP 2022144862 A JP2022144862 A JP 2022144862A JP 2022144862 A JP2022144862 A JP 2022144862A JP 7563434 B2 JP7563434 B2 JP 7563434B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon single
- crystal substrate
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 454
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000013078 crystal Substances 0.000 claims description 256
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 222
- 229910052710 silicon Inorganic materials 0.000 claims description 222
- 239000010703 silicon Substances 0.000 claims description 222
- 150000004767 nitrides Chemical class 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000000052 comparative effect Effects 0.000 description 32
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 12
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 4
- WZFUQSJFWNHZHM-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 WZFUQSJFWNHZHM-UHFFFAOYSA-N 0.000 description 4
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 4
- 230000001698 pyrogenic effect Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- OHVLMTFVQDZYHP-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CN1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O OHVLMTFVQDZYHP-UHFFFAOYSA-N 0.000 description 2
- YIWGJFPJRAEKMK-UHFFFAOYSA-N 1-(2H-benzotriazol-5-yl)-3-methyl-8-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carbonyl]-1,3,8-triazaspiro[4.5]decane-2,4-dione Chemical compound CN1C(=O)N(c2ccc3n[nH]nc3c2)C2(CCN(CC2)C(=O)c2cnc(NCc3cccc(OC(F)(F)F)c3)nc2)C1=O YIWGJFPJRAEKMK-UHFFFAOYSA-N 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 2
- DEXFNLNNUZKHNO-UHFFFAOYSA-N 6-[3-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-3-oxopropyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)C(CCC1=CC2=C(NC(O2)=O)C=C1)=O DEXFNLNNUZKHNO-UHFFFAOYSA-N 0.000 description 2
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 2
- FHKPLLOSJHHKNU-INIZCTEOSA-N [(3S)-3-[8-(1-ethyl-5-methylpyrazol-4-yl)-9-methylpurin-6-yl]oxypyrrolidin-1-yl]-(oxan-4-yl)methanone Chemical compound C(C)N1N=CC(=C1C)C=1N(C2=NC=NC(=C2N=1)O[C@@H]1CN(CC1)C(=O)C1CCOCC1)C FHKPLLOSJHHKNU-INIZCTEOSA-N 0.000 description 2
- JAWMENYCRQKKJY-UHFFFAOYSA-N [3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-ylmethyl)-1-oxa-2,8-diazaspiro[4.5]dec-2-en-8-yl]-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]methanone Chemical compound N1N=NC=2CN(CCC=21)CC1=NOC2(C1)CCN(CC2)C(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F JAWMENYCRQKKJY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- IHCCLXNEEPMSIO-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 IHCCLXNEEPMSIO-UHFFFAOYSA-N 0.000 description 1
- -1 and traditionally Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、電子デバイス用基板及びその製造方法に関し、特に、シリコン基板上に窒化物半導体が形成された電子デバイス用基板及びその製造方法に関する。 The present invention relates to a substrate for an electronic device and a manufacturing method thereof, and in particular to a substrate for an electronic device in which a nitride semiconductor is formed on a silicon substrate and a manufacturing method thereof.
GaNやAlNをはじめとする窒化物半導体は、2次元電子ガスを用いた高電子移動度トランジスタ(HEMT)や高耐圧電子デバイスの作製に用いることができる。 Nitride semiconductors such as GaN and AlN can be used to create high electron mobility transistors (HEMTs) that use two-dimensional electron gas and high-voltage electronic devices.
これらの窒化物半導体を基板上に成長させた窒化物半導体ウェーハを製作することは難しく、従来、成長用基板としてサファイア基板やSiC基板が用いられている。しかし、基板の大直径化(大口径化)のためや基板のコストを抑えるために、シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長も行われてきている。シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長膜の作製は、サファイア基板やSiC基板に比べて大直径の基板が使用できるのでデバイスの生産性が高く、加工しやすい点で有利である。ただし、シリコン単結晶基板上への窒化物半導体の気相成長では、格子定数差や熱膨張係数差による応力により、反りの増大やスリップ、割れ等が発生しやすく、成長条件や緩和層による応力低減が行われている。 It is difficult to produce nitride semiconductor wafers by growing these nitride semiconductors on a substrate, and traditionally, sapphire and SiC substrates have been used as growth substrates. However, epitaxial growth of nitride semiconductors by vapor growth on silicon single crystal substrates has also been performed to increase the diameter of the substrate (large aperture) and to reduce the cost of the substrate. The production of epitaxially grown films of nitride semiconductors by vapor growth on silicon single crystal substrates is advantageous in that larger diameter substrates can be used than sapphire and SiC substrates, making the device more productive and easier to process. However, when vapor growing nitride semiconductors on silicon single crystal substrates, stress due to differences in lattice constants and thermal expansion coefficients can easily cause increased warping, slippage, cracks, etc., so stress is reduced by changing growth conditions and using relaxation layers.
例えば、シリコン単結晶基板上へのエピタキシャル成長では、ベアSi基板上にAlNバッファ層を積み、GaN-HEMT構造エピタキシャル層を積み、パワーデバイス用やRFデバイス用のエピタキシャル基板とすることが行われている。特に、パワーデバイス用のエピタキシャル基板を高耐圧にするには、GaNのエピタキシャル層の厚さを厚くしたGaN on Si(シリコン単結晶上のGaN)を作製する必要がある。エピタキシャル層の厚さを厚くするには、成長用基板であるシリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン単結晶基板を厚くする方法として、2枚のシリコン単結晶基板を貼り合わせることが行われている。特許文献1では、貼り合せた基板の厚さを2mm以上とすることが開示されている。また、特許文献2では、貼り合わせる2枚の基板の組み合わせとして、ボンドウェーハが、面方位{111}であり、ベースウェーハが、面方位{100}、抵抗率0.1Ωcm以下であるものが開示されている。 For example, in epitaxial growth on a silicon single crystal substrate, an AlN buffer layer is stacked on a bare Si substrate, and then a GaN-HEMT structure epitaxial layer is stacked to produce an epitaxial substrate for power devices or RF devices. In particular, to make an epitaxial substrate for a power device with a high withstand voltage, it is necessary to produce GaN on Si (GaN on silicon single crystal) with a thicker GaN epitaxial layer. To thicken the epitaxial layer, the silicon single crystal substrate, which is the growth substrate, can be thickened and epitaxial growth can be performed. As a method for thickening the silicon single crystal substrate, two silicon single crystal substrates are bonded together. Patent Document 1 discloses that the thickness of the bonded substrates is 2 mm or more. Patent Document 2 also discloses a combination of two substrates to be bonded together, in which the bond wafer has a surface orientation of {111} and the base wafer has a surface orientation of {100} and a resistivity of 0.1 Ωcm or less.
上記のように、特許文献1、特許文献2に開示されたような、2枚の基板を結合した結合基板(貼り合わせ基板)を成長用基板として用いることが知られている。しかしながら、さらなる破壊強度が高い電子デバイス用基板が望まれていた。 As described above, it is known to use a bonded substrate (laminate substrate) in which two substrates are bonded together as a growth substrate, as disclosed in Patent Documents 1 and 2. However, there has been a demand for a substrate for electronic devices with even higher fracture strength.
本発明は、上記課題を解決するためになされたもので、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、より破壊強度が高い電子デバイス用基板及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and aims to provide a substrate for an electronic device in which a nitride semiconductor is formed on a silicon single crystal, and which has higher fracture strength, and a method for manufacturing the same.
上記課題を解決するために、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が{111}である第一のシリコン単結晶基板と、結晶面方位が{111}である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記酸化膜の膜厚が2nm以上470nm以下であることを特徴とする電子デバイス用基板を提供する。 In order to solve the above problems, the present invention provides a substrate for electronic devices in which a nitride semiconductor film is formed on a bonded substrate of silicon single crystals, the bonded substrate being a substrate in which a first silicon single crystal substrate having a crystal plane orientation of {111} and a second silicon single crystal substrate having a crystal plane orientation of {111} are bonded via an oxide film, the oxide film having a thickness of 2 nm to 470 nm.
このように、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が2nm以上470nm以下のように薄いものであれば、より破壊強度が高い電子デバイス用基板とすることができる。 In this way, in a substrate for electronic devices in which a nitride semiconductor film is formed on a bonded substrate of single crystal silicon, if the bonded substrate is a substrate bonded via an oxide film and the thickness of the oxide film is thin, between 2 nm and 470 nm, the substrate for electronic devices can have a higher fracture strength.
また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が{111}である第一のシリコン単結晶基板と、第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記酸化膜の膜厚が2nm以上470nm以下であることを特徴とする電子デバイス用基板を提供する。 The present invention also provides a substrate for electronic devices in which a nitride semiconductor film is formed on a bonded substrate of silicon single crystals, the bonded substrate being a substrate in which a first silicon single crystal substrate having a crystal plane orientation of {111} and a second silicon single crystal substrate are bonded via an oxide film, the oxide film having a thickness of 2 nm or more and 470 nm or less.
このような態様においても、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が2nm以上470nm以下のように薄いものであれば、より破壊強度が高い電子デバイス用基板とすることができる。 Even in such an embodiment, if the substrate for an electronic device is formed by forming a nitride semiconductor film on a bonded substrate of silicon single crystal, and the bonded substrate is a substrate bonded via an oxide film, and the thickness of the oxide film is thin, ranging from 2 nm to 470 nm, the substrate for an electronic device can have a higher fracture strength.
この場合、前記第二のシリコン単結晶基板の結晶面方位を{100}とすることができる。 In this case, the crystal plane orientation of the second silicon single crystal substrate can be {100}.
第一のシリコン単結晶基板と第二のシリコン単結晶基板を、このような結晶面方位の組み合わせとしても、破壊強度が高い電子デバイス用基板とすることができる。 Even with such a combination of crystal plane orientations, the first silicon single crystal substrate and the second silicon single crystal substrate can be made into a substrate for electronic devices with high fracture strength.
また、本発明の電子デバイス用基板においては、前記酸化膜の膜厚が2nm以上190nm以下とすることができる。 In addition, in the electronic device substrate of the present invention, the thickness of the oxide film can be 2 nm or more and 190 nm or less.
本発明の電子デバイス用基板では、酸化膜の膜厚をこのような範囲として、破壊強度が高い電子デバイス用基板とすることができる。 In the electronic device substrate of the present invention, the thickness of the oxide film is set within this range, making it possible to obtain an electronic device substrate with high fracture strength.
この場合、前記結合基板は、前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、15°~165°回転ズレした状態で結合された基板であることが好ましい。 In this case, it is preferable that the bonded substrate is a substrate in which the notch of the first silicon single crystal substrate and the notch of the second silicon single crystal substrate are bonded together with a rotational misalignment of 15° to 165°.
このようなものであれば、より破壊強度が高い電子デバイス用基板となる。 Such a material would result in a substrate for electronic devices with higher fracture strength.
また、前記結合基板の直径が300mm以上であるものとすることができる。 The diameter of the combined substrate may be 300 mm or more.
このように、本発明の破壊強度の高い基板は、直径300mm以上といった大直径の電子デバイス用基板に特に有効である。 As such, the high fracture strength substrate of the present invention is particularly effective for large-diameter electronic device substrates, such as those with a diameter of 300 mm or more.
また本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、結晶面方位が{111}である第一のシリコン単結晶基板と、結晶面方位が{111}である第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が2nm以上470nm以下になるように形成することを特徴とする電子デバイス用基板の製造方法を提供する。 The present invention also provides a method for manufacturing a substrate for electronic devices, which includes the steps of: preparing a first silicon single crystal substrate having a crystal plane orientation of {111} and a second silicon single crystal substrate having a crystal plane orientation of {111}; forming an oxide film on at least one surface of the first silicon single crystal substrate and the second silicon single crystal substrate; stacking the first silicon single crystal substrate and the second silicon single crystal substrate with the oxide film interposed therebetween and performing a heat treatment to bond the first silicon single crystal substrate and the second silicon single crystal substrate to produce the bonded substrate; and epitaxially growing the nitride semiconductor film on the surface of the first silicon single crystal substrate of the bonded substrate, wherein the thickness of the oxide film formed in the step of forming the oxide film is formed so that the thickness of the oxide film through the first silicon single crystal substrate and the second silicon single crystal substrate is 2 nm or more and 470 nm or less.
このような本発明の電子デバイス用基板の製造方法であれば、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚を2nm以上470nm以下のように薄いものとすることができるので、より破壊強度が高い電子デバイス用基板を製造することができる。 With the method for manufacturing a substrate for an electronic device of the present invention, the bonded substrate is a substrate bonded via an oxide film, and the thickness of the oxide film can be made thin, ranging from 2 nm to 470 nm, making it possible to manufacture a substrate for an electronic device with higher fracture strength.
また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、結晶面方位が{111}である第一のシリコン単結晶基板と、第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が2nm以上470nm以下になるように形成することを特徴とする電子デバイス用基板の製造方法を提供する。 The present invention also provides a method for manufacturing a substrate for electronic devices, which includes forming a nitride semiconductor film on a bonded substrate of silicon single crystal, comprising the steps of: preparing a first silicon single crystal substrate having a crystal plane orientation of {111} and a second silicon single crystal substrate; forming an oxide film on at least one surface of the first silicon single crystal substrate and the second silicon single crystal substrate; stacking the first silicon single crystal substrate and the second silicon single crystal substrate with the oxide film interposed therebetween and performing a heat treatment to bond the first silicon single crystal substrate and the second silicon single crystal substrate to produce the bonded substrate; and epitaxially growing the nitride semiconductor film on the surface of the first silicon single crystal substrate of the bonded substrate, wherein the thickness of the oxide film formed in the step of forming the oxide film is formed so that the thickness of the oxide film through the first silicon single crystal substrate and the second silicon single crystal substrate is 2 nm or more and 470 nm or less.
このような態様においても、本発明の電子デバイス用基板の製造方法であれば、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚を2nm以上470nm以下のように薄いものとすることができるので、より破壊強度が高い電子デバイス用基板を製造することができる。 Even in such an embodiment, the manufacturing method of the electronic device substrate of the present invention allows the bonded substrate to be a substrate bonded via an oxide film, and the thickness of the oxide film can be made thin, from 2 nm to 470 nm, so that an electronic device substrate with higher fracture strength can be manufactured.
この場合、前記第二のシリコン単結晶基板の結晶面方位を{100}とすることができる。 In this case, the crystal plane orientation of the second silicon single crystal substrate can be {100}.
第一のシリコン単結晶基板と第二のシリコン単結晶基板を、このような結晶面方位の組み合わせとしても、破壊強度が高い電子デバイス用基板を製造することができる。 Even when the first silicon single crystal substrate and the second silicon single crystal substrate are combined with such crystal plane orientations, it is possible to manufacture a substrate for an electronic device with high fracture strength.
また、本発明の電子デバイス用基板の製造方法においては、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が2nm以上190nm以下になるように形成することができる。 In addition, in the method for manufacturing a substrate for an electronic device of the present invention, the thickness of the oxide film formed in the step of forming the oxide film can be formed so that the thickness of the oxide film through the first silicon single crystal substrate and the second silicon single crystal substrate is 2 nm or more and 190 nm or less.
本発明では、酸化膜の膜厚をこのような範囲として、破壊強度が高い電子デバイス用基板を製造することができる。 In the present invention, the thickness of the oxide film is set within this range, making it possible to manufacture substrates for electronic devices with high fracture strength.
この場合、前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、15°~165°回転ズレした状態で結合することが好ましい。 In this case, it is preferable that the notch of the first silicon single crystal substrate and the notch of the second silicon single crystal substrate are joined with a rotational misalignment of 15° to 165°.
このような製造方法であれば、より破壊強度が高い電子デバイス用基板を製造することができる。 This manufacturing method makes it possible to produce substrates for electronic devices with higher breaking strength.
また、前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、300mm以上とすることができる。 The diameter of the first silicon single crystal substrate and the second silicon single crystal substrate to be prepared can be 300 mm or more.
本発明の製造方法によって製造された電子デバイス用基板のような破壊強度の高い基板は、直径300mm以上といった大直径の電子デバイス用基板を製造するのに特に有効である。 Substrates with high fracture strength, such as those for electronic devices manufactured by the manufacturing method of the present invention, are particularly effective for manufacturing substrates for electronic devices with large diameters, such as those with diameters of 300 mm or more.
本発明のような電子デバイス用基板は、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が2nm以上470nm以下のように薄いものであるので、より破壊強度が高い電子デバイス用基板を提供することができる。また、本発明の電子デバイス用基板の製造方法は、そのような電子デバイス用基板を製造することができる。よって、窒化物半導体膜が形成された電子デバイス用基板の品質を向上するとともに生産性を上げることができる。 The electronic device substrate of the present invention is a substrate in which the bonded substrate is bonded via an oxide film, and the oxide film has a thickness of 2 nm to 470 nm, so that an electronic device substrate with higher fracture strength can be provided. Furthermore, the manufacturing method of the electronic device substrate of the present invention can manufacture such an electronic device substrate. Therefore, the quality of the electronic device substrate on which the nitride semiconductor film is formed can be improved, and the productivity can be increased.
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。 The present invention will be described in detail below with reference to the drawings, but the present invention is not limited to these.
[電子デバイス用基板]
図1に示したように、本発明の電子デバイス用基板20は、シリコン単結晶の結合基板10上に窒化物半導体膜21が形成されている。本発明の説明において、シリコン単結晶の結合基板10を単に「結合基板」とも称する。このとき、結合基板10は、結晶面方位が{111}である第一のシリコン単結晶基板11と、結晶面方位が{111}である第二のシリコン単結晶基板12が、酸化膜13を介して結合された基板である。図1に示すように、窒化物半導体膜21は第一のシリコン単結晶基板11上に形成されている。本発明の電子デバイス用基板20は、酸化膜13の膜厚が2nm以上470nm以下であることを特徴とする。
[Substrate for electronic devices]
As shown in FIG. 1, the
また、結合基板10は、結晶面方位が{111}である第一のシリコン単結晶基板11と、第二のシリコン単結晶基板12が、酸化膜13を介して結合された基板としてもよい。この場合も、図1に示すように、窒化物半導体膜21は第一のシリコン単結晶基板11上に形成されている。本発明の電子デバイス用基板20は、酸化膜13の膜厚が2nm以上470nm以下であることを特徴とする。
The
この場合、第二のシリコン単結晶基板12の結晶面方位は{100}とすることができる。
In this case, the crystal plane orientation of the second silicon
また、ミラー指数の表記については通常の通りである。すなわち、{}は等価な結晶面方位の総称を、()は結晶面方位の各方位を意味する。また、<>は等価な結晶軸方向の総称を示し、[]は結晶軸方向の各方向を意味する。 Miller indices are written as usual. That is, { } is the general term for equivalent crystal plane orientations, and ( ) is each of the crystal plane orientations. Also, < > is the general term for equivalent crystal axis directions, and [ ] is each of the crystal axis directions.
また、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の結晶面方位は、それぞれ、数度(5°以下程度)のオフ角を有していてもよい。
The crystal plane orientations of the first silicon
ここで、上述したようにパワーデバイス用のエピタキシャル基板を高耐圧にするには、シリコン単結晶基板上に窒化物半導体膜を厚く形成した電子デバイス用基板(例えば、GaNのエピタキシャル層の厚さを厚くしたGaN on Si)を作製する必要がある。エピタキシャル層の厚さを厚くするには、シリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン基板を厚くする方法として、2枚のシリコン単結晶基板を貼り合せた結合基板とすることが行われているが、このような結合基板(貼り合わせ基板)を用いた場合に、より破壊強度の強い基板が望まれていた。 As described above, in order to make the epitaxial substrate for power devices with high breakdown voltage, it is necessary to fabricate an electronic device substrate in which a nitride semiconductor film is formed thick on a silicon single crystal substrate (for example, GaN on Si in which the thickness of the GaN epitaxial layer is increased). To increase the thickness of the epitaxial layer, the silicon single crystal substrate can be made thicker and epitaxially grown. As a method for increasing the thickness of the silicon substrate, a bonded substrate is formed by bonding two silicon single crystal substrates together, but when using such a bonded substrate (bonded substrate), a substrate with higher fracture strength is desired.
本発明では、より破壊強度の強い電子デバイス用基板20とするため、上記のように、酸化膜13の膜厚が2nm以上470nm以下であるものとする。酸化膜を形成しない場合よりも、このような範囲の膜厚を有する酸化膜13を介在させた結合基板10を用いることで、結合基板10の破壊強度を向上させることができる。そのため、窒化物半導体膜21が結合基板10上に形成されていても、破壊強度を向上させることができる。酸化膜13が介在することにより、応力が加わった時に酸化膜13が緩衝層の役割を果たすことができると考えられる。酸化膜13の膜厚は、効果の大きさ、酸化膜厚の制御しやすさから2nm以上190nm以下とすることが好ましい。酸化膜13の膜厚を、470nmを超えた膜厚のように厚くしても、酸化膜13を形成する効果は穏やかに減少し、酸化膜13の形成のための酸化時間も長くなり、メリットがない。
In the present invention, in order to obtain a
さらに、本発明では、シリコン単結晶の結合基板10は、第一のシリコン単結晶基板11のノッチと、第二のシリコン単結晶基板12のノッチが、15°~165°回転ズレした状態で結合された基板であることが好ましい。このように、結合基板10においてノッチの位置をずらすことで、より破壊強度を向上させることができる。
Furthermore, in the present invention, the bonded silicon
また、前記結合基板の直径が300mm以上であるものとすることができる。 The diameter of the combined substrate may be 300 mm or more.
このように、本発明の破壊強度の高い基板は、直径300mm以上といった大直径の電子デバイス用基板に特に有効である。 As such, the high fracture strength substrate of the present invention is particularly effective for large-diameter electronic device substrates, such as those with a diameter of 300 mm or more.
本発明の電子デバイス用基板20では、上記のように基板強度が高いため、結合基板10(及び、電子デバイス用基板20)の直径を300mm以上の大直径のものとすることもできる。このような大直径の基板は、従来、基板強度が十分ではない場合があり、割れ等の発生があったが、本発明では、上記のように、より破壊強度が高い電子デバイス用基板20とすることができる。結合基板10(及び、電子デバイス用基板20)の直径の上限は特に限定されないが、例えば、450mm以下とすることができる。
In the
結合基板10(及び、電子デバイス用基板20)の直径が300mm以上である場合、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の直径も300mm以上である。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。特に、直径が300mmの場合、厚さは775μmのものとすることができる。このようなシリコン単結晶基板は通常のデバイス用基板として用いられており、安価であり、特に問題なく用いることができる。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の厚さとしては、例えば、500μm~1500μmのものを用いることができる。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の厚さは同じでなくてもよく、すなわち、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の厚さの比は1に限定されない。この厚さの比が1以外であっても結合基板10の総厚さが同じであれば、同等の効果が得られる。
When the diameter of the bonded substrate 10 (and the
また、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を接合した結合基板10の厚さも775μm×2に限定されない。破断荷重に対する強度は基板厚さが厚いほど強いことがわかっている。よって、本発明の構成で、例えば、接合した結合基板10を、通常流通している直径300mm基板1枚のスペック厚さ775μmに相当するようにした場合、本発明の構成でともに775μmの第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を接合したもの(厚さは約1550μm)の強度には及ばないが、同厚さ(775μm)の1枚の基板に比べ強度は大きく増大する。もちろん、この場合も、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の厚さ比は1に限定されない。このような厚さ775μmの結合基板10を製造する方法としては、薄い第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を2枚接合して合計厚さ775μmとしてもよいし、通常スペック品(厚さ775μm)2枚を接合して研削することによって厚さを775μmに調整してもよい。
The thickness of the bonded
結合基板10における、第一のシリコン単結晶基板11のノッチと、第二のシリコン単結晶基板12のノッチの位置関係を、図2を参照して説明する。図2(a)~(f)は、いずれも、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の結晶面方位が{111}であり、例としてノッチ位置が<110>方向であるものを示している。図2(a)、(b)、(c)、(d)、(e)、(f)について、それぞれ、ノッチ位置について回転なし(0°回転)、10°回転、15°回転、20°回転、30°回転、60°回転を示している。すなわち、図2(a)~(f)の各図中では、便宜上第一のシリコン単結晶基板11のノッチの位置を真下方向に向けて示しており、破線で表した第二のシリコン単結晶基板12のノッチの位置は、各図の角度に応じてズレている。
The positional relationship between the notch of the first silicon
本発明の電子デバイス用基板20では、上記のように酸化膜13を介して結合された結合基板10を有するものとすることに加えて、第一のシリコン単結晶基板11のノッチと、第二のシリコン単結晶基板12のノッチが図2(b)~(f)のように回転ズレしたものであることにより、さらに破壊強度が高いものとすることができる。回転ズレの角度は、図2(b)の10°よりも、特に、図2(c)~(f)のように、15°以上回転ズレさせたものであることが好ましい。また、第一のシリコン単結晶基板11のノッチと、第二のシリコン単結晶基板12のノッチの位置の回転ズレは、15°以上165°以下であることが好ましい。
In the
第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12のそれぞれのノッチの方位は特に限定されない。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12のノッチの位置は<110>方向に限らず、その他の方向に付されたものでもよい。ノッチの角度ズレによる強度の違いは、ノッチという破断荷重に対して物理的に弱い特徴を持つ箇所の相対的位置により発生したものであるから、<110>方向以外の他の方位にノッチがあっても、本発明は、同様の効果がある。
The orientation of the notch of each of the first silicon
また、本発明の電子デバイス用基板20では、結晶面方位が{111}である第一のシリコン単結晶基板11の表面状に窒化物半導体膜21が形成されたものであるため、良好な窒化物半導体膜21が形成されたものとなる。
In addition, in the
[電子デバイス用基板の製造方法]
以下、上記のような本発明の電子デバイス用基板20を製造する方法を、図3を参照して説明する。
[Method of manufacturing a substrate for electronic devices]
A method for producing the above-described
まず、図3のS11に示したように、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を準備する(工程S11)。このとき、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12として、ともに、結晶面方位が{111}であるシリコン単結晶基板を準備する。このとき、準備する第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の直径を、300mm以上とすることができる。
First, as shown in S11 of FIG. 3, a first silicon
また、他の態様として、工程S11では、結晶面方位が{111}である第一のシリコン単結晶基板11を準備するとともに、結晶面方位が{111}ではない第二のシリコン単結晶基板12を準備することもできる。この場合、第二のシリコン単結晶基板12の結晶面方位は{100}とすることが好ましい。このような第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12の組み合わせであっても、以後の工程は同様に行うことができる。
In another embodiment, in step S11, a first silicon
なお、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12は貼り合わせて一枚のシリコン単結晶基板の結合基板20とするため、第一のシリコン単結晶基板11はボンドウェーハ、第二のシリコン単結晶基板12はベースウェーハと称することもできる。
In addition, since the first silicon
第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。また、第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12のそれぞれの抵抗率や不純物濃度は適宜設定することができる。
The thickness of each of the first silicon
次に、図3のS12に示したように、第一のシリコン単結晶基板11及び前記第二のシリコン単結晶基板12の少なくとも一方の表面に酸化膜を形成する(工程S12)。ここで形成する酸化膜は、両シリコン単結晶基板の結合後に、図1に示した酸化膜13となるものである。この酸化膜形成の手法は特に限定されないが、例えば、酸化熱処理を行って表面に酸化膜(熱酸化膜)を形成することができる。酸化膜の厚さは、後述の工程S13において、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を結合した後に、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を介する酸化膜13の膜厚が2nm以上470nm以下になるように形成する。2枚のシリコン単結晶基板それぞれに酸化膜を形成してもよいし、いずれか一方のシリコン単結晶基板に酸化膜を形成するようにしてもよい。また、ここで形成する酸化膜は、貼り合わせ時に2nm以上となるものであれば、自然酸化膜として形成してもよい。
Next, as shown in S12 of FIG. 3, an oxide film is formed on at least one surface of the first silicon
次に、図3のS13に示したように、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を結合する(工程S13)。このとき、工程S12で形成した酸化膜を介して第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を重ね合わせて、熱処理を行うことで結合を行う。これにより、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を強固に結合し、結合基板10(図1参照)を作製する。
Next, as shown in S13 of FIG. 3, the first silicon
上記のように、工程S12の酸化膜を形成する工程において形成する酸化膜の膜厚を、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を介した酸化膜13の膜厚が2nm以上470nm以下になるように形成することにより、当然ながら、工程S13で両基板を結合した後の酸化膜13の膜厚を2nm以上470nm以下とすることができる。この工程S12において形成する酸化膜の膜厚は、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を介した酸化膜13の膜厚が2nm以上190nm以下となるように形成することが好ましい。
As described above, by forming the oxide film in step S12 so that the thickness of the
熱処理(結合熱処理)の条件(雰囲気、温度、時間等)は、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12の結合ができれば特に限定されない。この結合熱処理の温度は、例えば、窒素雰囲気で400℃以上1200℃以下、1~12時間の結合熱処理とすることができる。
The conditions (atmosphere, temperature, time, etc.) of the heat treatment (bonding heat treatment) are not particularly limited as long as the first silicon
また、この工程S13の両基板の結合工程において、第一のシリコン単結晶基板11のノッチと、第二のシリコン単結晶基板12のノッチが、15°~165°回転ズレした状態で結合することが好ましい(図2参照)。
In addition, in the bonding process of step S13, it is preferable that the notch of the first silicon
この結合熱処理後、後述の窒化物半導体膜のエピタキシャル成長の前に、結合基板10の表面の洗浄を行うことが好ましい。特に、結合基板10の表面(特に第一のシリコン単結晶基板11の表面)に生じた酸化膜をフッ酸スピン洗浄等により除去することが好ましい。
After this bonding heat treatment, it is preferable to clean the surface of the bonded
このようにして、第一のシリコン単結晶基板11と第二のシリコン単結晶基板12を結合し、結合基板10を作製した後、図3のS14に示したように、結合基板10の第一のシリコン単結晶基板11の表面上に、窒化物半導体膜21(図1参照)をエピタキシャル成長させる(工程S14)。なお、第一のシリコン単結晶基板11に関して、この結合前に両面ポリッシュしていても良いし、たとえ結合前に両面ポリッシュしていなくとも、結合後でエピタキシャル成長前に、成長させる主面に片面ポリッシュを施しておくことができる。当然、第二のシリコン単結晶基板12についても両面ポリッシュが施されていても良い。
In this way, the first silicon
窒化物半導体膜21としては、AlN層、GaN層及びAlGaN層等を成膜することができる。この窒化物半導体膜21は通常の方法で成膜することができる。また、適宜中間層(バッファ層)を形成してもよい。このようにして、図1に示した電子デバイス用基板20を製造することができる。
As the
以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。 The present invention will be explained in more detail below with examples and comparative examples, but the present invention is not limited to the following examples.
(実施例1-1~1-9、比較例1-1)
図3に示した本発明の電子デバイス用基板の製造方法に沿って、図1に示した電子デバイス用基板20を製造した。
(Examples 1-1 to 1-9, Comparative Example 1-1)
According to the method for producing a substrate for an electronic device of the present invention shown in FIG. 3, the substrate for an
まず、第一のシリコン単結晶基板11として、両面ポリッシュした直径300mm、厚さ775μm、結晶面方位{111}、p型、抵抗率5000Ωcmで<110>方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板12として、両面ポリッシュした直径300mm、厚さ775μm、結晶面方位{111}、p型、抵抗率5000Ωcmで<110>方向にノッチが形成されたシリコン単結晶基板を準備した(工程S11)。なお、格子間酸素濃度Oiは、第一のシリコン単結晶基板11、第二のシリコン単結晶基板12ともに16ppm(JEIDA基準)であった。
First, a double-sided polished silicon
これらの準備した2枚のシリコン単結晶基板に対して、表面酸化膜を形成した(工程S12)。酸化膜の膜厚は、2枚のシリコン単結晶基板を貼り合わせた際に2nm(実施例1-1)、23nm(実施例1-2)、80nm(実施例1-3)、150nm(実施例1-4)、190nm(実施例1-5)、220nm(実施例1-6)、280nm(実施例1-7)、350nm(実施例1-8)、470nm(実施例1-9)、600nm(比較例1-1)となるように、形成した。具体的な形成方法は、まず、実施例1-1は、自然酸化膜として形成されたものである。また、実施例1-2~1-9、比較例1-1の酸化熱処理は、パイロジェニック酸化法とした。パイロジェニック酸化法の条件は、それぞれ、900℃15分(実施例1-2)、900℃60分(実施例1-3)、900℃142分(実施例1-4)、900℃199分(実施例1-5)、900℃214分(実施例1-6)、900℃256分(実施例1-7)、900℃301分(実施例1-8)、1000℃213分(実施例1-9)、1000℃275分(比較例1-1)であった。 A surface oxide film was formed on these two prepared silicon single crystal substrates (step S12). The oxide film was formed so that the thickness of the oxide film when the two silicon single crystal substrates were bonded together was 2 nm (Example 1-1), 23 nm (Example 1-2), 80 nm (Example 1-3), 150 nm (Example 1-4), 190 nm (Example 1-5), 220 nm (Example 1-6), 280 nm (Example 1-7), 350 nm (Example 1-8), 470 nm (Example 1-9), and 600 nm (Comparative Example 1-1). As for the specific formation method, first, in Example 1-1, a natural oxide film was formed. Also, the oxidation heat treatment in Examples 1-2 to 1-9 and Comparative Example 1-1 was a pyrogenic oxidation method. The conditions for the pyrogenic oxidation method were 900°C for 15 minutes (Example 1-2), 900°C for 60 minutes (Example 1-3), 900°C for 142 minutes (Example 1-4), 900°C for 199 minutes (Example 1-5), 900°C for 214 minutes (Example 1-6), 900°C for 256 minutes (Example 1-7), 900°C for 301 minutes (Example 1-8), 1000°C for 213 minutes (Example 1-9), and 1000°C for 275 minutes (Comparative Example 1-1).
次に、2枚のシリコン単結晶基板のノッチ位置を合わせて重ね合わせ、窒素雰囲気で500℃の結合熱処理を行い、結合基板10を作製した(工程S13)。その後、結合基板10に対してフッ酸スピン洗浄し、結合基板10の表面の酸化膜を除去した。
Next, the two silicon single crystal substrates were stacked with their notches aligned, and a bonding heat treatment was performed at 500°C in a nitrogen atmosphere to produce the bonded substrate 10 (step S13). After that, the bonded
次に、結合基板10の第一のシリコン単結晶基板11の表面上に、窒化物半導体膜21としてAlN層150nm、AlGaN層160nm、GaN層とAlN層を交互に25組積層した超格子構造、GaN層1000nm、AlGaN層20nm、GaN層3nmを総膜厚1.8μmエピタキシャル成長させた(工程S14)。
Next, on the surface of the first silicon
その結果、実施例1-1~実施例1-9では、割れ等の発生なく、窒化物半導体膜21を形成することができた。このようにして、電子デバイス用基板20を製造した。
As a result, in Examples 1-1 to 1-9, the
また、実施例1-1~実施例1-9及び比較例1-1のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板を作製し、各結合基板の強度を測定した。 In addition, bonded substrates were produced before the nitride semiconductor film was formed under the same conditions as in each of Examples 1-1 to 1-9 and Comparative Example 1-1, and the strength of each bonded substrate was measured.
この結合基板の強度測定では、図4に示すようにインストロン社製 精密万能試験機にて破断荷重を調査した。図4(a)は、鉛直方向上側から見た図であり、図4(b)は横から見た図である。 To measure the strength of this bonded substrate, the breaking load was examined using an Instron precision universal testing machine, as shown in Figure 4. Figure 4(a) is a view from above in the vertical direction, and Figure 4(b) is a view from the side.
図4(a)、(b)に示すように、3本の支点治具J(圧着点の曲率半径Rは15mmである)を3本、結合基板の上下に配置した。結合基板において、ノッチ位置が強度的に弱いため、ノッチ位置Nは、中央の支点治具Jの真下の位置となるように設置した(図4(a)、(b)参照)。 As shown in Figures 4(a) and (b), three fulcrum jigs J (with a radius of curvature R of the crimping point of 15 mm) were placed above and below the bonded substrate. Since the notch position in the bonded substrate is weak in terms of strength, the notch position N was set to be directly below the central fulcrum jig J (see Figures 4(a) and (b)).
(比較例1-2)
実施例1-1と同様にして結合基板の作製まで行ったが、以下の点を変更した。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を準備した後、両基板ともに、工程S12の酸化膜形成を行わなかった。また、両基板に対し、HFスピン洗浄により、接合面の自然酸化膜を除去した。その後、自然酸化膜を除去した状態で、両基板を結合した。この基板(酸化膜を介さない結合基板)に対して、上記と同様に破断荷重を調査した。
(Comparative Example 1-2)
The bonded substrate was produced in the same manner as in Example 1-1, with the following changes. After the first silicon
(比較例1-3)
実施例1-1と同様の第一のシリコン単結晶基板11を1枚準備した。この基板1枚に対して、上記と同様に破断荷重を調査した。
(Comparative Example 1-3)
A single first silicon
以上の破断荷重(強度)の結果を表1にまとめた。また、実施例1-1~1-9、比較例1-1、1-2については、結果をプロットした図5を示した(図5中には後述の実施例3-1~3-8、比較例3-1、3-2も示している)。 The above results of the breaking load (strength) are summarized in Table 1. In addition, for Examples 1-1 to 1-9 and Comparative Examples 1-1 and 1-2, the results are plotted in Figure 5 (Figure 5 also shows Examples 3-1 to 3-8 and Comparative Examples 3-1 and 3-2, which will be described later).
このように、実施例1-1~実施例1-9における結合基板10の強度は、比較例1-1~1-3よりも高かった。また、比較例1-2の酸化膜なしで2枚のシリコン単結晶基板を結合した場合の強度は、比較例1-3の非接合の1枚のシリコン単結晶基板の強度の約2倍にしかならなかった。これに対し、酸化膜13を介して結合した結合基板10を用いた実施例1-1~実施例1-9では、非接合の1枚のシリコン単結晶基板の強度の2倍を大きく超えて大幅に強度が向上したことがわかる。また、酸化膜の厚さが470nmを超える比較例1-1(600nm)では、酸化膜による効果が減衰し、十分な強度が得られなかった上に、酸化膜の形成に時間がかかった。
Thus, the strength of the bonded
(実施例2-1)
実施例1-1(自然酸化膜形成、結合後の酸化膜13の厚さ2nm)と同様にして、工程S11~S14を行って、電子デバイス用基板20を製造した。
(Example 2-1)
Steps S11 to S14 were carried out in the same manner as in Example 1-1 (natural oxide film formation,
(実施例2-2~2-8)
実施例2-1と同様にして、ただし、第一のシリコン単結晶基板11と、第二のシリコン単結晶基板12のノッチの位置を回転してずらして、電子デバイス用基板20を製造した。回転ズレの大きさは、10°(実施例2-2)、15°(実施例2-3)、20°(実施例2-4)、30°(実施例2-5)、60°(実施例2-6)、170°(実施例2-7)、180°(実施例2-8)とした。
(Examples 2-2 to 2-8)
実施例2-1~実施例2-8では、割れ等の発生なく、窒化物半導体膜21を形成することができた。
In Examples 2-1 to 2-8, the
また、実施例2-1~実施例2-8のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板10を作製し、各結合基板の強度(破断荷重)を測定した。各結合基板10の強度測定は、実施例1-1~実施例1-9及び比較例1-1~1-3と同様に行った。以上の破断荷重(強度)の結果を表2及び図6にまとめた(図6中には後述の実施例4-1~4-8も示している)。
In addition, bonded
実施例2-1~実施例2-8の結合基板10は、いずれも、比較例1-1~1-3よりも強度が向上した。
The bonded
実施例2-1~2-8のうち、実施例2-3~2-6の結合基板10は特に強度が高く、両基板のノッチの回転ズレが15°より小さい実施例2-1、2-2よりもさらに強度が高いものとなった。
Of Examples 2-1 to 2-8, the bonded
また、実施例2-7、2-8は、両基板のノッチの回転ズレが170°、180°であり、これらは、それぞれ、10°、0°の場合(すなわち、実施例2-2、2-1)と、ノッチが基板の反対側に位置する。実施例2-1(0°)と実施例2-8(180°)の強度を比較すると近い値であり、実施例2-2(10°)と実施例2-7(170°)の強度を比較すると近い値であった。そのため、両基板のノッチの回転ズレが170°、180°のときは、それぞれ、両基板のノッチの回転ズレが10°、0°のときと同等であると考えられる。このことから、例えば、両基板のノッチの回転ズレが15°のときと、165°のときも、同等と考えられる。以上のことから、両基板のノッチの回転ズレは、15°~165°とすることが好ましいと考えられる。 In addition, in Examples 2-7 and 2-8, the rotational misalignment of the notches of both substrates is 170° and 180°, and the notches are located on the opposite side of the substrate from the cases where the misalignment is 10° and 0° (i.e., Examples 2-2 and 2-1), respectively. When comparing the strength of Example 2-1 (0°) and Example 2-8 (180°), the values are close, and when comparing the strength of Example 2-2 (10°) and Example 2-7 (170°), the values are close. Therefore, when the rotational misalignment of the notches of both substrates is 170° and 180°, it is considered to be equivalent to when the rotational misalignment of the notches of both substrates is 10° and 0°, respectively. From this, for example, when the rotational misalignment of the notches of both substrates is 15° and when it is 165°, it is considered to be equivalent. From the above, it is considered preferable that the rotational misalignment of the notches of both substrates is 15° to 165°.
(実施例3-1~3-8、比較例3-1)
図3に示した本発明の電子デバイス用基板の製造方法に沿って、図1に示した電子デバイス用基板20を製造した。ここでは、実施例1-1等とは異なり、第二のシリコン単結晶基板12として、結晶面方位{100}とし、<100>方向にノッチが形成されたものを用いた。
(Examples 3-1 to 3-8, Comparative Example 3-1)
The
まず、第一のシリコン単結晶基板11として、両面ポリッシュした直径300mm、厚さ775μm、結晶面方位{111}、p型、抵抗率5000Ωcmで<110>方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板12として、両面ポリッシュした直径300mm、厚さ775μm、結晶面方位{100}、p型、抵抗率5000Ωcmで<100>方向にノッチが形成されたシリコン単結晶基板を準備した(工程S11)。なお、格子間酸素濃度Oiは、第一のシリコン単結晶基板11、第二のシリコン単結晶基板12ともに16ppm(JEIDA基準)であった。
First, a double-sided polished silicon
これらの準備した2枚のシリコン単結晶基板に対して、表面酸化膜を形成した(工程S12)。酸化膜の膜厚は、2枚のシリコン単結晶基板を貼り合わせた際に2nm(実施例3-1)、25nm(実施例3-2)、83nm(実施例3-3)、148nm(実施例3-4)、189nm(実施例3-5)、223nm(実施例3-6)、295nm(実施例3-7)、468nm(実施例3-8)、599nm(比較例3-1)となるように、形成した。具体的な形成方法は、まず、実施例3-1は、自然酸化膜として形成されたものである。また、実施例3-2~3-8の酸化熱処理は、パイロジェニック酸化法とした。パイロジェニック酸化法の条件は、それぞれ、900℃15分(実施例3-2)、900℃60分(実施例3-3)、900℃142分(実施例3-4)、900℃199分(実施例3-5)、900℃214分(実施例3-6)、900℃256分(実施例3-7)、1000℃213分(実施例3-8)、1000℃275分(比較例3-1)であった。 A surface oxide film was formed on these two prepared silicon single crystal substrates (step S12). The oxide film was formed so that the thickness of the oxide film when the two silicon single crystal substrates were bonded together was 2 nm (Example 3-1), 25 nm (Example 3-2), 83 nm (Example 3-3), 148 nm (Example 3-4), 189 nm (Example 3-5), 223 nm (Example 3-6), 295 nm (Example 3-7), 468 nm (Example 3-8), and 599 nm (Comparative Example 3-1). As for the specific formation method, first, in Example 3-1, a natural oxide film was formed. Also, the oxidation heat treatment in Examples 3-2 to 3-8 was a pyrogenic oxidation method. The conditions for the pyrogenic oxidation method were 900°C for 15 minutes (Example 3-2), 900°C for 60 minutes (Example 3-3), 900°C for 142 minutes (Example 3-4), 900°C for 199 minutes (Example 3-5), 900°C for 214 minutes (Example 3-6), 900°C for 256 minutes (Example 3-7), 1000°C for 213 minutes (Example 3-8), and 1000°C for 275 minutes (Comparative Example 3-1).
次に、2枚のシリコン単結晶基板のノッチ位置を合わせて重ね合わせ、窒素雰囲気で500℃の結合熱処理を行い、結合基板10を作製した(工程S13)。その後、結合基板10に対してフッ酸スピン洗浄し、結合基板10の表面の酸化膜を除去した。
Next, the two silicon single crystal substrates were stacked with their notches aligned, and a bonding heat treatment was performed at 500°C in a nitrogen atmosphere to produce the bonded substrate 10 (step S13). After that, the bonded
次に、結合基板10の第一のシリコン単結晶基板11の表面上に、窒化物半導体膜21としてAlN層150nm、AlGaN層160nm、GaN層とAlN層を交互に25組積層した超格子構造、GaN層1000nm、AlGaN層20nm、GaN層3nmを総膜厚1.8μmエピタキシャル成長させた(工程S14)。
Next, on the surface of the first silicon
その結果、実施例3-1~実施例3-8では、割れ等の発生なく、窒化物半導体膜21を形成することができた。このようにして、電子デバイス用基板20を製造した。
As a result, in Examples 3-1 to 3-8, the
また、実施例3-1~実施例3-8、比較例3-1のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板を作製し、上記と同様に強度を測定した。 In addition, bonded substrates before the formation of the nitride semiconductor film were produced under the same conditions as in Examples 3-1 to 3-8 and Comparative Example 3-1, and their strength was measured in the same manner as above.
(比較例3-2)
実施例3-1と同様にして結合基板の作製まで行ったが、以下の点を変更した。第一のシリコン単結晶基板11及び第二のシリコン単結晶基板12を準備した後、両基板ともに、工程S12の酸化膜形成を行わなかった。また、両基板に対し、HFスピン洗浄により、接合面の自然酸化膜を除去した。その後、自然酸化膜を除去した状態で、両基板を結合した。この基板(酸化膜を介さない結合基板)に対して、上記と同様に破断荷重を調査した。
(Comparative Example 3-2)
The bonded substrate was produced in the same manner as in Example 3-1, with the following changes. After the first silicon
以上の破断荷重(強度)の結果を表3にまとめた。また、実施例3-1~実施例3-8、比較例3-1、3-2については、結果を図5中にプロットして示した。 The results of the above breaking load (strength) are summarized in Table 3. The results for Examples 3-1 to 3-8 and Comparative Examples 3-1 and 3-2 are plotted in Figure 5.
このように、実施例3-1~実施例3-8における結合基板10の強度は、比較例3-1及び3-2よりも高かった。また、比較例3-2の酸化膜なしで2枚のシリコン単結晶基板を結合した場合の強度は、比較例1-3の非接合の1枚のシリコン単結晶基板の強度の約2倍にしかならなかった。これに対し、酸化膜13を介して結合した結合基板10を用いた実施例3-1~実施例3-8では、非接合の1枚のシリコン単結晶基板の強度の2倍を大きく超えて大幅に強度が向上したことがわかる。
Thus, the strength of the bonded
(実施例4-1)
実施例3-1(自然酸化膜形成、結合後の酸化膜13の厚さ2nm)と同様にして、工程S11~S14を行って、電子デバイス用基板20を製造した。
(Example 4-1)
Steps S11 to S14 were carried out in the same manner as in Example 3-1 (natural oxide film formation,
(実施例4-2~4-8)
実施例4-1と同様にして、ただし、第一のシリコン単結晶基板11と、第二のシリコン単結晶基板12のノッチの位置を回転してずらして、電子デバイス用基板20を製造した。回転ズレの大きさは、10°(実施例4-2)、15°(実施例4-3)、20°(実施例4-4)、30°(実施例4-5)、60°(実施例4-6)、170°(実施例4-7)、180°(実施例4-8)とした。
(Examples 4-2 to 4-8)
実施例4-1~実施例4-8では、割れ等の発生なく、窒化物半導体膜21を形成することができた。
In Examples 4-1 to 4-8, the
また、実施例4-1~実施例4-8のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板10を作製し、各結合基板の強度(破断荷重)を測定した。各結合基板10の強度測定は、実施例1-1~実施例1-9及び比較例1-1~1-3と同様に行った。以上の破断荷重(強度)の結果を表4にまとめ、図6中に示した。
In addition, bonded
実施例4-1~実施例4-8の結合基板10は、いずれも、比較例3-1、比較例3-2、比較例1-3よりも強度が向上した。なお、実施例4-1は実施例3-1と同様の条件であるが、実験上のばらつきによるデータの差が生じた。
The bonded
実施例4-1~実施例4-8のうち、実施例4-3~実施例4-6の結合基板10は特に強度が高く、両基板のノッチの回転ズレが15°より小さい実施例4-1、4-2よりもさらに強度が高いものとなった。
Of Examples 4-1 to 4-8, the bonded
また、実施例4-7、4-8は、両基板のノッチの回転ズレが170°、180°であり、これらは、それぞれ、10°、0°の場合(すなわち、実施例4-2、4-1)と、ノッチが基板の反対側に位置する。実施例4-1(0°)と実施例4-8(180°)の強度を比較すると近い値であり、実施例4-2(10°)と実施例4-7(170°)の強度を比較すると近い値であった。そのため、両基板のノッチの回転ズレが170°、180°のときは、それぞれ、両基板のノッチの回転ズレが10°、0°のときと同等であると考えられる。このことから、例えば、両基板のノッチの回転ズレが15°のときと、165°のときも、同等と考えられる。以上のことから、両基板のノッチの回転ズレは、15°~165°とすることが好ましいと考えられる。 In addition, in Examples 4-7 and 4-8, the rotational misalignment of the notches of both substrates is 170° and 180°, and the notches are located on the opposite side of the substrate from the cases where the misalignment is 10° and 0° (i.e., Examples 4-2 and 4-1), respectively. When comparing the strength of Example 4-1 (0°) and Example 4-8 (180°), the values are close, and when comparing the strength of Example 4-2 (10°) and Example 4-7 (170°), the values are close. Therefore, when the rotational misalignment of the notches of both substrates is 170° and 180°, it is considered to be equivalent to when the rotational misalignment of the notches of both substrates is 10° and 0°, respectively. From this, for example, when the rotational misalignment of the notches of both substrates is 15° and when it is 165°, it is considered to be equivalent. From the above, it is considered preferable that the rotational misalignment of the notches of both substrates is 15° to 165°.
(実施例5)
実施例2-5の条件で製造した結合基板10を、接合後、厚さ775μmに研削、研磨、エッチングにより調整した。この結合基板10の強度(破断荷重)を実施例1-1~実施例1-9及び比較例1-1~1-3と同様に測定した。その結果、実施例5の破断荷重(強度)は、912Nであった。比較例1-3(すなわち、総厚さが775μmと実施例5と同じだが1枚の基板からなる例)の破断荷重(強度)は、表1中に示したように305Nであるので、実施例5の破断荷重は比較例1-3よりも向上した。
Example 5
The bonded
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above-described embodiment. The above-described embodiment is merely an example, and anything that has substantially the same configuration as the technical idea described in the claims of the present invention and exhibits similar effects is included within the technical scope of the present invention.
10…シリコン単結晶の結合基板、
11…第一のシリコン単結晶基板、
12…第二のシリコン単結晶基板、
13…酸化膜、
20…電子デバイス用基板、
21…窒化物半導体膜。
10...silicon single crystal bonded substrate,
11...first silicon single crystal substrate,
12...second silicon single crystal substrate,
13... oxide film,
20...Substrate for electronic device,
21...Nitride semiconductor film.
Claims (10)
前記結合基板は、結晶面方位が{111}である第一のシリコン単結晶基板と、結晶面方位が{111}である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
前記酸化膜の膜厚が2nm以上190nm以下であることを特徴とする電子デバイス用基板。 A substrate for an electronic device in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate,
The bonded substrate is a substrate in which a first silicon single crystal substrate having a {111} crystal plane orientation and a second silicon single crystal substrate having a {111} crystal plane orientation are bonded via an oxide film;
The substrate for electronic devices, wherein the oxide film has a thickness of 2 nm or more and 190 nm or less.
前記結合基板は、結晶面方位が{111}である第一のシリコン単結晶基板と、第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
前記酸化膜の膜厚が2nm以上190nm以下であることを特徴とする電子デバイス用基板。 A substrate for an electronic device in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate,
The bonded substrate is a substrate in which a first silicon single crystal substrate having a crystal plane orientation of {111} and a second silicon single crystal substrate are bonded via an oxide film;
The substrate for electronic devices, wherein the oxide film has a thickness of 2 nm or more and 190 nm or less.
結晶面方位が{111}である第一のシリコン単結晶基板と、結晶面方位が{111}である第二のシリコン単結晶基板を準備する工程と、
前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、
前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が2nm以上190nm以下になるように形成することを特徴とする電子デバイス用基板の製造方法。 A method for manufacturing a substrate for an electronic device, comprising forming a nitride semiconductor film on a bonded substrate of silicon single crystal,
Preparing a first silicon single crystal substrate having a {111} crystal plane orientation and a second silicon single crystal substrate having a {111} crystal plane orientation;
forming an oxide film on a surface of at least one of the first silicon single crystal substrate and the second silicon single crystal substrate;
a step of overlapping the first silicon single crystal substrate and the second silicon single crystal substrate with the oxide film interposed therebetween and performing a heat treatment to bond the first silicon single crystal substrate and the second silicon single crystal substrate to produce the bonded substrate;
epitaxially growing the nitride semiconductor film on a surface of the first silicon single crystal substrate of the bonded substrate;
and forming the oxide film such that a thickness of the oxide film formed in the step of forming the oxide film is 2 nm or more and 190 nm or less through the first silicon single crystal substrate and the second silicon single crystal substrate.
結晶面方位が{111}である第一のシリコン単結晶基板と、第二のシリコン単結晶基板を準備する工程と、
前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、
前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が2nm以上190nm以下になるように形成することを特徴とする電子デバイス用基板の製造方法。 A method for manufacturing a substrate for an electronic device, comprising forming a nitride semiconductor film on a bonded substrate of silicon single crystal,
Providing a first silicon single crystal substrate having a {111} crystal plane orientation and a second silicon single crystal substrate;
forming an oxide film on a surface of at least one of the first silicon single crystal substrate and the second silicon single crystal substrate;
a step of overlapping the first silicon single crystal substrate and the second silicon single crystal substrate with the oxide film interposed therebetween and performing a heat treatment to bond the first silicon single crystal substrate and the second silicon single crystal substrate to produce the bonded substrate;
epitaxially growing the nitride semiconductor film on a surface of the first silicon single crystal substrate of the bonded substrate;
and forming the oxide film such that a thickness of the oxide film formed in the step of forming the oxide film is 2 nm or more and 190 nm or less through the first silicon single crystal substrate and the second silicon single crystal substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2023/018662 WO2023228868A1 (en) | 2022-05-27 | 2023-05-18 | Substrate for electronic device, and manufacturing method therefor |
TW112119030A TW202417698A (en) | 2022-05-27 | 2023-05-23 | Substrate for electronic device, and manufacturing method therefor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022087075 | 2022-05-27 | ||
JP2022087075 | 2022-05-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023174446A JP2023174446A (en) | 2023-12-07 |
JP7563434B2 true JP7563434B2 (en) | 2024-10-08 |
Family
ID=89030417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022144862A Active JP7563434B2 (en) | 2022-05-27 | 2022-09-12 | Substrate for electronic device and method for producing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7563434B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170652A (en) | 2008-01-16 | 2009-07-30 | Shin Etsu Handotai Co Ltd | Bonded wafer manufacturing method |
JP2021014376A (en) | 2019-07-11 | 2021-02-12 | 信越半導体株式会社 | Electronic device substrate and method for manufacturing the same |
JP2021027186A (en) | 2019-08-06 | 2021-02-22 | 信越半導体株式会社 | Substrate for electronic device and manufacturing method of the same |
-
2022
- 2022-09-12 JP JP2022144862A patent/JP7563434B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170652A (en) | 2008-01-16 | 2009-07-30 | Shin Etsu Handotai Co Ltd | Bonded wafer manufacturing method |
JP2021014376A (en) | 2019-07-11 | 2021-02-12 | 信越半導体株式会社 | Electronic device substrate and method for manufacturing the same |
JP2021027186A (en) | 2019-08-06 | 2021-02-22 | 信越半導体株式会社 | Substrate for electronic device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2023174446A (en) | 2023-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021024654A1 (en) | Substrate for electronic device and production method therefor | |
US9233844B2 (en) | Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate | |
KR20130023207A (en) | Silicon epitaxial wafer and method for producing the same, as well as bonded soi wafer and method for producing the same | |
JP5636183B2 (en) | Compound semiconductor substrate | |
US11705330B2 (en) | Substrate for electronic device and method for producing the same | |
US10388518B2 (en) | Epitaxial substrate and method of manufacturing the same | |
JP7426642B2 (en) | Method for manufacturing silicon carbide epitaxial wafer | |
JP7563434B2 (en) | Substrate for electronic device and method for producing same | |
US8853054B2 (en) | Method of manufacturing silicon-on-insulator wafers | |
WO2022038826A1 (en) | Method for manufacturing nitride semiconductor wafer, and nitride semiconductor wafer | |
WO2023228868A1 (en) | Substrate for electronic device, and manufacturing method therefor | |
TWI636165B (en) | Epitaxial wafer | |
TWI745110B (en) | Semiconductor substrate and method of manufacturing the same | |
WO2023100577A1 (en) | Substrate for electronic device and production method therefor | |
WO2023199616A1 (en) | Substrate for electronic devices and method for producing same | |
JP2023156965A (en) | Substrate for electronic devices and method for producing the same | |
JP2023081820A (en) | Electronic device substrate and method for manufacturing the same | |
CN118414455A (en) | Substrate for electronic device and method for manufacturing same | |
CN118891405A (en) | Substrate for electronic device and method for manufacturing same | |
WO2023090019A1 (en) | Nitride semiconductor substrate, and method for producing nitride semiconductor substrate | |
WO2024101019A1 (en) | Substrate for high frequency devices and method for producing same | |
JP7515657B2 (en) | Composite substrate and method for manufacturing same | |
CN115692308A (en) | Preparation method of semiconductor structure and semiconductor structure | |
CN117613079A (en) | GaN HEMT device structure and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240311 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7563434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |