JP7384777B2 - 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット - Google Patents

酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット Download PDF

Info

Publication number
JP7384777B2
JP7384777B2 JP2020186821A JP2020186821A JP7384777B2 JP 7384777 B2 JP7384777 B2 JP 7384777B2 JP 2020186821 A JP2020186821 A JP 2020186821A JP 2020186821 A JP2020186821 A JP 2020186821A JP 7384777 B2 JP7384777 B2 JP 7384777B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
atomic ratio
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020186821A
Other languages
English (en)
Other versions
JP2021097219A (ja
Inventor
元隆 越智
功兵 西山
裕美 寺前
貴之 湖山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to PCT/JP2020/045552 priority Critical patent/WO2021124963A1/ja
Priority to KR1020227019461A priority patent/KR20220099559A/ko
Priority to CN202080084596.1A priority patent/CN114761607B/zh
Priority to TW109143989A priority patent/TWI834014B/zh
Publication of JP2021097219A publication Critical patent/JP2021097219A/ja
Application granted granted Critical
Publication of JP7384777B2 publication Critical patent/JP7384777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、例えば液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられる酸化物半導体薄膜、及び該酸化物半導体薄膜からなる酸化物半導体層を含む薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に関する。また、本発明は、該酸化物半導体薄膜からなる酸化物半導体層を形成するためのスパッタリングターゲットに関する。
アモルファス酸化物半導体としては、特許文献１に示すように、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）からなるＩｎ－Ｇａ－Ｚｎ系酸化物半導体（ＩＧＺＯ）が知られている。
特開２０１０－２１９５３８号公報
酸化物半導体は、高解像度及び高速駆動が要求される表示装置などの電子回路を構成する薄膜トランジスタのチャンネル層に適用される。
酸化物半導体薄膜を用いた薄膜トランジスタは、光照射や電圧印加などのストレスに対する耐性（ストレス耐性）に優れることが要求される。ストレス耐性が低いと、トランジスタのしきい値電圧がシフトしたり、ばらついて表示装置自体の信頼性が低下する。
さらに、酸化物半導体薄膜の上にソース・ドレイン電極を備えた薄膜トランジスタを作製する際、上記酸化物半導体薄膜がウェットエッチング液などの薬液に対して高い特性（ウェットエッチング耐性）を有することも要求される。具体的には、以下の二つの特性が要求される。
（ｉ）酸化物半導体薄膜は、酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有すること（ウェットエッチング加工性に優れること）
すなわち、酸化物半導体薄膜を加工する際に用いられるシュウ酸などの有機酸系や無機酸系のウェットエッチング液により、上記酸化物半導体薄膜が適切な速度でエッチングされ、残渣なくパターニングできることが要求される。
（ｉｉ）酸化物半導体薄膜は、ソース・ドレイン電極用ウェットエッチング液に対して不溶性であること（ウェットエッチング耐性に優れること）
本発明の目的は、酸化物半導体トランジスタにおいて、電界効果移動度とストレス耐性に優れると共に、酸化物半導体層を加工する際に用いられるウェットエッチング液に対して優れたウェットエッチング加工性を有し、かつ、ソース・ドレイン電極をパターニングする際に用いられるウェットエッチング液に対して酸化物半導体層が優れたウェットエッチング耐性を有する薄膜トランジスタを得ることができる酸化物半導体薄膜、該酸化物半導体層を含む薄膜トランジスタ、及び該酸化物半導体層を形成するためのスパッタリングターゲットを提供することにある。
本発明者らは、鋭意研究を重ねた結果、金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含む酸化物半導体薄膜を採用し、各金属元素の組成を適切に制御することにより上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち、本発明の上記目的は、酸化物半導体薄膜に係る下記［１］の構成により達成される。
［１］ 金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する、酸化物半導体薄膜。
また、本発明の上記目的は、薄膜トランジスタに係る下記［２］の構成により達成される。
［２］ 基板上にゲート電極、ゲート絶縁膜、第２の酸化物半導体層、第１の酸化物半導体層、ソース・ドレイン電極及び保護膜をこの順序で有する薄膜トランジスタであって、
前記第１の酸化物半導体層は、金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する、薄膜トランジスタ。
また、薄膜トランジスタに係る本発明の好ましい実施形態は、以下の［３］に関する。
［３］ 前記ソース・ドレイン電極は前記第１の酸化物半導体層と直接接合しており、前記ソース・ドレイン電極がＣｕ又はＣｕ合金からなる、上記［２］に記載の薄膜トランジスタ。
また、本発明の上記目的は、スパッタリングターゲットに係る下記［４］の構成により達成される。
［４］ 上記［２］又は［３］に記載の薄膜トランジスタにおける前記第１の酸化物半導体層を形成するためのスパッタリングターゲットであって、
金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する、スパッタリングターゲット。
本発明によれば、酸化物半導体トランジスタにおいて、電界効果移動度とストレス耐性に優れると共に、酸化物半導体層を加工する際に用いられるウェットエッチング液に対して優れたウェットエッチング加工性を有し、かつ、ソース・ドレイン電極をパターニングする際に用いられるウェットエッチング液に対して酸化物半導体層が優れたウェットエッチング耐性を有する薄膜トランジスタを得ることができる酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲットを提供できる。
図１は、本発明の一実施形態に係る薄膜トランジスタの概略断面図である。 図２は、横軸を温度（℃）とし、縦軸を検出イオンの電流強度（Ａ）とした場合の、酸化物半導体薄膜における、温度上昇に伴うＺｎ脱離量を示すグラフである。
以下、本発明の実施形態に係る酸化物半導体薄膜及び薄膜トランジスタについて説明する。
本実施形態に係る酸化物半導体薄膜は、
金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する。
また、本実施形態に係る薄膜トランジスタは、
基板上にゲート電極、ゲート絶縁膜、第２の酸化物半導体層、第１の酸化物半導体層、ソース・ドレイン電極及び保護膜をこの順序で有する薄膜トランジスタであって、
前記第１の酸化物半導体層は、金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する。
なお、本実施形態において、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物を「ＩＧＺＴＯ」と称する場合がある。また、Ｏを除く全金属元素（Ｉｎ、Ｇａ、Ｚｎ及びＳｎ）の原子数の合計量に対するＩｎ、Ｇａ、Ｚｎ及びＳｎの含有量（原子数比）を、それぞれ、「Ｉｎ原子数比」、「Ｇａ原子数比」、「Ｚｎ原子数比」及び「Ｓｎ原子数比」と呼ぶ場合がある。
＜酸化物半導体薄膜＞
以下、本実施形態に係る酸化物半導体薄膜（又は、後述する薄膜トランジスタにおける第１の酸化物半導体層）について説明する。
〔０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００〕
Ｉｎは、電気伝導性の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＩｎ量が多くなるほど、酸化物半導体層の導電性が向上するため、電界効果移動度は増加する。
上記作用を有効に発揮させるためには、上記Ｉｎ原子数比を０．０７０以上とする必要がある。上記Ｉｎ原子数比は、好ましくは０．０８０以上であり、より好ましくは０．１００以上である。ただし、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が低下するなどの問題があるため、Ｉｎ原子数比は０．２００以下とする。上記Ｉｎ原子数比は、好ましくは０．１５０以下、より好ましくは０．１３０以下である。
〔０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００〕
Ｇａは、酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きくなるほど、すなわち、全金属元素に占めるＧａ量が多くなるほど、酸化物半導体層の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ｇａは過酸化水素系のＣｕエッチング液によるエッチングを阻害する元素でもある。よって、Ｇａ原子数比が大きくなるほど、ソース・ドレイン電極としてのＣｕ電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受けにくくなる。
上記作用を有効に発揮させるためには、Ｇａ原子数比を０．２５０以上とする必要がある。上記Ｇａ原子数比は、好ましくは０．３００以上、より好ましくは０．４１０以上である。ただし、Ｇａ原子数比が大きすぎると、酸化物半導体層の導電性が低下して電界効果移動度が低下しやすくなる。また、酸化物半導体層を形成するためのスパッタリングターゲット材の電導度が低下し、直流放電が安定して持続することが困難となる。そのため、Ｇａ原子数比は、０．６００以下とする。上記Ｇａ原子数比は、好ましくは０．５００以下、より好ましくは０．４５０以下である。
〔０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０〕
Ｚｎは、他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、Ｚｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＺｎ量が多くなるほど、アモルファス化しやすくなるため、有機酸や無機酸のエッチング液によりエッチングされやすくなる。
上記作用を有効に発揮させるためには、Ｚｎ原子数比を０．１８０以上とする必要がある。上記Ｚｎ原子数比は、好ましくは０．３００以上、より好ましくは０．３５０以上である。ただし、Ｚｎ原子数比が大き過ぎると、ソース・ドレイン電極用エッチング液に対する酸化物半導体層の溶解性が高くなる結果、ウェットエッチング耐性に劣りやすくなったり、Ｉｎが相対的に減少するため電界効果移動度が低下したり、Ｇａが相対的に減少するため酸化物半導体層の電気的安定性が低下しやすくなることがある。したがって、Ｚｎ原子数比は０．５５０以下とする。上記Ｚｎ原子数比は、好ましくは０．５００以下、より好ましくは０．４００以下である。
〔０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０〕
Ｓｎは、酸系の薬液によるエッチングを阻害する元素である。このため、Ｓｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＳｎ量が多くなるほど、酸化物半導体層のパターニングに用いる有機酸や無機酸のエッチング液によるエッチング加工は困難となる。一方、Ｓｎが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られ、電界効果移動度が増加し、また、Ｓｎ添加量が適度であれば薄膜トランジスタの光ストレスに対する信頼性が向上する。
上記作用を有効に発揮させるためには、上記Ｓｎ原子数比は０．０３０以上とする必要がある。Ｓｎ原子数比は、好ましくは０．０６０以上、より好ましくは０．０７０以上である。一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体層の有機酸や無機酸のエッチング液に対する耐性が必要以上に高まり、酸化物半導体層自体の加工が困難になる。また、水素拡散の影響を強く受けることで光ストレスに対する信頼性が低下するおそれがある。よって上記Ｓｎ原子数比は０．１５０以下とする。Ｓｎ原子数比は、好ましくは０．１１０以下、より好ましくは０．０８０以下である。
〔０．１０≦Ｓｎ／Ｚｎ≦０．２５〕
上記酸化物半導体層のパターニングに用いる有機酸や無機酸のエッチング液に対するエッチング耐性については、Ｉｎ／Ｇａ原子数比によって変化するが、Ｉｎ／Ｇａ原子数比がどのような値であっても、Ｓｎ添加量を増加させることによって、エッチング耐性を高めることができる。また、Ｓｎ添加量を増加させることにより、薄膜トランジスタの製造時において、酸化物半導体層に対する熱処理が高温化した場合に、酸化物半導体層からＺｎが離脱することを防止することができる。
Ｚｎの離脱とは、熱処理の高温化により酸化物半導体層中の水素が脱離し、これに伴ってＺｎとＯの結合力が弱まることにより生じるものである。このように、酸化物半導体層の表面の金属原子（Ｚｎ）が脱離すると、酸化物半導体層中及び層表面の組成が変化し、特に、酸化物半導体層の表面はＺｎが欠損した状態になる。したがって、Ｚｎが欠損した箇所が、酸化物半導体層上に形成されたＣｕ電極からのＣｕ拡散源となることが容易に想定される。
酸化物半導体薄膜のＺｎ量が変化することによって、Ｓｎ添加量に伴う、有機酸や無機酸のエッチング液に対する酸化物半導体層のエッチング耐性、及び金属原子（Ｚｎ）の脱離に対する影響が異なる。上記Ｃｕの拡散はキャップ層の上記エッチング耐性と金属原子脱離の両方に起因して生じるため、酸化物半導体薄膜のＺｎ量及びＳｎ／Ｚｎ原子数比を適切に調整することにより、優れたＴＦＴ特性を得ることができる。
上記のようなＣｕの拡散を防止するためには、Ｓｎ／Ｚｎ≧０．１０を満足する必要がある。また、Ｓｎ／Ｚｎ≧０．１８を満足することが好ましい。
一方、Ｓｎ／Ｚｎの値が０．２５を超えると、酸化物半導体薄膜自身のエッチング（混酸使用：燐酸、硝酸、酢酸、水の混合）のレートが低下する。したがって、Ｓｎ／Ｚｎ≦０．２５を満足する必要があり、Ｓｎ／Ｚｎ≦０．２２を満足することが好ましい。
Ｇａは、その添加量を増やすとキャリア密度が低下して導電率が低下するとともに、薄膜トランジスタの電界効果移動度が低下させやすくなるが、一方で過酸化水素水系エッチング液に対するウェットエッチング耐性は向上する。また、Ｓｎは添加量を増やしすぎると保護膜からの水素拡散の影響が顕著となり、水素拡散によりキャリア密度や導電率が低下する傾向がある。
また、Ｇａ添加量を増加させることの弊害である電界効果移動度の低下や、スパッタリングターゲット材の導電性の低下を抑制するために、Ｉｎ添加量を増加させようとした場合、薄膜トランジスタの光ストレスに対する信頼性の低下や、しきい値電圧が負電圧側にシフトするなどの問題を引き起こすおそれがある。
これに対し、Ｉｎの代わりにＳｎ添加量を増やした場合、電界効果移動度の低下が抑制され、スパッタリングターゲット材の導電性は改善され得る。またＳｎ添加量を増加させた場合は、しきい値電圧が０Ｖ付近で安定する傾向にもある。このため、Ｇａ添加量を増加させる場合、Ｉｎの添加量を増加させる代わりにＳｎの添加量を増やすことが有効と考えられる。
ただし、Ｓｎの添加量には適度な添加範囲があり、それを超えると薄膜トランジスタの光ストレス耐性の劣化が顕著となり得る。そこで、上記のＧａ及びＳｎの添加量の関係を満たすようにＧａをバランスよく添加させることによって、信頼性の高い酸化物半導体を得ることができる。
〔（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９〕
ＩＧＺＴＯ系酸化物半導体では、構成元素の均衡次第で、原子間の化学結合力に影響される電気伝導性や熱励起離脱性などの特徴が発現するが、電気伝導性を左右するＩｎとＧａの原子数比（Ｉｎ／Ｇａ）に、Ｚｎの脱離・欠損を抑制する効果を持つＳｎの原子数比を乗ずることで、所望の移動度とストレス耐性を実現することができる。なお、上記の効果を得るためには、（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９を満足する必要があるが、より高い効果を得るためには、（Ｓｎ×Ｉｎ）／Ｇａ≧０．０１８を満足することが好ましく、（Ｓｎ×Ｉｎ）／Ｇａ≧０．０２８を満足することがより好ましい。
なお、酸化物半導体層の厚みは特に限定されるものではないが、１０ｎｍ以上であるとソース・ドレイン電極のエッチング加工時の選択性に優れるため好ましく、より好ましくは１５ｎｍ以上である。また、高い電界効果移動度を維持する点からは、例えば４０ｎｍ以下であることが好ましい。
＜薄膜トランジスタ＞
次に、本実施形態に係る薄膜トランジスタについて更に詳細に説明する。ただし、これらは好ましい実施形態の例を示すものに過ぎず、本発明はこれら実施形態に限定されるものではない。
図１に示すように、基板１上にゲート電極２及びゲート絶縁膜３が形成され、その上に第２の酸化物半導体層（チャネル形成層）４Ｂ及び第１の酸化物半導体層（バックチャネル層）４Ａがこの順で形成されている。また、第１の酸化物半導体層４Ａ上には、ソース・ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成されている。さらに、保護膜６に形成されたコンタクトホール７を介して、ソース・ドレイン電極５に電気的に接続された透明導電膜８が形成されている。
なお、第１の酸化物半導体層４Ａは、上記した酸化物半導体薄膜を示しているため、第１の酸化物半導体層４Ａにおける金属元素の原子数比は、上記した酸化物半導体薄膜で説明した通りである。
このように構成された薄膜トランジスタの製造方法に関し、第１の酸化物半導体層４Ａ及び第２の酸化物半導体層４Ｂの組成以外は、例えば特開２０２０－１３６３０２号公報の図２に示す薄膜トランジスタの製造方法と同様であるため、ここでは説明を省略する。
本実施形態に係る薄膜トランジスタにおいて、第２の酸化物半導体層４Ｂの組成は特に限定されず、例えば、第１の酸化物半導体層４Ａと同様にＩＧＺＴＯを用いることができる。この場合、第２の酸化物半導体層４Ｂは、第１の酸化物半導体層４Ａで用いられるＩＧＺＴＯとは金属元素比が異なっていてもよい。
より具体的には、第１の酸化物半導体層４ＡにおけるＳｎ、Ｉｎ、Ｇａ及びＺｎの合計に対するＩｎ、Ｇａ、Ｓｎの原子数比をそれぞれ［Ｉｎ１］、［Ｇａ１］、［Ｓｎ１］とし、第２の酸化物半導体層４ＢにおけるＳｎ、Ｉｎ、Ｇａ及びＺｎの合計に対するＩｎ、Ｇａ、Ｓｎの原子数比をそれぞれ［Ｉｎ２］、［Ｇａ２］、［Ｓｎ２］としたとき、
［Ｉｎ１］≦［Ｉｎ２］、
［Ｇａ１］≧［Ｇａ２］、
［Ｓｎ１］≦［Ｓｎ２］、
を満足することが好ましい。
また、本実施形態に係る薄膜トランジスタは、ソース・ドレイン電極５が第１の酸化物半導体層４Ａと直接接合しており、第１の酸化物半導体層４Ａはソース・ドレイン電極加工用エッチング液に直接曝される。しかし、本実施形態に係る酸化物半導体層はウェットエッチング耐性に優れており、ソース・ドレイン電極の加工時に酸化物半導体層表面へのダメージが少ないため、良好な薄膜トランジスタ特性を得ることができる。また、上記組成を有する第１の酸化物半導体層４Ａは、光ストレスに対して高い信頼性を得ることができる。
さらに、本実施形態においては、Ｓｎ／Ｚｎの値が適切に調整されており、高温の熱処理が実施された場合であっても、第１の酸化物半導体層４Ａの表面におけるＺｎの脱離（欠損）を防止することができる。したがって、Ｃｕ又はＣｕ合金からなるソース・ドレイン電極５が第１の酸化物半導体層４Ａと直接接合した構造であっても、Ｃｕの拡散を防止することができ、優れたＴＦＴ特性を得ることができる。
なお、第２の酸化物半導体層４ＢにおけるＩｎ、Ｇａ、Ｓｎの原子数比が、第１の酸化物半導体層４Ａの原子数比に対して上記の関係を満足していると、高い電界効果移動度を得ることができる。また、第２の酸化物半導体層４Ｂを第１の酸化物半導体層４Ａの下に形成することにより、酸化物半導体層全体としての電界効果移動度を高く維持しつつ、優れたウェットエッチング耐性を得ることが可能となる。
さらに、第２の酸化物半導体層４Ｂにおいて、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの合計に対する各金属元素の原子数比が、例えば、
０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０
０．０５≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６０
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０
を満足すると、酸化物半導体層全体として、より高い電界効果移動度を実現することができるため、好ましい。
一般的に、酸化物半導体層を積層構造とすると、配線パターンを形成する際に、金属の種類や含有量の相違に起因して、第１層と第２層とでサイドエッチング量が異なるなど所望の形状にパターニングできなくなるなどの問題が生じ得る。しかし、上記本実施形態に示すように、第２の酸化物半導体層４Ｂが第１の酸化物半導体層４Ａと同様に、Ｓｎ、Ｉｎ、Ｇａ及びＺｎを含有するものであると、各金属元素の比率が異なっていた場合であっても、第１の酸化物半導体層４Ａ及び第２の酸化物半導体層４Ｂのエッチングレートを同等程度にすることができる。その結果、酸化物加工用ウェットエッチング液に対して可溶で、上記積層構造を一括でエッチングすることが可能になる。
また、第１の酸化物半導体層４Ａと第２の酸化物半導体層４Ｂとを同じ組成系とすると、積層界面での組成の乱れが少なくなり、各金属元素の深さ分布の急激な変化が防止されるため、製造工程中に熱履歴を受けた際の膜の剥がれや偏析、異常粒成長などを防止することもできる。
＜スパッタリングターゲット＞
本実施形態は、上記薄膜トランジスタにおける第１の酸化物半導体層４Ａを形成するためのスパッタリングターゲットにも関する。スパッタリングターゲットとしては、前述した元素を含み、所望の酸化物半導体層と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の酸化物半導体層を形成できる。
具体的には、本実施形態のスパッタリングターゲットは、
金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．１５０
を満足するとともに、
前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
０．１０≦Ｓｎ／Ｚｎ≦０．２５
を満足するとともに、
前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
（Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
を満足する。
なお、本実施形態のスパッタリングターゲットにおける、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの好ましい数値範囲、及びその限定理由は、上記の酸化物半導体層で説明したものと同様である。
以下に、本実施形態に係る薄膜トランジスタについて、実施例及び比較例を挙げて本発明を更に具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
［薄膜トランジスタの製造］
第１の酸化物半導体層４Ａと第２の酸化物半導体層４Ｂとを有する薄膜トランジスタを下記手順により作製した。
図１に示すように、まず、直径が１００ｎｍであり、厚さが０．７ｍｍであるガラス基板１（イーグルＸＧ：コーニング社製）上に、Ｍｏスパッタリングターゲットを使用したスパッタリング法により、膜厚が１００ｎｍであるＭｏ薄膜を成膜した。次に、フォトリソグラフィーによりＭｏ薄膜をパターニングすることにより、ゲート電極２を形成した。その後、ガラス基板１及びゲート電極２の表面全面に、プラズマＣＶＤ法を用いて、ゲート絶縁膜３としてのＳｉＯｘ膜を２５０ｎｍの膜厚で成膜した。ゲート電極２及びゲート絶縁膜３の成膜条件を以下に示す。
（Ｍｏ薄膜の成膜条件）
成膜温度：室温
成膜パワー：３００Ｗ
キャリアガス：Ａｒ
ガス圧：２ｍＴｏｒｒ
（ＳｉＯｘ膜の成膜条件）
キャリアガス：ＳｉＨ４とＮ２Ｏの混合ガス
成膜パワー：３００Ｗ
成膜温度：３２０℃
次に、ゲート絶縁膜３上に、Ｉｎ：Ｇａ：Ｚｎ：Ｓｎ＝４：１：４：１の組成を有する第２の酸化物半導体層４Ｂを４０ｎｍの膜厚で成膜した。その後、第２の酸化物半導体層４Ｂ上に、下記表１に記載の種々の組成を有する第１の酸化物半導体層４Ａを４０ｎｍの膜厚で成膜した。上記第１の酸化物半導体層４Ａ及び第２の酸化物半導体層４Ｂは、いずれも、目標とする酸化物半導体層の組成と同一の金属元素比率を有するスパッタリングターゲットを用いて、スパッタリング法により成膜した。スパッタリングに使用した装置は、（株）アルバック製「ＣＳ－２００」であり、第１の酸化物半導体層４Ａ、及び第２の酸化物半導体層４Ｂを成膜するためのスパッタリング条件は下記のとおりである。
（第１及び第２の酸化物半導体層を成膜するためのスパッタリング条件）
基板温度：室温
成膜パワー：ＤＣ ２００Ｗ
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４％
上記のようにして第２の酸化物半導体層４Ｂ、及び第１の酸化物半導体層４Ａを成膜した後、フォトリソグラフィー及びウェットエッチングによりパターニングを行った。ウェットエッチング液としては、シュウ酸を含むエッチング液（ＩＴＯ－０７Ｎ：関東化学（株）製）を使用し、液温を室温とした。
その後、第２の酸化物半導体層４Ｂ、及び第１の酸化物半導体層４Ａの膜質を向上させるため、プレアニール処理を実施した。プレアニール処理は、大気雰囲気下にて４００℃で１時間とした。
次に、ソース・ドレイン電極５を形成した。具体的には、膜厚が３５ｎｍであるＭｏＮｂ膜、膜厚が３００ｎｍであるＣｕ膜を連続して成膜し、フォトリソグラフィー及びウェットエッチングによりパターニングし、積層構造のソース・ドレイン電極５を形成した。パターニングには過酸化水素水（Ｈ２Ｏ２）を含む無機系エッチング液を用い、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
このようにしてソース・ドレイン電極５を形成した後、サムコ（株）製「ＰＤ－２２０ＮＬ」を用いたプラズマＣＶＤ法により、ＳｉＯｘ膜を膜厚２００ｎｍで形成し、更に、ＳｉＮ膜を膜厚１５０ｎｍで成膜することにより、ＳｉＯｘ膜およびＳｉＮ膜からなる保護膜６を形成した。ＳｉＯｘ膜およびＳｉＮ膜の成膜条件を以下に示す。
（ＳｉＯｘ膜の成膜条件）
キャリアガス：ＳｉＨ４及びＮ２Ｏの混合ガス
成膜パワー：１００Ｗ
成膜温度：２３０℃
（ＳｉＮ膜の成膜条件）
キャリアガス：ＮＨ３、Ｎ２およびＮ２Ｏの混合ガス
成膜パワー：１００Ｗ
成膜温度：１５０℃
さらに、保護膜６に対して大気中において３００℃で１時間のアニール処理を実施し、保護膜６上にスピンコータを用いて、光硬化樹脂（（株）カネカ製：樹脂膜ＴｙｐｅＡ２）を６００ｎｍの膜厚で成膜した後、フォトリソグラフィーによってスルーホールパターンを形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）プラズマエッチング装置を用いて、保護膜６にコンタクトホール７を形成した。
その後、窒素雰囲気下にて２５０℃で３０分間のポストアニール処理を実施した。
その後、保護膜６及びコンタクトホール７の内部に、酸化インジウム錫膜（ＩＴＯ膜）を成膜し、これをフォトリソグラフィー及びエッチングによりパターニングすることにより、コンタクトホール７を介してソース・ドレイン電極５に電気的に接続された透明導電膜８を形成した。
以上の手順により、実施例の薄膜トランジスタを製造した。
［薄膜トランジスタの評価］
各薄膜トランジスタについて、以下の条件で薄膜トランジスタ特性の指標となる電界効果移動度、ストレス耐性及びウェットエッチング特性を評価した。
〔トランジスタ特性の測定〕
トランジスタ特性（ドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性）の測定は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製「ＨＰ４１５６Ｃ」の半導体パラメータアナライザーを使用した。
詳細な測定条件は以下のとおりである。
（Ｉｄ－Ｖｇ特性の測定条件）
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧：－３０～３０Ｖ（測定間隔：０．２５Ｖ）
基板温度：室温
＜電界効果移動度μＦＥ＞
電界効果移動度μＦＥは、上記トランジスタ特性から、Ｖｇ＞Ｖｄ－Ｖｔｈである飽和領域にて導出した。電界効果移動度μＦＥは以下の式から導出される。なお、下記式において、Ｖｇはゲート電圧、Ｖｄはドレイン電圧、Ｉｄはドレイン電流、Ｌ、ＷはそれぞれＴＦＴ素子のチャネル長、チャネル幅を表し、Ｃｉはゲート絶縁膜の静電容量を表す。
Figure 0007384777000001
なお、電界効果移動度μＦＥは、線形領域を満たすゲート電圧付近におけるドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）の傾きから導出した。本実施例では、電界効果移動度が１８．０ｃｍ２／Ｖｓを以上のものを高い電界効果移動度であると判断した。
＜しきい値電圧＞
しきい値電圧（Ｖｔｈ）とは、トランジスタがオフ状態（ドレイン電流の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧の値である。本実施例では、薄膜トランジスタのドレイン電流が１０－９Ａとなるときのゲート電圧をしきい値電圧と定義し、各薄膜トランジスタのしきい値電圧（Ｖ）を測定した。
＜Ｓ値（サブスレッショルド・スイング）＞
Ｓ値は、ドレイン電流を１桁上昇させるのに必要なゲート電圧の変化量の最小値であり、Ｓ値を測定することにより、ＴＦＴのスイッチングの切れの尺度を評価することができる。本実施例では、Ｓ値が０．５（Ｖ／ｄｅｃａｄｅ）以下であるものを、良好なトランジスタ特性であると判断した。
［ストレス耐性の評価］
＜ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験＞
各トランジスタにおいて、実際の液晶パネル駆動時の環境（ストレス）を模擬して、トランジスタに光（白色光）を照射しながら、ゲート電極に負バイアスをかけ続けるストレス印加試験（ＮＢＴＩＳ試験）を実施し、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）の変動値（しきい値電圧シフト量：ΔＶｔｈ）をＴＦＴ特性における光ストレス耐性の指標とした。光ストレス耐性は、液晶ディスプレイを駆動する上で重要な特性である。
ＮＢＴＩＳ試験の測定条件は以下のとおりである。
（ＮＢＴＩＳ試験の測定条件）
ゲート電圧：－２０Ｖ
ソース・ドレイン電圧：１０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス時の光強度：２５０００ｎｉｔ
光ストレス時の光源：白色ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）
本実施例では、ＮＢＴＩＳ試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．３０Ｖ以下のものをストレス耐性に優れると判断した。
＜ＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験＞
各トランジスタにおいて、ゲート電極に正バイアスをかけ続けるストレス印加試験（ＰＢＴＳ試験）を実施し、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）の変動値（しきい値電圧シフト量：ΔＶｔｈ）をＴＦＴ特性におけるストレス耐性の指標とした。
ＰＢＴＳ試験の測定条件は以下のとおりである。
（ＰＢＴＳ試験の測定条件）
ゲート電圧：＋２０Ｖ
ソース・ドレイン電圧：０．１Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス：なし
本実施例では、ＰＢＴＳ試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．３０Ｖ以下のものをストレス耐性に優れると判断した。
実施例１～５、及び比較例１～４の薄膜トランジスタにおける第１の酸化物半導体層の組成を下記表１に、各評価結果を下記表２に示す。なお、酸化物半導体層の組成はＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：高周波誘導結合プラズマ）発光分光分析法により測定した。
Figure 0007384777000002
Figure 0007384777000003
表１及び２に示すように、実施例１～５は、薄膜トランジスタに用いられる酸化物半導体層における各金属元素の組成、（Ｓｎ／Ｚｎ）、及び（Ｓｎ×Ｉｎ）／Ｇａが本発明に規定の範囲内であるため、電界効果移動度が１８．０ｃｍ２／Ｖｓ以上を満足し、Ｓ値が０．５（Ｖ／ｄｅｃａｄｅ）以下であり、かつ、ＮＢＴＩＳ試験及びＰＢＴＳ試験におけるストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が、いずれも３．３０Ｖ以下を満足するものであり、トランジスタ特性及びストレス耐性のいずれもが優れたものとなった。
一方、比較例１は、Ｉｎ、Ｇａ、及びＺｎの原子数比は本発明の範囲内であるが、Ｓｎ原子数比及び（Ｓｎ／Ｚｎ）の値が本発明範囲を満足しないため、ストレス耐性の評価結果が悪いものとなった。
比較例２は、Ｉｎ、Ｇａ、及びＺｎの原子数比は本発明の範囲内であるが、Ｓｎが含有されていないため、Ｓ値及びストレス耐性の評価結果が悪いものとなった。
比較例３は、金属元素の原子数比はいずれも本発明の範囲内であるが、（Ｓｎ／Ｚｎ）の値が本発明範囲未満であるため、Ｓ値及びストレス耐性が悪く、特に、ストレス耐性については、いずれの試験においても６０℃でスイッチングせず、測定不能（Ｎ／Ｄ）となった。
比較例４は、Ｚｎの原子数比、Ｓｎの原子数比、（Ｓｎ／Ｚｎ）の値、及び（Ｓｎ×Ｉｎ）／Ｇａの値は本発明の範囲内であるが、Ｉｎ原子数比及びＧａ原子数比が本発明範囲を満足しないため、Ｓ値の評価結果が悪いものとなった。
次に、本発明に係る酸化物半導体薄膜について、実施例及び比較例を挙げて本発明を更に具体的に説明する。
［酸化物半導体薄膜の形成］
ガラス基板上に、上記表１に第１の酸化物半導体層として示す種々の組成の酸化物半導体薄膜をスパッタリングにより成膜し、以下に示す各評価の試料とした。なお、ガラス基板は、上記薄膜トランジスタの製造時に使用したものと同じものを使用し、酸化物半導体薄膜は、上記第１の酸化物半導体層４Ａと同様の方法及び条件で形成した。
［酸化物半導体薄膜の評価］
各酸化物半導体薄膜について、以下の方法でウェットエッチング耐性、ウェットエッチング性を測定するとともに、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、温度上昇に伴うＺｎ脱離量を測定した。
〔ウェットエッチング耐性の測定〕
ソース・ドレイン電極加工用ウェットエッチング液（過酸化水素水（Ｈ２Ｏ２）を含む無機系エッチング液）中に、上記各試料を浸漬してエッチングを行った。そして、エッチング前後の酸化物半導体薄膜の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度（ｎｍ／ｍｉｎ）を算出した。本実施例においては、エッチング速度が１６ｎｍ／ｍｉｎ以下のものを、ウェットエッチング耐性に優れると判断した。
〔ウェットエッチング性の測定〕
酸化物半導体薄膜加工用ウェットエッチング液（シュウ酸ウェットエッチング液「ＩＴＯ－０７Ｎ」：関東化学（株）製）中に、上記各試料を浸漬してエッチングを行った。そして、エッチング前後の酸化物半導体薄膜の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度（ｎｍ／ｍｉｎ）を算出した。本実施例においては、エッチング速度が５ｎｍ／ｍｉｎ以上、１３０ｎｍ／ｍｉｎ以下のものを、ウェットエッチング性に優れると判断した。
また、他のウェットエッチング液に対するウェットエッチング性を評価するため、上記酸化物半導体薄膜加工用ウェットエッチング液として、「ＰＡＮエッチング液」（リン酸、硝酸、酢酸の混合液）を使用し、上記ウェットエッチング性の測定と同様にして、エッチング速度（ｎｍ／ｍｉｎ）を算出した。
〔ＴＤＳ分析によるＺｎ脱離量の測定〕
上記酸化物半導体薄膜評価用の各試料（実施例１～２及び比較例１～３）に対して、昇温脱離ガス分析法（ＴＤＳ）により分析を行った。ＴＤＳ分析においては、Ｚｎに相当する質量電荷比（Ｍ／ｚ）が６４である成分の脱離量を測定した。なお、ＴＤＳ分析のための試料としてガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を上記と同様にしてスパッタリング法で形成したものを別途準備した。
実施例１～５、及び比較例１～４の第２の酸化物半導体層について、ウェットエッチング耐性及びウェットエッチング性の評価結果を下記表３に示し、実施例１～２、及び比較例１～３の第２の酸化物半導体層について、ＴＤＳ分析結果を図２に示す。
Figure 0007384777000004
上記表３に示すように、実施例１～５は、酸化物半導体層における各金属元素の組成及びＳｎ／Ｚｎが本発明に規定の範囲内であるため、ウェットエッチング耐性及びウェットエッチング性に優れたものとなった。
一方、比較例１～３は、酸化物半導体層のＳｎ原子数比及びＳｎ／Ｚｎ比のいずれか一方又は両方が本発明範囲から外れているため、ウェットエッチング液の種類によっては良好であると評価されるエッチング速度の範囲から外れるものとなった。
なお、比較例４は、実施例１～５と同様、酸化物半導体層における各金属元素の組成及びＳｎ／Ｚｎが本発明に規定の範囲内であるため、ウェットエッチング耐性及びウェットエッチング性に優れたものとなった。
続いて、図２において、横軸は基板の加熱温度（℃）であり、縦軸は質量電荷比Ｍ／ｚ＝６４の脱離量に比例する電流強度（Ａ）である。図２に示すように、薄膜トランジスタの製造時において一般的に行われる熱処理温度（３００～４００℃）の範囲内では、Ｓｎ原子数比を増加させることにより、Ｚｎの脱離量が低減することが読み取れる。このことより、Ｓｎの添加量の増加によるΔＶｔｈの改善は、酸化物半導体膜からのＺｎの脱離量の減少が影響しているものと考えられる。
なお、薄膜トランジスタの製造時においては膜減り量を５ｎｍ程度に設定しているため、エッチング速度が大きいと、膜減量の制御が困難になる。また、上記表１～３及び図２に示すように、比較例１及び２は、ＩＴＯ－０７Ｎに対するエッチング速度は良好であるため、膜減り量は少なく制御することができるが、一般的な熱処理温度においてＺｎの脱離量が増加するため、Ｚｎの欠損箇所がＣｕ電極からのＣｕ拡散源となり、トランジスタ特性が低下した。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４Ａ 第１の酸化物半導体層
４Ｂ 第２の酸化物半導体層
５ ソース・ドレイン電極
６ 保護膜
７ コンタクトホール
８ 透明導電膜

Claims (4)

  1. 金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
    前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
    ０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
    ０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
    ０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
    ０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０４２
    を満足するとともに、
    前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
    ０．１０≦Ｓｎ／Ｚｎ≦０．１２１
    を満足するとともに、
    前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
    （Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
    を満足する、酸化物半導体薄膜。
  2. 基板上にゲート電極、ゲート絶縁膜、第２の酸化物半導体層、第１の酸化物半導体層、ソース・ドレイン電極及び保護膜をこの順序で有する薄膜トランジスタであって、
    前記第１の酸化物半導体層は、金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
    前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
    ０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
    ０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
    ０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
    ０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０４２
    を満足するとともに、
    前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
    ０．１０≦Ｓｎ／Ｚｎ≦０．１２１
    を満足するとともに、
    前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
    （Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
    を満足する、薄膜トランジスタ。
  3. 前記ソース・ドレイン電極は前記第１の酸化物半導体層と直接接合しており、前記ソース・ドレイン電極がＣｕ又はＣｕ合金からなる、請求項２に記載の薄膜トランジスタ。
  4. 請求項２又は３に記載の薄膜トランジスタにおける前記第１の酸化物半導体層を形成するためのスパッタリングターゲットであって、
    金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎと、Ｏとを含み、
    前記Ｉｎ、Ｇａ、Ｚｎ及びＳｎの原子数の合計に対する各金属元素の原子数比が、
    ０．０７０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２００
    ０．２５０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．６００
    ０．１８０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５０
    ０．０３０≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．０４２
    を満足するとともに、
    前記Ｚｎの原子数比に対する前記Ｓｎの原子数比が、
    ０．１０≦Ｓｎ／Ｚｎ≦０．１２１
    を満足するとともに、
    前記Ｓｎ、Ｉｎ及びＧａの原子数比が、
    （Ｓｎ×Ｉｎ）／Ｇａ≧０．００９
    を満足する、スパッタリングターゲット。
JP2020186821A 2019-12-16 2020-11-09 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット Active JP7384777B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2020/045552 WO2021124963A1 (ja) 2019-12-16 2020-12-07 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR1020227019461A KR20220099559A (ko) 2019-12-16 2020-12-07 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
CN202080084596.1A CN114761607B (zh) 2019-12-16 2020-12-07 氧化物半导体薄膜、薄膜晶体管及溅射靶
TW109143989A TWI834014B (zh) 2019-12-16 2020-12-14 氧化物半導體薄膜、薄膜電晶體及濺鍍靶

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019226091 2019-12-16
JP2019226091 2019-12-16

Publications (2)

Publication Number Publication Date
JP2021097219A JP2021097219A (ja) 2021-06-24
JP7384777B2 true JP7384777B2 (ja) 2023-11-21

Family

ID=76431618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186821A Active JP7384777B2 (ja) 2019-12-16 2020-11-09 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット

Country Status (5)

Country Link
JP (1) JP7384777B2 (ja)
KR (1) KR20220099559A (ja)
CN (1) CN114761607B (ja)
TW (1) TWI834014B (ja)
WO (1) WO2021124963A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240355842A1 (en) * 2021-09-10 2024-10-24 Sony Semiconductor Solutions Corporation Imaging element and imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007383A (ja) 2012-05-30 2014-01-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2014034873A1 (ja) 2012-08-31 2014-03-06 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2015156482A (ja) 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP4875135B2 (ja) * 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007383A (ja) 2012-05-30 2014-01-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2014034873A1 (ja) 2012-08-31 2014-03-06 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2015156482A (ja) 2014-01-15 2015-08-27 株式会社神戸製鋼所 薄膜トランジスタ

Also Published As

Publication number Publication date
TW202124741A (zh) 2021-07-01
CN114761607A (zh) 2022-07-15
TWI834014B (zh) 2024-03-01
CN114761607B (zh) 2024-06-28
WO2021124963A1 (ja) 2021-06-24
KR20220099559A (ko) 2022-07-13
JP2021097219A (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN104272463B (zh) 薄膜晶体管和显示装置
WO2015108110A1 (ja) 薄膜トランジスタ
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
KR20130091770A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
JP6659255B2 (ja) 薄膜トランジスタ
TW201301522A (zh) 薄膜電晶體之半導體層用氧化物，具備前述氧化物之薄膜電晶體之半導體層及薄膜電晶體
CN104756257B (zh) 薄膜晶体管
KR20150016271A (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
TW202006955A (zh) 薄膜電晶體
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR20150127652A (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터 및 표시 장치
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
WO2014136660A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
WO2017145695A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2019197798A (ja) 酸化物半導体層を含む薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231109

R150 Certificate of patent or registration of utility model

Ref document number: 7384777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150