JP6875472B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6875472B2
JP6875472B2 JP2019145517A JP2019145517A JP6875472B2 JP 6875472 B2 JP6875472 B2 JP 6875472B2 JP 2019145517 A JP2019145517 A JP 2019145517A JP 2019145517 A JP2019145517 A JP 2019145517A JP 6875472 B2 JP6875472 B2 JP 6875472B2
Authority
JP
Japan
Prior art keywords
transistor
imaging
time
data
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019145517A
Other languages
English (en)
Other versions
JP2020017961A (ja
Inventor
黒川　義元
義元 黒川
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020017961A publication Critical patent/JP2020017961A/ja
Priority to JP2021072408A priority Critical patent/JP2021176230A/ja
Application granted granted Critical
Publication of JP6875472B2 publication Critical patent/JP6875472B2/ja
Priority to JP2023011803A priority patent/JP7493634B2/ja
Priority to JP2024082402A priority patent/JP2024119836A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一態様は、表示システム、撮像装置、監視装置、表示装置、及び電子機器に関す
る。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
リーク電流の小さいトランジスタを画素のトランジスタに用いて、画像データが更新され
る頻度を減らす表示装置が提案されている（例えば特許文献１）。画像データの更新は、
現フレームの画像データと、前のフレームの画像データを差分処理によるデジタル処理に
よって比較し、このデジタル処理結果に基づいて、画像データの更新の要否を判定してい
る。画像データが更新される頻度を減らすことで、表示装置における消費電力の低減を図
っている。
米国特許出願公開第２０１１／００９０２０４号明細書
表示システム全体でのさらなる消費電力の低減を図るためには、デジタル処理に要する消
費電力の低減が重要となる。
本発明の一態様は、新規な表示システム、新規な撮像装置、新規な表示装置、新規な電子
機器等を提供することを課題の一とする。
または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の表示システム等
を提供することを課題の一とする。または、本発明の一態様は、表示品位を低下させるこ
となく画像データの更新の要否を判定できる、新規な構成の表示システム等を提供するこ
とを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一
つの課題を解決するものである。
本発明の一態様は、撮像装置と、表示装置と、を有する表示システムであって、撮像装置
は、第１の画素と、アナログ処理回路と、デジタル処理回路と、を有し、第１の画素は、
撮像データを出力する機能を有し、第１の画素は、第１の撮像データと、第２の撮像デー
タとの差分データを保持する機能を有し、撮像装置は、第１の撮像モードと第２の撮像モ
ードで動作する機能を有し、第１の撮像モードにおいて、デジタル処理回路は、第１の画
素が撮像した第３の撮像データをデジタルデータに変換し、第２の撮像モードにおいて、
アナログ処理回路は、差分データを検出し、第１の撮像データと第２の撮像データの差の
ある場合に判定信号をアクティブな値とし、表示装置は、第１の表示モードと第２の表示
モードで動作する機能を有し、第１の表示モードは、画像データを更新して表示を行う機
能を有し、第２の表示モードは、画像データを更新することなく表示を行う機能を有し、
第２の撮像モードから第１の撮像モードへの遷移、及び第２の表示モードから第１の表示
モードへの遷移は、判定信号をアクティブな値にすることで行われる表示システムである
。
本発明の一態様において、アナログ処理回路は、前記差分データの差分絶対値和演算を行
い、演算の結果が規定値と同一でない場合に判定信号をアクティブな値とする回路である
表示システムが好ましい。
本発明の一態様において、アナログ処理回路は、減算回路、絶対値回路及び加算回路を有
する表示システムが好ましい。
本発明の一態様において、アナログ処理回路は、前記差分データに応じた電流値と、基準
電流値と、の差の大小関係に従って電流の供給を行い、電流の供給に差が生じた場合に判
定信号をアクティブな値とする回路である表示システムが好ましい。
本発明の一態様において、デジタル処理回路は、Ａ／Ｄ変換回路を有する表示システムが
好ましい。
本発明の一態様において、撮像装置は、一定時間が経過した場合に、第２のモードから第
１のモードに遷移する表示システムが好ましい。
本発明の一態様において、第１の画素は、第１のトランジスタと、光電変換素子と、を有
し、表示装置は、第２の画素を有し、第２の画素は、第２のトランジスタと、表示素子と
、を有し、第１のトランジスタ及び第２のトランジスタは、酸化物半導体をチャネル形成
領域に有する表示システムが好ましい。
本発明の一態様において、光電変換素子は、セレンを有する化合物半導体である表示シス
テムが好ましい。
本発明の一態様において、表示素子は、液晶素子又は発光素子である表示システムが好ま
しい。
本発明の一態様は、画像データを更新して表示を行う第１の表示モードと、画像データを
更新しないで表示を行う第２の表示モードと、を切り替える機能を有する表示装置に、判
定信号と画像データとを出力する撮像装置であって、第１の画素と、アナログ処理回路と
、デジタル処理回路と、を有し、第１の画素は、撮像データを出力する機能を有し、第１
の画素は、第１の撮像データと、第２の撮像データとの差分データを保持する機能を有し
、撮像装置は、第１の撮像モードと第２の撮像モードで動作する機能を有し、第１の撮像
モードにおいて、デジタル処理回路は、第１の画素が撮像した第３の撮像データをデジタ
ルデータに変換し、該デジタルデータを画像データとして表示装置に出力し、第２の撮像
モードにおいて、アナログ処理回路は、差分データを検出し、第１の撮像データと第２の
撮像データの差のある場合に判定信号をアクティブな値とし、第２の撮像モードから第１
の撮像モードへの遷移、及び第２の表示モードから第１の表示モードへの遷移は、判定信
号をアクティブな値にすることで行われる撮像装置である。
本発明の一態様は、画像データを更新して表示を行う第１の表示モードと、画像データを
更新しないで表示を行う第２の表示モードと、を切り替える機能を有する表示装置であっ
て、第２の画素と、ソースドライバと、ゲートドライバと、制御回路と、を有し、制御回
路は、撮像装置から出力される判定信号をアクティブな値にすることで、第２の表示モー
ドから第１の表示モードへの遷移を行う機能を有し、ソースドライバ及びゲートドライバ
は、第１の表示モードにおいて、第２の画素に与える画像データに応じたビデオ電圧を更
新することで画像を表示するように動作する機能、及び第２の表示モードにおいて、第２
の画素に与える画像データに応じたビデオ電圧を画素に保持することで画像を表示するよ
うに動作する機能と、を有する表示装置である。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図
面に記載されている。
本発明の一態様は、新規な構成の表示システム、新規な撮像装置、新規な表示装置、新規
な電子機器等を提供することができる。
または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の表示システム等
を提供することができる。または、本発明の一態様は、表示品位を低下させることなく画
像データの更新の要否を判定できる、新規な構成の表示システム等を提供することができ
る。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一
つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した
効果を有さない場合もある。
本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのフローチャート。 本発明の一態様を説明するための概念図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 監視システムの構成の一例を示すブロック図。 表示システムを用いた電子機器を示す図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図及び断面図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための回路図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と
表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定する
ものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路
ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている
場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するもの
であり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの
回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
＜表示システムの構成＞
本発明の一態様の表示システムの構成について、図１を用いて説明する。
本明細書等において表示システムとは、表示装置を有するシステム全般を指す。表示シス
テムは、表示装置の他、トランジスタなどの半導体素子をはじめ、半導体装置、演算装置
、記憶装置、撮像装置などを有していてもよい。
本明細書等において、表示装置とは、表示機能を有する装置全般を指す。表示装置は、複
数の画素、及び画素を駆動する駆動回路等を有する。また、表示装置は、制御回路、電源
回路、信号生成回路等を含む場合がある。
本明細書等において撮像装置とは、撮像機能を有する装置全般を指す。又は、撮像機能を
有する回路、あるいは該回路を含むシステム全体を撮像装置という。
図１は、本発明の一態様の表示システムの構成を示すブロック図である。表示システムは
、撮像装置ＩＭＡＧと、表示装置ＤＩＳＰとを有する。
まず撮像装置ＩＭＡＧの説明をする。
図１において、撮像装置ＩＭＡＧは、画素ＩＰＩＸ、アナログ処理回路Ａｎａｌｏｇ、Ａ
／Ｄ変換回路ＡＤＣ、列ドライバＣ＿ＤＲＶ、及び行ドライバＲ＿ＤＲＶ、を有する。
撮像装置ＩＭＡＧは、第１の撮像モードと第２の撮像モードとによって動作する。
第１の撮像モードでは、行ドライバＲ＿ＤＲＶによって各行の画素ＩＰＩＸを順次選択し
、選択された各行の画素ＩＰＩＸは撮像データを出力する。なお第１の撮像モードは、第
１のモード（１ｓｔ ｍｏｄｅ）、又はデジタル動作（Ｄｉｇｉｔａｌ Ｏｐｅｒａｔｉ
ｏｎ）モードをいう場合がある。
第２の撮像モードでは、行ドライバＲ＿ＤＲＶによって各行の画素ＩＰＩＸを順次選択し
、選択された各行の画素ＩＰＩＸから基準フレームの撮像データと現フレームの撮像デー
タとの差分の情報を含むデータ（差分データ）を出力する。なお第２の撮像モードは、第
２のモード（２ｎｄ ｍｏｄｅ）、又はアナログ動作（Ａｎａｌｏｇ Ｏｐｅｒａｔｉｏ
ｎ）モードをいう場合がある。
なお第２の撮像モードにおける、基準フレームの撮像データを第１の撮像データという場
合がある。また第２の撮像モードにおける、現フレームの撮像データを第２の撮像データ
という場合がある。また第１の撮像モードにおける、撮像データを第３の撮像データとい
う場合がある。
画素ＩＰＩＸは、光電変換素子と、少なくとも一つ以上のトランジスタと、を有する。画
素ＩＰＩＸは、撮像によって撮像データを取得する機能を有する。また画素ＩＰＩＸは、
基準フレームの撮像データと現フレームの撮像データとの差分データを保持する機能を有
する。撮像データを取得する機能、差分データを保持する機能を有する画素ＩＰＩＸの具
体的な回路構成については、後述する。
なお画素ＩＰＩＸが有するトランジスタを第１のトランジスタという場合がある。また、
光電変換素子は、例えばフォトダイオードのように光起電力効果を利用した素子や、セレ
ンを有する半導体のように光導電効果を利用した素子を用いることができる。
アナログ処理回路Ａｎａｌｏｇは、各画素ＩＰＩＸから出力されたアナログデータである
撮像データに対してアナログデータ処理をする回路である。より具体的には、各画素ＩＰ
ＩＸから出力された差分データを検出して、基準フレームの撮像データと現フレームの撮
像データとの差分があると判定した場合は判定信号ＴＲＩＧをアクティブな値とし、差分
が無いと判定した場合は判定信号ＴＲＩＧを非アクティブな値とする。
なおアナログ処理回路Ａｎａｌｏｇにおける差分データの検出には、各画素ＩＰＩＸから
出力された差分データについて差分絶対値和演算を行い、演算の結果が規定値と同一であ
るか否かによって判定する構成、あるいは、各画素ＩＰＩＸから出力された差分データに
応じた電流値と、基準電流値と、の差の大小関係に従って電流の供給を行い、電流の供給
に差が生じるか否かによって判定する構成等を用いることができる。基準フレームの撮像
データと現フレームの撮像データとの差分の有無に従って判定信号ＴＲＩＧを出力できる
アナログ処理回路Ａｎａｌｏｇの具体的な回路構成については、後述する。
なお判定信号ＴＲＩＧをアクティブな値にするとは、判定信号ＴＲＩＧによって動作する
回路がハイアクティブの回路の場合に、”Ｈ”の信号（Ｈレベルともいう）を出力するこ
とをいう場合がある。逆に判定信号ＴＲＩＧを非アクティブな値にするとは、判定信号Ｔ
ＲＩＧによって動作する回路がハイアクティブの回路の場合に、例えば”Ｌ”の信号（Ｌ
レベルともいう）を出力することをいう。判定信号ＴＲＩＧによって動作する回路がロー
アクティブの回路の場合には、出力される信号のレベル（”Ｈ”と”Ｌ”）を入れ替えて
考えればよい。
判定信号ＴＲＩＧは、第２の撮像モードから第１の撮像モードへと、撮像装置ＩＭＡＧの
モードを遷移させるための信号である。また判定信号ＴＲＩＧは、後述する第２の表示モ
ードから第１の表示モードへと、表示装置ＤＩＳＰのモードを遷移させるための信号であ
る。
Ａ／Ｄ変換回路ＡＤＣは、各画素ＩＰＩＸから出力された撮像データをＡ／Ｄ変換により
デジタルデータに変換し、列ドライバＣ＿ＤＲＶによって各列におけるデジタルデータを
データＤＡＴＡとして順次表示装置ＤＩＳＰに出力する。データＤＡＴＡは、表示装置Ｄ
ＩＳＰに供給される画像データである。
行ドライバＲ＿ＤＲＶと列ドライバＣ＿ＤＲＶには、様々な回路、例えば、デコーダやシ
フトレジスタ等が用いられる。
次いで表示装置ＤＩＳＰの説明をする。
表示装置ＤＩＳＰは、第１の表示モードと第２の表示モードとによって動作する。第１の
表示モードと第２の表示モードとによって動作する表示装置ＤＩＳＰの具体的な構成例つ
いては、後述する。
図１において、表示装置ＤＩＳＰは、画素ＤＰＩＸ、制御回路ＣＴＲＬ、ソースドライバ
Ｓ＿ＤＲＶ、及びゲートドライバＧ＿ＤＲＶ、を有する。
表示装置ＤＩＳＰは、第１の表示モードにおいて、画像データを更新して表示を行う機能
を有する。なお第１の表示モードは、第３のモード（３ｒｄ ｍｏｄｅ）、又は通常表示
（Ｎｏｒｍａｌ Ｄｉｓｐｌａｙ）モードをいう場合がある。
また表示装置ＤＩＳＰは、第２の表示モードにおいて、画像データを更新することなく表
示を行う機能を有する。なお第２の表示モードは、第４のモード（４ｔｈ ｍｏｄｅ）、
又はアイドリングストップ（Ｉｄｌｉｎｇ Ｓｔｏｐ）モードをいう場合がある。
画素ＤＰＩＸは、表示素子と、少なくとも一つ以上のトランジスタと、を有する。画素Ｄ
ＰＩＸは、画像データに応じたビデオ電圧によって画像を表示する機能を有する。また画
素ＤＰＩＸは、画像データが更新されないことでビデオ電圧を保持し続けることができる
機能を有する。
なお画素ＤＰＩＸが有するトランジスタを第２のトランジスタという場合がある。また、
表示素子は、例えば液晶素子、発光素子等である。
なお画素ＤＰＩＸが有するトランジスタは、オフ電流が小さいことが好ましい。このよう
なトランジスタとして、酸化物半導体をチャネル形成領域に用いたトランジスタ（ＯＳト
ランジスタ）であることが好ましい。
ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または
実質的に真性にすることでオフ電流を極めて低くできるため好ましい。オフ電流が小さい
ＯＳトランジスタを、画素ＤＰＩＸが有するビデオ電圧を保持するトランジスタに用いる
ことで、オフ電流が小さいことを利用して一度書きこんだ電位を保持し続けることができ
るため、ビデオ電圧を更新することなく表示を行うことができる。そのため、ソースドラ
イバＳ＿ＤＲＶ、及びゲートドライバＧ＿ＤＲＶの動作を止めることでビデオ電圧の更新
頻度を低減でき、低消費電力化を図ることができる。
制御回路ＣＴＲＬは、制御信号をソースドライバＳ＿ＤＲＶ及びゲートドライバＧ＿ＤＲ
Ｖに供給する。ゲートドライバＧ＿ＤＲＶに供給する制御信号は、ゲートスタートパルス
、ゲートクロック信号等がある。ソースドライバＳ＿ＤＲＶに供給する制御信号は、ソー
ススタートパルス、ソースクロック信号等がある。また制御回路ＣＴＲＬは、データＤＡ
ＴＡを基に、画素ＤＰＩＸに書きこむビデオ電圧を生成し、ソースドライバＳ＿ＤＲＶに
供給する。
制御回路ＣＴＲＬは、第１の表示モードと第２の表示モードとで、制御信号及びビデオ電
圧の供給を切り替えるように制御する。
例えば、第１の表示モードにおいて、制御回路ＣＴＲＬは、制御信号の供給、及びビデオ
電圧の供給を行う。表示装置ＤＩＳＰは、画素ＤＰＩＸに書きこまれるビデオ電圧を更新
して表示を行う。第１の表示モードでは、撮像装置ＩＭＡＧから供給される画像データを
基にビデオ電圧を更新して表示を行うことができる。
また、第２の表示モードにおいて、制御回路ＣＴＲＬは、制御信号の供給、及びビデオ電
圧の供給を停止する。表示装置ＤＩＳＰは、一度画素ＤＰＩＸに書きこんだビデオ電圧を
保持し続けることで表示を行う。第２の表示モードでは、撮像装置ＩＭＡＧから供給され
る画像データを用いることなく、画素ＤＰＩＸに書きこんだビデオ電圧を保持するだけで
表示を行うことができる。
ソースドライバＳ＿ＤＲＶ及びゲートドライバＧ＿ＤＲＶには、シフトレジスタ、バッフ
ァ等が用いられる。
次いで、図１に示す撮像装置ＩＭＡＧ及び表示装置ＤＩＳＰを有する表示システムの動作
について、図２、３を用いて説明する。
まず、第１の撮像モードの動作について説明する（図２（Ａ）参照）。第１の撮像モード
では、画素ＩＰＩＸが撮像した第３の撮像データをＡ／Ｄ変換してデジタルデータに変換
する。例えば、第３の撮像データが木立と人物の画像のデータである場合（図３（Ｃ）参
照）、第３の撮像データをデジタルデータに変換する。
なお第１の撮像モードにおいて、判定信号ＴＲＩＧはアクティブな値（以下、”Ｈ”とす
る）としておく。第１の撮像モードでは、撮像を１回もしくは複数回繰り返す。
次いで第１の撮像モードから第２の撮像モードに遷移するときの動作について説明する（
図２（Ａ）のステップＳ０１参照）。これは、あらかじめ条件を設定しておくことで行わ
れる。例えば、特定の期間が経過、あるいは、デジタル処理を終了する制御信号の入力、
などの条件である。この条件が満たされた場合に、第１の撮像モードから第２の撮像モー
ドに遷移する。
なお第１の撮像モードから第２の撮像モードに遷移する際、判定信号ＴＲＩＧは非アクテ
ィブな値（以下、”Ｌ”とする）としておく。なお第２の撮像モードにおける、基準フレ
ームは、第１の撮像モードから第２の撮像モードに遷移する直前の撮像フレームに相当す
る。すなわち第２の撮像モードにおける、基準フレームの撮像データは、第１の撮像モー
ドで取得した最後の撮像データとなる。
次いで第２の撮像モードの動作について説明する（図２（Ａ）参照）。第２の撮像モード
では、アナログ処理回路Ａｎａｌｏｇにて、基準フレームの撮像データと現フレームの撮
像データとの差分に関する差分データを検出するアナログ処理を行う。このアナログ処理
によって第１の撮像データと第２の撮像データとの差分が無ければ、すなわち、判定信号
ＴＲＩＧが発生しなければ、引き続きアナログ処理を行う。一方、当該アナログ処理によ
り第１の撮像データと第２の撮像データとの差分があれば、すなわち、判定信号ＴＲＩＧ
が発生すれば、第１の撮像モードに遷移する（図２（Ａ）のステップＳ０２参照）。
例えば、第１の撮像データが木立の画像のデータ（図３（Ａ１）参照）であり、第２の撮
像データも木立の画像のデータ（図３（Ａ２）参照）である場合、その差分はゼロである
。よって、判定信号ＴＲＩＧは発生しない。一方、第１の撮像データが木立の画像のデー
タ（図３（Ｂ１）参照）であり、第２の撮像データは木立と人物の画像のデータ（図３（
Ｂ２））である場合、その差分はゼロではないため、判定信号ＴＲＩＧが発生する。そし
て、判定信号ＴＲＩＧの発生に伴い、撮像装置ＩＭＡＧのモードは第２の撮像モードから
第１の撮像モードに遷移する。なお、図示した例では、第１の撮像データと第２の撮像デ
ータは同じ風景を撮像したものであり、撮像した時間が異なるものである。そのため、第
１の撮像データは第１の状態の撮像データと表記し、第２の撮像データは第２の状態の撮
像データと表記する場合がある。
第２の撮像モードにおいて、基準フレームの撮像データと、現フレームの撮像データとの
差分データを取得する。基準フレームの撮像データと現フレームの撮像データとの差分が
無いと判定した場合は判定信号ＴＲＩＧを”Ｌ”とし、第２の撮像モードでの撮像を繰り
返す。一方、差分があると判定した場合は判定信号ＴＲＩＧを”Ｈ”とし、再度第１の撮
像モードに遷移する。
再度第１の撮像モードに遷移した後は、撮像を１回もしくは複数回繰り返した後に、再度
第２の撮像モードに遷移するが、第１の撮像モードから第２の撮像モードへの遷移する条
件は、過去の遷移履歴を参考にして決めることができる。例えば、第２の撮像モードが非
常に短時間だった場合、撮像している画像の変動が激しい場合に相当するので、第１の撮
像モードに留まる時間を長くする構成が有効である。また、第１の撮像モードから一定時
間後に第２の撮像モードに遷移する動作が有効である。
なお、第１の撮像モードから第２の撮像モードに遷移する直前の撮像フレームは、第２の
撮像モードにおける基準フレームとなる。そのため、予め第１の撮像モードでの最後の撮
像フレームでは、第２の撮像モードにおける基準フレームの撮像データとなるように、撮
像する構成が有効である。このようにすることで、撮像に要する消費電力を低減すること
ができる。
図１に示す画素ＩＰＩＸを有する撮像装置において、第２の撮像モードでは、Ａ／Ｄ変換
などの膨大な電力を消費するデジタル処理を行わず、また、判定信号ＴＲＩＧを生成する
ための最低限のアナログ処理を行うだけで良いため、消費電力を低減することができる。
また、第１の撮像モードでは、デジタル処理により、判定信号ＴＲＩＧが生成した原因、
すなわち、第１の撮像データと第２の撮像データとの違いを詳細に確認することができる
。
次いで、第１の表示モードの動作について説明する（図２（Ｂ）参照）。第１の表示モー
ドでは、撮像装置ＩＭＡＧから出力される画像データを基にビデオ電圧を更新して表示を
行う。例えば、表示装置ＤＩＳＰでは、撮像装置ＩＭＡＧから連続して供給される画像デ
ータに応じたビデオ電圧を画素ＤＰＩＸに書きこむことで、先に書きこまれたビデオ電圧
を更新して表示を行う。
次いで第１の表示モードから第２の表示モードに遷移するときの動作について説明する（
図２（Ｂ）のステップＳ０３参照）。これは、あらかじめ条件を設定しておくことで行わ
れる。例えば、判定信号ＴＲＩＧが”Ｈ”の場合は、第１の表示モードでの表示を繰り返
し、一方、判定信号ＴＲＩＧが”Ｌ”の場合に第２の表示モードに遷移する、などの条件
である。この条件によって、第１の表示モードから第２の表示モードに遷移する。
表示装置ＤＩＳＰの第１の表示モードから第２の表示モードへの遷移について、撮像装置
ＩＭＡＧが第１の撮像モードから第２の撮像モードに遷移する前に、第１の表示モードか
ら第２の表示モードに遷移する構成が好ましい。このような構成とすることで、撮像装置
ＩＭＡＧから表示装置ＤＩＳＰへのデータＤＡＴＡが途切れることがない。したがって、
表示装置ＤＩＳＰにおける表示が異常となることを避けることができる。
第２の表示モードの動作について説明する（図２（Ｂ）参照）。第２の表示モードでは、
撮像装置ＩＭＡＧから出力される画像データ用いることなく、画素ＤＰＩＸに書きこんだ
ビデオ電圧を保持するだけで表示を行う。例えば、表示装置ＤＩＳＰでは、画素ＤＰＩＸ
に書きこまれたビデオ電圧を保持し続けることで表示を行う。
次いで第２の表示モードから第１の表示モードに遷移するときの動作について説明する（
図２（Ｂ）のステップＳ０４参照）。これは、あらかじめ条件を設定しておくことで行わ
れる。例えば、判定信号ＴＲＩＧが”Ｌ”の場合は、第２の表示モードでの表示を繰り返
し、一方、判定信号ＴＲＩＧが”Ｈ”になった場合は、第１の表示モードに戻る、などの
条件である。この条件が満たされた場合に、第２の表示モードから第１の表示モードに遷
移する。
表示装置ＤＩＳＰの第２の表示モードから第１の表示モードへの遷移について、撮像装置
ＩＭＡＧが第２の撮像モードから第１の撮像モードに遷移した後、第２の表示モードから
第１の表示モードに遷移する構成が好ましい。このような構成とすることで、撮像装置Ｉ
ＭＡＧから表示装置ＤＩＳＰへのデータＤＡＴＡが途切れることがない。したがって、表
示装置ＤＩＳＰにおける表示が異常となることを避けることができる。
以上説明したように、図１に示す画素ＩＰＩＸを有する撮像装置ＩＭＡＧ、及び画素ＤＰ
ＩＸを有する表示装置ＤＩＳＰにおいて、第２の撮像モードでは、Ａ／Ｄ変換などの膨大
な電力を消費するデジタル処理を行わず、また、判定信号ＴＲＩＧを生成するための最低
限のアナログ処理を行うだけで良いため、消費電力を低減することができる。この第２の
撮像モードへの遷移と共に、第２の表示モードでは、画素ＤＰＩＸに書きこむビデオ電圧
の更新をなくし、ソースドライバＳ＿ＤＲＶ及びゲートドライバＧ＿ＤＲＶの動作を最小
限にとどめることができるため、消費電力を低減することができる。また判定信号ＴＲＩ
Ｇは、画素ＩＰＩＸで保持した差分データをアナログ処理することで得ることができるた
め、差分処理等のデジタル処理によって撮像データ間の差分を検知する構成に場合に比べ
、消費電力を低減することができる。
＜撮像装置の画素の構成＞
次いで、撮像装置ＩＭＡＧが有する画素ＩＰＩＸ、及び動作の一例について、図４、図５
を用いて説明する。
図４（Ａ）に示す画素ＩＰＩＸは、トランジスタ１１１乃至トランジスタ１１５と、容量
素子１２１と、容量素子１２２と、フォトダイオード１２３と、を有する。また、画素Ｉ
ＰＩＸは、電源線ＶＰＤ、電源線ＶＰＲ、電源線ＶＣ、電源線ＶＦＲ及び電源線ＶＯから
電位が供給され、信号線ＴＸ、信号線ＰＲ、信号線ＦＲ及び信号線ＳＥＬから制御信号が
供給され、信号線ＯＵＴに画素の撮像データが出力される。また、ノードＦＤ１に撮像デ
ータに対応する電荷が蓄積する。ここで、容量素子１２１の容量値は、容量素子１２２の
容量値とトランジスタ１１４のゲート容量の容量値との和より大きい構成が好ましい。
トランジスタ１１１は、ゲートが信号線ＴＸに、ソース又はドレインの一方がフォトダイ
オード１２３の一方の端子に、ソース又はドレインの他方がトランジスタ１１２のソース
又はドレインの一方に電気的に接続されている。トランジスタ１１２は、ゲートが信号線
ＰＲに、ソース又はドレインの他方が電源線ＶＰＲに電気的に接続されている。トランジ
スタ１１３は、ゲートが信号線ＦＲに、ソース又はドレインの一方が容量素子１２２の一
方の電極に、ソース又はドレインの他方が電源線ＶＦＲに電気的に接続されている。トラ
ンジスタ１１４は、ゲートが容量素子１２２の一方の電極に、ソース又はドレインの一方
が電源線ＶＯに、ソース又はドレインの他方がトランジスタ１１５のソース又はドレイン
の一方に電気的に接続されている。トランジスタ１１５は、ゲートが信号線ＳＥＬに、ソ
ース又はドレインの他方が信号線ＯＵＴに電気的に接続されている。容量素子１２１は、
一方の電極がトランジスタ１１１のソース又はドレインの他方とトランジスタ１１２のソ
ース又はドレインの一方に接続され、他方の電極が容量素子１２２の一方の電極とトラン
ジスタ１１３のソース又はドレインの一方に電気的に接続されている。容量素子１２２の
他方の電極は電源線ＶＣに電気的に接続されている。フォトダイオード１２３の他方の端
子は電源線ＶＰＤに電気的に接続されている。
画素ＩＰＩＸの動作について、図４（Ｂ）、図５を用いて説明する。ここで、例えば、電
源線ＶＰＤは低電位、電源線ＶＰＲは高電位、電源線ＶＣは低電位、電源線ＶＦＲは高電
位、電源線ＶＯは高電位とする。
第１の撮像モードにおける動作について、図４（Ｂ）を用いて説明する。
時刻Ｔ１乃至時刻Ｔ２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｈ”、信号線ＴＸ
を”Ｈ”とする。この時、ノードＦＤ１の電位は電源線ＶＦＲの電位（Ｖ１とする）に設
定され、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２とする）に設定される。時刻Ｔ
２乃至時刻Ｔ３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ
”とする。この時、フォトダイオード１２３に照射する光に応じて、ノードＦＤ２の電位
は低下する。ここで、ノードＦＤ２の電圧降下分をΔＶ２とすると、ノードＦＤ２の電位
はＶ２−ΔＶ２となる。また、容量素子１２１（容量値Ｃ１）と、容量素子１２２（容量
値Ｃ２）とトランジスタ１１４のゲート容量（容量値Ｃｇ）との合成容量と、の容量結合
により、ノードＦＤ１の電位も低下する。ここで、ノードＦＤ１の電圧降下分をΔＶ１と
すると、ΔＶ１＝ΔＶ２・Ｃ１／（Ｃ１＋Ｃ２＋Ｃｇ）＝ΔＶ２・αであり、ノードの電
位はＶ１−ΔＶ１となる。なお、フォトダイオード１２３に照射する光が強い程、ノード
ＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。時刻Ｔ４乃至時刻Ｔ５
において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線
ＯＵＴに撮像データに対応する信号が出力される。なお、ノードＦＤ１の電位が低いほど
、信号線ＯＵＴの電位は低くなる。すなわち、フォトダイオード１２３に照射する光が強
い程、信号線ＯＵＴの電位は低くなる。時刻Ｔ６乃至時刻Ｔ１０についても、時刻Ｔ１乃
至時刻Ｔ５と同様の説明ができる。
次に、第２の撮像モードにおける動作について、図５を用いて説明する。
時刻Ｔ０１乃至時刻Ｔ０６は、基準フレームの撮像データを取得する期間に相当する。時
刻Ｔ０１乃至時刻Ｔ０２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｈ”、信号線Ｔ
Ｘを”Ｈ”とする。この時、ノードＦＤ１の電位は電源線ＶＦＲの電位（Ｖ１）に設定さ
れ、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。時刻Ｔ０２乃至時
刻Ｔ０３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｈ”、信号線ＴＸを”Ｈ”とす
る。この時、フォトダイオード１２３に照射する光に応じて、ノードＦＤ２の電位は低下
する。ここで、ノードＦＤ２の電圧降下分をΔＶ２とすると、ノードＦＤ２の電位はＶ２
−ΔＶ２となる。なお、フォトダイオード１２３に照射する光が強い程、ノードＦＤ２の
電位は低下する。なお、ノードＦＤ１の電位は変化しない。時刻Ｔ０３乃至時刻Ｔ０４に
おいて、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。なお、
時刻Ｔ０２乃至時刻Ｔ０３の間隔と時刻Ｔ０３乃至時刻Ｔ０４の間隔とはＴで等しいとす
る。この時、フォトダイオード１２３に照射する光に応じて、ノードＦＤ２の電位は低下
し、Ｖ２−２・ΔＶ２となる。また、容量素子１２１と、容量素子１２２とトランジスタ
１１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。ここで、ノ
ードＦＤ１の電圧降下分をΔＶ１とすると、ΔＶ１＝ΔＶ２・αであり、ノードＦＤ１の
電位はＶ１−ΔＶ１となる。なお、フォトダイオード１２３に照射する光が強い程、ノー
ドＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。なお、ここでは、時
刻Ｔ０２乃至時刻Ｔ０３の間隔と時刻Ｔ０３乃至時刻Ｔ０４の間隔とはＴで等しいとした
が、時刻Ｔ０２乃至時刻Ｔ０３と時刻Ｔ０３乃至時刻Ｔ０４におけるノードＦＤ２の電圧
降下分が等しくなるように設定することが本質である。したがって、上記条件を満たすよ
うに、時刻Ｔ０２乃至時刻Ｔ０３と時刻Ｔ０３乃至時刻Ｔ０４の間隔を適宜調整する構成
が好ましい。時刻Ｔ０５乃至時刻Ｔ０６において、信号線ＳＥＬを”Ｈ”とする。この時
、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される
。なお、ノードＦＤ１の電位が低いほど、信号線ＯＵＴの電位は低くなる。すなわち、フ
ォトダイオード１２３に照射する光が強い程、信号線ＯＵＴの電位は低くなる。
時刻Ｔ１１乃至時刻Ｔ１５は、現フレームでの撮像データの取得によって、差分データを
取得する期間に相当する。特に、第１の撮像データと第２の撮像データとの差分がゼロの
場合に相当する。時刻Ｔ１１乃至時刻Ｔ１２において、信号線ＰＲを”Ｈ”、信号線ＦＲ
を”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電
位（Ｖ２）に設定される。すなわち、時刻Ｔ０２乃至時刻Ｔ０４における電圧降下分（２
・ΔＶ２）、電位が上昇する。一方、容量素子１２１と、容量素子１２２とトランジスタ
１１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（
２・ΔＶ１）は、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分の２倍に相当する。すな
わち、電源線ＶＦＲの電位（Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（
ΔＶ１）を加えた電位（Ｖ１＋ΔＶ１）となる。時刻Ｔ１２乃至時刻Ｔ１３において、信
号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダ
イオード１２３に照射する光に応じて、ノードＦＤ２の電位は低下し、また、容量素子１
２１と、容量素子１２２とトランジスタ１１４のゲート容量と、の容量結合により、ノー
ドＦＤ１の電位も低下する。なお、フォトダイオード１２３に照射する光が強い程、ノー
ドＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。
ここで、時刻Ｔ１２乃至時刻Ｔ１３の間隔をＴとし、時刻Ｔ０２乃至時刻Ｔ０４と同強度
の光がフォトダイオード１２３に照射しているものとすると、ノードＦＤ２の電圧降下分
は時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ２に等しい。また、ノードＦＤ１の電圧降下
分も時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ１に等しい。したがって、ノードＦＤ１の
電位は、Ｖ１になる。これは、第１の撮像データと第２の撮像データとの差分はゼロに対
応する。なおノードＦＤ１の電位は、画素ＩＰＩＸで保持される差分データに相当する。
時刻Ｔ１４乃至時刻Ｔ１５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ
１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該
信号の電位は、第１の撮像データと第２の撮像データとの差分はゼロの場合の電位になる
。また、信号線ＯＵＴから出力される信号の電位は、ノードＦＤ１で保持された差分デー
タに相当する電位である。
時刻Ｔ２１乃至時刻Ｔ２５は、第２の状態での第２の撮像データの取得に相当する。特に
、時刻Ｔ１１乃至時刻Ｔ１５と同様に第１の撮像データと第２の撮像データとの差分がゼ
ロの場合に相当する。
時刻Ｔ３１乃至時刻Ｔ３５は、第２の状態での第２の撮像データの取得する期間に相当す
る。特に、第１の撮像データと第２の撮像データとの差分が有限（負）の場合に相当する
。時刻Ｔ３１乃至時刻Ｔ３２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号
線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設
定される。すなわち、時刻Ｔ１２乃至時刻Ｔ１３における電圧降下分（ΔＶ２）、電位が
上昇する。一方、容量素子１２１と、容量素子１２２とトランジスタ１１４のゲート容量
と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１）は、時刻Ｔ
１２乃至時刻Ｔ１３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（Ｖ
１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋
ΔＶ１）となる。時刻Ｔ３２乃至時刻Ｔ３３において、信号線ＰＲを”Ｌ”、信号線ＦＲ
を”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード１２３に照射する光に
応じて、ノードＦＤ２の電位は低下し、また、容量素子１２１と、容量素子１２２とトラ
ンジスタ１１４のゲート容量との容量結合により、ノードＦＤ１の電位も低下する。なお
、フォトダイオード１２３に照射する光は、時刻Ｔ１２乃至時刻Ｔ１３に照射した光より
強いとする。ここで、時刻Ｔ３２乃至時刻Ｔ３３の間隔をＴとすると、ノードＦＤ２の電
圧降下分（ΔＶ２’）は時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ２）より大きい（Δ
Ｖ２’＞ΔＶ２）。また、ノードＦＤ１の電圧降下分（ΔＶ１’＝ΔＶ２’・α）も時刻
Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ１）より大きい（ΔＶ１’＞ΔＶ１）。したがっ
て、ノードＦＤ１の電位（Ｖ１＋ΔＶ１−ΔＶ１’）は、電源線ＶＦＲの電位（Ｖ１）よ
り低いことになる。これは、第１の撮像データと第２の撮像データとの差分が有限（負）
に対応する。
時刻Ｔ３４乃至時刻Ｔ３５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ
１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該
信号の電位は、時刻Ｔ２４乃至時刻Ｔ２５における当該信号の電位より低く、第１の撮像
データと第２の撮像データとの差分が有限（負）の場合の電位になる。
時刻Ｔ４１乃至時刻Ｔ４５は、第２の状態での第２の撮像データの取得する期間に相当す
る。特に、第１の撮像データと第２の撮像データとの差分が再びゼロの場合に相当する。
時刻Ｔ４１乃至時刻Ｔ４２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線
ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定
される。すなわち、時刻Ｔ３２乃至時刻Ｔ３３における電圧降下分（ΔＶ２’）、電位が
上昇する。一方、容量素子１２１と、容量素子１２２とトランジスタ１１４のゲート容量
と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１’）は、時刻
Ｔ３２乃至時刻Ｔ３３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（
Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１
＋ΔＶ１）となる。時刻Ｔ４２乃至時刻Ｔ４３において、信号線ＰＲを”Ｌ”、信号線Ｆ
Ｒを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード１２３に照射する光
に応じて、ノードＦＤ２の電位は低下し、また、容量素子１２１と、容量素子１２２とト
ランジスタ１１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。
なお、フォトダイオード１２３に照射する光が強い程、ノードＦＤ２の電位は低下する。
また、ノードＦＤ１の電位も低下する。ここで、時刻Ｔ４２乃至時刻Ｔ４３の間隔をＴと
し、時刻Ｔ０２乃至時刻Ｔ０４と同強度の光がフォトダイオード１２３に照射しているも
のとすると、ノードＦＤ２の電圧降下分は時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ２に
等しい。また、ノードＦＤ１の電圧降下分も時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ１
に等しい。したがって、ノードＦＤ１の電位は、Ｖ１になる。これは、第１の撮像データ
と第２の撮像データとの差分がゼロに対応する。時刻Ｔ４４乃至時刻Ｔ４５において、信
号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像
データに対応する信号が出力される。なお、当該信号の電位は、第１の撮像データと第２
の撮像データとの差分がゼロの場合の電位になる。
時刻Ｔ５１乃至時刻Ｔ５５は、第２の状態での第２の撮像データの取得する期間に相当す
る。特に、第１の撮像データと第２の撮像データとの差分が有限（正）の場合に相当する
。時刻Ｔ５１乃至時刻Ｔ５２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号
線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設
定される。すなわち、時刻Ｔ４２乃至時刻Ｔ４３における電圧降下分（ΔＶ２）、電位が
上昇する。一方、容量素子１２１と、容量素子１２２とトランジスタ１１４のゲート容量
と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１）は、時刻Ｔ
４２乃至時刻Ｔ４３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（Ｖ
１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋
ΔＶ１）となる。
時刻Ｔ５２乃至時刻Ｔ５３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線
ＴＸを”Ｈ”とする。この時、フォトダイオード１２３に照射する光に応じて、ノードＦ
Ｄ２の電位は低下し、また、容量素子１２１と、容量素子１２２とトランジスタ１１４の
ゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。なお、フォトダイオ
ード１２３に照射する光は、時刻Ｔ１２乃至時刻Ｔ１３に照射した光より弱いとする。
ここで、時刻Ｔ５２乃至時刻Ｔ５３の間隔をＴとすると、ノードＦＤ２の電圧降下分（Δ
Ｖ２’’）は時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ２）より小さい（ΔＶ２’’＜
ΔＶ２）。また、ノードＦＤ１の電圧降下分（ΔＶ１’’＝ΔＶ２’’・α）も時刻Ｔ１
２乃至時刻Ｔ１３での降下分（ΔＶ１）より小さい（ΔＶ１’’＜ΔＶ１）。したがって
、ノードＦＤ１の電位（Ｖ１＋ΔＶ１−ΔＶ１’’）は、電源線ＶＦＲの電位（Ｖ１）よ
り高いことになる。これは、第１の撮像データと第２の撮像データとの差分が有限（正）
に対応する。
時刻Ｔ５４乃至時刻Ｔ５５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ
１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該
信号の電位は、時刻Ｔ２４乃至時刻Ｔ２５における当該信号の電位より高く、第１の撮像
データと第２の撮像データとの差分が有限（正）の場合の電位になる。
なお、本実施の形態では、時刻Ｔ０５乃至時刻Ｔ０６において、第１の撮像データを出力
する場合について説明したが、第１の撮像データと第２の撮像データとの差分データが取
得できれば十分な場合、すなわち、第１の撮像データを出力する必要が無い場合は、時刻
Ｔ０３乃至時刻Ｔ０６の動作を省略することが可能である。時刻Ｔ０３乃至時刻Ｔ０６の
動作を省略した場合の動作は次のようになる。すなわち、時刻Ｔ１１乃至時刻Ｔ１２にお
いて、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とした時、ノード
ＦＤ２の電位は時刻Ｔ０３における電位Ｖ２−ΔＶ２から電位Ｖ２に設定される。また、
ノードＦＤ１の電位は時刻Ｔ０３における電位Ｖ１から電位Ｖ１＋ΔＶ１に上昇する。な
お、時刻Ｔ１２以降の動作は、上記と同様に説明できる。
以上のような構成とすることで画素ＩＰＩＸは、撮像による撮像データの取得、及び基準
フレームの撮像データと現フレームの撮像データとの差分データの保持及び出力、をする
ことができる。
なお図４（Ａ）に図示するトランジスタ１１１及びフォトダイオード１２３は、複数設け
られていてもよい。例えば、図１７（Ａ）に示す画素ＩＰＩＸのように、フォトダイオー
ド１２３Ａ及びフォトダイオード１２３Ｂを設け、トランジスタ１１１Ａのゲートに信号
線ＴＸＡを接続し、トランジスタ１１１Ｂのゲートに信号線ＴＸＢを接続してもよい。あ
るいは、例えば、図１７（Ｂ）に示す画素ＩＰＩＸのように、フォトダイオード１２３Ａ
乃至１２３Ｃを設け、トランジスタ１１１Ａのゲートに信号線ＴＸＡを接続し、トランジ
スタ１１１Ｂのゲートに信号線ＴＸＢを接続し、トランジスタ１１１Ｃのゲートに信号線
ＴＸＣを接続してもよい。
なお、図１７（Ａ）、（Ｂ）のようにフォトダイオードを複数配置する場合、フォトダイ
オードの受光面の大きさを異ならせた素子を配置してもよい。この場合、図１８（Ａ）に
図示する画素ＩＰＩＸのように、トランジスタ毎に異なる大きさの受光面を有するフォト
ダイオード１２３Ａとフォトダイオード１２３Ｂとを設ける構成とすればよい。なおフォ
トダイオード１２３Ａは電源線ＶＰＤ＿Ａに接続され、フォトダイオード１２３Ｂは電源
線ＶＰＤ＿Ｂに接続される。電源線ＶＰＤ＿Ａと電源線ＶＰＤ＿Ｂとは、同じ電位でもよ
いし、異なる電位でもよい。または、図１８（Ｂ）に図示する画素ＩＰＩＸのように、一
つのトランジスタ１１１に異なる大きさの受光面を有するフォトダイオード１２３Ａとフ
ォトダイオード１２３Ｂとを設ける構成としてもよい。図１８（Ａ）あるいは図１８（Ｂ
）の構成とすることで、分光感度の異なるフォトダイオードを設け、明暗の異なる場所の
撮像を同時に行うことができる。なおフォトダイオード間の分光感度を異ならせる手段と
しては、フォトダイオードの受光面の大きさを異ならせる他、異なる種類の半導体材料を
受光面に設けて実現してもよい。
なお図４（Ａ）では、トランジスタ１１４を流れる電流を電源線ＶＯから信号線ＯＵＴの
向きに流れるとして動作を説明したが、逆方向でもよい。すなわち、トランジスタ１１４
を流れる電流は、信号線ＯＵＴから電源線ＶＯの向きに流れる回路構成としてもよい。こ
の場合、例えば、図１９に示す画素ＩＰＩＸの回路構成としてもよい。なお図１９に示す
画素ＩＰＩＸの回路構成の場合、電源線ＶＯに低電位を与え、信号線ＯＵＴに高電位を与
える構成とすればよい。
なお図４（Ａ）では、同じ電位を与える配線であっても異なる配線として図示したが、同
じ配線としてもよい。例えば、図２０（Ａ）に示す画素ＩＰＩＸのように、高電位を与え
る電源線ＶＣと電源線ＶＯとを同じ配線としてもよい。または、図２０（Ｂ）に示す画素
ＩＰＩＸのように、高電位を与える電源線ＶＰＲと電源線ＶＣとを同じ配線としてもよい
。または、図２１（Ａ）に示す画素ＩＰＩＸのように、高電位を与える電源線ＶＰＲと電
源線ＶＯとを同じ配線としてもよい。または、図２１（Ｂ）に示す画素ＩＰＩＸのように
、高電位を与える電源線ＶＰＲと電源線ＶＣと電源線ＶＯとを同じ配線としてもよい。
上述した構成とすることで本発明の一態様は、差分処理等のデジタル処理を要することな
く、簡単な構成でビデオ電圧を更新するための判定信号を生成し、ビデオ電圧の更新頻度
を少なくすることで消費電力の低減を実現できる、新規な構成の表示システムとすること
ができる。
＜アナログ処理回路の構成＞
次いで撮像装置ＩＭＡＧが含むアナログ処理回路Ａｎａｌｏｇの構成の一例について図６
乃至８を用いて説明する。本実施の形態では、アナログ処理回路Ａｎａｌｏｇが取りうる
回路構成について、２つの回路構成を説明する。
まず図６では、アナログ処理回路Ａｎａｌｏｇ＿Ａについて説明する。
アナログ処理回路Ａｎａｌｏｇ＿Ａは、減算回路ＳＵＢ［１］乃至ＳＵＢ［ｎ］、絶対値
回路ＡＢＳ［１］乃至ＡＢＳ［ｎ］、加算回路ＳＵＭを有する。
減算回路ＳＵＢ［１］乃至減算回路ＳＵＢ［ｎ］は、参照電位ＶＲＥＦから各列の画素の
信号線ＯＵＴ［１］乃至信号線ＯＵＴ［ｎ］の電位の減算演算を行う。ここで、参照電位
ＶＲＥＦは、画素ＩＰＩＸと等価な回路構成のダミー回路を用意し、ノードＦＤ１の電位
をＶＦＲとした時の信号線ＯＵＴの電位とすることで、生成することができる。減算回路
ＳＵＢ［１］乃至減算回路ＳＵＢ［ｎ］は、各々ＯＰアンプＯＰ０、抵抗Ｒ０１乃至抵抗
Ｒ０４を有する。ここで、減算回路ＳＵＢ［１］について、信号線ＯＵＴ［１］の電位Ｖ
１０、ＶＲＥＦの電位をＶ２０とする。また、抵抗Ｒ０１乃至抵抗Ｒ０４の抵抗値を下記
の式（１）、（２）を満たすように設定する。
Ｒ０１＝Ｒ０４ （１）
Ｒ０４／Ｒ０１＝Ｒ０３／Ｒ０２ （２）
そうすると、減算回路ＳＵＢ［１］の出力は、下記式（３）を満たす。
Ｖ０＝Ｖ２０−Ｖ１０ （３）
なお、減算回路ＳＵＢ［２］乃至減算回路ＳＵＢ［ｎ］の出力についても同様に説明でき
る。
絶対値回路ＡＢＳ［１］乃至絶対値回路ＡＢＳ［ｎ］は、減算回路ＳＵＢ［１］乃至減算
回路ＳＵＢ［ｎ］の出力の絶対値を各々出力する。絶対値回路ＡＢＳ［１］乃至絶対値回
路ＡＢＳ［ｎ］は、各々ＯＰアンプＯＰ１１、ＯＰアンプＯＰ１２、抵抗Ｒ１１乃至抵抗
Ｒ１５、ダイオードＤ１１、ダイオードＤ１２を有する。ここで、絶対値回路ＡＢＳ［１
］について、入力信号を電位Ｖ１０’とし、Ｒ１１＝Ｒ１２、Ｒ１３×２＝Ｒ１４＝Ｒ１
５となるように抵抗値を設定すると、絶対値回路ＡＢＳ［１］の出力Ｖ０’＝｜Ｖ１０’
｜となる。
なお、絶対値回路ＡＢＳ［２］乃至絶対値回路ＡＢＳ［ｎ］の出力についても同様に説明
できる。
加算回路ＳＵＭは、絶対値回路ＡＢＳ［１］乃至絶対値回路ＡＢＳ［ｎ］の出力の和を出
力する。加算回路ＳＵＭは、ＯＰアンプＯＰ２１、ＯＰアンプＯＰ２２、抵抗Ｒ２１乃至
抵抗Ｒ２ｎ、抵抗Ｒ３１乃至抵抗Ｒ３３を有する。ここで、絶対値回路ＡＢＳ［１］乃至
絶対値回路ＡＢＳ［ｎ］の各々の出力の電位をＶ１０’’乃至Ｖｎ０’’とし、Ｒ２１＝
（中略）＝Ｒ２ｎ＝Ｒ３１、Ｒ３２＝Ｒ３３となるように抵抗値を設定すると、加算回路
ＳＵＭの出力は、Ｖ１０’’＋（中略）＋ Ｖｎ０’’となる。これを判定信号ＴＲＩＧ
とすると、第１の撮像データと第２の撮像データが同一の場合、判定信号ＴＲＩＧは”Ｌ
”となる。一方、第１の撮像データと第２の撮像データが異なる場合、判定信号ＴＲＩＧ
は”Ｈ”となる。
次いで図７では、アナログ処理回路Ａｎａｌｏｇ＿Ｂについて説明する。
アナログ処理回路は、トランジスタ１３６、トランジスタ１３７、トランジスタ１３８、
トランジスタ１３９、トランジスタ１４０、トランジスタ１４１、トランジスタ１４２、
トランジスタ１４３、トランジスタ１４４、トランジスタ１４５、トランジスタ１４６、
トランジスタ１４７、トランジスタ１４８、容量１４９、コンパレータＣＭＰ＋、コンパ
レータＣＭＰ−、から構成される。参照電位線Ｖｒｅｆ＋、参照電位線Ｖｒｅｆ−の電位
は適宜設定する。
図８は、アナログ処理回路Ａｎａｌｏｇ＿Ｂの動作を示すタイミングチャートである。
時刻Ｔ６１乃至時刻Ｔ６２において、信号線ＡＢＵを”Ｈ”、信号線ＡＯＰを”Ｌ”、信
号線ＡＴＣを”Ｈ”とする。また、信号線ＦＲを”Ｈ”、信号線ＳＥＬ［ｘ］を”Ｈ”と
する。なお信号線ＳＥＬ［ｘ］は、任意の行（第ｘ行；ｘはｍ以下の自然数）の信号線Ｓ
ＥＬである。この時、第ｙ列の信号線ＯＵＴ［ｙ］（ｙはｎ以下の自然数）に供給される
電流は、第ｘ行における各画素ＰＩＸのトランジスタ１１４のゲート電位をＶＦＲとした
時の電流値、すなわち、基準フレームの撮像データと現フレームの撮像データとで差分が
ゼロの時の電流量Ｉ０［ｙ］になる。この電流量Ｉ０［ｙ］は、（第ｙ列の）基準電流量
という場合もある。なお、各列の基準電流量にあたる電流量Ｉ０［１］乃至電流量Ｉ０［
ｎ］は常に同じではないが、以下の議論で明らかなように、電流量Ｉ０［１］乃至電流量
Ｉ０［ｎ］の個々の値は、回路の動作に直接影響しない。したがって、以後、電流量Ｉ０
［１］乃至電流量Ｉ０［ｎ］はすべて電流量Ｉ０と表記する。
トランジスタ１３６を介して流れる電流Ｉｐ［１］乃至電流Ｉｐ［ｎ］の電流値は電流値
Ｉ０に等しく、また、電流Ｉｃ［１］乃至電流Ｉｃ［ｎ］の電流値も電流値Ｉ０に等しい
。さらに、トランジスタ１３８により、ドレインとゲートを接続されたトランジスタ１３
７に流れる電流の電流値も電流値Ｉ０に等しい。特に、容量１４９に充電される電位は、
電流値Ｉ０を流すのに必要なゲート電圧に相当する電位に設定される。
時刻Ｔ６３乃至時刻Ｔ６４において、信号線ＡＢＵを”Ｈ”、信号線ＡＯＰを”Ｈ”、信
号線ＡＴＣを”Ｌ”とし、信号線ＳＥＬ［１］を”Ｈ”とする。この時、第１の行におけ
る各画素の差分データに相当する電流が各列の信号線ＯＵＴ［１］乃至信号線ＯＵＴ［ｎ
］に供給される。ここで、第１の行における各画素の差分データはゼロとすると、各列の
信号線ＯＵＴ［１］乃至信号線ＯＵＴ［ｎ］に供給される電流の電流値はＩ０、トランジ
スタ１３６を介して流れる電流Ｉｐ［１］乃至電流Ｉｐ［ｎ］の電流値はＩ０に等しく、
また、電流Ｉｃ［１］乃至電流Ｉｃ［ｎ］の電流値もＩ０に等しい。
時刻Ｔ６４乃至時刻Ｔ６５において、信号線ＡＢＵを”Ｈ”、信号線ＡＯＰを”Ｈ”、信
号線ＡＴＣを”Ｌ”とし、信号線ＳＥＬ［２］を”Ｈ”とする。この時、第２の行におけ
る各画素の差分データに相当する電流が各列の信号線ＯＵＴ［１］乃至信号線ＯＵＴ［ｎ
］に供給される。ここで、第２の行における各画素の差分データは有限（負）とし、第ｙ
列の信号線ＯＵＴ［ｖ］に供給される電流の電流値を（Ｉ０−ΔＩｖ）とすると、第ｖ列
のトランジスタ１３６を介して流れる電流Ｉｐ［ｖ］は（Ｉ０−ΔＩｖ）に等しく、また
、電流Ｉｃ［ｖ］の電流値はＩ０に等しいため、第ｖ列のトランジスタ１３９とトランジ
スタ１４０を介して、電流値ΔＩｖの電流が流れることになる。
ここで、各列のトランジスタ１４０に電流値ΔＩ１乃至電流ΔＩｎの電流を流すためには
、これらの和に相当する電流値 Ｉ−の電流を供給する必要がある。ここで、コンパレー
タＣＭＰ−とトランジスタ１４２の働きにより、当該電流 Ｉ−が供給される。ここで、
トランジスタ１４２を介して各列のトランジスタ１４０に供給される電流の和がＩ−より
少ない（多い）場合は、コンパレータＣＭＰ−の＋端子の電位が下がる（上がる）ことに
なり、コンパレータの出力は低下（上昇）する。すなわち、トランジスタ１４２のゲート
電圧が低下（上昇）し、より多い（少ない）電流 Ｉ−を供給することができるようにな
る。
さらに、トランジスタ１４２のゲートと同電位の電位がトランジスタ１４３に印加される
ため、トランジスタ１４２に対するトランジスタ１４３のＷ／Ｌ比（ｎ１）倍した電流ｎ
１・Ｉ−がトランジスタ１４３に流れる。また、トランジスタ１４８とトランジスタ１４
３とで構成されるバッファにより、信号ＴＲＩＧが”Ｈ”となる。なおトランジスタ１４
８は、ゲートにバイアス電圧ｂｉａｓが与えられる。バイアス電圧ｂｉａｓは適宜設定す
ることができる。
時刻Ｔ６６乃至時刻Ｔ６７において、信号線ＡＢＵを”Ｈ”、信号線ＡＯＰを”Ｈ”、信
号線ＡＴＣを”Ｌ”とし、信号線ＳＥＬ［ｍ］を”Ｈ”とする。この時、第ｍの行におけ
る各画素の差分データに相当する電流が各列の信号線ＯＵＴ［１］乃至信号線ＯＵＴ［ｎ
］に供給される。ここで、第ｍの行における各画素の差分データは、第１列が有限（正）
、第２列が有限（正）、第ｎ列が有限（負）、その他の列がゼロとし、各列の信号線ＯＵ
Ｔ［１］、信号線ＯＵＴ［２］、信号線ＯＵＴ［ｎ］に供給される電流の電流が（Ｉ０＋
ΔＩ１）、（Ｉ０＋ΔＩ２）、（Ｉ０−ΔＩｎ）とすると、トランジスタ１３６を介して
流れる電流Ｉｐ［１］、電流Ｉｐ［２］、電流Ｉｐ［ｎ］の電流値は（Ｉ０＋ΔＩ１）、
（Ｉ０＋ΔＩ２）、（Ｉ０−ΔＩｎ）に等しく、また、電流Ｉｃ［１］乃至電流Ｉｃ［ｎ
］の電流値はＩ０に等しいため、第１列、第２列のトランジスタ１３９とトランジスタ１
４０を介して、電流値ΔＩ１、ΔＩ２の電流が流れ、第ｎ列のトランジスタ１３９とトラ
ンジスタ１４１を介して、電流値ΔＩｎの電流が流れることになる。
ここで、第１列、第２列のトランジスタ１４０に電流値ΔＩ１、ΔＩ２の電流を流すため
には、これらの和に相当する電流値 Ｉ−＝ΔＩ１＋ΔＩ２の電流を供給する必要がある
。ここで、コンパレータＣＭＰ−とトランジスタ１４２の働きにより、当該電流 Ｉ−が
供給される。ここで、トランジスタ１４２を介して各列のトランジスタ１４０に供給され
る電流 Ｉ−がΔＩ１＋ΔＩ２より少ない（多い）場合は、コンパレータＣＭＰ−の＋端
子の電位が下がる（上がる）ことになり、コンパレータＣＭＰ−の出力は低下（上昇）す
る。すなわち、トランジスタ１４２のゲート電圧が低下（上昇）し、より多い（少ない）
電流 Ｉ−を供給することができるようになる。
また、第ｎ列のトランジスタ１４１に電流値ΔＩｎの電流を流すためには、電流値 Ｉ＋
＝ΔＩｎの電流を流す必要がある。ここで、コンパレータＣＭＰ＋とトランジスタ１４４
の働きにより、当該電流Ｉ＋が流せる。ここで、第ｎ列のトランジスタ１４１からトラン
ジスタ１４４に流れ込める電流Ｉ＋がΔＩｎより少ない（多い）場合は、コンパレータＣ
ＭＰ＋の＋端子の電位が上がる（下がる）ことになり、コンパレータの出力は上昇（低下
）する。すなわち、トランジスタ１４４のゲート電圧が上昇（低下）し、より多い（少な
い）電流 Ｉ＋を流すことができるようになる。
また、トランジスタ１４２のゲートと同電位の電位がトランジスタ１４３に印加されるた
め、トランジスタ１４２に対するトランジスタ１４３のＷ／Ｌ比（ｎ１）倍した電流ｎ１
・Ｉ−がトランジスタ１４３に流れる。
さらに、トランジスタ１４４のゲートと同電位の電位がトランジスタ１４５に印加される
ため、トランジスタ１４４に対するトランジスタ１４５のＷ／Ｌ比（ｎ２）倍した電流ｎ
２・Ｉ＋がトランジスタ１４５に流れる。トランジスタ１４５に流れる電流がトランジス
タ１４６にも流れ、さらに、トランジスタ１４６に対するトランジスタ１４７のＷ／Ｌ比
（ｎ３）倍した電流ｎ３・ｎ２・Ｉ＋がトランジスタ１４７に流れる。トランジスタ１４
８とトランジスタ１４３とトランジスタ１４７とで構成されるバッファにより、判定信号
ＴＲＩＧが”Ｈ”となる。
上述した構成とすることで本発明の一態様は、差分処理等のデジタル処理を要することな
く、簡単な構成でビデオ電圧を更新するための判定信号を生成できる。
＜表示装置の構成＞
図９（Ａ）は、一例として、表示装置ＤＩＳＰの構成のうち、画素ＤＰＩＸ、ソースドラ
イバＳ＿ＤＲＶ、及びゲートドライバＧ＿ＤＲＶを示すブロック図である。図９（Ａ）で
は、ゲートドライバＧ＿ＤＲＶに接続されるゲート線ｘ＿１乃至ｘ＿ｍ（ｍは自然数）、
ソースドライバＳ＿ＤＲＶに接続されるソース線ｙ＿１乃至ｙ＿ｎ（ｎは自然数）とし、
画素ＤＰＩＸではそれぞれに（１，１）乃至（ｎ，ｍ）の符号を付している。
次いで図９（Ｂ）には、図９（Ａ）で示す表示素子部におけるゲート線及びソース線に与
える信号のタイミングチャート図である。図９（Ｂ）では、ビデオ電圧を書き換えるフレ
ームと、ビデオ電圧を書き換えないフレームと、に分けて示している。また、図９（Ｂ）
では、帰線期間等の期間を考慮していない。
上述した第１の表示モードでは、画像データを基に、１フレーム期間毎にビデオ電圧を書
き換える。この場合、ｘ＿１乃至ｘ＿ｍのゲート線には、順に走査信号が与えられる。走
査信号がＨレベルの期間である水平走査期間１Ｈでは、各列のソース線ｙ＿１乃至ｙ＿ｎ
には、ビデオ電圧Ｄが与えられる。
上述した第２の表示モードでは、画像データを用いることなく、ビデオ電圧Ｄを保持する
。この場合、ｘ＿１乃至ｘ＿ｍのゲート線に与える走査信号を停止する。また水平走査期
間１Ｈでは、各列のソース線ｙ＿１乃至ｙ＿ｎに与えるビデオ電圧Ｄの供給を停止する。
次いで図１０には、画素ＤＰＩＸの構成例を示す回路図である。図１０（Ａ）は、表示素
子として液晶素子を用いる画素の例であり、図１０（Ｂ）は、表示素子として発光素子を
用いる画素の例である。
図１０（Ａ）に示す画素ＤＰＩＸは、トランジスタＴｒ、液晶素子ＬＣ、容量素子ＣＡＰ
を有する。
トランジスタＴｒは、液晶素子ＬＣとソース線Ｌ＿Ｙとの電気的接続を制御するスイッチ
ング素子であり、そのゲートから入力される走査信号によりオン、オフが制御される。な
おトランジスタＴｒには、オフ電流を小さくできるＯＳトランジスタが好適である。
次いで図１０（Ｂ）に示す画素ＤＰＩＸは、トランジスタＴｒ１、トランジスタＴｒ２、
発光素子ＥＬを有する。
トランジスタＴｒ１は、トランジスタＴｒ２のゲートとソース線Ｌ＿Ｙとの電気的接続を
制御するスイッチング素子であり、そのゲートから入力される走査信号によりオン、オフ
が制御される。なおトランジスタＴｒ１には、オフ電流を小さくできるＯＳトランジスタ
が好適である。またトランジスタＴｒ２のソース又はドレインには、電源線Ｌ＿Ｖが電気
的に接続される。
なお図１０（Ａ）、（Ｂ）に示した回路図においては、ＯＳトランジスタであることを明
示するために、酸化物半導体を用いたトランジスタの回路記号に「ＯＳ」の記載を付して
いる。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導
通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断
りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしき
い値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の
電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトラン
ジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低
いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ
電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、
所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン
電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３
Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓ
が−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、
または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であ
るから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある
。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため
、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを
流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れ
る電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単
位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等に要求される信
頼性において用いられる温度、または、当該トランジスタが含まれる半導体装置等が使用
される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場
合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５
℃、１２５℃、当該トランジスタが含まれる半導体装置に要求される信頼性において用い
られる温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下と
なるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１
Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または
２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等に要求される信頼性において用いられるＶｄｓ、または、当該トランジスタが含ま
れる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２
Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トラ
ンジスタが含まれる半導体装置に要求される信頼性において用いられるＶｄｓ、または、
当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジ
スタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソー
スとドレインとの間に流れる電流を指す場合がある。
なお画素ＤＰＩＸは、第２の表示モードにおいて、画素内でビデオ電圧Ｄを保持すること
ができればよい。そのため、オフ電流の小さいトランジスタを用いる構成に限らない。画
素ＤＰＩＸは、画素内にビデオ電圧を保持可能なメモリを有する構成でもよい。
画素ＤＰＩＸ内にメモリを有する構成について図２５（Ａ）に示す。画素ＤＰＩＸは、メ
モリｍｅｍを有することで、ビデオデータを保持することができる。メモリとしては、Ｓ
ＲＡＭやＤＲＡＭ等におけるメモリ回路を適用すればよい。図２５（Ｂ）には、メモリｍ
ｅｍにＳＲＡＭを適用した場合の回路図の一例を示す。
なお表示装置の断面図の一例について図２４に示す。なお図２４（Ａ）のＡ−Ｂは、画素
ＤＰＩＸのトランジスタ付近の断面の模式図であり、図２４（Ｂ）のＣ−Ｄは、端子部付
近の断面の模式図である。
図２４（Ａ）、（Ｂ）において、基板３００、トランジスタ３０１、画素電極３０２、コ
モン電極３０３、絶縁膜３０４、配向膜３０５、液晶３０６、基板３０７、配向膜３０８
、配線３０９、封止層３１０、ＦＰＣ３１１、導電性樹脂３１２を示している。
図２４（Ａ）、（Ｂ）は、画素電極３０２とコモン電極との間に電位差を与える、所謂横
電界方式（例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆ
ｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード）の液晶表示装置を示しているが
、所謂縦電界方式（例えば、ＴＮモード、ＶＡモード、ＭＶＡモード、ＰＶＡモード、Ｓ
ＴＮモード、ＯＣＢモードなど）としてもよい。
画素ＤＰＩＸに用いられるトランジスタ３０１は、ビデオ電圧を保持できるトランジスタ
であればよい。一例としては、ＯＳトランジスタであることが好ましい。
画素電極３０２及びコモン電極３０３は、透光性を有する導電層で構成すればよい。一例
としては、インジウム錫酸化物（ＩＴＯ）を用いることができる。
なお図２４（Ａ）、（Ｂ）では、表示素子として、液晶を用いる構成について示したが、
本発明の一態様はこれに限らず、様々な形態、又は様々な素子を有することが出来る。表
示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス
）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白
色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発
光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーテ
ィングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ
・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバ
イス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商
標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭ
ＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電
セラミックディスプレイ、カーボンナノチューブなどの少なくとも一つを有している。こ
れらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率な
どが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、
ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィール
ドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓ
ｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌ
ａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過
型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶
ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商
標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。な
お、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極
の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画
素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さ
らに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。
これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、Ｌ
ＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフ
ェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェ
ンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有する
ｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有す
るｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェン
やグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい
。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラ
フェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜するこ
とも可能である。
なお基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導
体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例
としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガ
ラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、
以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレ
ンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエ
チレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル
等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリ
フッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポ
リイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体
基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、
特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトラ
ンジスタを製造することができる。このようなトランジスタによって回路を構成すると、
回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成しても
よい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半
導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために
用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載
できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜
の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いるこ
とができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若し
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトラン
ジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の
付与、軽量化、又は薄型化を図ることができる。
上述した構成とすることで本発明の一態様は、画像データを基にしたビデオ電圧によって
画像を表示する第１の表示モードと、画像データを用いることなくビデオ電圧を保持し続
けて画像を表示する第２の表示モードと、を切り替えて表示装置を動作させることができ
る。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した画素ＩＰＩＸの変形例について説明する。
図１１（Ａ）には、図４（Ａ）の回路図における、トランジスタの半導体層を酸化物半導
体とする回路図の変形例を示す。図１１（Ａ）に示す画素ＩＰＩＸでは、トランジスタ１
１１乃至１１５を、酸化物半導体を半導体層に有する構成としている。
ＯＳトランジスタは、極めて低いオフ電流特性を有するといった特性を有する。そのため
、撮像のダイナミックレンジを拡大することができる。図１１（Ａ）に示す回路図では、
フォトダイオードに入射される光の強度が大きいときにノードＦＤ１の電位が小さくなる
。ＯＳトランジスタは極めて低いオフ電流特性を有するため、ゲート電位が極めて小さい
場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって
、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができ
る。
また、ＯＳトランジスタは極めて低いオフ電流特性を有するため、ノードＦＤ１が電荷を
保持できる期間を極めて長くすることができることから、回路構成や動作方法を複雑にす
ることなくグローバルシャッタ方式を適用することができる。したがって、動体であって
も歪の小さい画像を容易に得ることができる。また、同様の理由により露光時間（電荷の
蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適
する。
また、ＯＳトランジスタは、シリコンを半導体層に有するトランジスタ（Ｓｉトランジス
タともいう）よりも電気特性変動の温度依存性が小さい。そのため、極めて広い温度範囲
で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体
装置は、自動車、航空機、宇宙機などへの搭載にも適している。
図１１（Ａ）に示すような構成とすることで、画素をシリコンで形成したフォトダイオー
ドと、ＯＳトランジスタと、で構成することができる。このような構成とすることで、画
素にＳｉトランジスタを形成する必要が無いため、フォトダイオードの有効面積を増大す
ることが容易になる。したがって、撮像感度を向上することができる。
また、画素ＩＰＩＸだけでなく、アナログ処理回路Ａｎａｌｏｇ、Ａ／Ｄ変換回路ＡＤＣ
、行ドライバＲ＿ＤＲＶ、列ドライバＣ＿ＤＲＶなどの周辺回路をＯＳトランジスタで形
成する構成が有効である。周辺回路をＯＳトランジスタのみで形成する構成は、Ｓｉトラ
ンジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。また、周辺回
路をＯＳトランジスタとＰ型Ｓｉトランジスタのみで形成する構成は、Ｎ型Ｓｉトランジ
スタの形成工程が不要となるため、撮像装置の低価格化に有効である。さらに、周辺回路
をＣＭＯＳ回路とすることができるので、周辺回路の低消費電力化、すなわち、撮像装置
の低消費電力化に有効である。
また図１１（Ｂ）には、図１１（Ａ）をさらに変形した画素ＩＰＩＸの回路図の変形例を
示す。図１１（Ｂ）に示す画素ＩＰＩＸでは、トランジスタ１１４、１１５を、シリコン
を半導体層に有する構成としている。
Ｓｉトランジスタは、ＯＳトランジスタに比べて優れた電界効果移動度を有するといった
特性を有する。そのため、増幅トランジスタとして機能するトランジスタに流れる電流値
を増やすことができる。例えば、図１１（Ｂ）においてノードＦＤ１に蓄積された電荷に
応じて、トランジスタ１１４、１１５に流れる電流値を増やすことができる。
また図１２には、図４（Ａ）の回路図における、フォトダイオードをセンサＳＩＳとする
画素ＩＰＩＸの回路図を示す。
センサＳＩＳとしては、与えられる物理量を、素子を流れる電流値Ｉｓに変換できる素子
であることが好ましい。あるいは、与えられる物理量を一度別の物理量に変換した上で、
素子を流れる電流値に変換できる素子であることが好ましい。
センサＳＩＳにはさまざまなセンサを用いることができる。例えば、センサＳＩＳとして
、温度センサ、光センサ、ガスセンサ、炎センサ、煙センサ、湿度センサ、圧力センサ、
流量センサ、振動センサ、音声センサ、磁気センサ、放射線センサ、匂いセンサ、花粉セ
ンサ、加速度センサ、傾斜角センサ、ジャイロセンサ、方位センサ、電力センサなどを用
いることができる。
例えば、センサＳＩＳとして、光センサを用いる場合は、上述したフォトダイオードや、
フォトトランジスタを用いることが可能である。
また、センサＳＩＳとして、ガスセンサを用いる場合は、酸化スズなどの金属酸化物半導
体にガスが吸着することによる抵抗の変化を検出する半導体式ガスセンサ、接触燃焼式ガ
スセンサ、固体電解質式ガスセンサなどを用いることが可能である。
また図２２（Ａ）には、図４（Ａ）の回路図におけるフォトダイオード、あるいは図１２
の回路図におけるセンサＳＩＳをセレン系半導体ＳＳｅとする画素ＩＰＩＸの回路図を示
す。
セレン系半導体ＳＳｅとしては、電圧を印加することで１個の入射光子から複数の電子を
取り出すことのできる、アバランシェ増倍という現象を利用して光電変換が可能な素子で
ある。従って、セレン系半導体ＳＳｅを有する画素ＩＰＩＸでは、入射される光量に対す
る電子の増幅を大きく、高感度のセンサとすることができる。
セレン系半導体ＳＳｅとしては、非晶質性を有するセレン系半導体、あるいは結晶性を有
するセレン系半導体を用いることができる。結晶性を有するセレン系半導体は、一例とし
て、非晶質性を有するセレン系半導体を成膜後、熱処理することで得ればよい。なお結晶
性を有するセレン系半導体の結晶粒径を画素ピッチより小さくすることで、画素ごとの特
性ばらつきが低減し、得られる画像の画質が均一になり好ましい。
セレン系半導体ＳＳｅの中でも結晶性を有するセレン系半導体は、光吸収係数を広い波長
帯域にわたって有するといった特性を有する。そのため、可視光や紫外光に加えて、Ｘ線
やガンマ線といった幅広い波長帯域の光電変換素子として利用することができ、Ｘ線やガ
ンマ線といった短い波長帯域の光を直接電荷に変換できる、所謂直接変換型の素子として
用いることができる。
図２２（Ｂ）には、図２２（Ａ）に示す回路構成の一部に対応する、断面構造の模式図で
ある。図２２（Ｂ）では、トランジスタ１１１、トランジスタ１１１に接続される電極Ｅ
ＰＩＸ、セレン系半導体ＳＳｅ、電極ＥＶＰＤ、及び基板Ｓｕｂを図示している。
電極ＥＶＰＤ、及び基板Ｓｕｂが設けられる側より、セレン系半導体ＳＳｅに向けて光を
入射する。そのため電極ＥＶＰＤ、及び基板Ｓｕｂは透光性を有することが好ましい。電
極ＥＶＰＤとしては、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ
）を用い、基板Ｓｕｂとしては、ガラス基板を用いることができる。
セレン系半導体ＳＳｅ、及びセレン系半導体ＳＳｅに積層して設ける電極ＥＶＰＤは、画
素ごとに形状を加工することなく用いることができる。形状を加工するための工程を削減
することができるため、作製コストの低減、及び作製歩留まりの向上を図ることができる
。
なお、セレン系半導体ＳＳｅは、一例として、カルコパイライト系半導体を挙げることが
できる。具体例としては、ＣｕＩｎ１−ｘＧａｘＳｅ２（０≦ｘ≦１）（ＣＩＧＳと略記
）を挙げることができる。ＣＩＧＳは、蒸着法、スパッタリング法等を用いて形成するこ
とができる。
カルコパイライト系半導体であるセレン系半導体ＳＳｅは、数Ｖ（５乃至２０Ｖ）程度の
電圧を印加することで、アバランシェ増倍を発現できる。セレン系半導体ＳＳｅに電圧を
印加して光の照射によって生じる信号電荷の移動における直進性を高めることができる。
なおセレン系半導体ＳＳｅの膜厚は、１μｍ以下と薄くすることで、印加する電圧を小さ
くできる。
なおセレン系半導体ＳＳｅの膜厚が薄い場合、電圧印加時に暗電流が流れるが、上述した
カルコパイライト系半導体であるＣＩＧＳに暗電流が流れることを防ぐための層（正孔注
入障壁層）を設けることで、暗電流が流れることを抑制できる。正孔注入障壁層としては
、酸化物半導体を用いればよく、一例としては酸化ガリウムを用いることができる。正孔
注入障壁層の膜厚は、セレン系半導体ＳＳｅの膜厚より小さいことが好ましい。
図２２（Ｃ）には、図２２（Ｂ）とは異なる、断面構造の模式図である。図２２（Ｃ）で
は、トランジスタ１１１、トランジスタ１１１に接続される電極ＥＰＩＸ、セレン系半導
体ＳＳｅ、電極ＥＶＰＤ、及び基板Ｓｕｂの他に、正孔注入障壁層ＥＯＳを図示している
。
以上説明したようにセンサとしてセレン系半導体ＳＳｅを用いることで、作製コストの低
減、及び作製歩留まりの向上、画素ごとの特性ばらつき低減することができ、高感度のセ
ンサとすることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、撮像装置を構成する素子の断面構造について、図面を参照して説明す
る。本実施の形態では一例として、上記実施の形態２で図１１（Ｂ）を用いて説明した、
Ｓｉトランジスタ及びＯＳトランジスタを用いて画素を構成する断面構造について説明す
る。
図１３（Ａ）、（Ｂ）は、撮像装置を構成する素子の断面図である。図１３（Ａ）に示す
撮像装置は、シリコン基板４０に設けられたＳｉトランジスタ５１、Ｓｉトランジスタ５
１上に積層して設けられたＯＳトランジスタ５２およびＯＳトランジスタ５３、ならびに
シリコン基板４０に設けられたフォトダイオード６０を含む。各トランジスタおよびフォ
トダイオード６０は、種々のコンタクトプラグ７０および配線層７１と電気的な接続を有
する。また、フォトダイオード６０のアノード６１は、低抵抗領域６３を介してコンタク
トプラグ７０と電気的な接続を有する。
また撮像装置は、シリコン基板４０に設けられたＳｉトランジスタ５１およびフォトダイ
オード６０を有する層１１００と、層１１００と接して設けられ、配線層７１を有する層
１２００と、層１２００と接して設けられ、ＯＳトランジスタ５２およびＯＳトランジス
タ５３を有する層１３００と、層１３００と接して設けられ、配線層７２および配線層７
３を有する層１４００を備えている。
なお図１３（Ａ）の断面図の一例では、シリコン基板４０において、Ｓｉトランジスタ５
１が形成された面とは逆側の面にフォトダイオード６０の受光面を有する構成とする。該
構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することが
できる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード６
０の受光面をＳｉトランジスタ５１が形成された面と同じとすることもできる。
なお上記実施の形態２で図１１（Ａ）を用いて説明した、ＯＳトランジスタを用いて画素
を構成する場合には、層１１００を、ＯＳトランジスタを有する層とすればよい。または
層１１００を省略し、ＯＳトランジスタのみで画素を構成してもよい。
なおＳｉトランジスタを用いて画素を構成する場合には、層１３００を省略すればよい。
層１３００を省略した断面図の一例を図１３（Ｂ）に示す。
なお、シリコン基板４０はバルクのシリコン基板に限らず、ＳＯＩ基板であってもよい。
また、シリコン基板４０に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン
、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導
体を材料とする基板を用いることもできる。
ここで、位置は限定されないが、Ｓｉトランジスタ５１およびフォトダイオード６０を有
する層１１００と、ＯＳトランジスタ５２およびＯＳトランジスタ５３を有する層１３０
０との間には絶縁層８０が設けられる。
Ｓｉトランジスタ５１の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリ
ングボンドを終端し、Ｓｉトランジスタ５１の信頼性を向上させる効果がある。一方、上
層に設けられるＯＳトランジスタ５２およびＯＳトランジスタ５３等の活性層である酸化
物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成する
要因の一つとなるため、ＯＳトランジスタ５２およびＯＳトランジスタ５３等の信頼性を
低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジ
スタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水
素の拡散を防止する機能を有する絶縁層８０を設けることが好ましい。絶縁層８０により
、下層に水素を閉じ込めることでＳｉトランジスタ５１の信頼性が向上することに加え、
下層から上層に水素が拡散することが抑制されることでＯＳトランジスタ５２およびＯＳ
トランジスタ５３等の信頼性も同時に向上させることができる。
絶縁層８０としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、
酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒
化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、図１３（Ａ）の断面図において、層１１００に設けるフォトダイオード６０と、層
１３００に設けるトランジスタとを重なるように形成することができる。そうすると、画
素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図２３（Ａ１）及び図２３（Ｂ１）に示すように、撮像装置ＩＭＡＧを湾曲させて
もよい。図２３（Ａ１）は、撮像装置ＩＭＡＧを同図中の二点鎖線Ｘ１−Ｘ２の方向に湾
曲させた状態を示している。図２３（Ａ２）は、図２３（Ａ１）中の二点鎖線Ｘ１−Ｘ２
で示した部位の断面図である。図２３（Ａ３）は、図２３（Ａ１）中の二点鎖線Ｙ１−Ｙ
２で示した部位の断面図である。
図２３（Ｂ１）は、撮像装置ＩＭＡＧを同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、
かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図２３（Ｂ２
）は、図２３（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図２３（Ｂ
３）は、図２３（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置ＩＭＡＧを湾曲させることで、像面湾曲や非点収差を低減することができる。よ
って、撮像装置ＩＭＡＧと組み合わせて用いるレンズなどの光学設計を容易とすることが
できる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置ＩＭＡＧを用
いた撮像装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の
品質を向上させる事ができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、撮像装置にカラーフィルタ等を付加した形態の一例の断面構造につい
て、図面を参照して説明する。
図１４（Ａ）は、図１３（Ａ）、（Ｂ）に示す撮像装置にカラーフィルタ等を付加した形
態の一例の断面図であり、３画素分の回路（回路９１ａ、回路９１ｂ、回路９１ｃ）が占
める領域を示している。層１１００に形成されるフォトダイオード６０上には絶縁層１５
００が形成される。絶縁層１５００は可視光に対して透光性の高い酸化シリコン膜などを
用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成と
してもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成と
してもよい。
絶縁層１５００上には、遮光層１５１０が形成される。遮光層１５１０は、上部のカラー
フィルタを通る光の混色を防止する作用を有する。遮光層１５１０には、アルミニウム、
タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積
層する構成とすることができる。
絶縁層１５００および遮光層１５１０上には平坦化膜として有機樹脂層１５２０が形成さ
れ、回路９１ａ、回路９１ｂおよび回路９１ｃ上においてそれぞれカラーフィルタ１５３
０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃが対になるように形成
される。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１
５３０ｃには、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）などの色を割り当てることにより
、カラー画像を得ることができる。
カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃ
上にはマイクロレンズアレイ１５４０が設けられ、一つのレンズを通る光が直下のカラー
フィルタを通り、フォトダイオードに照射されるようになる。
また、層１４００に接して支持基板１６００が設けられる。支持基板１６００としては、
シリコン基板などの半導体基板、ガラス基板、金属基板、セラミック基板などの硬質基板
を用いることができる。なお、層１４００と支持基板１６００との間には接着層となる無
機絶縁層や有機樹脂層が形成されていてもよい。
上記撮像装置の構成において、カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂお
よびカラーフィルタ１５３０ｃの代わりに光学変換層１５５０を用いてもよい（図１４（
Ｂ）参照）。光学変換層１５５０を用いることにより、様々な波長領域における画像が得
られる撮像装置とすることができる。
例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば、赤外
線撮像装置とすることができる。また、光学変換層１５５０に赤外線の波長以下の光を遮
るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層１５５
０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができ
る。
また、光学変換層１５５０にシンチレータを用いれば、医療用のＸ線撮像装置など、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード６
０で検知することにより画像データを取得する。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ２Ｏ
２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、Ｃ
ｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを
樹脂やセラミクスに分散させたものが知られている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタについて説明する。
ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または
実質的に真性にすることでオフ電流を低くすることができる。ここで、実質的に真性とは
、酸化物半導体中のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは
１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であ
ることを指す。酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外
の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャ
リア密度を増大させてしまう。
真性または実質的に真性にした酸化物半導体を用いたトランジスタは、キャリア密度が低
いため、閾値電圧がマイナスとなる電気特性になることが少ない。また、当該酸化物半導
体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ないため、電気特性の
変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半導体を用いたトラ
ンジスタは、オフ電流を非常に低くすることが可能となる。
なおオフ電流を低くしたＯＳトランジスタでは、室温（２５℃程度）にてチャネル幅１μ
ｍあたりの規格化されたオフ電流が１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ
以下、更に好ましくは１×１０−２４Ａ以下、又は８５℃にて１×１０−１５Ａ以下、好
ましくは１×１０−１８Ａ以下、更に好ましくは１×１０−２１Ａ以下とすることができ
る。
なおオフ電流とは、ｎチャネル型トランジスタの場合、トランジスタが非導通状態のとき
にソースとドレインとの間に流れる電流をいう。ｎチャネル型トランジスタの閾値電圧が
、例えば、０Ｖ乃至２Ｖ程度であれば、ゲートとソースの間に印加される電圧が負の電圧
の場合に、ソースとドレインとの間を流れる電流をオフ電流ということができる。
なおＯＳトランジスタの半導体層に用いる酸化物半導体としては、少なくともインジウム
（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好まし
い。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好まし
い。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）
、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。
トランジスタの半導体層に用いる酸化物半導体としては、例えば、酸化インジウム、酸化
スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ
−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ
−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓ
ｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−
Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ
系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系
酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸
化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化
物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物
、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚ
ｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ
−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ
：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸
化物を用いるとよい。
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合する
ことによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これに
より、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半
導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素
、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸
素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理
）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うこ
とが好ましい。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除
去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型
に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、
実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロ
に近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×
１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であるこ
とをいう。
このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極め
て優れたオフ電流特性を実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、上記実施の形態１で説明した表示システムを監視装置（監視システム
ともいう）に利用する場合について説明する。
図１５は、本実施の形態の監視装置の構成例を示すブロック図である。監視装置は、カメ
ラ２００、記憶装置２１１、表示装置２１２、および警報装置２１３を有する。カメラ２
００は、撮像装置２２０を有する。カメラ２００、記憶装置２１１、表示装置２１２、お
よび警報装置２１３は、それぞれ機能的に接続される。カメラ２００で撮影された画像は
、記憶装置２１１に記録され、表示装置２１２に表示される。また、警報装置２１３は、
カメラ２００が動きを検出した場合等に管理者に警報を行う。
撮像装置２２０は、カメラ２００で差分データを検知したときに、判定信号を発生する。
この判定信号に基づいて撮像装置２２０では、アナログ処理を行い、デジタル処理を行う
。そのため、膨大な電力を消費するデジタル処理を継続的に行わなくてもよいため、消費
電力を低減することができる。また表示装置２１２は、判定信号に従った撮像モードの切
り替えに応じて、画像データの更新を行うか否かの表示モードの切り替えを行う構成とす
ることができる。そのため、表示装置２１２が有する画素を駆動するための駆動回路での
消費電力を低減することができる。
例えば、第１の状態を監視区域内に侵入者が確実にいない状態、第２の状態を現在の状態
とする。ここで、撮像装置２２０が第２の撮像モードで動作する場合に侵入者がいない場
合は、第１の撮像データと第２の撮像データとは同一のため、差分データはゼロに対応す
る。したがって、アナログ処理回路で各画素から読み出した差分データに対して、差分絶
対値和演算を行った結果はゼロで、判定信号が発生しない。一方、侵入者がいる場合は、
第１の撮像データと第２の撮像データとは異なるため、差分データは有限である。したが
って、アナログ処理回路で各画素から読み出した差分データに対して、差分絶対値和演算
を行った結果は有限で、判定信号が発生する。判定信号の発生に伴い、撮像装置２２０は
第１の撮像モードに遷移し、第３の撮像データをデジタル処理回路でデジタルデータに変
換し、ＰＣなどでのデジタル処理により、撮像画像に関する詳細の解析を実行する。その
結果、侵入者の詳細な情報を取得することができる。加えて表示装置２１２では、撮像装
置２２０の撮像モードの切り替えに応じて、画像データの更新を行うか否かの表示モード
の切り替えを行う構成とすることができる。そのため、表示装置２１２が有する画素を駆
動するための駆動回路での消費電力を低減することができる。
そのため画像に動きが検出されない期間は、撮像装置２２０はデジタル処理を行わない。
その結果、カメラ２００での電力消費を抑えることができる。また、記憶装置２１１は、
動きが検出されない期間での画像データ分の、記憶装置２１１の記憶容量の節約ができる
ため、より長時間の録画が可能になる。表示装置２１２では、画像データを更新しない期
間での駆動回路の動作を停止することによる消費電力の低減を図ることができる。
なお、警報装置２１３による周囲への警報は、判定信号が発生した場合に行えばよい。あ
るいは、認証システムでの照合を基に判定し、警報を行うか否かの判定を行ってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、本発明の一態様に係る撮像装置及び表示装置を用いた表示システムを
適用できる電子機器の一例について説明する。
本発明の一態様に係る表示システムを適用できる電子機器として、テレビ、モニタ等の表
示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプ
ロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に
記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、
テープレコーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、
壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム
機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳
、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電
気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温
水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食
器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷
蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の
医療機器、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ
）、自動販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベー
タ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッ
ドのための等の蓄電装置等が挙げられる。また、電力を用いて電動機により推進する移動
体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動
車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイ
ブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシス
ト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大
型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機
、宇宙船などが挙げられる。
図１６（Ａ）はビデオカメラであり、筐体９４１、筐体９４２、表示部９４３、操作キー
９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は
筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そして、筐
体９４１と筐体９４２とは、接続部９４６により接続されており、筐体９４１と筐体９４
２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、
接続部９４６における筐体９４１と筐体９４２との間の角度に従って切り替える構成とし
ても良い。レンズ９４５の焦点となる位置には撮像装置を備え、表示部９４３と共に本発
明の一態様の表示システムを用いることができる。
図１６（Ｂ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカ
ー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ
９５９及び表示部には本発明の一態様の表示システムを用いることができる。
図１６（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９
２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には撮像
装置を備え、筐体９２１にある表示部（図示せず）と共に本発明の一態様の表示システム
を用いることができる。
図１６（Ｄ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９及び表示部９０３には本発明の一態様の表示システムを用いること
ができる。
図１６（Ｅ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメ
ラ９３９及び表示部９３２には本発明の一態様の表示システムを用いることができる。
図１６（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有
する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。
カメラ９１９及び表示部９１２には本発明の一態様の表示システムを用いることができる
。
なお、本発明の一態様の表示システムを適用できる撮像装置及び表示装置を具備していれ
ば、上記で示した電子機器に特に限定されないことは言うまでもない。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
ＩＭＡＧ 撮像装置
ＤＩＳＰ 表示装置
Ａｎａｌｏｇ アナログ処理回路
Ａｎａｌｏｇ＿Ａ アナログ処理回路
Ａｎａｌｏｇ＿Ｂ アナログ処理回路
ＡＤＣ Ａ／Ｄ変換回路
ＣＴＲＬ 制御回路
ＳＵＭ 加算回路
ＳＵＢ 減算回路
ＡＢＳ 絶対値回路
ＯＰ０ オペアンプ
Ｃ１ 容量値
Ｃ２ 容量値
Ｄ１１ ダイオード
Ｄ１２ ダイオード
ＦＤ１ ノード
ＦＤ２ ノード
Ｉ０ 電流値
Ｍ１ トランジスタ
ｎ１ 電流
ｎ２ 電流
ｎ３ 電流
ＯＰ１１ ＯＰアンプ
ＯＰ１２ ＯＰアンプ
ＯＰ２１ ＯＰアンプ
ＯＰ２２ ＯＰアンプ
Ｒ０１ 抵抗
Ｒ２ｎ 抵抗
Ｒ０４ 抵抗
Ｒ１１ 抵抗
Ｒ１５ 抵抗
Ｒ２１ 抵抗
Ｒ３１ 抵抗
Ｒ３３ 抵抗
Ｔ０１ 時刻
Ｔ１ 時刻
Ｔ０２ 時刻
Ｔ２ 時刻
Ｔ０３ 時刻
Ｔ３ 時刻
Ｔ０４ 時刻
Ｔ４ 時刻
Ｔ０５ 時刻
Ｔ５ 時刻
Ｔ０６ 時刻
Ｔ６ 時刻
Ｔ１０ 時刻
Ｔ１１ 時刻
Ｔ１２ 時刻
Ｔ１３ 時刻
Ｔ１４ 時刻
Ｔ１５ 時刻
Ｔ２１ 時刻
Ｔ２４ 時刻
Ｔ２５ 時刻
Ｔ３１ 時刻
Ｔ３２ 時刻
Ｔ３３ 時刻
Ｔ３４ 時刻
Ｔ３５ 時刻
Ｔ４１ 時刻
Ｔ４２ 時刻
Ｔ４３ 時刻
Ｔ４４ 時刻
Ｔ４５ 時刻
Ｔ５１ 時刻
Ｔ５２ 時刻
Ｔ５３ 時刻
Ｔ５４ 時刻
Ｔ５５ 時刻
Ｔ６１ 時刻
Ｔ６２ 時刻
Ｔ６３ 時刻
Ｔ６４ 時刻
Ｔ６５ 時刻
Ｔ６６ 時刻
Ｔ６７ 時刻
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
ｘ＿ｍ ゲート線
ｘ＿１ ゲート線
ｙ＿ｎ ソース線
ｙ＿１ ソース線
４０ シリコン基板
５１ Ｓｉトランジスタ
５２ ＯＳトランジスタ
５３ ＯＳトランジスタ
６０ フォトダイオード
６１ アノード
６３ 低抵抗領域
７０ コンタクトプラグ
７１ 配線層
７２ 配線層
７３ 配線層
８０ 絶縁層
９１ａ 回路
９１ｂ 回路
９１ｃ 回路
１１１ トランジスタ
１１１Ａ トランジスタ
１１１Ｂ トランジスタ
１１１Ｃ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１２１ 容量素子
１２２ 容量素子
１２３ フォトダイオード
１２３Ａ フォトダイオード
１２３Ｂ フォトダイオード
１２３Ｃ フォトダイオード
１２３Ｄ フォトダイオード
１３６ トランジスタ
１３７ トランジスタ
１３８ トランジスタ
１３９ トランジスタ
１４０ トランジスタ
１４１ トランジスタ
１４２ トランジスタ
１４３ トランジスタ
１４４ トランジスタ
１４５ トランジスタ
１４６ トランジスタ
１４７ トランジスタ
１４８ トランジスタ
１４９ 容量
２００ カメラ
２１１ 記憶装置
２１２ 表示装置
２１３ 警報装置
２２０ 撮像装置
３００ 基板
３０１ トランジスタ
３０２ 画素電極
３０３ コモン電極
３０４ 絶縁膜
３０５ 配向膜
３０６ 液晶
３０７ 基板
３０８ 配向膜
３０９ 配線
３１０ 封止層
３１１ ＦＰＣ
３１２ 導電性樹脂
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３９ カメラ
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 筐体
９５２ 表示部
９５４ スピーカー
９５５ ボタン
９５６ 入出力端子
９５７ マイク
９５９ カメラ
１１００ 層
１２００ 層
１３００ 層
１４００ 層
１５００ 絶縁層
１５１０ 遮光層
１５２０ 有機樹脂層
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１６００ 支持基板

Claims (6)

  1. 画素と、アナログ処理回路と、Ａ／Ｄ変換回路と、を有する撮像装置であって、
    前記撮像装置は、第１の撮像モードと第２の撮像モードで動作する機能を有し、
    前記第１の撮像モードにおいて、第１の撮像データと、第２の撮像データとの差分データを検出し、
    前記アナログ処理回路は、前記差分データにしきい値以上の差がある場合はアクティブな値を判定信号として出力し、
    前記アナログ処理回路は、前記差分データにしきい値以上の差がない場合は非アクティブな値を判定信号として出力し、
    前記判定信号がアクティブな値の場合に、前記第１の撮像モードから前記第２の撮像モードへと遷移する機能を有し、
    前記第２の撮像モードにおいて、前記Ａ／Ｄ変換回路は、前記画素が撮像した撮像データをデジタルデータに変換する機能を有し、
    前記第１の撮像モードにおける消費電力は、前記第２の撮像モードにおける消費電力より小さい、撮像装置。
  2. 画素、アナログ処理回路と、Ａ／Ｄ変換回路と、を有する撮像装置であって、
    前記撮像装置は、第１の撮像モードと第２の撮像モードで動作する機能を有し、
    前記第１の撮像モードにおいて、第１の撮像データと、第２の撮像データとの差分データを検出し、
    前記差分データに応じた値と、基準となる値と、の差の大小関係に従って、
    前記アナログ処理回路は、前記差分データに応じた値が、前記基準となる値より大きい場合はアクティブな値を判定信号として出力し、
    前記アナログ処理回路は、前記差分データに応じた値が、前記基準となる値より小さい場合は非アクティブな値を判定信号として出力し、
    前記判定信号がアクティブな値の場合に、前記第１の撮像モードから前記第２の撮像モードへと遷移する機能を有し、
    前記第２の撮像モードにおいて、前記Ａ／Ｄ変換回路は、前記画素が撮像した撮像データをデジタルデータに変換する機能を有し、
    前記第１の撮像モードにおける消費電力は、前記第２の撮像モードにおける消費電力より小さい、撮像装置。
  3. 請求項１または請求項２において、
    前記画素は、トランジスタと、光電変換素子と、を有する、撮像装置。
  4. 請求項３において、
    前記トランジスタは、チャネル領域にシリコンを有する、撮像装置。
  5. 請求項３または請求項４において、
    前記光電変換素子は、シリコンを有する、撮像装置。
  6. 請求項３または請求項４において、
    前記光電変換素子は、セレンを有する、撮像装置。
JP2019145517A 2014-07-18 2019-08-07 撮像装置 Active JP6875472B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021072408A JP2021176230A (ja) 2014-07-18 2021-04-22 撮像装置、表示装置、監視装置及び電子機器
JP2023011803A JP7493634B2 (ja) 2014-07-18 2023-01-30 表示システム
JP2024082402A JP2024119836A (ja) 2014-07-18 2024-05-21 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014147717 2014-07-18
JP2014147717 2014-07-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015136131A Division JP6581825B2 (ja) 2014-07-18 2015-07-07 表示システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021072408A Division JP2021176230A (ja) 2014-07-18 2021-04-22 撮像装置、表示装置、監視装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2020017961A JP2020017961A (ja) 2020-01-30
JP6875472B2 true JP6875472B2 (ja) 2021-05-26

Family

ID=55075661

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015136131A Active JP6581825B2 (ja) 2014-07-18 2015-07-07 表示システム
JP2019145517A Active JP6875472B2 (ja) 2014-07-18 2019-08-07 撮像装置
JP2021072408A Withdrawn JP2021176230A (ja) 2014-07-18 2021-04-22 撮像装置、表示装置、監視装置及び電子機器
JP2023011803A Active JP7493634B2 (ja) 2014-07-18 2023-01-30 表示システム
JP2024082402A Pending JP2024119836A (ja) 2014-07-18 2024-05-21 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015136131A Active JP6581825B2 (ja) 2014-07-18 2015-07-07 表示システム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021072408A Withdrawn JP2021176230A (ja) 2014-07-18 2021-04-22 撮像装置、表示装置、監視装置及び電子機器
JP2023011803A Active JP7493634B2 (ja) 2014-07-18 2023-01-30 表示システム
JP2024082402A Pending JP2024119836A (ja) 2014-07-18 2024-05-21 撮像装置

Country Status (2)

Country Link
US (1) US9918012B2 (ja)
JP (5) JP6581825B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10389961B2 (en) 2015-04-09 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6796461B2 (ja) * 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
WO2017158478A1 (ja) 2016-03-18 2017-09-21 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
CN110809907B (zh) * 2017-07-10 2022-05-10 夏普株式会社 El设备、el设备的制造方法及el设备的制造装置

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS647861A (en) * 1987-06-30 1989-01-11 Semiconductor Energy Lab Image sensor driving method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000083239A (ja) * 1998-07-08 2000-03-21 Victor Co Of Japan Ltd 監視装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003189101A (ja) * 2001-12-18 2003-07-04 Konica Corp 画像形成方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR100656589B1 (ko) * 2006-03-28 2006-12-13 삼성전자주식회사 분할 촬영 영상의 표시 및 편집이 가능한 휴대용 단말기 및그 방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008164367A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd 固体撮像装置、カメラ、車両及び監視装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4858388B2 (ja) * 2007-09-28 2012-01-18 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5452973B2 (ja) * 2009-04-28 2014-03-26 富士機械製造株式会社 撮像装置及びその撮像装置を備える切削機械
KR102143040B1 (ko) * 2009-10-16 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101426723B1 (ko) 2009-10-16 2014-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102576172B (zh) 2009-10-30 2016-01-27 株式会社半导体能源研究所 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
KR101810254B1 (ko) * 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR102072118B1 (ko) * 2009-11-13 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011089843A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012084649A (ja) * 2010-10-08 2012-04-26 Nippon Hoso Kyokai <Nhk> 積層型撮像素子
JP2012147083A (ja) * 2011-01-07 2012-08-02 Sony Corp 画像処理装置、画像処理方法、およびプログラム
US20120262592A1 (en) * 2011-04-18 2012-10-18 Qualcomm Incorporated Systems and methods of saving power by adapting features of a device
JP6013682B2 (ja) * 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP5806511B2 (ja) * 2011-05-31 2015-11-10 オリンパス株式会社 撮像装置、撮像方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP2014033402A (ja) * 2012-08-06 2014-02-20 Toshiba Corp 固体撮像装置
US9984644B2 (en) * 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9507557B2 (en) * 2012-09-14 2016-11-29 Sharp Kabushiki Kaisha Display device and display method
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction
JP5604700B2 (ja) * 2012-10-29 2014-10-15 弘一 関根 動き検出用撮像装置、動き検出カメラおよび動き検出システム
JP2014150343A (ja) * 2013-01-31 2014-08-21 Brother Ind Ltd 作業補助システム及び作業装置
KR102156783B1 (ko) * 2013-12-13 2020-09-17 엘지디스플레이 주식회사 표시장치와 이의 구동방법
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP6502597B2 (ja) 2015-04-16 2019-04-17 株式会社半導体エネルギー研究所 撮像装置

Also Published As

Publication number Publication date
JP2020017961A (ja) 2020-01-30
JP7493634B2 (ja) 2024-05-31
JP2016029794A (ja) 2016-03-03
JP2024119836A (ja) 2024-09-03
US20160021314A1 (en) 2016-01-21
JP6581825B2 (ja) 2019-09-25
JP2021176230A (ja) 2021-11-04
JP2023058541A (ja) 2023-04-25
US9918012B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
JP6875472B2 (ja) 撮像装置
JP6811883B2 (ja) 撮像装置
JP6887463B2 (ja) 撮像装置
JP7247402B2 (ja) 電子機器
JP2021184476A (ja) 撮像装置
US9978329B2 (en) Pulse generation circuit and semiconductor device
JP2019009640A (ja) 撮像装置および電子機器
JP2018207273A (ja) 撮像装置および電子機器
WO2021064509A1 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210422

R150 Certificate of patent or registration of utility model

Ref document number: 6875472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE

Ref document number: 6875472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250