JP6613951B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、特に、フライングキャパシタを備える電力変換装置に関する。

従来、フライングキャパシタを備える電力変換装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、フライングキャパシタを備えるＤＣ−ＤＣコンバータが開示されている。このＤＣ−ＤＣコンバータには、リアクトルと、リアクトルに流れる電流の電流値を検出する電流検出回路と、リアクトルに接続されたスイッチ回路と、スイッチ回路の駆動を制御する制御回路とが設けられている。そして、制御回路は、電流検出回路により検出された電流値に基づいて、リアクトルに流れる電流の電流値が指令電流値になるように、スイッチ回路の駆動をフィードバック制御するように構成されている。

特開２０１３−１９２３８３号公報

しかしながら、上記特許文献１に記載されたＤＣ−ＤＣコンバータでは、制御回路は、リアクトルに流れる電流の電流値を検出する電流検出回路により検出された電流値に基づいて、スイッチ回路の駆動を制御するように構成されている。ここで、リアクトルに流れる電流の主な成分は直流成分である一方、リアクトルに流れる電流にはスイッチ回路のスイッチングに起因するリプル成分（高周波成分）が重畳する。そして、リアクトルに流れる電流値を正確に検出するためには、直流成分のみならず、リプル成分も検出する必要があるため、電流検出回路を、直流成分とリプル成分との両方を検出可能に構成する必要がある。また、リプル成分は、スイッチ回路のスイッチング周波数の２倍の周波数であるとともに、リプル成分の波形は、三角波である。このため、リプル成分の波形を正確に観測するためには、リプル成分の周波数の５倍以上の周波数（スイッチング周波数の１０倍以上の周波数）により、電流を検出する必要がある。したがって、上記特許文献１に記載されたＤＣ−ＤＣコンバータでは、電流検出回路は、下限が直流（０Ｈｚ）でかつ上限がスイッチング周波数の１０倍以上となる広帯域の検出周波数帯域を有することが要求されるため、電流検出回路（電流検出部）の構成が複雑化するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、電流検出部の構成が複雑化するのを抑制することが可能な電力変換装置を提供することである。

上記目的を達成するために、この発明の一の局面による電力変換装置は、直流出力回路の一方端に、一方端が接続されたリアクトルと、リアクトルの他方端に一方端が接続された第１のスイッチング素子と、第１のスイッチング素子の他方端に一方端が接続されているとともに直流出力回路の他方端に他方端が接続された第２のスイッチング素子とを含むスイッチング回路と、第１のスイッチング素子と第２のスイッチング素子との接続点に接続されたフライングキャパシタと、フライングキャパシタに流れる交流電流の電流値を検出するキャパシタ電流検出部と、キャパシタ電流検出部が検出した交流電流の電流値に基づいて、リアクトルに流れる電流値を取得して、取得したリアクトルに流れる電流値に基づいて、第１のスイッチング素子および第２のスイッチング素子のオンオフ期間を制御する制御部とを備える。

ここで、フライングキャパシタでは充放電に対応した交流電流が流れる。また、フライングキャパシタに流れる交流電流には、直流成分および低周波成分が略含まれずに、略高周波成分のみが含まれる一方、電流値の大きさ（振幅の大きさ）は、リアクトルに流れる電流値の大きさ（直流成分、低周波成分およびリプル成分）に対応する。そこで、本願発明者はフライングキャパシタの上記現象に着目して、本発明を想到するに至った。すなわち、この発明の一の局面による電力変換装置では、上記のように、制御部を、キャパシタ電流検出部が検出したフライングキャパシタの交流電流の電流値に基づいて、リアクトルに流れる電流値を取得して、取得したリアクトルに流れる電流値に基づいて、第１のスイッチング素子および第２のスイッチング素子のオンオフ期間を制御するように構成する。これにより、キャパシタ電流検出部が検出したフライングキャパシタの交流電流の電流値の高周波成分に基づいて、リアクトルに流れる電流値の直流成分、低周波成分およびリプル成分を取得することができる。その結果、リアクトルに流れる電流値に基づいて、第１のスイッチング素子および第２のスイッチング素子のオンオフ期間を制御する際に、直流成分から高周波成分を検出するように構成されたリアクトル電流検出部を用いることなく、高周波成分のみを検出することが可能なキャパシタ電流検出部を用いることができる。したがって、高周波成分のみを検出することが可能なキャパシタ電流検出部を用いることができることにより、電流検出部の構成が複雑化するのを抑制することができる。なお、本願明細書では、「高周波」とは、たとえば、１０ｋＨｚ以上の周波数を意味するとともに、「低周波」とは、たとえば、４００Ｈｚ以下から直流（周波数が０）までの周波数を意味するものとして記載している。

上記一の局面による電力変換装置において、好ましくは、キャパシタ電流検出部が検出した交流電流の電流値の振幅を検出する振幅検出部をさらに備え、制御部は、振幅検出部により検出した振幅の大きさに基づいて、リアクトルに流れる電流値を取得する制御を行うように構成されている。このように構成すれば、フライングキャパシタに流れる交流電流の電流値の振幅は、リアクトルに流れる電流値の直流成分（または低周波成分）に対応するので、振幅検出部によって、交流電流の電流値の振幅を検出することにより、容易にリアクトルに流れる電流値の直流成分（または低周波成分）を取得することができる。

上記一の局面による電力変換装置において、好ましくは、キャパシタ電流検出部は、交流電流の電流値を検出する検出周波数帯域の下限がスイッチング回路のスイッチング周波数の１０分の１以上となるように構成されている。このように構成すれば、キャパシタ電流検出部を検出周波数帯域の下限が１０分の１未満となるような広帯域の検出周波数帯域を有するように構成する必要がないので、キャパシタ電流検出部として、低周波成分を検出する機能を有さない電流検出部（たとえば、汎用の高周波用カレントトランス）を用いることができる。その結果、キャパシタ電流検出部を容易に構成することができるので、電力変換装置を容易に構成することができる。

上記一の局面による電力変換装置において、好ましくは、制御部は、スイッチング回路のスイッチング動作の１サイクルにおいて、第１のスイッチング素子をオフしかつ第２のスイッチング素子をオンする第１期間と、第１のスイッチング素子をオンしかつ第２のスイッチング素子をオフする第２期間とを交互に設けるように制御するとともに、第１期間の最小長さおよび第２期間の最小長さを所定の長さ以上に設定するように構成されている。このように構成すれば、所定の長さをサンプリングが可能な長さに設定するとともに、第１期間および第２期間のうちの少なくとも一方の期間中にサンプリングを行うことにより、フライングキャパシタに流れる交流電流の電流値をより確実に取得することができる。

上記一の局面による電力変換装置において、好ましくは、リアクトルに流れる電流値を検出するとともに、リアクトルに流れる電流値を検出する検出周波数帯域の上限がスイッチング回路のスイッチング周波数の１０倍未満に設定されているリアクトル電流検出部をさらに備え、制御部は、キャパシタ電流検出部により検出された交流電流の電流値が所定の第１しきい値を超えた場合に、第１のスイッチング素子と第２のスイッチング素子とを共にオフにして、第１のスイッチング素子と第２のスイッチング素子とが共にオフの状態で、かつ、リアクトル電流検出部により検出したリアクトルに流れる電流値が所定の第２しきい値未満となった場合に、第１のスイッチング素子と第２のスイッチング素子との駆動を再開する制御を行うように構成されている。ここで、たとえば、直流出力回路にサージが印加される等により、リアクトルに過電流が生じる場合がある。この場合、スイッチング回路の駆動を継続した場合には、過電流をさらに増幅させてしまう場合があるため、スイッチング回路の駆動を停止する（第１のスイッチング素子をオフしかつ第２のスイッチング素子をオフする）制御を行うことが考えられる。この場合、フライングキャパシタには、電流が流れなくなるため、フライングキャパシタに流れる交流電流の電流値に基づいて、リアクトルに流れる電流値を取得することが困難になり、過電流が消滅したか否かを判断することが困難になると考えられる。この点に対して、本発明では、リアクトル電流検出部により検出したリアクトルに流れる電流値が所定の第２しきい値未満となった場合に、第１のスイッチング素子と第２のスイッチング素子との駆動を再開する制御を行うように構成することにより、第１のスイッチング素子と第２のスイッチング素子とが共にオフの状態でフライングキャパシタに電流が流れていない場合でも、第２しきい値未満となった場合（過電流が消滅した場合）に、第１のスイッチング素子と第２のスイッチング素子との駆動を再開することができる。また、本発明では、リアクトル電流検出部によりリプル成分を検出する必要がないため、上記のように、リアクトル電流検出部のリアクトルに流れる電流値を検出する検出周波数帯域の上限をスイッチング回路のスイッチング周波数の１０倍未満に設定することにより、容易にリアクトル電流検出部を構成することができる。

上記一の局面による電力変換装置において、好ましくは、スイッチング回路は、第１のダイオードと第２のダイオードとをさらに含み、第１のダイオードと第２のダイオードと第１のスイッチング素子と第２のスイッチング素子とは、この順に直列に接続されており、フライングキャパシタは、第１のスイッチング素子と第２のスイッチング素子との接続点に一方端が接続されているとともに、第３のダイオードと第４のダイオードとの接続点に他方端が接続されている。このように構成すれば、スイッチング回路に、４つのスイッチング素子を設けて、４つのスイッチング素子をそれぞれ制御するように構成する場合に比べて、電力変換装置の構成および制御を簡素化することができる。

上記一の局面による電力変換装置において、好ましくは、スイッチング回路は、第３のスイッチング素子と第４のスイッチング素子とをさらに含み、第３のスイッチング素子と第４のスイッチング素子と第１のスイッチング素子と第２のスイッチング素子とは、この順に直列に接続されており、フライングキャパシタは、第１のスイッチング素子と第２のスイッチング素子との接続点に一方端が接続されているとともに、第３のスイッチング素子と第４のスイッチング素子との接続点に他方端が接続されている。このように構成すれば、リアクトルから直流出力回路に電流を流す場合に、第３のスイッチング素子および第４のスイッチング素子を、直流出力回路からリアクトルに電流を流す場合の第２のスイッチング素子および第１のスイッチング素子と同様に制御することができる。その結果、電力変換装置を直流出力回路に電力を回生する機能（発電する機能）を有するように構成することができる。

上記一の局面による電力変換装置において、好ましくは、第１のスイッチング素子および第２のスイッチング素子は、ワイドバンドギャップ半導体からなり、キャパシタ電流検出部は、交流電流の電流値を検出する検出周波数帯域の下限がワイドバンドギャップ半導体のスイッチング周波数の１０分の１以上となるように構成されている。このように構成すれば、ワイドバンドギャップ半導体は比較的（たとえば、シリコン半導体と比べて）スイッチング周波数を大きく設定することができるので、第１のスイッチング素子および第２のスイッチング素子をワイドバンドギャップ半導体から構成することにより、スイッチング周波数を高周波化（たとえば、１００ｋＨｚ以上に）して、リアクトルを小型化することができる。ここで、従来の電力変換装置に、ワイドバンドギャップ半導体を設ける場合には、リアクトルに流れる電流値を検出する電流検出部の検出周波数帯域は下限が直流（０Ｈｚ）でかつ上限が１００ｋＨｚ以上にする必要がある。しかしながら、リアクトルに流れる電流値を検出する電流検出部として一般的なホール素子を用いる場合には、検出周波数帯域は下限が直流（０Ｈｚ）でかつ上限が約５０ｋＨｚとなるため、従来の電力変換装置に、ワイドバンドギャップ半導体を設ける場合、特別に電流検出部をワイドバンドギャップ半導体に対応した検出周波数帯域を有するように構成する必要がある。この結果、電流検出部の構成が特に複雑化する（高価になる）と考えられる。そこで、本発明では、キャパシタ電流検出部を、交流電流の電流値を検出する検出周波数帯域の下限がワイドバンドギャップ半導体のスイッチング周波数の１０分の１以上となるように構成するので、上記の特別に構成した電流検出回路を設けることなく、低周波成分を検出する機能を有さない電流検出部（たとえば、汎用の高周波用カレントトランス）を用いることができ、容易に電流検出部を構成することができる。したがって、電力変換装置にワイドバンドギャップ半導体を設ける場合に、本発明は特に有効である。

上記一の局面による電力変換装置において、好ましくは、直流出力回路は、交流電源と、交流電源からの交流電流を直流電流に整流する整流回路とを含み、リアクトルの一方端は、整流回路の一方端に接続されており、第２のスイッチング素子の他方端は、整流回路の他方端に接続されている。このように構成すれば、電源として交流電源を用いる場合である電力変換装置をＡＣ−ＤＣコンバータとして構成する場合でも、電流検出部（電力変換装置）を容易に構成することができる。

本発明によれば、上記のように、電流検出部の構成が複雑化するのを抑制することができる。

本発明の第１実施形態による電力変換装置の全体構成を示す電気回路図である。 本発明の第１実施形態による電力変換装置における電圧波形および電流波形を説明するための図である。 本発明の第１実施形態による電力変換装置のスイッチング回路の状態と電流の流れ方とを説明するための電気回路図である。 本発明の第２実施形態による電力変換装置の全体構成を示す電気回路図である。 本発明の第３実施形態による電力変換装置の全体構成を示す電気回路図である。 本発明の第３実施形態による電力変換装置における電圧波形および電流波形を説明するための図である。 本発明の第１実施形態の変形例による電力変換装置の全体構成を示す電気回路図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［第１実施形態］
図１〜図３を参照して、第１実施形態による電力変換装置１００の構成について説明する。図１では、電力変換装置１００の電気回路図を示している。

（電力変換装置の全体の構成）
図１に示すように、電力変換装置１００は、直流出力回路１の電圧Ｖｒ１（電圧値ｅ）を有する電力を、電圧Ｖｒ１の電圧値ｅ以上である電圧値Ｅを有する電力に変換して、負荷１０１に供給するように構成されている。たとえば、電力変換装置１００は、いわゆる昇圧チョッパとして構成されている。また、電力変換装置１００には、フライングキャパシタ２およびスイッチング回路３が設けられており、電力変換装置１００は、スイッチング回路３を高周波数で駆動させることにより、フライングキャパシタ２が充放電を繰り返すことによって、負荷１０１側に所望の電圧値Ｅを有する電圧（昇圧した電圧）を供給するように構成されている。すなわち、電力変換装置１００は、いわゆるスイッチトキャパシタ方式（フライングキャパシタ式）の電力変換回路として構成されている。また、電力変換回路１００は、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路、すなわち高入力力率を有する回路として構成されている。なお、本願明細書では、「高周波」とは、たとえば、１０ｋＨｚ以上の周波数を意味するとともに、「低周波」とは、４００Ｈｚ以下から直流（周波数が０）までの周波数を意味するものとして記載している。

また、第１実施形態では、電力変換装置１００は、直流出力回路１からの直流電流を電力変換（昇圧）して負荷１０１に供給するＤＣ−ＤＣコンバータとして構成されている。なお、本願明細書では、「直流電流」を、電流値が一定となる波形を有する電流に限らず、交流電流源１１の交流電流が整流されて電流値が変動する波形（整流波形）を有する電流も含む、広い概念を意味するものとして記載している。

（電力変換装置の各部の構成）
ここで、第１実施形態では、図１に示すように、直流出力回路１は、交流電源１１と、交流電源１１からの交流電流を直流電流に整流する整流回路１２とを含む。

交流電源１１は、たとえば、商用周波数（５０Ｈｚまたは６０Ｈｚ）を有する正弦波の波形を有し、電圧Ｖｉｎおよび電流Ｉｉｎの交流電流を整流回路１２（負荷１０１側）に供給するように構成されている。

整流回路１２は、整流ダイオード１２ａ〜１２ｄおよびコンデンサ１２ｅを含み、交流電源１１からの電圧Ｖｉｎを有する交流電流を、電圧Ｖｒ１（たとえば、電圧値ｅ）を有する直流電流に整流するように構成されている。これにより、たとえば、ノードＮ１では、電圧値ｅとなり、ノードＮ２では、電圧値が０となる。なお、電圧Ｖｒ１を有する直流電流は整流波形となるため、電圧値ｅは、一定の値に限らず変動する値であってもよい。

また、電力変換装置１００には、リアクトル４（チョッパリアクトル）が設けられている。リアクトル４は、一方端が直流出力回路１に接続されており、直流出力回路１に対して直列に接続されている。すなわち、図１に示すように、リアクトル４と直流出力回路１（整流回路１２）とは、ノードＮ１を介して接続されている。そして、リアクトル４は、直流出力回路１からの直流電流をスイッチング回路３に供給するように構成されている。そして、後述する制御部５により、スイッチング回路３の駆動が制御されることによって、リアクトル４に流れる電流値ＩＬが電圧Ｖｒ１と相似形の整流波形にされることにより、電流Ｉｉｎを電圧Ｖｉｎと同位相の正弦波とすることが可能となる。

ここで、第１実施形態では、スイッチング回路３は、リアクトル４の他方端（負荷１０１側）に一方端が接続された第１スイッチング素子３１と、第１スイッチング素子３１の他方端に一方端が接続されているとともに直流出力回路１（整流回路１２）の他方端に他方端が接続された第２スイッチング素子３２とを含む。

すなわち、リアクトル４と第１スイッチング素子３１とは、ノードＮ３を介して接続されている。また、直流出力回路１（整流回路１２）と第２スイッチング素子３２とは、ノードＮ４を介して接続されている。

また、スイッチング回路３には、第１ダイオード３３および第２ダイオード３４がさらに設けられており、第１ダイオード３３、第２ダイオード３４、第１スイッチング素子３１、および、第２スイッチング素子３２は、この順に直列に接続されている。すなわち、第１実施形態では、第１ダイオード３３、第２ダイオード３４、第１スイッチング素子３１、および、第２スイッチング素子３２は、ダイオードブリッジ回路とスイッチング素子のブリッジ回路とを構成する。

詳細には、第１ダイオード３３のアノードと第２ダイオード３４のカソードとは、ノードＮ５を介して直列に接続されている。また、第１スイッチング素子３１と第２スイッチング素子３２とは、ノードＮ６を介して直列に接続されている。そして、第２ダイオード３４のアノードと第１スイッチング素子３１とは、ノードＮ３を介して直列に接続されている。なお、ノードＮ５は、特許請求の範囲の「第１のダイオードと第２のダイオードとの接続点」の一例である。また、ノードＮ６は、特許請求の範囲の「第１のスイッチング素子と第２のスイッチング素子との接続点」の一例である。

ここで、第１実施形態では、第１スイッチング素子３１および第２スイッチング素子３２は、ワイドバンドギャップ半導体からなる。具体的には、第１スイッチング素子３１および第２スイッチング素子３２は、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、または、ＺｎＯのいずれかを含む半導体であり、シリコン半導体よりもバンドギャップが大きい（広い）半導体により構成されている。たとえば、第１スイッチング素子３１および第２スイッチング素子３２は、上記のワイドバンドギャップ半導体からなる逆阻止型ＩＧＢＴ、ＭＯＳＦＥＴ、または、バイポーラトランジスタとして構成されている。

また、第１ダイオード３３および第２ダイオード３４は、逆流防止ダイオードとして機能するように配置されている。また、第１ダイオード３３および第２ダイオード３４は、ワイドバンドギャップ半導体（たとえば、第１スイッチング素子３１および第２スイッチング素子３２と同種のワイドギャップ半導体）またはシリコン半導体から構成されている。

これらにより、スイッチング回路３は、たとえば、１００ｋＨｚ以上でかつ数ＭＨｚ以下の周波数となる高周波のスイッチング周波数ｆにより、駆動することが可能に構成されている。なお、第１スイッチング素子３１および第２スイッチング素子３２は、後述する制御部５に接続されており、制御部５からの制御信号に基づいて、オンオフする（駆動する）ように構成されている。

ここで、第１実施形態では、図１に示すように、フライングキャパシタ２は、第１スイッチング素子３１と第２スイッチング素子３２との接続点であるノードＮ６に一方端が接続されているとともに、第１ダイオード３３と第２ダイオード３４との接続点であるノードＮ５に他方端が接続されている。これにより、フライングキャパシタ２は、第１スイッチング素子３１および第２スイッチング素子３２の駆動によって、充放電を繰り返すことにより、負荷１０１側の電圧値（キャパシタ６の両端の電位差）をＥにするように構成されている。

また、電力変換装置１００には、制御部５が設けられている。第１実施形態では、後述する電流検出部７が検出した交流電流の電流値Ｉｃに基づいて、リアクトル４に流れる電流値ＩＬを取得して、取得したリアクトル４に流れる電流値ＩＬに基づいて、第１スイッチング素子３１および第２スイッチング素子３２のオンオフ期間を制御するように構成されている。以下、具体的に説明する。

ここで、図２には、縦軸を電圧値または電流値、横軸を時間とする、電力変換装置１００における電圧波形および電流波形の半サイクル分を示している。具体的には、図２には、第１スイッチング素子３１の両端の電位差（電圧Ｖｓ１）の波形と、第２スイッチング素子３２の両端の電位差（電圧Ｖｓ２）の波形と、ノードＮ３とノードＮ４との間の電位差（電圧Ｖｒ２）の波形と、リアクトル４の電流値ＩＬの波形と、フライングキャパシタ２の電流値Ｉｃの波形を示している。なお、電流値Ｉｃは、フライングキャパシタ２から放電する方向に流れる電流値の大きさを正として表し、充電する方向に流れる電流値の大きさ方向を負として表している。

図３に示すように、第１スイッチング素子３１および第２スイッチング素子３２は、制御部５（図１参照）により、パルス幅（オンオフ期間）およびパルス周期が制御されるように構成されている。具体的には、制御部５は、スイッチング回路３のスイッチング動作の１サイクルにおいて、図３（ａ）〜図３（ｄ）の状態を繰り返し形成することにより、フライングキャパシタ２の充放電を繰り返させ、キャパシタ６の両端の電位差（負荷１０１の両端の電位差）を電圧値Ｅに維持する制御を行うように構成されている。なお、負荷１０１の両端の電位差は、ノードＮ７およびノードＮ８の間の電位差に対応する。また、図３では、電流の流れを太い矢印により示している。また、キャパシタ６は、電圧値Ｅを有する電圧を生成するように充放電を行うとともに、スイッチング回路３から負荷１０１へ流れる電流を平滑化する機能を有する。

詳細には、図３（ａ）に示すように、制御部５は、第１スイッチング素子３１および第２スイッチング素子３２を共にオンの状態にすることにより、電圧Ｖｒ２の電圧値が略０でかつフライングキャパシタ２には電流が流れない状態（電流値Ｉｃが０）となる。この状態の期間を、期間Ｔ１（図２参照）とする。なお、図２では、期間Ｔ１の一部に対して符号を付しているが、第１スイッチング素子３１および第２スイッチング素子３２が共にオン（Ｖｓ１＝０でかつＶｓ２＝０）の状態は、いずれも期間Ｔ１であるものとする。以下の期間Ｔ２〜Ｔ４においても、図２では、一部のみ符号を付している。

また、図３（ｂ）に示すように、制御部５は、第１スイッチング素子３１をオフ（Ｖｓ１＝Ｖｃ）とし第２スイッチング素子３２をオン（Ｖｓ２＝０）とする状態にすることにより、電圧Ｖｒ２の電圧値が略Ｅ／２（略Ｖｃ）でかつフライングキャパシタ２に電流が流れる（電流値Ｉｃが負の）状態となる。この期間、フライングキャパシタ２に充電がなされる。この状態の期間を、期間Ｔ２（図２参照）とする。なお、期間Ｔ２は、特許請求の範囲の「第１期間」の一例である。

また、図３（ｃ）に示すように、制御部５は、第１スイッチング素子３１をオン（Ｖｓ１＝０）とし第２スイッチング素子３２をオフ（Ｖｓ２＝Ｅ−Ｖｃ）とする状態にすることにより、電圧Ｖｒ２の電圧値が略Ｅ／２（略Ｅ−Ｖｃ）でかつフライングキャパシタ２から電流が流れる（電流値Ｉｃが正の）状態となる。この期間、フライングキャパシタ２から放電がなされる。この状態の期間を、期間Ｔ３（図２参照）とする。なお、期間Ｔ３は、特許請求の範囲の「第２期間」の一例である。

また、図３（ｄ）に示すように、制御部５は、第１スイッチング素子３１がオフ（Ｖｓ１＝Ｖｃ）でかつ第２スイッチング素子３２がオフ（Ｖｓ２＝Ｅ−Ｖｃ）の状態にすることにより、電圧Ｖｒ２の電圧値がＥでかつフライングキャパシタ２では電流が流れない状態（電流値Ｉｃが０）となる。この状態の期間を、期間Ｔ４（図２参照）とする。

ここで、第１実施形態では、図２に示すように、制御部５は、期間Ｔ２と期間Ｔ３とを交互に設けるように制御するとともに、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍを所定の下限長さＴｐ１以上に設定するように構成されている。より好ましくは、制御部５は、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍを所定の下限長さＴｐ１以上でかつ所定の上限長さＴｐ２（図示せず）以下に設定するように構成されている。

ここで、制御部５（振幅検出部８）により、電流値Ｉｃのサンプリングが行われる際に、電流値Ｉｃが、電流値Ｉｃの電流波形のオンまたはオフのエッジにかからずに安定した値（レベル）である必要がある。たとえば、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍが、制御部５からスイッチング回路３に対するパルス周期ＴＭ（期間Ｔ２およびＴ３の上限値）の５％よりも小さい場合には、サンプリングが失敗してしまう場合が生じる。そこで、第１実施形態では、所定の下限長さＴｐ１は、制御部５からスイッチング回路３に対するパルス周期ＴＭの約５％（２０分の１）となるように設定されている。これにより、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍがパルス周期ＴＭの５％以上（Ｔｐ１以上）となるように構成されている。

また、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍが、長すぎる場合、たとえば、パルス周期ＴＭの１０％を超える場合には、期間Ｔ２および期間Ｔ３の可変域（下限値から上限値までの可変域）が比較的小さくなるため、昇圧チョッパとしての制御性能が低下するという問題点がある。そこで、第１実施形態では、所定の上限長さＴｐ２は、パルス周期ＴＭの約１０％（１０分の１）となるように設定されており、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍがパルス周期ＴＭの１０％以下となるように構成されている。

また、図１に示すように、第１実施形態では、電力変換装置１００には、電流検出部７が設けられている。電流検出部７は、フライングキャパシタ２の近傍に設けられており、フライングキャパシタ２に流れる交流電流の電流値Ｉｃを検出するように構成されている。たとえば、電流検出部７は、高周波用のカレントトランスとして構成されている。なお、カレントトランスは、原理上、周波数が大きくなる程小型化が容易になる。また、電流検出部７は、特許請求の範囲の「キャパシタ電流検出部」の一例である。

図２に示すように、充放電中の期間（期間Ｔ２およびＴ３）では、電流値Ｉｃの瞬時値の絶対値と電流値ＩＬの瞬時値の絶対値とは略等しい値となる。したがって、電流値Ｉｃの充電中の値（負の値）を反転させて、電流値Ｉｃの充放電中以外の期間（期間Ｔ１およびＴ４）の値を補完する（電流波形の包絡線を求める）ことにより、電流値Ｉｃに基づいて、電流値ＩＬを取得することが可能になる。

ここで、図２に示すように、電流値ＩＬにはリプル成分が重畳する。電流値ＩＬの制御の安定性を維持するためには、スイッチング回路３の動作を、リプル成分も含めた電流値ＩＬの変化に追従させて変化することが必要となる。ここで、リプルは、フライングキャパシタ２の充電および放電のたびに生じるため、リプルの周波数はスイッチング周波数ｆの２倍（２×ｆ）となる。また、図２に示すように、リプルの波形は、三角波となるため、波形を正確に観測する（捉える）ためには、少なくともリプルの周波数の高調波成分（５倍波成分）まで検出する必要がある。すなわち、リプルを検出するためには、スイッチング周波数ｆの１０倍の周波数により検出する必要がある。なお、リアクトル４の大きさ（インピーダンス）は、リプル成分が直流成分または商用周波数成分の１０％〜２０％となるように構成されている。

そこで、第１実施形態では、電流検出部７は、検出周波数帯域の上限がスイッチング回路３のスイッチング周波数ｆの１０倍以上となるように構成されている。好ましくは、より検出精度を高めるために、電流検出部７は、検出周波数帯域の上限がスイッチング周波数ｆの５０倍以上に構成されている。

また、フライングキャパシタ２の容量が比較的小さいため、電流値Ｉｃには低周波成分が重畳しない。そして、電流値ＩＬの低周波成分は、電流値Ｉｃに対しては振幅の大きさ（変化）として現れる。したがって、電流値Ｉｃの低周波成分（直流成分および商用周波数の成分）を検出する必要がない。そこで、第１実施形態では、電流検出部７は、電流値Ｉｃを検出する検出周波数帯域の下限がスイッチング回路３のスイッチング周波数ｆの１０分の１以上となるように構成されている。また、第１実施形態では、スイッチング周波数ｆは、ワイドバンドギャップ半導体から構成される第１スイッチング素子３１および第２スイッチング素子３２のスイッチング周波数ｆに対応している。

ここで、第１実施形態では、電力変換装置１００には、振幅検出部８が設けられている。振幅検出部８は、電流検出部７が検出した交流電流の電流値Ｉｃの振幅を検出するように構成されている。具体的には、振幅検出部８は、絶対値取得部８１と、サンプルホールド部８２とを含む。

絶対値取得部８１は、電流検出部７が検出した交流電流の電流値Ｉｃの絶対値を取得（検出）するように構成されている。これにより、電流検出部７が充電期間（期間Ｔ２）に検出した電流値Ｉｃが反転され、電流値ＩＬの振幅の大きさを取得することが可能となる。

サンプルホールド部８２は、サンプリング周期ＴＳごとに、絶対値取得部８１が取得した電流値ＩＬの振幅の大きさを取得する（サンプリングする）ように構成されている。

なお、サンプリング周期ＴＳは、充電期間の期間Ｔ２と放電期間の期間Ｔ３とにそれぞれサンプリングを行うように、設定されてもよいし、充電期間の期間Ｔ２と放電期間の期間Ｔ３とのいずれか一方にサンプリングを行うように、設定されていてもよい。たとえば、サンプリング周期ＴＳは、パルス周期ＴＭと等しい値に設定されていてもよいし、パルス周期ＴＭの１／２となるように設定されていてもよい。

そして、制御部５は、サンプルホールド部８２からサンプリングされた値（電流値ＩＬの振幅の大きさ）を取得する制御を行うように構成されている。これにより、第１実施形態では、制御部５は、振幅検出部８により検出した振幅の大きさに基づいて、リアクトル４に流れる電流値ＩＬを取得することが可能に構成されている。

そして、第１実施形態では、制御部５は、取得したリアクトル４に流れる電流値ＩＬに基づいて、スイッチング回路３のオンオフ期間（期間Ｔ１〜Ｔ４）の時間比率の制御を行うように構成されている。たとえば、制御部５は、電流値ＩＬと指令電流値Ｉｏと比較して、電流値ＩＬが指令電流値Ｉｏよりも小さい場合には、電圧Ｖｒ２の電圧値がより大きくなるように、スイッチング回路３を制御して、電流値ＩＬが指令電流値Ｉｏよりも大きい場合には、電圧Ｖｒ２の電圧値がより小さくなるように、スイッチング回路３を制御するように構成されている。これにより、制御部５は、負荷１０１に印加される電圧値Ｅを維持した状態で、電流値ＩＬを指令電流値Ｉｏに略一致するようにフィードバック制御することが可能に構成されている。

［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。

第１実施形態では、上記のように、制御部５を、電流検出部７が検出したフライングキャパシタ２の交流電流の電流値Ｉｃに基づいて、リアクトル４に流れる電流値ＩＬを取得して、取得したリアクトル４に流れる電流値ＩＬに基づいて、第１スイッチング素子３１および第２スイッチング素子３２のオンオフ期間（期間Ｔ１〜Ｔ４の時間比率）を制御するように構成する。これにより、制御部５を、電流検出部７が検出したフライングキャパシタ２の交流電流の電流値Ｉｃの高周波成分に基づいて、リアクトル４に流れる電流値ＩＬの直流成分、低周波成分およびリプル成分を取得することができる。その結果、電流値ＩＬに基づいて、第１スイッチング素子３１および第２スイッチング素子３２のオンオフ期間を制御する際に、直流成分から高周波成分を検出するように構成されたリアクトル電流検出部を用いることなく、電流検出部７（カレントトランス）を用いることができる。したがって、電流検出部７（カレントトランス）を用いることができることにより、電流検出部７の構成が複雑化するのを抑制することができる。

また、第１実施形態では、上記のように、電力変換装置１００に、電流検出部７が検出した交流電流の電流値Ｉｃの振幅を検出する振幅検出部８を設ける。そして、制御部５を、振幅検出部８により検出した振幅の大きさに基づいて、リアクトル４に流れる電流値ＩＬを取得する制御を行うように構成する。これにより、フライングキャパシタ２に流れる交流電流の電流値Ｉｃの振幅は、リアクトル４に流れる電流値ＩＬの直流成分および低周波成分に対応するので、振幅検出部８により、交流電流の電流値Ｉｃの振幅を検出することによって、容易にリアクトル４に流れる電流値ＩＬの直流成分および低周波成分を取得することができる。

また、第１実施形態では、上記のように、電流検出部７を、交流電流の電流値Ｉｃを検出する検出周波数帯域の下限がスイッチング回路３のスイッチング周波数ｆの１０分の１以上となるように構成する。これにより、電流検出部７を検出周波数帯域の下限が１０分の１未満となるような広帯域の検出周波数帯域を有するように構成する必要がないので、電流検出部７として、低周波成分を検出する機能を有さない電流検出部（たとえば、汎用の高周波用カレントトランス）を用いることができる。その結果、電流検出部７を容易に構成することができるので、電力変換装置１００を容易に構成することができる。

また、第１実施形態では、上記のように、制御部５を、スイッチング回路３のスイッチング動作の１サイクルにおいて、第１スイッチング素子３１をオフしかつ第２スイッチング素子３２をオンする期間Ｔ２と、第１スイッチング素子３１をオンしかつ第２スイッチング素子３２をオフする期間Ｔ３とを交互に設けるように制御するとともに、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍを所定の長さＴｐ１以上に設定するように構成する。これにより、所定の長さＴｐ１をサンプリングが可能な長さに設定するとともに、期間Ｔ２および期間Ｔ３のうちの少なくとも一方の期間中にサンプリングを行うことにより、フライングキャパシタ２に流れる交流電流の電流値Ｉｃをより確実に電流値Ｉｃを取得することができる。

また、第１実施形態では、上記のように、スイッチング回路３に、第１ダイオード３３と第２ダイオード３４とを設けて、第１ダイオード３３と第２ダイオード３４と第１スイッチング素子３１と第２スイッチング素子３２とを、この順に直列に接続するように構成する。そして、フライングキャパシタ２を、第１スイッチング素子３１と第２スイッチング素子３２との接続点（ノードＮ６）に一方端を接続するとともに、第１ダイオード３３と第２ダイオード３４との接続点（ノードＮ５）に他方端を接続するように構成する。これにより、スイッチング回路３に、４つのスイッチング素子を設けて、４つのスイッチング素子をそれぞれ制御するように構成する場合に比べて、電力変換装置１００の構成を簡素化することができる。

また、第１実施形態では、上記のように、第１スイッチング素子３１および第２スイッチング素子３２をワイドバンドギャップ半導体から構成して、電流検出部７を、交流電流の電流値Ｉｃを検出する検出周波数帯域の下限がワイドバンドギャップ半導体のスイッチング周波数ｆの１０分の１以上となるように構成する。これにより、ワイドバンドギャップ半導体は比較的（たとえば、シリコン半導体と比べて）スイッチング周波数を大きく設定することができるので、第１スイッチング素子３１および第２スイッチング素子３２をワイドバンドギャップ半導体から構成することにより、スイッチング周波数ｆを高周波化（たとえば、１００ｋＨｚ以上に）して、リアクトル４を小型化することができる。

また、第１実施形態では、上記のように、直流出力回路１に、交流電源１１と、交流電源１１からの交流電流を直流電流に整流する整流回路１２とを設ける。また、リアクトル４の一方端を、整流回路１２の一方端（ノードＮ１）に接続して、第２スイッチング素子３２の他方端を、整流回路１２の他方端（ノードＮ２）に接続する。これにより、電源として交流電源１１を用いる場合である電力変換装置１００をＡＣ−ＤＣコンバータとして構成する場合でも、電流検出部７（電力変換装置１００）を容易に構成することができる。

[第２実施形態]
次に、図４を参照して、第２実施形態による電力変換装置２００の構成について説明する。第２実施形態では、第１実施形態による電力変換装置１００と異なり、リアクトル電流検出部２０４ａが設けられている。なお、上記第１実施形態と同一の構成については、同じ符号を付してその説明を省略する。

（第２実施形態による電力変換装置の構成）
図４に示すように、第２実施形態による電力変換装置２００には、リアクトル電流検出部２０４ａと、制御部２０５と、キャパシタ電流検出部２０７とが設けられている。

そして、リアクトル電流検出部２０４ａは、リアクトル４に流れる電流値ＩＬを検出するとともに、リアクトル４に流れる電流値ＩＬを検出する検出周波数帯域の上限がスイッチング回路３のスイッチング周波数ｆの１０倍未満に設定されている。すなわち、リアクトル電流検出部２０４ａは、電流値ＩＬの大きさは取得することが可能である一方、リプル成分（スイッチング周波数ｆの１０倍以上の周波数の成分）を検出する機能は有さないように構成されている。

たとえば、リアクトル電流検出部２０４ａは、検出周波数帯域の上限がスイッチング回路３のスイッチング周波数ｆの１０倍未満のシャント抵抗（汎用のシャント抵抗）により構成されている。

また、キャパシタ電流検出部２０７は、第１実施形態による電流検出部７と同様に、高周波用のカレントトランスにより構成されている。

また、制御部２０５は、キャパシタ電流検出部２０７により検出された交流電流の電流値Ｉｃが所定の第１しきい値Ｉｔ１を超えた場合に、第１スイッチング素子３１と第２スイッチング素子３２とを共にオフ（図３（ｄ）参照）にして、第１スイッチング素子３１と第２スイッチング素子３２とが共にオフの状態で、かつ、リアクトル電流検出部２０４ａにより検出したリアクトル４に流れる電流値ＩＬが所定の第２しきい値Ｉｔ２未満となった場合に、第１スイッチング素子３１と第２スイッチング素子３２との駆動を再開する制御を行うように構成されている。

詳細には、制御部２０５は、キャパシタ電流検出部２０７により検出された交流電流の電流値Ｉｃが第１しきい値Ｉｔ１を超えた場合、電力変換装置２００に過電流が発生したと判断して電力変換装置２００を保護するための制御を開始するように構成されている。すなわち、第１しきい値Ｉｔ１は、スイッチング回路３が通常駆動される場合（過電流でない場合）にフライングキャパシタ２に流れる電流値Ｉｃよりも大きい値に設定されている。

そして、制御部２０５は、電力変換装置２００を保護するための制御として、第１スイッチング素子３１と第２スイッチング素子３２とが共にオフの状態にして、スイッチング回路３の駆動を停止する制御を行うように構成されている。

そして、制御部２０５は、過電流の消滅を検出（判断）するために、リアクトル電流検出部２０４ａにより検出されたリアクトル４に流れる電流値ＩＬを取得するように構成されている。そして、制御部２０５は、電流値ＩＬが第２しきい値Ｉｔ２未満となった場合に、過電流が消滅したと判断して、第１スイッチング素子３１と第２スイッチング素子３２と（スイッチング回路３）の駆動を再開する制御を行うように構成されている。たとえば、第２しきい値Ｉｔ２は、通常の状態（過電流でない場合）にリアクトル４に流れる電流値ＩＬの上限値に設定されている。

なお、第２実施形態による電力変換装置２００においても、制御部２０５は、キャパシタ電流検出部２０７が検出した交流電流の電流値Ｉｃに基づいて、リアクトル４に流れる電流値ＩＬを取得して、取得したリアクトル４に流れる電流値ＩＬに基づいて、第１スイッチング素子３１および第２スイッチング素子３２のオンオフ期間を制御するように構成されている。

また、第２実施形態による電力変換装置２００のその他の構成は、第１実施形態における電力変換装置１００と同様である。

［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。

第２実施形態では、上記のように、電力変換装置２００に、リアクトル４に流れる電流値ＩＬを検出するリアクトル電流検出部２０４ａを設ける。また、制御部２０５を、キャパシタ電流検出部２０７により検出された交流電流の電流値Ｉｃが第１しきい値Ｉｔ１を超えた場合に、第１スイッチング素子３１と第２スイッチング素子３２とを共にオフにして、第１スイッチング素子３１と第２スイッチング素子３２とが共にオフの状態で、かつ、リアクトル電流検出部２０４ａにより検出したリアクトル４に流れる電流値ＩＬが第２しきい値Ｉｔ２未満となった場合に、第１スイッチング素子３１と第２スイッチング素子３２との駆動を再開する制御を行うように構成する。ここで、直流出力回路１にサージが印加される等により、リアクトル４（電力変換装置２００）に過電流が生じる場合がある。そこで、第２実施形態では、制御部２０５を、スイッチング回路３の駆動を継続した場合には、過電流をさらに増幅させてしまう場合があるため、スイッチング回路３の駆動を停止する（第１スイッチング素子３１をオフしかつ第２スイッチング素子３２をオフする）制御（電力変換装置２００を保護するための制御）を行うように構成されている。また、この場合、フライングキャパシタ２には、電流が流れなくなるため、フライングキャパシタ２に流れる交流電流の電流値Ｉｃに基づいて、リアクトル４に流れる電流値ＩＬを取得することが困難になる。この点に対して、第２実施形態では、上記のように構成することにより、第１スイッチング素子３１と第２スイッチング素子３２とが共にオフの状態でフライングキャパシタ２に電流が流れていない場合でも、リアクトル４に流れる電流値ＩＬを取得して、第２しきい値Ｉｔ２未満となった場合（過電流が消滅した場合）に、第１スイッチング素子３１と第２スイッチング素子３２との駆動を再開することができる。

また、第２実施形態では、上記のように、リアクトル電流検出部２０４ａを、リアクトルＩＬに流れる電流値を検出する検出周波数帯域の上限がスイッチング回路３のスイッチング周波数ｆの１０倍未満に設定する。これにより、リアクトル電流検出部２０４ａによりリプル成分を検出する必要がないため、スイッチング回路３にワイドバンドギャップ半導体を設ける場合にも、リアクトル電流検出部２０４ａの検出周波数帯域の上限をワイドバンドギャップ半導体に合わせて大きくする必要がなく、容易にリアクトル電流検出部２０４ａを構成することができる。たとえば、上記のように、リアクトル電流検出部２０４ａを汎用のシャント抵抗により構成することができる。

また、第２実施形態による電力変換装置２００のその他の効果は、第１実施形態における電力変換装置１００と同様である。

[第３実施形態]
次に、図５を参照して、第３実施形態による電力変換装置３００の構成について説明する。第３実施形態では、ダイオードブリッジ回路とスイッチング素子のブリッジ回路との組み合わせにより構成されていた電力変換装置１００と異なり、スイッチング素子のブリッジ回路を備える。なお、上記第１実施形態および上記第２実施形態と同一の構成については、同じ符号を付してその説明を省略する。

（第３実施形態による電力変換装置の構成）
図５に示すように、第３実施形態による電力変換装置３００には、スイッチング回路３０３と、制御部３０５と、振幅検出部３０８とが設けられている。

ここで、第３実施形態では、スイッチング回路３０３は、第３スイッチング素子３３３と第４スイッチング素子３３４とを含み、第３スイッチング素子３３３と第４スイッチング素子３３４と第１スイッチング素子３１と第２スイッチング素子３２とは、この順に直列に接続されている。また、第３スイッチング素子３３３と第４スイッチング素子３３４とは、ワイドバンドギャップ半導体により構成されている。

そして、制御部３０５は、電流検出部７から取得した電流値Ｉｃに基づいて、リアクトル４の電流値ＩＬを取得して、取得した電流値ＩＬに基づいて、第３スイッチング素子３３３、第４スイッチング素子３３４、第１スイッチング素子３１、および、第２スイッチング素子３２のそれぞれのオンオフ期間を制御するように構成されている。

ここで、図６に示すように、負荷１０１から直流出力回路１に電力の回生（たとえば、発電）を行う場合には、電圧Ｖｒ２は、第１実施形態による電力変換装置１００の波形（図２参照）と同様になる一方、電流（電流値ＩｃおよびＩＬ）の極性が反転する。そこで、第２実施形態では、振幅検出部３０８には、絶対値取得部８１を設けずに、極性反転部３８１が設けられている。

極性反転部３８１は、制御部３０５からの制御信号により、第１スイッチング素子３１がオフでかつ第２スイッチング素子３２がオンの状態の時のみ、検出信号の極性を反転するように構成されている。すなわち、極性反転部３８１は、第１スイッチング素子３１がオンでかつ第２スイッチング素子３２がオフの状態の時、Ｉｃ＝ＩＬとし、第１スイッチング素子３１がオフでかつ第２スイッチング素子３２がオンの状態の時、Ｉｃ＝−ＩＬとして検出するように構成されている。これにより、第３実施形態による電力変換装置３００では、両極性の電流検出が可能に構成されている。

また、フライングキャパシタ２は、第１スイッチング素子３１と第２のスイッチング素子３２との接続点（ノードＮ３０２）に一方端が接続されているとともに、第３スイッチング素子３３３と第４スイッチング素子３３４との接続点（ノードＮ３０２）に他方端が接続されている。

そして、制御部３０５は、電流検出部７が検出した交流電流の電流値Ｉｃに基づいて、振幅検出部３０８によりリアクトル４に流れる電流値ＩＬを取得して、取得したリアクトル４に流れる電流値ＩＬに基づいて、第１スイッチング素子３１、第２スイッチング素子３２、第３スイッチング素子３３３、および、第４スイッチング素子３３４のオンオフ期間を制御するように構成されている。

そして、制御部３０５は、負荷１０１から直流出力回路１に電力の回生を行う場合には、第３スイッチング素子３３３および第４スイッチング素子３３４を、直流出力回路１からリアクトル４に電流を流す場合の第２スイッチング素子３２および第１スイッチング素子３１と同様に制御するように構成されている。

また、第３実施形態による電力変換装置３００のその他の構成は、第１実施形態における電力変換装置１００と同様である。

［第３実施形態の効果］
第３実施形態では、以下のような効果を得ることができる。

第３実施形態では、上記のように、スイッチング回路３０３に、第３スイッチング素子３３３と第４スイッチング素子３３４とを設けて、第３スイッチング素子３３３と第４スイッチング素子３３４と第１スイッチング素子３１と第２スイッチング素子３２とを、この順に直列に接続する。そして、第１スイッチング素子３１と第２スイッチング素子３２との接続点（ノードＮ３０２）にフライングキャパシタ２の一方端を接続するとともに、第３スイッチング素子３３３と第４スイッチング素子３３４との接続点（ノードＮ３０１）にフライングキャパシタ２の他方端を接続する。これにより、リアクトル４から直流出力回路１に電流を流す場合に、第３スイッチング素子３３３および第４スイッチング素子３３４を、直流出力回路１からリアクトル４に電流を流す場合の第２スイッチング素子３２および第１スイッチング素子３１と同様に制御することができる。その結果、電力変換装置３００を直流出力回路１に電力を回生する機能（発電する機能）を有するように構成することができる。

また、第３実施形態による電力変換装置３００のその他の効果は、第１実施形態における電力変換装置１００と同様である。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記第１〜第３実施形態では、直流出力回路１に交流電源１１を設ける例を示したが、本発明はこれに限られない。たとえば、図７に示す変形例のように、直流出力回路４０１を直流電源として構成してもよい。なお、図７では、第１実施形態による電力変換装置１００の直流出力回路１（図１参照）を直流電源からなる直流出力回路４０１に置き換える例を示しているが、第２実施形態による電力変換装置２００または第３実施形態による電力変換装置３００の直流出力回路１（図４および図５参照）を直流電源からなる直流出力回路４０１に置き換えてもよい。

また、上記第１実施形態および上記第２実施形態では、振幅検出部８を、絶対値取得部８１により取得した絶対値を、サンプルホールド部８２によりサンプリングするように構成する例を示したが、本発明はこれに限られない。たとえば、振幅検出部８を、サンプルホールド部８２により電流検出部７の検出した電流値Ｉｃをサンプリングした後に、絶対値取得部８１により絶対値を取得するように構成してもよい。

また、上記第１実施形態および上記第２実施形態では、振幅検出部８にサンプルホールド部８２を設ける例を示したが、本発明はこれに限られない。たとえば、振幅検出部８に、サンプルホールド部８２に代えてピークホールド回路を設けてもよい。この場合、ピークホールド回路のリセットの動作がピークホールド回路の内部のコンデンサの放電等により受動的に行われるため、リセットの完了が比較的遅くなり、これに起因して制御の応答も比較的遅くなる場合があると考える。したがって、振幅検出部８に、ピークホールド回路を設けるためには、安定性が多少低下しても問題が少ない（元々の安定性が十分高い）電力変換装置１００に用いることが好ましい。なお、安定性が十分高い電力変換装置（制御系）とは、たとえば、制御部が、電流制御に比例制御のみ（積分要素を含まない）行う場合で、かつ、比例制御のゲイン（比例成分）が比較的小さい場合（数パルス分の検出遅延でも発振を起こさない程度）である。

また、上記第１〜第３実施形態では、電流検出部を、検出周波数帯域の下限がスイッチング周波数ｆの１０分の１以上でかつ上限が５０倍以上となるように構成する例を示したが、本発明はこれに限られない。すなわち、電流検出部を、検出周波数帯域の下限がスイッチング周波数ｆの１０分の１未満でかつ上限が５０倍未満となるように構成してもよい。

また、上記第１〜第３実施形態では、期間Ｔ２の最小長さＴ２ｍおよび期間Ｔ３の最小長さＴ３ｍを所定の下限長さＴｐ１以上でかつ所定の上限長さＴｐ２以下に設定する例を示したが、本発明はこれに限られない。すなわち、多少のサンプリングの失敗を許容する場合には、最小長さＴ２ｍおよび最小長さＴ３ｍを所定の下限長さＴｐ１未満に設定してよいし、期間Ｔ２のＴ３の可変域が比較的小さくてもよい場合には、所定の上限長さＴｐ２よりも大きく設定してもよい。

また、上記第１〜第３実施形態では、第１スイッチング素子３１および第２スイッチング素子３２を、ワイドバンドギャップ半導体から構成する例を示したが、本発明はこれに限られない。たとえば、第１スイッチング素子３１および第２スイッチング素子３２は、シリコン半導体から構成してもよい。

１、４０１ 直流出力回路
２ フライングキャパシタ
３、３０３ スイッチング回路
４ リアクトル
５、２０５、３０５ 制御部
７ 電流検出部（キャパシタ電流検出部）
８、３０８ 振幅検出部
１１ 交流電源
１２ 整流回路
３１ 第１スイッチング素子（第１のスイッチング素子）
３２ 第２スイッチング素子（第２のスイッチング素子）
３３ 第１ダイオード（第１のダイオード）
３４ 第２ダイオード（第２のダイオード）
１００、２００、３００ 電力変換装置
２０４ａ リアクトル電流検出部
２０７ キャパシタ電流検出部
３３３ 第３スイッチング素子（第３のスイッチング素子）
３３４ 第４スイッチング素子（第４のスイッチング素子）
Ｎ５ ノード（第１のダイオードと第２のダイオードとの接続点）
Ｎ６ ノード（第１のスイッチング素子と第２のスイッチング素子との接続点）

Claims (9)

1. 直流出力回路の一方端に、一方端が接続されたリアクトルと、
   前記リアクトルの他方端に一方端が接続された第１のスイッチング素子と、前記第１のスイッチング素子の他方端に一方端が接続されているとともに前記直流出力回路の他方端に他方端が接続された第２のスイッチング素子とを含むスイッチング回路と、
   前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続されたフライングキャパシタと、
   前記フライングキャパシタに流れる交流電流の電流値を検出するキャパシタ電流検出部と、
   前記キャパシタ電流検出部が検出した前記交流電流の電流値に基づいて、前記リアクトルに流れる電流値を取得して、取得した前記リアクトルに流れる電流値に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子のオンオフ期間を制御する制御部とを備える、電力変換装置。
2. 前記キャパシタ電流検出部が検出した前記交流電流の電流値の振幅を検出する振幅検出部をさらに備え、
   前記制御部は、前記振幅検出部により検出した前記振幅の大きさに基づいて、前記リアクトルに流れる電流値を取得する制御を行うように構成されている、請求項１に記載の電力変換装置。
3. 前記キャパシタ電流検出部は、前記交流電流の電流値を検出する検出周波数帯域の下限が前記スイッチング回路のスイッチング周波数の１０分の１以上となるように構成されている、請求項１または２に記載の電力変換装置。
4. 前記制御部は、前記スイッチング回路のスイッチング動作の１サイクルにおいて、前記第１のスイッチング素子をオフしかつ前記第２のスイッチング素子をオンする第１期間と、前記第１のスイッチング素子をオンしかつ前記第２のスイッチング素子をオフする第２期間とを交互に設けるように制御するとともに、前記第１期間の最小長さおよび前記第２期間の最小長さを所定の長さ以上に設定するように構成されている、請求項１〜３のいずれか１項に記載の電力変換装置。
5. 前記リアクトルに流れる電流値を検出するとともに、前記リアクトルに流れる電流値を検出する検出周波数帯域の上限が前記スイッチング回路のスイッチング周波数の１０倍未満に設定されているリアクトル電流検出部をさらに備え、
   前記制御部は、前記キャパシタ電流検出部により検出された前記交流電流の電流値が所定の第１しきい値を超えた場合に、前記第１のスイッチング素子と前記第２のスイッチング素子とを共にオフにして、前記第１のスイッチング素子と前記第２のスイッチング素子とが共にオフの状態で、かつ、前記リアクトル電流検出部により検出した前記リアクトルに流れる電流値が所定の第２しきい値未満となった場合に、前記第１のスイッチング素子と前記第２のスイッチング素子との駆動を再開する制御を行うように構成されている、請求項１〜４のいずれか１項に記載の電力変換装置。
6. 前記スイッチング回路は、第１のダイオードと第２のダイオードとをさらに含み、
   前記第１のダイオードと前記第２のダイオードと前記第１のスイッチング素子と前記第２のスイッチング素子とは、この順に直列に接続されており、
   前記フライングキャパシタは、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に一方端が接続されているとともに、前記第１のダイオードと前記第２のダイオードとの接続点に他方端が接続されている、請求項１〜５のいずれか１項に記載の電力変換装置。
7. 前記スイッチング回路は、第３のスイッチング素子と第４のスイッチング素子とをさらに含み、
   前記第３のスイッチング素子と前記第４のスイッチング素子と前記第１のスイッチング素子と前記第２のスイッチング素子とは、この順に直列に接続されており、
   前記フライングキャパシタは、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に一方端が接続されているとともに、前記第３のスイッチング素子と前記第４のスイッチング素子との接続点に他方端が接続されている、請求項１〜５のいずれか１項に記載の電力変換装置。
8. 前記第１のスイッチング素子および前記第２のスイッチング素子は、ワイドバンドギャップ半導体からなり、
   前記キャパシタ電流検出部は、前記交流電流の電流値を検出する検出周波数帯域の下限が前記ワイドバンドギャップ半導体のスイッチング周波数の１０分の１以上となるように構成されている、請求項１〜７のいずれか１項に記載の電力変換装置。
9. 前記直流出力回路は、交流電源と、前記交流電源からの交流電流を直流電流に整流する整流回路とを含み、
   前記リアクトルの一方端は、前記整流回路の一方端に接続されており、
   前記第２のスイッチング素子の他方端は、前記整流回路の他方端に接続されている、請求項１〜８のいずれか１項に記載の電力変換装置。

Images