JP6452332B2 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP6452332B2
JP6452332B2 JP2014143902A JP2014143902A JP6452332B2 JP 6452332 B2 JP6452332 B2 JP 6452332B2 JP 2014143902 A JP2014143902 A JP 2014143902A JP 2014143902 A JP2014143902 A JP 2014143902A JP 6452332 B2 JP6452332 B2 JP 6452332B2
Authority
JP
Japan
Prior art keywords
conductor
line
transmission
ground
coupling line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014143902A
Other languages
Japanese (ja)
Other versions
JP2016021457A5 (en
JP2016021457A (en
Inventor
浩之 山口
浩之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014143902A priority Critical patent/JP6452332B2/en
Publication of JP2016021457A publication Critical patent/JP2016021457A/en
Publication of JP2016021457A5 publication Critical patent/JP2016021457A5/ja
Application granted granted Critical
Publication of JP6452332B2 publication Critical patent/JP6452332B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、デジタル信号を送信する送信回路と、送信回路が実装されたプリント配線板とを有するプリント回路板に関する。   The present invention relates to a printed circuit board having a transmission circuit for transmitting a digital signal and a printed wiring board on which the transmission circuit is mounted.

近年のデジタル複合機やデジタルカメラ等の電子機器は、高速化・高精彩化の要求のため、大容量のデジタル信号を高速に伝送する必要がある。これらの大容量データを高速に伝送するためには、伝送線路の数を増やすか、伝送速度を上げる必要がある。小型化・高密度化しているプリント配線板においては、増やすことができる伝送線路に限界がある。また、ケーブルで伝送する場合には、ケーブル芯数の増加がコスト増加に直結してしまう。さらに、伝送速度の向上に伴いスキューによる信号間タイミングのばらつきが顕著になり、セットアップ／ホールドを満たすことが困難となる。そのため、少ない伝送線路で高速に大容量のデータを伝送することが可能なシリアル伝送が広く用いられるようになっている。   In recent years, electronic devices such as digital multi-function peripherals and digital cameras are required to transmit large-capacity digital signals at high speeds in order to demand high speed and high color. In order to transmit these large volumes of data at high speed, it is necessary to increase the number of transmission lines or increase the transmission speed. There is a limit to the number of transmission lines that can be increased in a printed wiring board that is miniaturized and densified. Moreover, when transmitting with a cable, the increase in the number of cable cores directly leads to an increase in cost. Further, as the transmission rate is improved, the timing variation between signals due to skew becomes remarkable, making it difficult to satisfy the setup / hold. Therefore, serial transmission capable of transmitting a large amount of data at high speed with a small number of transmission lines has been widely used.

シリアル伝送方式とは、データやアドレス、制御線といった伝送線路に低速なパラレル信号をシリアル化して差動出力し、送られてきたシリアル信号を受信側でデシリアライズしてパラレル信号に変換するものである。このシリアル伝送方式では、シリアル化したデータ列にクロック信号を埋め込んで伝送し、受信側ではクロックとデータが再生される。   The serial transmission system serializes low-speed parallel signals on transmission lines such as data, addresses, and control lines, outputs them differentially, and deserializes the received serial signals to convert them into parallel signals. is there. In this serial transmission method, a clock signal is embedded in a serialized data string for transmission, and the clock and data are reproduced on the receiving side.

一方、ケーブル等の長い有損失伝送線路上に高速な信号が伝送された場合、信号成分の一部がケーブルをアンテナとして放射され、他の機器の動作に影響を与える恐れがある。そのため、機器からのＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ：不要電磁ノイズ）を抑制する必要がある。   On the other hand, when a high-speed signal is transmitted on a long lossy transmission line such as a cable, part of the signal component is radiated using the cable as an antenna, which may affect the operation of other devices. Therefore, it is necessary to suppress EMI (Electromagnetic interference) from the equipment.

クロック埋め込み型シリアル伝送では、データと同期クロックが一緒にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化されたデータが伝送される。そのため、伝送されるシリアルデータは、ローレベルまたはハイレベルが多ビット連続することがなく、１ビットを基本周期とした繰り返し波形が支配的に現れることになる。従って、シリアル伝送系からの強いＥＭＩが、シリアルデータの１ビット周期の整数倍で観測される。また、矩形波で伝送されるデータのスペクトラムは、ｓｉｎｃ関数で表され、１ビット周期の整数倍の周波数にはスペクトラムを持たないことが知られている。つまり、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生することになる。例えば、伝送レートが１Ｇｂｐｓの場合、１ビットの周期は１ＧＨｚ（基本周波数）となり、その整数倍には伝送信号スペクトラムは無いが、強いＥＭＩが発生する。このクロック埋め込み型シリアル伝送方式を採用する場合、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生するため、差動伝送線路にバンドリジェクションフィルタ又はノッチフィルタを使用することが考えられる。その理由は、伝送信号スペクトラムが無い周波数近傍の帯域を遮断するため、伝送信号に影響を与えることなく、積極的にＥＭＩを遮断することが出来るからである。   In the clock embedded serial transmission, data and a synchronous clock are serialized together, and data encoded so that the logic transition rate between the high level and the low level is approximately 50% is transmitted. Therefore, in the serial data to be transmitted, the low level or the high level does not continue for many bits, and a repetitive waveform having a basic period of 1 bit appears dominantly. Therefore, strong EMI from the serial transmission system is observed at an integral multiple of 1-bit period of serial data. The spectrum of data transmitted by a rectangular wave is represented by a sinc function and is known to have no spectrum at a frequency that is an integral multiple of a 1-bit period. That is, EMI occurs at a frequency where there is no spectrum of the transmission signal. For example, when the transmission rate is 1 Gbps, the cycle of 1 bit is 1 GHz (fundamental frequency), and there is no transmission signal spectrum in the integral multiple, but strong EMI occurs. When this clock-embedded serial transmission method is adopted, EMI occurs at a frequency where there is no spectrum of the transmission signal, so it is conceivable to use a band rejection filter or a notch filter for the differential transmission line. The reason is that since the band in the vicinity of the frequency where there is no transmission signal spectrum is cut off, EMI can be cut off positively without affecting the transmission signal.

そこで、従来、バンドリジェクションフィルタを、伝送線路に並列にコイルとコンデンサの直列回路を接続した構成とするか、伝送線路に直列にコイルとコンデンサの並列回路を接続した構成とすることが知られている（非特許文献１参照）。しかし、このバンドリジェクションフィルタでは、回路素子をチップ部品等の集中定数素子にて構成するため、ＧＨｚ帯のような高周波領域では部品定数値が非常に小さな値となり標準的な部品では希望する遮断周波数を得にくい。また、部品の素子値のばらつきで希望する遮断周波数にするのが困難である。   Therefore, conventionally, it is known that the band rejection filter has a configuration in which a series circuit of a coil and a capacitor is connected in parallel to the transmission line, or a configuration in which a parallel circuit of the coil and the capacitor is connected in series to the transmission line. (See Non-Patent Document 1). However, in this band rejection filter, the circuit elements are composed of lumped constant elements such as chip parts, so the part constant value is very small in the high frequency region such as the GHz band, and the desired cutoff is required for standard parts. Difficult to get frequency. In addition, it is difficult to obtain a desired cutoff frequency due to variations in component element values.

高周波領域での所望特性を確保し、部品の素子値ばらつきの問題に対処するため、分布定数回路にてバンドリジェクションフィルタを構成する技術が知られている。ＧＨｚ帯等の高い周波数帯では、基板上に形成されたパターンを分布定数素子として分布定数回路を構成するのが一般的である。分布定数素子で分布定数回路を構成する場合、集中定数素子でいう素子値はパターンの幅、線路長といった物理的な寸法で設定され、希望する遮断周波数は形成する寸法で制御でき、任意の特性を容易に得ることができる。   A technique for configuring a band rejection filter with a distributed constant circuit is known in order to secure desired characteristics in a high-frequency region and to cope with the problem of variations in element values of components. In a high frequency band such as a GHz band, a distributed constant circuit is generally configured using a pattern formed on a substrate as a distributed constant element. When a distributed constant circuit is composed of distributed constant elements, the element values of lumped constant elements are set by physical dimensions such as the pattern width and line length, and the desired cutoff frequency can be controlled by the dimensions to be formed. Can be easily obtained.

従来、分布定数素子で構成されたバンドリジェクションフィルタは、除去したい周波数の電気長に関係する線路を、主たる伝送線路に近接させて配置し、不要な周波数成分を除去している（特許文献１参照）。特許文献１では、伝送線路に近接して、一端をグランドに接続し、他端を開放した線路を配置している。   Conventionally, a band rejection filter composed of distributed constant elements arranges a line related to the electrical length of a frequency to be removed in the vicinity of the main transmission line to remove unnecessary frequency components (Patent Document 1). reference). In Patent Document 1, a line having one end connected to the ground and the other end open is disposed in the vicinity of the transmission line.

このように構成された伝送線路の通過特性は、一端をグランド接続した線路の電気長が、λ／４（λ：波長）に相当する基本周波数とその奇数倍の周波数において信号成分が減衰を示すようになる。   The transmission characteristics of the transmission line configured as described above show that the signal component is attenuated at the fundamental frequency corresponding to λ / 4 (λ: wavelength) and an odd multiple of the electrical length of the line with one end connected to the ground. It becomes like this.

特開平９−２３２８０４号公報JP-A-9-232804

佐藤利三郎著、「伝送回路」、コロナ出版、１９６３年６月３０日、Ｐ２７７Risaburo Sato, “Transmission Circuit”, Corona Publishing, June 30, 1963, P277

しかしながら、上記特許文献１では、基本周波数の奇数倍の周波数に対してＥＭＩ除去能力があるが、偶数倍の周波数に対しては減衰が得られず、偶数倍の周波数のＥＭＩ除去効果が極めて低いという問題があった。特に、クロック埋め込み型シリアル伝送では、データ伝送レートに対応した基本周波数の整数倍に強いスペクトラムを発生し、偶数倍の成分を除去できない。   However, in Patent Document 1, although there is an EMI removal capability for an odd multiple of the fundamental frequency, attenuation is not obtained for an even multiple frequency, and the EMI removal effect for an even multiple frequency is extremely low. There was a problem. In particular, in clock-embedded serial transmission, a strong spectrum is generated at an integral multiple of the fundamental frequency corresponding to the data transmission rate, and even multiple components cannot be removed.

そこで、本発明は、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を伝送線路に対して減衰させることを目的とするものである。   Therefore, an object of the present invention is to attenuate the frequency components of an odd multiple and an even multiple of the fundamental frequency corresponding to the data rate of the digital signal with respect to the transmission line.

本発明のプリント回路板は、デジタル信号を送信する送信回路と、前記送信回路が実装されたプリント配線板と、を備え、前記プリント配線板は、グランド導体と、前記送信回路から送信されたデジタル信号を伝送する伝送線路と、前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されており、前記結合線路の電気長は、前記送信回路が送信するデジタル信号のデータレートに相当する周波数の１／２波長に対し±２０［％］の範囲であることを特徴とする。
また、本発明のプリント回路板は、デジタル信号を送信する送信回路と、前記送信回路が実装されたプリント配線板と、を備え、前記プリント配線板は、グランド導体と、前記送信回路から送信されたデジタル信号を伝送する伝送線路と、前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、前記結合線路の一端部と前記結合線路の配線方向の中央部との間の区間、および前記結合線路の他端部と前記結合線路の配線方向の中央部との間の区間に定在波をそれぞれ発生させるために、前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されていることを特徴とする。 The printed circuit board of the present invention includes a transmission circuit that transmits a digital signal, and a printed wiring board on which the transmission circuit is mounted. The printed wiring board includes a ground conductor and a digital signal transmitted from the transmission circuit. A transmission line that transmits a signal, and is arranged at a distance from the transmission line along the transmission line, one end of the wiring direction along the transmission line is connected to the ground conductor, and the other end in the wiring direction A coupling line that is electromagnetically coupled to the transmission line, and a central portion in the wiring direction of the coupling line and the ground conductor are connected by a connecting member, and the coupling line the electrical length of the is characterized by a range der Rukoto of the ± 20 [%] with respect to a half wavelength of the frequency at which the transmission circuit corresponds to the data rate of the digital signal to be transmitted.
The printed circuit board of the present invention includes a transmission circuit for transmitting a digital signal and a printed wiring board on which the transmission circuit is mounted. The printed wiring board is transmitted from a ground conductor and the transmission circuit. A transmission line that transmits the digital signal, and the transmission line is disposed so as to be spaced along the transmission line, and one end of the wiring direction along the transmission line is connected to the ground conductor, A coupling line that is electromagnetically coupled to the transmission line, the other end of which is open, and a section between one end of the coupling line and a central portion in the wiring direction of the coupling line, and the coupling In order to generate a standing wave in the section between the other end of the line and the central part of the coupling line in the wiring direction, the central part of the coupling line in the wiring direction and the ground conductor are connected members. Connected And said that you are.

本発明によれば、結合線路により、伝送線路を伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。よって、効果的に放射される不要電磁ノイズを低減することができる。   According to the present invention, it is possible to attenuate the frequency components of odd and even multiples of the fundamental frequency corresponding to the data rate of the digital signal with respect to the digital signal transmitted through the transmission line by the coupling line. Therefore, it is possible to reduce unnecessary electromagnetic noise that is radiated effectively.

本発明の第１実施形態に係るプリント回路板を説明するための図である。It is a figure for demonstrating the printed circuit board which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係るプリント回路板のプリント配線板における透過特性をシミュレーションにより算出した結果を示すグラフである。It is a graph which shows the result of having calculated the transmission characteristic in the printed wiring board of the printed circuit board concerning a 1st embodiment of the present invention by simulation. 本発明の第２実施形態に係るプリント回路板の平面図である。It is a top view of the printed circuit board concerning a 2nd embodiment of the present invention. 本発明の第３実施形態に係るプリント回路板を説明するための図である。It is a figure for demonstrating the printed circuit board which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係るプリント回路板のプリント配線板における透過特性をシミュレーションにより算出した結果を示すグラフである。It is a graph which shows the result of having calculated the transmission characteristic in the printed wiring board of the printed circuit board concerning a 3rd embodiment of the present invention by simulation. 本発明の第３実施形態に係るプリント回路板におけるヴィア導体のインダクタンス値に対する透過特性及び結合線路の長さの関係を示すグラフである。It is a graph which shows the relationship between the transmission characteristic with respect to the inductance value of the via conductor in the printed circuit board concerning 3rd Embodiment of this invention, and the length of a coupling line. 本発明の第４実施形態に係るプリント回路板の平面図である。It is a top view of the printed circuit board concerning a 4th embodiment of the present invention. 本発明の第５実施形態に係るプリント回路板の平面図である。It is a top view of the printed circuit board concerning a 5th embodiment of the present invention. 本発明の第６実施形態に係るプリント回路板の平面図である。It is a top view of the printed circuit board concerning a 6th embodiment of the present invention.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。   Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.

［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板を説明するための図である。図１（ａ）はプリント回路板の平面図、図１（ｂ）はプリント配線板の断面図、図１（ｃ）はプリント回路板の回路構成を示す回路図、図１（ｄ）は基本周波数の１倍、２倍、３倍の周波数において結合線路に発生する電圧定在波の様子を示す模式図である。図１（ａ）に示すプリント回路板２００は、不図示の電子機器（例えば、撮像装置や画像形成装置等）に搭載されている。 [First Embodiment]
FIG. 1 is a view for explaining a printed circuit board according to the first embodiment of the present invention. 1A is a plan view of a printed circuit board, FIG. 1B is a sectional view of the printed wiring board, FIG. 1C is a circuit diagram showing a circuit configuration of the printed circuit board, and FIG. It is a schematic diagram which shows the mode of the voltage standing wave which generate | occur | produces in a coupling line in the frequency of 1 time, 2 times and 3 times the frequency. A printed circuit board 200 shown in FIG. 1A is mounted on an electronic device (not shown) (for example, an imaging apparatus or an image forming apparatus).

プリント回路板２００は、図１（ａ）に示すように、プリント配線板１００と、プリント配線板１００に実装された、例えば半導体パッケージで構成された、送信回路（信号源）１を備えている。   As shown in FIG. 1A, the printed circuit board 200 includes a printed wiring board 100 and a transmission circuit (signal source) 1 that is mounted on the printed wiring board 100 and is configured by, for example, a semiconductor package. .

プリント配線板１００は、複数の導体層が絶縁体層（誘電体層）を介して積層された多層基板であり、第１実施形態では、図１（ｂ）に示すように、２つの導体層１０１，１０２が絶縁体層１０３を介して積層された２層基板（両面基板）である。なお、図１（ａ）は、導体層１０１側からプリント回路板２００を見た平面図である。導体層１０１，１０２は、導電性を有する導体が配置された層であり、絶縁体層１０３は、絶縁性を有する絶縁体（誘電体）が配置された層である。なお、導体層であっても、導体と導体との間には絶縁体が存在し、絶縁体層であっても、絶縁体を貫通するヴィアに形成された導体が存在する。第１実施形態では、プリント配線板１００が２層基板であるので、両方の導体層１０１，１０２とも表面層の導体層である。送信回路１は、導体層１０１に実装されている。なお、表面層の外表面には、ソルダーレジスト等の絶縁膜が形成されていてもよい。   The printed wiring board 100 is a multilayer substrate in which a plurality of conductor layers are laminated via an insulator layer (dielectric layer). In the first embodiment, as shown in FIG. Reference numerals 101 and 102 denote a two-layer substrate (double-sided substrate) laminated via an insulator layer 103. FIG. 1A is a plan view of the printed circuit board 200 viewed from the conductor layer 101 side. The conductor layers 101 and 102 are layers in which conductive conductors are arranged, and the insulator layer 103 is a layer in which insulators (dielectrics) having insulation properties are arranged. Even in the conductor layer, there is an insulator between the conductors, and even in the insulator layer, there is a conductor formed in a via penetrating the insulator. In the first embodiment, since the printed wiring board 100 is a two-layer board, both the conductor layers 101 and 102 are surface layer conductor layers. The transmission circuit 1 is mounted on the conductor layer 101. An insulating film such as a solder resist may be formed on the outer surface of the surface layer.

プリント配線板１００は、図１（ａ）に示すように、グランド導体７と、送信回路１から送信されたデジタル信号を伝送する伝送線路３と、伝送線路３に沿って伝送線路３と間隔をあけて配置され、伝送線路３と電磁的に結合する結合線路５と、を有する。   As shown in FIG. 1A, the printed wiring board 100 includes a ground conductor 7, a transmission line 3 that transmits a digital signal transmitted from the transmission circuit 1, and a distance from the transmission line 3 along the transmission line 3. And a coupling line 5 that is arranged open and electromagnetically coupled to the transmission line 3.

結合線路５は、図１（ｂ）中、複数の導体層１０１，１０２のうちいずれか、第１実施形態では導体層１０１に配置されている。よって、導体層１０１は、結合線路５が配置された導体層であり、導体層１０２は、結合線路５が配置された導体層１０１とは異なる導体層、つまり導体層１０１に隣接する導体層である。   In FIG. 1B, the coupling line 5 is disposed on one of the plurality of conductor layers 101 and 102, or the conductor layer 101 in the first embodiment. Therefore, the conductor layer 101 is a conductor layer in which the coupled line 5 is disposed, and the conductor layer 102 is a conductor layer different from the conductor layer 101 in which the coupled line 5 is disposed, that is, a conductor layer adjacent to the conductor layer 101. is there.

グランド導体７には、送信回路１のグランド端子が接続されている。グランド導体７は、導体層１０１に配置されたグランドパターン（結合線路５と同じ層の同層グランドパターン）７１と、導体層１０２に配置されたグランドパターン（結合線路５と異なる層の異層グランドパターン）７２と、を有する。なお、第１実施形態では、グランドパターン７１が２つあるが、１つでも３つ以上であってもよい。また、グランド導体７は、グランドパターン７１とグランドパターン７２とを電気的に接続する複数のグランドヴィア導体７３を有する。グランドヴィア導体７３は、プリント配線板１００に形成されたヴィア（第１実施形態ではスルーホール）に形成された導体である。   A ground terminal of the transmission circuit 1 is connected to the ground conductor 7. The ground conductor 7 includes a ground pattern (same layer ground pattern of the same layer as the coupled line 5) 71 disposed on the conductor layer 101 and a ground pattern (different layer ground of a layer different from the coupled line 5) disposed on the conductor layer 102. Pattern) 72. In the first embodiment, there are two ground patterns 71, but one or three or more may be used. The ground conductor 7 includes a plurality of ground via conductors 73 that electrically connect the ground pattern 71 and the ground pattern 72. The ground via conductor 73 is a conductor formed in a via (a through hole in the first embodiment) formed in the printed wiring board 100.

伝送線路３は、導体層１０１に、結合線路５に隣接して配置されている。換言すると、結合線路５は、伝送線路３に隣接して配置されている。第１実施形態では、結合線路５は、伝送線路３に平行に配置されている。   The transmission line 3 is disposed on the conductor layer 101 adjacent to the coupling line 5. In other words, the coupled line 5 is disposed adjacent to the transmission line 3. In the first embodiment, the coupled line 5 is disposed in parallel to the transmission line 3.

グランドパターン７１，７１は、伝送線路３及び結合線路５を囲むように（挟むように）配置され、線路３，５から漏れ出る電磁放射を低減するガードグランドとして機能している。また、グランドパターン７２は、プリント配線板１００の面に垂直な方向から見て（つまり、図１（ａ）で）伝送線路３、結合線路５及びグランドパターン７１に重なる位置に配置されている。このグランドパターン７２は、信号のリターン経路として機能するので、伝送線路３に対向して配置させておくのがよい。   The ground patterns 71 and 71 are disposed so as to surround (pinch) the transmission line 3 and the coupling line 5, and function as a guard ground that reduces electromagnetic radiation leaking from the lines 3 and 5. The ground pattern 72 is disposed at a position overlapping the transmission line 3, the coupled line 5, and the ground pattern 71 when viewed from the direction perpendicular to the surface of the printed wiring board 100 (that is, in FIG. 1A). Since the ground pattern 72 functions as a signal return path, it is preferable that the ground pattern 72 is disposed to face the transmission line 3.

伝送線路３の始端は、送信回路１に接続され、終端には、終端抵抗４が接続されている。より具体的には、終端抵抗４は、プリント配線板１００の導体層１０１に実装されており、一端が伝送線路３の終端に接続され、他端がグランド導体７のグランドパターン７１に接続されている。   The transmission line 3 has a start end connected to the transmission circuit 1 and a termination resistor 4 connected to the end. More specifically, the termination resistor 4 is mounted on the conductor layer 101 of the printed wiring board 100, one end is connected to the termination of the transmission line 3, and the other end is connected to the ground pattern 71 of the ground conductor 7. Yes.

なお、図示は省略するが、受信回路が、伝送線路３の終端（終端抵抗４の一端）にプリント配線板１００の配線パターン又はプリント配線板１００にコネクタ等で連結されるケーブルを介して接続されている。つまり、受信回路は、プリント配線板１００に実装されていてもよいし、別の基板に実装されてプリント配線板１００にケーブル接続されていてもよい。これにより、受信回路は、送信回路１から送信され、伝送線路３を伝送したデジタル信号を受信することができる。   Although not shown, the receiving circuit is connected to the end of the transmission line 3 (one end of the terminating resistor 4) via a wiring pattern of the printed wiring board 100 or a cable connected to the printed wiring board 100 with a connector or the like. ing. That is, the receiving circuit may be mounted on the printed wiring board 100, or may be mounted on another board and connected to the printed wiring board 100 by a cable. Thereby, the receiving circuit can receive the digital signal transmitted from the transmitting circuit 1 and transmitted through the transmission line 3.

結合線路５は、伝送線路３に沿う配線方向の一端部５１がグランド導体７のグランドパターン７１に接続され（繋がれ）ており、配線方向の他端部５３が開放されている。グランドパターン７１は、表面積が結合線路５よりも大きく形成されている。これにより、グランドパターン７１の各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路５の一端部５１の接地効果が高められている。   In the coupled line 5, one end 51 in the wiring direction along the transmission line 3 is connected (connected) to the ground pattern 71 of the ground conductor 7, and the other end 53 in the wiring direction is opened. The ground pattern 71 has a surface area larger than that of the coupled line 5. Thereby, the ground potential at each position of the ground pattern 71 is made uniform (impedance reduction), and the grounding effect of the one end portion 51 of the coupled line 5 is enhanced.

そして、結合線路５の配線方向の中央部５２と、グランド導体７のグランドパターン７２とが接続部材であるヴィア導体６で接続されている。ヴィア導体６は、プリント配線板１００に形成されたヴィア（第１実施形態ではスルーホール）に形成された導体である。図１（ｃ）中、抵抗２は、送信回路１のインピーダンスである。   And the center part 52 of the wiring direction of the coupling line 5 and the ground pattern 72 of the ground conductor 7 are connected by the via conductor 6 which is a connection member. The via conductor 6 is a conductor formed in a via (a through hole in the first embodiment) formed in the printed wiring board 100. In FIG. 1C, the resistor 2 is the impedance of the transmission circuit 1.

ここで、送信回路１から出力されるデジタル信号は、データと同期クロックが共にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化された信号である。送信回路１は、シングルエンド方式によりデジタル信号としてシングルエンド信号を出力する。   Here, the digital signal output from the transmission circuit 1 is a signal that is encoded such that both the data and the synchronous clock are serialized and the logic transition rate between the high level and the low level is approximately 50%. The transmission circuit 1 outputs a single end signal as a digital signal by a single end method.

デジタル信号のデータレートに相当する周波数を基本周波数とすると、結合線路５は、伝送線路３に隣接して配置され、伝送線路３と電磁的に結合しているので、伝送線路３を伝送するデジタル信号において、基本周波数の整数倍の周波数成分が減衰される。   Assuming that the frequency corresponding to the data rate of the digital signal is a fundamental frequency, the coupling line 5 is disposed adjacent to the transmission line 3 and is electromagnetically coupled to the transmission line 3. In the signal, frequency components that are integral multiples of the fundamental frequency are attenuated.

なお、基本周波数は、デジタル信号の時間波形をオシロスコープで測定し、アイパターン表示したときのアイ開口の最小周期（Ｔ）の逆数（１／Ｔ）を求めることで確認することができる。   The fundamental frequency can be confirmed by measuring the time waveform of the digital signal with an oscilloscope and calculating the reciprocal (1 / T) of the minimum period (T) of the eye opening when the eye pattern is displayed.

第１実施形態では、結合線路５は、配線方向の長さが、基本周波数の１／２波長（許容差を含む）に設定された線路（１／２波長線路）である。ここで、第１実施形態では、基本周波数の１／２波長（許容差を含む）に設定された線路とは、電気長で１８０［°］に対し±２０［％］程度の許容差を有する線路、即ち、電気長で１４４［°］以上２１６［°］以下の範囲の線路をいう。つまり、結合線路５の電気長は、送信回路１が送信するデジタル信号のデータレートに相当する周波数を基本周波数としたときに、基本周波数の１／２波長に対し±２０［％］の範囲に設定されている。結合線路５がこの範囲であれば、伝送線路３を伝搬する信号において、基本周波数の整数倍の周波数成分を効果的に減衰させることができる。   In the first embodiment, the coupled line 5 is a line (1/2 wavelength line) whose length in the wiring direction is set to ½ wavelength (including tolerance) of the fundamental frequency. Here, in the first embodiment, the line set to ½ wavelength (including tolerance) of the fundamental frequency has a tolerance of about ± 20 [%] with respect to 180 [°] in electrical length. A line, that is, a line having an electrical length in a range of 144 [°] to 216 [°]. That is, the electrical length of the coupled line 5 is in a range of ± 20 [%] with respect to ½ wavelength of the fundamental frequency when the frequency corresponding to the data rate of the digital signal transmitted by the transmission circuit 1 is defined as the fundamental frequency. Is set. If the coupled line 5 is within this range, the frequency component that is an integral multiple of the fundamental frequency can be effectively attenuated in the signal propagating through the transmission line 3.

図１（ｄ）に示すように、結合線路５は、開放されている他端部５３が正弦波電圧の腹となり、グランドパターン７２にヴィア導体６を介して接地されている中央部５２が正弦波電圧の節となる。つまり、結合線路５における中央部５２と他端部５３との間の区間で、基本周波数の１／４波長の奇数倍の定在波Ｖ１，Ｖ３を発生する。これにより、結合線路５における中央部５２と他端部５３との間の区間は、基本周波数の奇数倍の周波数成分を減衰させる機能を有する。図１（ｄ）では、結合線路５における中央部５２と他端部５３との間の区間で基本周波数において発生する１／４波長定在波Ｖ１を実線で示し、基本周波数の３倍の周波数において発生する３／４波長定在波Ｖ３を一点鎖線で示している。   As shown in FIG. 1 (d), the coupled line 5 has an open other end 53 that is an antinode of a sine wave voltage, and a center 52 that is grounded to the ground pattern 72 via the via conductor 6. It becomes a node of wave voltage. That is, standing waves V1 and V3 that are odd multiples of a quarter wavelength of the fundamental frequency are generated in a section between the central portion 52 and the other end portion 53 in the coupled line 5. Thereby, the section between the central part 52 and the other end part 53 in the coupled line 5 has a function of attenuating a frequency component that is an odd multiple of the fundamental frequency. In FIG. 1 (d), a ¼ wavelength standing wave V1 generated at the fundamental frequency in the section between the central portion 52 and the other end portion 53 in the coupled line 5 is indicated by a solid line, and is a frequency three times the fundamental frequency. 3/4 standing wave V3 generated in FIG.

同時に、グランドパターン７１に接地されている一端部５１と中央部５２が共に正弦波電圧の腹となることにより、結合線路５における一端部５１と中央部５２との間の区間で基本周波数の１／４波長の偶数倍の定在波Ｖ２を発生する。これにより、結合線路５における一端部５１と中央部５２との間の区間は、基本周波数の偶数倍の周波数成分を減衰させる機能を有する。図１（ｄ）では、結合線路５における一端部５１と中央部５２との間の区間で基本周波数の２倍の周波数において発生する１／２波長定在波Ｖ２を点線で示している。   At the same time, the one end portion 51 and the central portion 52 that are grounded to the ground pattern 71 are both antinodes of the sine wave voltage, so that the fundamental frequency of 1 is obtained in the section between the one end portion 51 and the central portion 52 in the coupled line 5. A standing wave V2 having an even multiple of / 4 wavelength is generated. Thereby, the section between the one end portion 51 and the central portion 52 in the coupled line 5 has a function of attenuating a frequency component that is an even multiple of the fundamental frequency. In FIG. 1D, a half-wave standing wave V2 generated at a frequency twice the fundamental frequency in the section between the one end 51 and the center 52 in the coupled line 5 is indicated by a dotted line.

以上により、結合線路５は、伝送線路３を通過するデジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数、特に、１倍、２倍、３倍の周波数に対して減衰を与える。   As described above, the coupled line 5 attenuates the odd frequency and the even frequency of the fundamental frequency corresponding to the data rate of the digital signal passing through the transmission line 3, particularly, the frequency of 1 ×, 2 ×, and 3 ×. give.

第１実施形態で説明した図１（ａ）に示すプリント回路板２００について、シミュレーター（ＡＮＳＹＳ社 Ａｎｓｏｆｔ Ｄｅｓｉｇｎｅｒ）を使用して効果の検証を行った結果について説明する。以下、送信回路１が発生するデジタル信号のデータレートを１［Ｇｂｐｓ］とし、データレートに相当する基本周波数を１［ＧＨｚ］とした場合について説明する。   The result of having verified the effect about the printed circuit board 200 shown to Fig.1 (a) demonstrated in 1st Embodiment using the simulator (Ansys Ansdesign Designer) is demonstrated. Hereinafter, a case where the data rate of the digital signal generated by the transmission circuit 1 is 1 [Gbps] and the fundamental frequency corresponding to the data rate is 1 [GHz] will be described.

シミュレーションモデルとして、プリント配線板１００は、誘電体の厚さ１．６［ｍｍ］の両面基板である。誘電体はＦＲ４（比誘電率４．３）とし、導体は銅（導電率５．８×１０７［Ｓ／ｍ］）を用いた。伝送線路３は、長さ１２０［ｍｍ］、幅１［ｍｍ］、厚さ０．０３５［ｍｍ］とした。一端部５１をグランド導体７に接続した結合線路５は、長さ８２．６［ｍｍ］、幅１．５［ｍｍ］、厚さ０．０３５［ｍｍ］とした。伝送線路３と結合線路５とのギャップは０．２［ｍｍ］とした。結合線路５の中央部５２は、直径３００［μｍ］、長さ１．６［ｍｍ］のヴィア（スルーホール）に形成されたヴィア導体６に相当する０．７４［ｎＨ］のインダクタンスにてグランド導体７に接続した。 As a simulation model, the printed wiring board 100 is a double-sided board having a dielectric thickness of 1.6 [mm]. The dielectric was FR4 (relative permittivity 4.3), and the conductor was copper (conductivity 5.8 × 10 7 [S / m]). The transmission line 3 had a length of 120 [mm], a width of 1 [mm], and a thickness of 0.035 [mm]. The coupled line 5 in which the one end 51 is connected to the ground conductor 7 has a length of 82.6 [mm], a width of 1.5 [mm], and a thickness of 0.035 [mm]. The gap between the transmission line 3 and the coupling line 5 was 0.2 [mm]. The central portion 52 of the coupled line 5 is grounded with an inductance of 0.74 [nH] corresponding to a via conductor 6 formed in a via (through hole) having a diameter of 300 [μm] and a length of 1.6 [mm]. Connected to conductor 7.

以上の構成において、ノイズの低減度合いが分かるように、伝送線路３の始端から終端への信号の透過特性Ｓ２１を算出した。図２は、プリント配線板１００における透過特性Ｓ２１をシミュレーションにより算出した結果を示すグラフである。   In the above configuration, the transmission characteristic S21 of the signal from the start end to the end of the transmission line 3 is calculated so that the degree of noise reduction can be understood. FIG. 2 is a graph showing the result of calculating the transmission characteristic S21 in the printed wiring board 100 by simulation.

シミュレーションにより計算した結果、１［ＧＨｚ］にて−３１．６８［ｄＢ］、２［ＧＨｚ］にて−７．５７［ｄＢ］、３［ＧＨｚ］にて−２８．９６［ｄＢ］であった。注目した３つの周波数において−６［ｄＢ］以下となっており、半減以上のノイズ抑制を実現していることがわかった。   As a result of calculation by simulation, it was −31.68 [dB] at 1 [GHz], −7.57 [dB] at 2 [GHz], and −28.96 [dB] at 3 [GHz]. . It was found to be -6 [dB] or less at the three frequencies of interest, and it was found that noise suppression of more than half was realized.

以上、第１実施形態では、伝送線路３に隣接して配置した結合線路５の一端部５１及び中央部５２がグランド導体７に接続され、他端部５３が開放されている。これにより、伝送線路３を伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。特に、基本周波数の１倍、２倍、３倍の周波数成分を効果的に低減させることができる。これにより、伝送線路３、又は伝送線路３に接続されるケーブルから放射される不要電磁ノイズを、効果的に低減することができる。   As described above, in the first embodiment, the one end portion 51 and the central portion 52 of the coupling line 5 arranged adjacent to the transmission line 3 are connected to the ground conductor 7 and the other end portion 53 is open. Thereby, with respect to the digital signal transmitted through the transmission line 3, it is possible to attenuate the frequency components of odd and even multiples of the fundamental frequency corresponding to the data rate of the digital signal. In particular, it is possible to effectively reduce frequency components that are 1 time, 2 times, and 3 times the fundamental frequency. Thereby, the unnecessary electromagnetic noise radiated | emitted from the cable connected to the transmission line 3 or the transmission line 3 can be reduced effectively.

しかも、第１実施形態では、１つの伝送線路３に対して１つの結合線路５で奇数倍のみならず偶数倍の周波数成分を低減することができるので、ノイズ除去のために１つの伝送線路３に対して複数のスタブ線路を配置する必要がない。したがって、プリント配線板１００の配線領域を有効活用できるか、又はプリント配線板１００を小面積にする（小型化する）ことができる。   Moreover, in the first embodiment, the frequency components of not only odd times but also even times can be reduced with one coupling line 5 with respect to one transmission line 3, so that one transmission line 3 can be used for noise removal. However, it is not necessary to arrange a plurality of stub lines. Therefore, the wiring area of the printed wiring board 100 can be effectively used, or the printed wiring board 100 can be reduced in area (downsized).

［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図３は、本発明の第２実施形態に係るプリント回路板の平面図である。上記第１実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第２実施形態では、差動信号を伝送する場合について説明する。 [Second Embodiment]
Next, a printed circuit board according to a second embodiment of the present invention will be described. FIG. 3 is a plan view of a printed circuit board according to the second embodiment of the present invention. In the first embodiment, the case where a single-ended signal is transmitted as a digital signal has been described. In the second embodiment, a case where a differential signal is transmitted will be described.

近年、デジタルデータの高速化に伴い、ＥＭＩの低減と干渉の除去を目的に差動伝送方式が多用されている。第２実施形態では、プリント回路板２００Ａは、デジタル信号として差動信号を送信するよう構成された送信回路（信号源）１１と、プリント配線板１００Ａと、を備えている。送信回路１１は、プリント配線板１００Ａに実装されている。送信回路１１は、例えば半導体パッケージで構成されている。   In recent years, with the speeding up of digital data, a differential transmission method is frequently used for the purpose of reducing EMI and eliminating interference. In the second embodiment, the printed circuit board 200A includes a transmission circuit (signal source) 11 configured to transmit a differential signal as a digital signal, and a printed wiring board 100A. The transmission circuit 11 is mounted on the printed wiring board 100A. The transmission circuit 11 is composed of, for example, a semiconductor package.

第２実施形態においても、上記第１実施形態と同様、クロック埋め込み型シリアル伝送を行う。データと同期クロックが一緒にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化されたデータが伝送される。   Also in the second embodiment, clock embedded serial transmission is performed as in the first embodiment. The data and the synchronous clock are serialized together, and the encoded data is transmitted so that the logic transition rate between the high level and the low level is approximately 50%.

プリント配線板１００Ａは、複数の導体層が絶縁体層（誘電体層）を介して積層された多層基板である。第２実施形態においても、上記第１実施形態と同様、２層基板とした場合を例に説明する。なお、プリント配線板１００Ａの層構造は、上記第１実施形態と同様、一方の表面層を導体層１０１、他方の表面層を導体層１０２、導体層１０１と導体層１０２との間の絶縁体層を絶縁体層１０３として説明する。   The printed wiring board 100A is a multilayer board in which a plurality of conductor layers are laminated via an insulator layer (dielectric layer). In the second embodiment, as in the first embodiment, a case where a two-layer substrate is used will be described as an example. Note that the layer structure of the printed wiring board 100A is the same as in the first embodiment, in which one surface layer is the conductor layer 101, the other surface layer is the conductor layer 102, and the insulator between the conductor layer 101 and the conductor layer 102. The layer will be described as the insulator layer 103.

プリント配線板１００Ａは、グランド導体１７と、送信回路１１から送信されたデジタル信号（差動信号）を伝送する伝送線路として、一対の差動伝送線路３Ａ，３Ｂと、を有する。また、プリント配線板１００Ａは、各差動伝送線路３Ａ，３Ｂに沿って各差動伝送線路３Ａ，３Ｂと間隔をあけて配置され、各差動伝送線路３Ａ，３Ｂと電磁的に結合する一対の結合線路５Ａ，５Ｂを有する。   The printed wiring board 100A includes a ground conductor 17 and a pair of differential transmission lines 3A and 3B as transmission lines for transmitting a digital signal (differential signal) transmitted from the transmission circuit 11. Further, the printed wiring board 100A is disposed along the differential transmission lines 3A and 3B at a distance from the differential transmission lines 3A and 3B, and is coupled to the differential transmission lines 3A and 3B electromagnetically. Coupling lines 5A and 5B.

結合線路５Ａ，５Ｂは、複数の導体層１０１，１０２のうちいずれか、第２実施形態では導体層１０１に配置されている。よって、導体層１０１は、結合線路５Ａ，５Ｂが配置された導体層であり、導体層１０２は、結合線路５Ａ，５Ｂが配置された導体層１０１とは異なる導体層、つまり導体層１０１に隣接する導体層である。   The coupled lines 5A and 5B are arranged on one of the plurality of conductor layers 101 and 102, which is the conductor layer 101 in the second embodiment. Therefore, the conductor layer 101 is a conductor layer in which the coupled lines 5A and 5B are disposed, and the conductor layer 102 is adjacent to a conductor layer different from the conductor layer 101 in which the coupled lines 5A and 5B are disposed, that is, the conductor layer 101. It is a conductor layer.

グランド導体１７は、導体層１０１に配置されたグランドパターン（結合線路５Ａ，５Ｂと同じ層の同層グランドパターン）７１Ａ，７１Ｂを有する。また、グランド導体１７は、導体層１０２に配置されたグランドパターン（結合線路５Ａ，５Ｂと異なる層の異層グランドパターン）１７２を有する。また、グランド導体１７は、グランドパターン７１Ａ，７１Ｂとグランドパターン１７２とを電気的に接続する複数のグランドヴィア導体７３Ａ，７３Ｂを有する。グランドヴィア導体７３Ａ，７３Ｂは、プリント配線板１００Ａに形成されたヴィア（第２実施形態ではスルーホール）に形成された導体である。   The ground conductor 17 has ground patterns (same layer ground patterns in the same layer as the coupled lines 5A and 5B) 71A and 71B arranged on the conductor layer 101. Further, the ground conductor 17 has a ground pattern (different ground pattern of a different layer from the coupled lines 5A and 5B) 172 disposed on the conductor layer 102. The ground conductor 17 includes a plurality of ground via conductors 73A and 73B that electrically connect the ground patterns 71A and 71B and the ground pattern 172. The ground via conductors 73A and 73B are conductors formed in vias (through holes in the second embodiment) formed in the printed wiring board 100A.

一対の差動伝送線路３Ａ，３Ｂは、導体層１０１に互いに間隔をあけて配置されている。一対の差動伝送線路３Ａ，３Ｂは、互いに密に結合するように形成する必要があり、互いに隣接して配置されている。図３では、一対の差動伝送線路３Ａ，３Ｂは、互いに平行に配置されている。   The pair of differential transmission lines 3 </ b> A and 3 </ b> B are disposed on the conductor layer 101 at a distance from each other. The pair of differential transmission lines 3A and 3B must be formed so as to be closely coupled to each other, and are disposed adjacent to each other. In FIG. 3, the pair of differential transmission lines 3A and 3B are arranged in parallel to each other.

差動伝送線路３Ａは結合線路５Ａに、差動伝送線路３Ｂは結合線路５Ｂに、それぞれ隣接して配置されている。換言すると、結合線路５Ａは差動伝送線路３Ａに、結合線路５Ｂは差動伝送線路３Ｂに隣接して配置されている。第２実施形態では、結合線路５Ａ，５Ｂは、差動伝送線路３Ａ，３Ｂに平行に配置されている。   The differential transmission line 3A is disposed adjacent to the coupled line 5A, and the differential transmission line 3B is disposed adjacent to the coupled line 5B. In other words, the coupled line 5A is disposed adjacent to the differential transmission line 3A, and the coupled line 5B is disposed adjacent to the differential transmission line 3B. In the second embodiment, the coupled lines 5A and 5B are arranged in parallel to the differential transmission lines 3A and 3B.

一対のグランドパターン７１Ａ，７１Ｂは、差動伝送線路３Ａ，３Ｂ及び結合線路５Ａ，５Ｂを囲むように（挟むように）配置され、線路３Ａ，３Ｂ，５Ａ，５Ｂから漏れ出る電磁放射を低減するガードグランドとして機能している。また、グランドパターン１７２は、プリント配線板１００Ａの面に垂直な方向から見て（つまり、図３で）差動伝送線路３Ａ，３Ｂ、結合線路５Ａ，５Ｂ及びグランドパターン７１Ａ，７１Ｂに重なる位置に配置されている。   The pair of ground patterns 71A and 71B are arranged so as to surround (interpose) the differential transmission lines 3A and 3B and the coupled lines 5A and 5B, and reduce electromagnetic radiation leaking from the lines 3A, 3B, 5A, and 5B. It functions as a guard ground. Further, the ground pattern 172 is located at a position overlapping the differential transmission lines 3A and 3B, the coupled lines 5A and 5B, and the ground patterns 71A and 71B when viewed from the direction perpendicular to the surface of the printed wiring board 100A (that is, in FIG. 3). Has been placed.

一対の差動伝送線路３Ａ，３Ｂの始端は、送信回路１１に接続され、一対の差動伝送線路３Ａ，３Ｂの終端には、終端抵抗１４が接続されている。差動伝送線路３Ａ，３Ｂには、それぞれ極性が異なったデジタル信号が伝送される。   The start ends of the pair of differential transmission lines 3A and 3B are connected to the transmission circuit 11, and the termination resistor 14 is connected to the end of the pair of differential transmission lines 3A and 3B. Digital signals having different polarities are transmitted to the differential transmission lines 3A and 3B.

なお、図示は省略するが、受信回路が、一対の差動伝送線路３Ａ，３Ｂの終端（終端抵抗１４の両端）にプリント配線板１００Ａの配線パターン又はプリント配線板１００Ａにコネクタ等で連結されるケーブルを介して接続されている。つまり、受信回路は、プリント配線板１００Ａに実装されていてもよいし、別の基板に実装されてプリント配線板１００Ａにケーブル接続されていてもよい。これにより、受信回路は、送信回路１１から送信され、一対の差動伝送線路３Ａ，３Ｂを伝送した差動信号（デジタル信号）を受信することができる。   In addition, although illustration is abbreviate | omitted, a receiving circuit is connected by the connector etc. to the wiring pattern of 100 A of printed wiring boards, or the printed wiring board 100A to the termination | terminus (both ends of termination resistance 14) of a pair of differential transmission lines 3A and 3B. Connected via cable. That is, the receiving circuit may be mounted on the printed wiring board 100A, or may be mounted on another board and connected to the printed wiring board 100A by a cable. Thereby, the receiving circuit can receive the differential signal (digital signal) transmitted from the transmitting circuit 11 and transmitted through the pair of differential transmission lines 3A and 3B.

結合線路５Ａ，５Ｂは、差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部５１Ａ，５１Ｂがグランド導体１７のグランドパターン７１Ａ，７１Ｂにそれぞれ接続され（繋がれ）ており、配線方向の他端部５３Ａ，５３Ｂが開放されている。グランドパターン７１Ａ，７１Ｂは、表面積が結合線路５Ａ，５Ｂよりも大きく形成されている。これにより、グランドパターン７１Ａ，７１Ｂの各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路５Ａ，５Ｂの一端部５１Ａ，５１Ｂの接地効果が高められている。   In the coupling lines 5A and 5B, one end portions 51A and 51B in the wiring direction along the differential transmission lines 3A and 3B are respectively connected (connected) to the ground patterns 71A and 71B of the ground conductor 17, and the other end in the wiring direction. The parts 53A and 53B are open. The ground patterns 71A and 71B have a surface area larger than that of the coupled lines 5A and 5B. As a result, the ground potential at each position of the ground patterns 71A and 71B is made uniform (impedance reduction), and the grounding effect of the one end portions 51A and 51B of the coupled lines 5A and 5B is enhanced.

そして、結合線路５Ａ，５Ｂの配線方向の中央部５２Ａ，５２Ｂと、グランド導体１７のグランドパターン１７２と、が接続部材であるヴィア導体６Ａ，６Ｂでそれぞれ接続されている。ヴィア導体６Ａ，６Ｂは、プリント配線板１００Ａに形成されたヴィア（第２実施形態ではスルーホール）に形成された導体である。   The central portions 52A and 52B in the wiring direction of the coupled lines 5A and 5B are connected to the ground pattern 172 of the ground conductor 17 by via conductors 6A and 6B which are connection members, respectively. The via conductors 6A and 6B are conductors formed in vias (through holes in the second embodiment) formed in the printed wiring board 100A.

第２実施形態では、結合線路５Ａ，５Ｂは、配線方向の長さが、基本周波数の１／２波長（許容差を含む）に設定された線路（１／２波長線路）である。ここで、第２実施形態では、基本周波数の１／２波長（許容差を含む）に設定された線路とは、電気長で１８０［°］に対し±２０［％］程度の許容差を有する線路、即ち、電気長で１４４［°］以上２１６［°］以下の範囲の線路をいう。つまり、結合線路５Ａ，５Ｂの電気長は、送信回路１１が送信するデジタル信号のデータレートに相当する周波数を基本周波数としたときに、基本周波数の１／２波長に対し±２０［％］の範囲に設定されている。結合線路５Ａ，５Ｂがこの範囲であれば、差動伝送線路３Ａ，３Ｂを伝搬する信号において、基本周波数の整数倍の周波数成分を効果的に減衰させることができる。   In the second embodiment, the coupled lines 5A and 5B are lines (1/2 wavelength lines) whose length in the wiring direction is set to ½ wavelength (including tolerance) of the fundamental frequency. Here, in the second embodiment, the line set to ½ wavelength (including tolerance) of the fundamental frequency has a tolerance of about ± 20 [%] with respect to 180 [°] in electrical length. A line, that is, a line having an electrical length in a range of 144 [°] to 216 [°]. That is, the electrical lengths of the coupled lines 5A and 5B are ± 20 [%] with respect to ½ wavelength of the fundamental frequency when the frequency corresponding to the data rate of the digital signal transmitted by the transmission circuit 11 is defined as the fundamental frequency. Set to range. If the coupled lines 5A and 5B are within this range, it is possible to effectively attenuate the frequency component that is an integral multiple of the fundamental frequency in the signal propagating through the differential transmission lines 3A and 3B.

以上、第２実施形態では、差動伝送線路３Ａ，３Ｂにそれぞれ隣接して配置した結合線路５Ａ，５Ｂの一端部５１Ａ，５１Ｂ及び中央部５２Ａ，５２Ｂがグランド導体１７に接続され、他端部５３Ａ，５３Ｂが開放されている。これにより、差動伝送線路３Ａ，３Ｂを伝送するデジタル信号に対して、デジタル信号のデータレートに対応する基本周波数の奇数倍及び偶数倍の周波数成分を減衰させることができる。特に、基本周波数の１倍、２倍、３倍の周波数成分を効果的に低減させることができる。これにより、差動伝送線路３Ａ，３Ｂ、又は差動伝送線路３Ａ，３Ｂに接続されるケーブルから放射される不要電磁ノイズを、効果的に低減することができる。   As described above, in the second embodiment, the one end portions 51A and 51B and the central portions 52A and 52B of the coupling lines 5A and 5B arranged adjacent to the differential transmission lines 3A and 3B are connected to the ground conductor 17 and the other end portion. 53A and 53B are open. Thereby, with respect to the digital signal transmitted through the differential transmission lines 3 </ b> A and 3 </ b> B, it is possible to attenuate the frequency components of odd and even multiples of the fundamental frequency corresponding to the data rate of the digital signal. In particular, it is possible to effectively reduce frequency components that are 1 time, 2 times, and 3 times the fundamental frequency. Thereby, the unnecessary electromagnetic noise radiated | emitted from differential transmission line 3A, 3B or the cable connected to differential transmission line 3A, 3B can be reduced effectively.

しかも、第２実施形態では、１つの差動伝送線路３Ａ（３Ｂ）に対して１つの結合線路５Ａ（５Ｂ）で奇数倍のみならず偶数倍の周波数成分を低減することができる。よって、ノイズ除去のために１つの差動伝送線路３Ａ（３Ｂ）に対して複数のスタブ線路を配置する必要がない。したがって、プリント配線板１００Ａの配線領域を有効活用できるか、又はプリント配線板１００Ａを小面積にする（小型化する）ことができる。   Moreover, in the second embodiment, it is possible to reduce not only odd multiples but also even multiple frequency components with one coupled transmission line 5A (5B) with respect to one differential transmission line 3A (3B). Therefore, it is not necessary to arrange a plurality of stub lines for one differential transmission line 3A (3B) for noise removal. Therefore, the wiring area of the printed wiring board 100A can be effectively used, or the printed wiring board 100A can be reduced in area (downsized).

［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図４は、本発明の第３実施形態に係るプリント回路板を説明するための図である。図４（ａ）はプリント回路板の平面図、図４（ｂ）はプリント回路板の回路構成を示す回路図、図４（ｃ）は基本周波数の１倍、２倍、３倍の周波数において結合線路に発生する電圧定在波の様子を示す模式図である。以下、第３実施形態において、上記第１実施形態と同様の構成については、同一符号を付して説明を省略し、異なる部分について説明する。 [Third Embodiment]
Next, a printed circuit board according to a third embodiment of the invention will be described. FIG. 4 is a view for explaining a printed circuit board according to the third embodiment of the present invention. 4A is a plan view of the printed circuit board, FIG. 4B is a circuit diagram showing the circuit configuration of the printed circuit board, and FIG. 4C is a frequency that is 1 time, 2 times, and 3 times the fundamental frequency. It is a schematic diagram which shows the mode of the voltage standing wave which generate | occur | produces in a coupling line. Hereinafter, in 3rd Embodiment, about the structure similar to the said 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted and a different part is demonstrated.

図４（ａ）に示す第３実施形態のプリント回路板２００Ｂのプリント配線板１００Ｂでは、上記第１実施形態のプリント回路板２００のプリント配線板１００の接続部材であるヴィア導体６の代わりに、ヴィア導体３６としたものである。その他の構成は、上記第１実施形態と同様である。   In the printed wiring board 100B of the printed circuit board 200B of the third embodiment shown in FIG. 4A, instead of the via conductor 6 that is a connecting member of the printed wiring board 100 of the printed circuit board 200 of the first embodiment, The via conductor 36 is used. Other configurations are the same as those in the first embodiment.

ヴィア導体３６が形成されているヴィアは、他のヴィア導体７３が形成されているヴィアよりも小径に形成されている。よって、ヴィア導体３６は、他のヴィア導体７３よりもインダクタンスが大きい。   The vias in which the via conductors 36 are formed have a smaller diameter than the vias in which the other via conductors 73 are formed. Therefore, the via conductor 36 has a larger inductance than the other via conductors 73.

結合線路５の一端部５１は、直接グランドパターン７１に接続されているので、インダクタンスはヴィア導体３６に比して無視できる程度である。よって、図４（ｂ）に示すように、結合線路５の中央部５２は、ヴィア導体３６を等価的に表したインダクタンス素子９を介してグランド導体７に接続されていると考えることができる。   Since one end 51 of the coupled line 5 is directly connected to the ground pattern 71, the inductance is negligible compared to the via conductor 36. Therefore, as shown in FIG. 4B, it can be considered that the central portion 52 of the coupled line 5 is connected to the ground conductor 7 via the inductance element 9 equivalently representing the via conductor 36.

上記第１実施形態の図１（ｄ）の説明と同様に、図４（ｃ）には、基本周波数において発生する１／４波長定在波Ｖ１を実線で示している。また、基本周波数の２倍の周波数において発生する１／２波長定在波Ｖ２を点線で示している。また、基本周波数の３倍の周波数において発生する３／４波長定在波Ｖ３を一点鎖線で示している。   Similar to the description of FIG. 1D of the first embodiment, FIG. 4C shows a ¼ wavelength standing wave V1 generated at the fundamental frequency by a solid line. Further, a half-wave standing wave V2 generated at a frequency twice the fundamental frequency is indicated by a dotted line. Further, a 3/4 wavelength standing wave V3 generated at a frequency three times the fundamental frequency is indicated by a one-dot chain line.

ここで、インダクタンス素子９により、結合線路５の中央部５２は、上記第１実施形態の場合に比べて、グランド導体７に比較して少し高いインピーダンスを持つようになる。これにより、基本周波数の２倍の周波数において、結合線路５の中央部５２と他端部５３が共に正弦波電圧の腹となる１／２波長定在波Ｖ２’が発生する。   Here, due to the inductance element 9, the central portion 52 of the coupled line 5 has a slightly higher impedance than the ground conductor 7 as compared with the case of the first embodiment. As a result, a half-wave standing wave V <b> 2 ′ in which the central portion 52 and the other end portion 53 of the coupled line 5 are antinodes of the sine wave voltage is generated at a frequency twice the fundamental frequency.

上記第１実施形態においても、結合線路５の一端部５１と中央部５２がともに正弦波電圧の節となる１／２波長定在波Ｖ２は発生していたが、開放端のない短絡端のみの線路に発生する定在波は利得が小さい。   Also in the first embodiment, the half-wave standing wave V2 in which the one end portion 51 and the central portion 52 of the coupled line 5 are both nodes of the sine wave voltage is generated, but only the short-circuited end without the open end. The standing wave generated in this line has a small gain.

第３実施形態によれば、結合線路５の２つの区間でモードの異なる２つの定在波Ｖ２，Ｖ２’が発生する。これにより、ノイズ低減効果の小さかった基本周波数の２倍の周波数のノイズをより低減することが可能となる。   According to the third embodiment, two standing waves V 2 and V 2 ′ having different modes are generated in two sections of the coupled line 5. As a result, it is possible to further reduce noise having a frequency twice as high as the fundamental frequency, which has a small noise reduction effect.

以下、図４（ａ）に示す本発明の第３実施形態のプリント回路板２００Ｂについて、シミュレーションを使用して効果の検証を行った結果について説明する。シミュレーションモデルとして、プリント配線板１００Ｂは、誘電体の厚さ１．６［ｍｍ］の両面基板である。誘電体はＦＲ４（比誘電率４．３）とし、導体は銅（導電率５．８×１０７［Ｓ／ｍ］）を用いた。 Hereinafter, the result of verifying the effect of the printed circuit board 200B according to the third embodiment of the present invention shown in FIG. 4A using simulation will be described. As a simulation model, the printed wiring board 100B is a double-sided board having a dielectric thickness of 1.6 [mm]. The dielectric was FR4 (relative permittivity 4.3), and the conductor was copper (conductivity 5.8 × 10 7 [S / m]).

伝送線路３は、長さ１２０［ｍｍ］、幅１［ｍｍ］、厚さ０．０３５［ｍｍ］とした。一端部５１をグランド導体７に接続した結合線路５は、長さ８１．３［ｍｍ］、幅１．５［ｍｍ］、厚さ０．０３５［ｍｍ］とした。伝送線路３と結合線路５とのギャップは０．２［ｍｍ］とした。結合線路５の中央部５２は、直径１００［μｍ］、長さ１．６［ｍｍ］のヴィア（スルーホール）に形成したヴィア導体３６相当する１．１ｎＨのインダクタンス素子９にてグランド導体７に接続した。   The transmission line 3 had a length of 120 [mm], a width of 1 [mm], and a thickness of 0.035 [mm]. The coupled line 5 having one end 51 connected to the ground conductor 7 has a length of 81.3 [mm], a width of 1.5 [mm], and a thickness of 0.035 [mm]. The gap between the transmission line 3 and the coupling line 5 was 0.2 [mm]. The central portion 52 of the coupled line 5 is connected to the ground conductor 7 by a 1.1 nH inductance element 9 corresponding to a via conductor 36 formed in a via (through hole) having a diameter of 100 [μm] and a length of 1.6 [mm]. Connected.

以上の構成において、ノイズの低減度合いが分かるように、伝送線路３の始端から終端への信号の透過特性Ｓ２１を算出した。図５は、プリント配線板１００Ｂにおける透過特性Ｓ２１をシミュレーションにより算出した結果を示すグラフである。   In the above configuration, the transmission characteristic S21 of the signal from the start end to the end of the transmission line 3 is calculated so that the degree of noise reduction can be understood. FIG. 5 is a graph showing the result of calculating the transmission characteristic S21 in the printed wiring board 100B by simulation.

シミュレーションにより計算した結果、１［ＧＨｚ］にて−２５．３８［ｄＢ］、２［ＧＨｚ］にて−９．９６［ｄＢ］、３［ＧＨｚ］にて−２４．６９［ｄＢ］であった。注目した３つの周波数において−６［ｄＢ］以下となっており、半減以上のノイズ抑制を実現していることがわかった。   As a result of calculation by simulation, it was −25.38 [dB] at 1 [GHz], −9.96 [dB] at 2 [GHz], and −24.69 [dB] at 3 [GHz]. . It was found to be -6 [dB] or less at the three frequencies of interest, and it was found that noise suppression of more than half was realized.

さらに、インダクタンス素子９のインダクタンスを１．１［ｎＨ］としたことにより、上記第１実施形態で説明した図２と比較して、基本周波数の２倍の周波数における減衰を約２．５［ｄＢ］増加することがわかった。   Furthermore, by setting the inductance of the inductance element 9 to 1.1 [nH], the attenuation at a frequency twice the fundamental frequency is about 2.5 [dB] as compared with FIG. 2 described in the first embodiment. ] It was found to increase.

つまり、結合線路５の中央部５２とグランド導体７との間に、インダクタンス成分を有するヴィア導体３６（接続部材）を入れ、その値を大きくしていくことによって、基本周波数の２倍の周波数の低減量は増加していく。   That is, by inserting a via conductor 36 (connection member) having an inductance component between the central portion 52 of the coupled line 5 and the ground conductor 7 and increasing its value, the frequency of twice the fundamental frequency can be obtained. The amount of reduction will increase.

しかし、それと同時に、結合線路５にヴィア導体３６のインピーダンス（リアクタンス）が加算されるため、結合線路５の電気長が延長されたようになる。その結果、定在波の周波数が低周波へシフトする。このシフトによってずれた共振周波数を１［ＧＨｚ］，２［ＧＨｚ］，３［ＧＨｚ］に戻すには、結合線路５の長さを短くすればよい。   However, at the same time, since the impedance (reactance) of the via conductor 36 is added to the coupled line 5, the electrical length of the coupled line 5 is extended. As a result, the frequency of the standing wave is shifted to a low frequency. In order to return the resonance frequency shifted by this shift to 1 [GHz], 2 [GHz], and 3 [GHz], the length of the coupled line 5 may be shortened.

ヴィア導体３６のインピーダンスＺは、下記の式（１）のように、インダクタンスＬと周波数ｆの積に比例するため、３つの周波数に対しての影響度は均等ではない。
Ｚ∝Ｌ＊ｆ ・・・（１） Since the impedance Z of the via conductor 36 is proportional to the product of the inductance L and the frequency f as shown in the following equation (1), the degree of influence on the three frequencies is not uniform.
Z∝L * f (1)

基本周波数の２倍の周波数の低減量を増加させるためにヴィア導体３６のインダクタンスの値を大きくするほど、３つの共振周波数が所望の周波数１［ＧＨｚ］，２［ＧＨｚ］，３［ＧＨｚ］からずれることになる。   As the value of the inductance of the via conductor 36 is increased in order to increase the amount of frequency reduction that is twice the fundamental frequency, the three resonance frequencies are increased from the desired frequencies 1 [GHz], 2 [GHz], and 3 [GHz]. It will shift.

図６は、本発明の第３実施形態に係るプリント回路板における接続部材としてのヴィア導体３６のインダクタンス値に対する透過特性及び結合線路の長さの関係を示すグラフである。   FIG. 6 is a graph showing the relationship between the transmission characteristic and the length of the coupled line with respect to the inductance value of the via conductor 36 as a connection member in the printed circuit board according to the third embodiment of the present invention.

図６（ａ）はヴィア導体３６のインダクタンス値に対する、１［ＧＨｚ］、２［ＧＨｚ］、３［ＧＨｚ］の各周波数における透過量を示すグラフである。接続部材であるヴィア導体３６のインダクタンス値が０．５［ｎＨ］から３［ｎＨ］の範囲内であれば、３つの周波数のノイズが同時に半分以上低減することがわかる。   FIG. 6A is a graph showing the transmission amount at each frequency of 1 [GHz], 2 [GHz], and 3 [GHz] with respect to the inductance value of the via conductor 36. It can be seen that if the inductance value of the via conductor 36, which is a connecting member, is in the range of 0.5 [nH] to 3 [nH], noise at three frequencies is simultaneously reduced by more than half.

また、図６（ｂ）は、ヴィア導体３６のインダクタンス値を０．５［ｎＨ］から３［ｎＨ］の範囲で変動させたときに３つの周波数のノイズを同時に半分以上低減するための結合線路５の長さを示している。長さの表記は、プリント配線板１００Ｂにおける１波長を３６０［°］としたときの電気長で表しており、結合線路５の電気長の範囲は１５４［°］以上１７０［°］以下である。   FIG. 6B shows a coupled line for simultaneously reducing noise of three frequencies by more than half when the inductance value of the via conductor 36 is varied in the range of 0.5 [nH] to 3 [nH]. The length of 5 is shown. The notation of length is represented by the electrical length when one wavelength in the printed wiring board 100B is 360 [°], and the range of the electrical length of the coupled line 5 is not less than 154 [°] and not more than 170 [°]. .

図６（ａ）および図６（ｂ）では、基本周波数１［ＧＨｚ］のときのヴィア導体３６のインダクタンス値で説明している。基本周波数で正規化することにより、汎用的な表現が可能である。すなわち、基本周波数で正規化し、リアクタンスで表現すれば、３．２［Ω］以上１８．８［Ω］以下の範囲と表記できる。   In FIG. 6A and FIG. 6B, the inductance value of the via conductor 36 when the fundamental frequency is 1 [GHz] is described. Generalization is possible by normalizing with the fundamental frequency. That is, when normalized by the fundamental frequency and expressed by reactance, it can be expressed as a range of 3.2 [Ω] or more and 18.8 [Ω] or less.

なお、接続部材がヴィア導体３６である場合について説明したが、接続部材が結合線路５の中央部５２とグランド導体７とを電気的に接続する、インダクタンス成分を有するものであれば、ヴィア導体３６に限定するものではない。この場合、接続部材のインダクタンス成分によるリアクタンスが、３．２［Ω］以上１８．８［Ω］以下の範囲となるものを選択するのが好ましい。   The case where the connecting member is the via conductor 36 has been described. However, if the connecting member electrically connects the central portion 52 of the coupling line 5 and the ground conductor 7 and has an inductance component, the via conductor 36 is used. It is not limited to. In this case, it is preferable to select a connection member whose reactance due to the inductance component is in the range of 3.2 [Ω] to 18.8 [Ω].

［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図７は、本発明の第４実施形態に係るプリント回路板の平面図である。上記第３実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第４実施形態では、差動信号を伝送する場合について説明する。図７において、上記第１〜第３実施形態と同様の構成については、同一符号を付して説明を省略し、異なる部分について説明する。 [Fourth Embodiment]
Next, a printed circuit board according to a fourth embodiment of the invention will be described. FIG. 7 is a plan view of a printed circuit board according to the fourth embodiment of the present invention. In the third embodiment, a case where a single-ended signal is transmitted as a digital signal has been described. In the fourth embodiment, a case where a differential signal is transmitted will be described. In FIG. 7, about the structure similar to the said 1st-3rd embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted and a different part is demonstrated.

第４実施形態のプリント回路板２００Ｃのプリント配線板１００Ｃでは、上記第２実施形態のプリント回路板２００Ａのプリント配線板１００Ａの接続部材であるヴィア導体６Ａ，６Ｂの代わりに、ヴィア導体３６Ａ，３６Ｂとしたものである。その他の構成は、上記第２実施形態と同様である。なお、ヴィア導体３６Ａ，３６Ｂは、上記第３実施形態で説明したヴィア導体３６と同様の構成である。即ち、ヴィア導体３６Ａ，３６Ｂは、他のヴィア導体７３Ａ，７３Ｂよりもインダクタンスが大きい。   In the printed wiring board 100C of the printed circuit board 200C of the fourth embodiment, the via conductors 36A and 36B are used instead of the via conductors 6A and 6B that are connecting members of the printed wiring board 100A of the printed circuit board 200A of the second embodiment. It is what. Other configurations are the same as those of the second embodiment. The via conductors 36A and 36B have the same configuration as the via conductor 36 described in the third embodiment. That is, the via conductors 36A and 36B have a larger inductance than the other via conductors 73A and 73B.

つまり、ヴィア導体３６Ａ，３６Ｂのインダクタンス成分により、結合線路５Ａ，５Ｂそれぞれにおける２つの区間で、モードの異なる２つの定在波がそれぞれ発生する。これにより、ノイズ低減効果の小さかった基本周波数の２倍の周波数のノイズをより低減することが可能となる。   That is, two standing waves having different modes are generated in two sections in each of the coupled lines 5A and 5B by the inductance components of the via conductors 36A and 36B. As a result, it is possible to further reduce noise having a frequency twice as high as the fundamental frequency, which has a small noise reduction effect.

上記第３実施形態と同様、第４実施形態においても、ヴィア導体３６Ａ，３６Ｂのリアクタンスを、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。   Similar to the third embodiment, also in the fourth embodiment, the reactances of the via conductors 36A and 36B are preferably set in a range of 3.2 [Ω] or more and 18.8 [Ω] or less.

また、上記第３実施形態と同様、第４実施形態においても、結合線路５Ａ，５Ｂの電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。   Similarly to the third embodiment, also in the fourth embodiment, it is preferable that the electrical lengths of the coupled lines 5A and 5B be set to 154 [°] or more and 170 [°] or less.

本第４実施形態の構成によって、差動伝送形態においても、上記第３実施形態と同様にして、デジタル信号の伝送に不要な基本周波数の１倍、２倍、３倍の信号の除去効果を高めることができる。   With the configuration of the fourth embodiment, even in the differential transmission mode, similarly to the third embodiment, the signal removal effect of 1, 2 or 3 times the fundamental frequency unnecessary for digital signal transmission can be obtained. Can be increased.

なお、接続部材がヴィア導体３６Ａ，３６Ｂである場合について説明したが、ヴィア導体３６Ａ，３６Ｂに限定するものではない。接続部材が結合線路５Ａ，５Ｂの中央部５２Ａ，５２Ｂとグランド導体１７とを電気的に接続する、インダクタンス成分を有するものであればよい。この場合、接続部材のインダクタンス成分によるリアクタンスが、３．２［Ω］以上１８．８［Ω］以下の範囲となるものを選択するのが好ましい。   Although the case where the connecting members are the via conductors 36A and 36B has been described, the present invention is not limited to the via conductors 36A and 36B. The connecting member only needs to have an inductance component that electrically connects the central portions 52A and 52B of the coupled lines 5A and 5B and the ground conductor 17. In this case, it is preferable to select a connection member whose reactance due to the inductance component is in the range of 3.2 [Ω] to 18.8 [Ω].

［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図８は、本発明の第５実施形態に係るプリント回路板の平面図である。上記第１〜第４実施形態では、結合線路を、伝送線路が配置された層と同一の導体層に配置した場合について説明した。第５実施形態では、結合線路を伝送線路が配置された導体層とは異なる隣接する導体層に配置した場合について説明する。なお、図８において、上記実施形態と同様の構成については、同一符号を付して説明を省略する。以下、上記実施形態と異なる点について説明する。 [Fifth Embodiment]
Next, a printed circuit board according to a fifth embodiment of the invention will be described. FIG. 8 is a plan view of a printed circuit board according to the fifth embodiment of the present invention. In the first to fourth embodiments, the case where the coupled line is disposed on the same conductor layer as the layer on which the transmission line is disposed has been described. 5th Embodiment demonstrates the case where a coupling line is arrange | positioned in the adjacent conductor layer different from the conductor layer in which the transmission line is arrange | positioned. In FIG. 8, the same components as those in the above embodiment are denoted by the same reference numerals and description thereof is omitted. Hereinafter, a different point from the said embodiment is demonstrated.

図８に示すプリント回路板２００Ｄのプリント配線板１００Ｄは、上記第１〜第３実施形態と同様、２層基板（多層基板）であり、一方の表面層を導体層１０１、他方の表面層を導体層１０２、絶縁体層を絶縁体層１０３とする。図８では、導体層１０２側からプリント回路板２００Ｄを見た平面図を示している。   A printed wiring board 100D of the printed circuit board 200D shown in FIG. 8 is a two-layer board (multilayer board) as in the first to third embodiments. One surface layer is the conductor layer 101 and the other surface layer is the other. The conductor layer 102 and the insulator layer are referred to as an insulator layer 103. FIG. 8 shows a plan view of the printed circuit board 200D viewed from the conductor layer 102 side.

プリント配線板１００Ｄは、グランド導体１７Ｄと、送信回路１１から送信された差動信号（デジタル信号）を伝送する伝送線路である一対の差動伝送線路３Ａ，３Ｂとを有する。また、プリント配線板１００Ｄは、差動伝送線路３Ａ，３Ｂに沿って差動伝送線路３Ａ，３Ｂと間隔をあけて配置され、一対の差動伝送線路３Ａ，３Ｂと電磁的に結合する１つの結合線路１５を有する。   The printed wiring board 100 </ b> D includes a ground conductor 17 </ b> D and a pair of differential transmission lines 3 </ b> A and 3 </ b> B that are transmission lines that transmit a differential signal (digital signal) transmitted from the transmission circuit 11. Further, the printed wiring board 100D is disposed along the differential transmission lines 3A and 3B at a distance from the differential transmission lines 3A and 3B, and is electromagnetically coupled to the pair of differential transmission lines 3A and 3B. A coupling line 15 is provided.

結合線路１５は、差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部１５１がグランド導体１７Ｄに接続され、配線方向の他端部１５３が開放されている。ここで、図８中、プリント配線板１００Ｄの裏側（導体層１０１）には、送信回路１１及び終端抵抗１４が実装されており、一対の差動伝送線路３Ａ，３Ｂが配置されている。また、図８中、プリント配線板１００Ｄの表側（導体層１０２）には、結合線路１５が差動伝送線路３Ａ，３Ｂに沿って配置されている。結合線路１５は、導体層１０２に配置されており、一対の差動伝送線路３Ａ，３Ｂは、結合線路１５が配置された導体層１０２に隣接する、導体層１０２とは異なる導体層１０１に配置されている。   In the coupling line 15, one end 151 in the wiring direction along the differential transmission lines 3A and 3B is connected to the ground conductor 17D, and the other end 153 in the wiring direction is opened. Here, in FIG. 8, the transmission circuit 11 and the termination resistor 14 are mounted on the back side (conductor layer 101) of the printed wiring board 100D, and a pair of differential transmission lines 3A and 3B are arranged. In FIG. 8, the coupling line 15 is arranged along the differential transmission lines 3 </ b> A and 3 </ b> B on the front side (conductor layer 102) of the printed wiring board 100 </ b> D. The coupling line 15 is disposed on the conductor layer 102, and the pair of differential transmission lines 3 </ b> A and 3 </ b> B are disposed on a conductor layer 101 that is adjacent to the conductor layer 102 on which the coupling line 15 is disposed and is different from the conductor layer 102. Has been.

そして、一対の差動伝送線路３Ａ，３Ｂは、プリント配線板１００Ｄの面に垂直な方向から見て、１つの結合線路１５に重なる位置に配置されている。換言すると、１つの結合線路１５は、プリント配線板１００Ｄの面に垂直な方向から見て、一対の差動伝送線路３Ａ，３Ｂに重なる位置に配置されている。つまり、第５実施形態では、上記第２実施形態とは異なり、一対の差動線路３Ａ，３Ｂに対して１つの結合線路１５を配置している。この結合線路１５は、一対の差動伝送線路３Ａ，３Ｂに平行に配置されている。   The pair of differential transmission lines 3A and 3B are arranged at positions overlapping one coupling line 15 when viewed from a direction perpendicular to the surface of the printed wiring board 100D. In other words, one coupling line 15 is disposed at a position overlapping the pair of differential transmission lines 3A and 3B when viewed from the direction perpendicular to the surface of the printed wiring board 100D. That is, in the fifth embodiment, unlike the second embodiment, one coupling line 15 is arranged for the pair of differential lines 3A and 3B. The coupling line 15 is disposed in parallel to the pair of differential transmission lines 3A and 3B.

グランド導体１７Ｄは、導体層１０１に配置されたグランドパターン（結合線路１５と異なる層の異層グランドパターン）１７１Ａ，１７１Ｂを有する。また、グランド導体１７Ｄは、導体層１０２に配置されたグランドパターン（結合線路１５と同じ層の同層グランドパターン）１７２Ｄを有する。また、グランド導体１７は、グランドパターン１７１Ａ，１７１Ｂとグランドパターン１７２Ｄとを電気的に接続する複数のグランドヴィア導体１７３を有する。グランドヴィア導体１７３は、プリント配線板１００Ｄに形成されたヴィア（第５実施形態ではスルーホール）に形成された導体である。   The ground conductor 17D has ground patterns (different layer ground patterns different from the coupling line 15) 171A and 171B arranged on the conductor layer 101. The ground conductor 17D has a ground pattern (same layer ground pattern in the same layer as the coupled line 15) 172D arranged in the conductor layer 102. The ground conductor 17 includes a plurality of ground via conductors 173 that electrically connect the ground patterns 171A and 171B and the ground pattern 172D. The ground via conductor 173 is a conductor formed in a via (through hole in the fifth embodiment) formed in the printed wiring board 100D.

グランドパターン１７１Ａ，１７１Ｂは、差動伝送線路３Ａ，３Ｂを囲むように（挟むように）配置され、グランドパターン１７２Ｄは、結合線路１５を囲むように配置されている。これにより、グランドパターン１７１Ａ，１７１Ｂ，１７２Ｄは、線路３Ａ，３Ｂ，１５から漏れ出る電磁放射を低減するガードグランドとして機能している。   The ground patterns 171A and 171B are arranged so as to surround (interpose) the differential transmission lines 3A and 3B, and the ground pattern 172D is arranged so as to surround the coupling line 15. Thus, the ground patterns 171A, 171B, and 172D function as guard grounds that reduce electromagnetic radiation leaking from the lines 3A, 3B, and 15.

結合線路１５は、一対の差動伝送線路３Ａ，３Ｂに沿う配線方向の一端部１５１がグランド導体１７Ｄのグランドパターン１７２Ｄに接続され（繋がれ）ており、配線方向の他端部１５３が開放されている。グランドパターン１７２Ｄは、表面積が結合線路１５よりも大きく形成されている。これにより、グランドパターン１７２Ｄの各位置でのグランド電位の均一化（インピーダンスの低減化）を図っており、結合線路１５の一端部１５１の接地効果が高められている。   In the coupling line 15, one end 151 in the wiring direction along the pair of differential transmission lines 3A and 3B is connected (connected) to the ground pattern 172D of the ground conductor 17D, and the other end 153 in the wiring direction is opened. ing. The ground pattern 172D has a surface area larger than that of the coupled line 15. Thereby, the ground potential is made uniform (impedance reduction) at each position of the ground pattern 172D, and the grounding effect of the one end 151 of the coupled line 15 is enhanced.

そして、結合線路１５の配線方向の中央部１５２と、グランド導体１７Ｄのグランドパターン１７２Ｄとが、導体層１０２に配置された導体パターン（接続部材）５６，５６で接続され（繋がれ）ている。なお、導体パターン５６は、１つでもよいが、第５実施形態では、結合線路１５がグランドパターン１７２Ｄで囲われているので、２つ（複数）有している。   The central portion 152 in the wiring direction of the coupled line 15 and the ground pattern 172D of the ground conductor 17D are connected (connected) by conductor patterns (connection members) 56 and 56 disposed on the conductor layer 102. Although the number of conductor patterns 56 may be one, in the fifth embodiment, since the coupled line 15 is surrounded by the ground pattern 172D, there are two (plural).

第５実施形態では、結合線路１５が、プリント配線板１００Ｄの面に垂直な方向から見て、一対の差動伝送線路３Ａ，３Ｂに重なる位置に配置されている。したがって、伝送線路に同一層で隣接して配置する場合よりも専有面積が小さくなり、プリント配線板１００Ｄの配線領域を有効活用できるか、又はプリント配線板１００Ｄを小型化できる。   In the fifth embodiment, the coupling line 15 is disposed at a position overlapping the pair of differential transmission lines 3A and 3B when viewed from the direction perpendicular to the surface of the printed wiring board 100D. Therefore, the occupied area becomes smaller than when the transmission line is arranged adjacent to the same layer, and the wiring area of the printed wiring board 100D can be effectively used, or the printed wiring board 100D can be downsized.

更に、第５実施形態では、一対（複数）の伝送線路３Ａ，３Ｂに対して１つの結合線路１５を対応させて配置しているので、伝送線路３Ａ，３Ｂ各々に対応させた数だけ結合線路１５を設けるよりも、結合線路の本数が少なくて済む。したがって、プリント配線板１００Ｄの配線領域を有効活用できるか、又はよりプリント配線板１００Ｄを小型化することができる。   Furthermore, in the fifth embodiment, since one coupling line 15 is arranged corresponding to a pair (a plurality) of transmission lines 3A and 3B, the number of coupling lines corresponding to each of the transmission lines 3A and 3B. The number of coupled lines can be smaller than that of 15. Therefore, the wiring area of the printed wiring board 100D can be effectively used, or the printed wiring board 100D can be further downsized.

ここで、上記第３実施形態と同様、第５実施形態においても、接続部材である導体パターン５６のリアクタンス（合成リアクタンス）を、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。また、上記第３実施形態と同様、第５実施形態においても、結合線路１５の電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。   Here, as in the third embodiment, also in the fifth embodiment, the reactance (synthetic reactance) of the conductor pattern 56 as a connecting member is in the range of 3.2 [Ω] to 18.8 [Ω]. It is preferable to set. Similarly to the third embodiment, also in the fifth embodiment, it is preferable that the electrical length of the coupling line 15 is set to 154 [°] or more and 170 [°] or less.

以上、差動伝送線路３Ａ，３Ｂと、結合線路１５と、が互いに異なる層に配置されていても、差動伝送線路３Ａ，３Ｂにおけるデジタル信号の伝送に不要な、基本周波数の１倍、２倍、３倍の信号を除去することができる。   As described above, even if the differential transmission lines 3A and 3B and the coupling line 15 are arranged in different layers, the basic frequency is 1 time, 2 times unnecessary for digital signal transmission in the differential transmission lines 3A and 3B. Double and triple signals can be removed.

なお、第５実施形態では、プリント配線板１００Ｄが差動信号を伝送する回路を構成している場合について説明したが、シングルエンド信号を伝送する回路を構成しているプリント配線板についても同様に、伝送線路と結合線路とを異なる層に配置してもよい。   In the fifth embodiment, the case where the printed wiring board 100D configures a circuit that transmits a differential signal has been described. However, the same applies to a printed wiring board that configures a circuit that transmits a single-ended signal. The transmission line and the coupling line may be arranged in different layers.

また、接続部材が導体パターン５６である場合について説明したが、接続部材がインダクタンス素子（集中定数素子）であってもよい。また、一対の差動伝送線路３Ａ，３Ｂに対して１つの結合線路１５を配置した構成について説明したが、一対の差動伝送線路３Ａ，３Ｂそれぞれに対して各結合線路を配置してもよい。   Further, although the case where the connecting member is the conductor pattern 56 has been described, the connecting member may be an inductance element (lumped constant element). Moreover, although the structure which arrange | positioned one coupling line 15 with respect to a pair of differential transmission lines 3A and 3B was demonstrated, you may arrange | position each coupling line with respect to each of a pair of differential transmission lines 3A and 3B. .

また、導体層が３層以上の多層基板の場合であって、結合線路１５及びグランドパターン１７２Ｄが内層の導体層に配置されていてもよい。これにより、結合線路１５を基板の内層に配置することができ、表面層により多くの部品実装が可能になる。   Further, in the case of a multilayer substrate having three or more conductor layers, the coupled line 15 and the ground pattern 172D may be arranged in the inner conductor layer. As a result, the coupled line 15 can be disposed on the inner layer of the substrate, and more components can be mounted on the surface layer.

また、更に別の導体層にグランドパターンが配置されていてもよい。この場合、結合線路１５の中央部１５２とグランドパターンとをヴィア導体で接続してもよい。   Further, a ground pattern may be arranged on another conductor layer. In this case, the central portion 152 of the coupled line 15 and the ground pattern may be connected by a via conductor.

［第６実施形態］
次に、本発明の第６実施形態に係るプリント回路板について説明する。図９は、本発明の第６実施形態に係るプリント回路板の平面図である。第６実施形態のプリント回路板２００Ｅでは、上記第２実施形態のプリント回路板２００Ａのプリント配線板１００Ａの接続部材であるヴィア導体６Ａ，６Ｂの代わりに、インダクタンス素子６６Ａ，６６Ｂとしたものである。したがって、プリント回路板２００Ｅのプリント配線板１００Ｅは、プリント配線板１００に対してヴィア導体６Ａ，６Ｂを省略した構成となる。それ以外の構成は、第２実施形態と同様である。上記実施形態と同様の構成については、同一符号を付して説明を省略する。以下、上記実施形態と異なる点について説明する。 [Sixth Embodiment]
Next, a printed circuit board according to a sixth embodiment of the invention will be described. FIG. 9 is a plan view of a printed circuit board according to the sixth embodiment of the present invention. In the printed circuit board 200E of the sixth embodiment, inductance elements 66A and 66B are used instead of the via conductors 6A and 6B which are connecting members of the printed wiring board 100A of the printed circuit board 200A of the second embodiment. . Therefore, the printed wiring board 100E of the printed circuit board 200E has a configuration in which the via conductors 6A and 6B are omitted from the printed wiring board 100. Other configurations are the same as those of the second embodiment. About the structure similar to the said embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted. Hereinafter, a different point from the said embodiment is demonstrated.

第６実施形態では、接続部材は、結合線路５Ａ，５Ｂ及びグランドパターン（同層グランドパターン）７１Ａ，７１Ｂが配置された導体層１０１に実装されたインダクタンス素子６６Ａ，６６Ｂである。インダクタンス素子６６Ａ，６６Ｂは、コイルなどの集中定数素子（電気部品）である。   In the sixth embodiment, the connection members are inductance elements 66A and 66B mounted on the conductor layer 101 in which the coupled lines 5A and 5B and the ground patterns (same-layer ground patterns) 71A and 71B are arranged. The inductance elements 66A and 66B are lumped constant elements (electric parts) such as coils.

上記第３実施形態と同様、第６実施形態においても、インダクタンス素子６６Ａ，６６Ｂのリアクタンスを、３．２［Ω］以上１８．８［Ω］以下の範囲に設定するのが好ましい。また、上記第３実施形態と同様、第６実施形態においても、結合線路５Ａ，５Ｂの電気長を、１５４［°］以上１７０［°］以下にするのが好ましい。   Similar to the third embodiment, also in the sixth embodiment, it is preferable to set the reactance of the inductance elements 66A and 66B in the range of 3.2 [Ω] or more and 18.8 [Ω] or less. Similarly to the third embodiment, also in the sixth embodiment, it is preferable that the electrical length of the coupled lines 5A and 5B is set to 154 [°] or more and 170 [°] or less.

以上、接続部材にインダクタンス素子６６Ａ，６６Ｂを用いても、差動伝送線路３Ａ，３Ｂにおけるデジタル信号の伝送に不要な、基本周波数の１倍、２倍、３倍の信号を除去することができる。これにより、仮に、基板の製造誤差などにより、共振周波数が設計値からずれた場合でも、基板を作り直すこと無く、インダクタンス素子（電気部品）６６Ａ，６６Ｂの定数調整によって所望の周波数のノイズ低減が可能になる。   As described above, even when the inductance elements 66A and 66B are used as the connection members, signals which are unnecessary for transmission of digital signals on the differential transmission lines 3A and 3B can be removed by 1 time, 2 times or 3 times the fundamental frequency. . As a result, even if the resonance frequency deviates from the design value due to a manufacturing error of the substrate, etc., it is possible to reduce noise at a desired frequency by adjusting the constants of the inductance elements (electric parts) 66A and 66B without recreating the substrate. become.

なお、第６実施形態では、プリント配線板１００Ｅが差動信号を伝送する回路を構成している場合について説明したが、シングルエンド信号を伝送するように構成しているプリント配線板についても同様の効果が得られる。   In the sixth embodiment, the case where the printed wiring board 100E configures a circuit that transmits a differential signal has been described. However, the same applies to a printed wiring board configured to transmit a single-ended signal. An effect is obtained.

また、第６実施形態では、接続部材をインダクタンス素子６６Ａ，６６Ｂとした場合について説明したが、上記第５実施形態と同様、接続部材を導体パターンで構成してもよい。   In the sixth embodiment, the case where the connection members are the inductance elements 66A and 66B has been described. However, as in the fifth embodiment, the connection member may be formed of a conductor pattern.

本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。   The present invention is not limited to the embodiments described above, and many modifications are possible within the technical idea of the present invention.

１…送信回路、３…伝送線路、５…結合線路、６…ヴィア導体（接続部材）、７…グランド導体、５１…一端部、５２…中央部、５３…他端部、１００…プリント配線板、２００…プリント回路板 DESCRIPTION OF SYMBOLS 1 ... Transmission circuit, 3 ... Transmission line, 5 ... Coupling line, 6 ... Via conductor (connection member), 7 ... Ground conductor, 51 ... One end part, 52 ... Center part, 53 ... Other end part, 100 ... Printed wiring board , 200 ... printed circuit board

Claims (17)

デジタル信号を送信する送信回路と、
前記送信回路が実装されたプリント配線板と、を備え、
前記プリント配線板は、
グランド導体と、
前記送信回路から送信されたデジタル信号を伝送する伝送線路と、
前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、
前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されており、
前記結合線路の電気長は、前記送信回路が送信するデジタル信号のデータレートに相当する周波数の１／２波長に対し±２０［％］の範囲であることを特徴とするプリント回路板。 A transmission circuit for transmitting a digital signal;
A printed wiring board on which the transmission circuit is mounted,
The printed wiring board is
A ground conductor;
A transmission line for transmitting a digital signal transmitted from the transmission circuit;
The transmission, wherein the transmission line is disposed along the transmission line at a distance from each other, one end of the wiring direction along the transmission line is connected to the ground conductor, and the other end of the wiring direction is opened. A coupling line electromagnetically coupled to the line,
A central portion in the wiring direction of the coupling line and the ground conductor are connected by a connecting member ,
The electrical length of the coupling line is a printed circuit board, wherein the range der Rukoto of the ± 20 [%] with respect to a half wavelength of the frequency at which the transmission circuit corresponds to the data rate of the digital signal to be transmitted. デジタル信号を送信する送信回路と、  A transmission circuit for transmitting a digital signal;
前記送信回路が実装されたプリント配線板と、を備え、  A printed wiring board on which the transmission circuit is mounted,
前記プリント配線板は、  The printed wiring board is
グランド導体と、  A ground conductor;
前記送信回路から送信されたデジタル信号を伝送する伝送線路と、  A transmission line for transmitting a digital signal transmitted from the transmission circuit;
前記伝送線路に沿うように前記伝送線路と間隔をあけて配置され、前記伝送線路に沿う配線方向の一端部が前記グランド導体に接続され、前記配線方向の他端部が開放された、前記伝送線路と電磁的に結合する結合線路と、を有し、  The transmission, wherein the transmission line is disposed along the transmission line at a distance from each other, one end of the wiring direction along the transmission line is connected to the ground conductor, and the other end of the wiring direction is opened. A coupling line electromagnetically coupled to the line,
前記結合線路の一端部と前記結合線路の配線方向の中央部との間の区間、および前記結合線路の他端部と前記結合線路の配線方向の中央部との間の区間に定在波をそれぞれ発生させるために、前記結合線路の配線方向の中央部と、前記グランド導体とが接続部材で接続されていることを特徴とするプリント回路板。  Standing waves are generated in a section between one end portion of the coupling line and the central portion in the wiring direction of the coupling line, and in a section between the other end portion of the coupling line and the central portion in the wiring direction of the coupling line. In order to generate each, the printed circuit board is characterized in that a central portion in the wiring direction of the coupling line and the ground conductor are connected by a connecting member. 前記結合線路の電気長は、前記送信回路が送信するデジタル信号のデータレートに相当する周波数の１／２波長に対し±２０［％］の範囲であることを特徴とする請求項２に記載のプリント回路板。 The electrical length of the coupling line is according to claim 2, wherein the transmission circuit is in a range of 1/2 ± 20 [%] with respect to the wavelength of the frequency corresponding to the data rate of the digital signal to be transmitted Printed circuit board. 前記プリント配線板は、複数の導体層が絶縁体層を介して積層された多層基板であり、
前記結合線路は、前記複数の導体層のうちいずれかの導体層に配置され、
前記伝送線路は、前記結合線路が配置された導体層に、前記結合線路に隣接して配置されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。 The printed wiring board is a multilayer substrate in which a plurality of conductor layers are laminated via an insulator layer,
The coupling line is disposed in any one of the plurality of conductor layers,
The transmission line, a conductor layer in which the coupling line is disposed, the printed circuit board according to any one of claims 1 to 3, characterized in that it is disposed adjacent to the coupling line. 前記プリント配線板は、複数の導体層が絶縁体層を介して積層された多層基板であり、
前記結合線路は、前記複数の導体層のうちいずれかの導体層に配置され、
前記伝送線路は、前記結合線路が配置された導体層に隣接する導体層に、前記プリント配線板の面に垂直な方向から見て、前記結合線路に重なる位置に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。 The printed wiring board is a multilayer substrate in which a plurality of conductor layers are laminated via an insulator layer,
The coupling line is disposed in any one of the plurality of conductor layers,
The transmission line is disposed on a conductor layer adjacent to the conductor layer on which the coupling line is disposed, at a position overlapping the coupling line when viewed from a direction perpendicular to the surface of the printed wiring board. The printed circuit board according to any one of claims 1 to 3 . 前記グランド導体は、前記複数の導体層のうち前記結合線路が配置された導体層とは異なる導体層に配置された異層グランドパターンを有することを特徴とする請求項４又は５に記載のプリント回路板。 The ground conductor is printed according to claim 4 or 5, characterized in that it has a plurality of different layers ground pattern disposed in different conductor layers and the conductor layer in which the coupling line is disposed within the conductive layer Circuit board. 前記接続部材は、前記異層グランドパターンと前記結合線路の中央部とを接続するヴィア導体であることを特徴とする請求項６に記載のプリント回路板。 The printed circuit board according to claim 6 , wherein the connection member is a via conductor that connects the heterogeneous ground pattern and a central portion of the coupling line. 前記グランド導体は、前記結合線路が配置された導体層に配置され、前記結合線路の一端部に繋がる同層グランドパターンを有し、
前記同層グランドパターンと前記異層グランドパターンとは複数のグランドヴィア導体で接続されていることを特徴とする請求項６又は７に記載のプリント回路板。 The ground conductor is disposed in a conductor layer in which the coupling line is disposed, and has the same layer ground pattern connected to one end of the coupling line,
The printed circuit board according to claim 6 or 7 , wherein the same-layer ground pattern and the different-layer ground pattern are connected by a plurality of ground via conductors. 前記グランド導体は、前記結合線路が配置された導体層に配置された同層グランドパターンを有することを特徴とする請求項４又は５に記載のプリント回路板。 The ground conductor is a printed circuit board according to claim 4 or 5, characterized in that it has a same layer ground pattern said coupling line is disposed in the conductive layer is disposed. 前記接続部材は、前記結合線路及び前記同層グランドパターンが配置された導体層に配置され、前記同層グランドパターンと前記結合線路の中央部とを繋ぐ導体パターンであることを特徴とする請求項９に記載のプリント回路板。 The connection member is a conductor pattern that is disposed in a conductor layer in which the coupling line and the ground layer ground pattern are disposed, and is a conductor pattern that connects the ground layer pattern and a central portion of the coupling line. 9. A printed circuit board according to 9 . 前記接続部材は、前記結合線路及び前記同層グランドパターンが配置された導体層に実装されたインダクタンス素子であることを特徴とする請求項９に記載のプリント回路板。 The printed circuit board according to claim 9 , wherein the connection member is an inductance element mounted on a conductor layer in which the coupling line and the ground layer pattern of the same layer are disposed. 前記結合線路の一端部が、前記同層グランドパターンに繋がっていることを特徴とする請求項９乃至１１のいずれか１項に記載のプリント回路板。 The one end of the coupling line is, the printed circuit board according to any one of claims 9 to 11, characterized in that connected to the same layer ground pattern. 前記グランド導体は、前記複数の導体層のうち、前記結合線路及び前記同層グランドパターンが配置された導体層とは異なる導体層に配置された異層グランドパターンを有し、
前記同層グランドパターンと前記異層グランドパターンとは複数のグランドヴィア導体で接続されていることを特徴とする請求項９乃至１２のいずれか１項に記載のプリント回路板。 The ground conductor has a different layer ground pattern arranged in a conductor layer different from the conductor layer in which the coupling line and the same layer ground pattern are arranged among the plurality of conductor layers,
Printed circuit board according to any one of claims 9 to 12, characterized in that said said different layer ground pattern and the same layer ground pattern are connected by a plurality of ground via conductors. 前記接続部材のリアクタンスが、３．２［Ω］以上１８．８［Ω］以下であることを特徴とする請求項１乃至１３のいずれか１項に記載のプリント回路板。 It said connecting reactance of members, 3.2 [Omega] or more 18.8 [Omega] printed circuit board according to any one of claims 1 to 13, characterized in that less. 前記結合線路の電気長が、１５４［°］以上１７０［°］以下であることを特徴とする請求項１乃至１４のいずれか１項に記載のプリント回路板。 The printed circuit board according to any one of claims 1 to 14 , wherein an electric length of the coupling line is 154 [°] or more and 170 [°] or less. 前記送信回路が、前記デジタル信号として差動信号を送信するよう構成され、
前記プリント配線板は、前記伝送線路として、前記送信回路に接続された一対の差動伝送線路を有することを特徴とする請求項１乃至１５のいずれか１項に記載のプリント回路板。 The transmission circuit is configured to transmit a differential signal as the digital signal;
The printed wiring board, wherein the transmission line, printed circuit board according to any one of claims 1 to 15, characterized in that it has a pair of differential transmission line connected to the transmission circuit. 請求項１乃至１６のいずれか１項に記載のプリント回路板を備えた電子機器。 The electronic device provided with the printed circuit board of any one of Claims 1 thru | or 16 .
JP2014143902A 2014-07-14 2014-07-14 Printed circuit board Expired - Fee Related JP6452332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014143902A JP6452332B2 (en) 2014-07-14 2014-07-14 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014143902A JP6452332B2 (en) 2014-07-14 2014-07-14 Printed circuit board

Publications (3)

Publication Number Publication Date
JP2016021457A JP2016021457A (en) 2016-02-04
JP2016021457A5 JP2016021457A5 (en) 2017-08-24
JP6452332B2 true JP6452332B2 (en) 2019-01-16

Family

ID=55266137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014143902A Expired - Fee Related JP6452332B2 (en) 2014-07-14 2014-07-14 Printed circuit board

Country Status (1)

Country Link
JP (1) JP6452332B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946156B2 (en) * 2017-11-20 2021-10-06 アイホン株式会社 Trap filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0295905U (en) * 1989-01-20 1990-07-31
JPH07142903A (en) * 1993-11-15 1995-06-02 Hitachi Ltd Filter
JP2008172456A (en) * 2007-01-10 2008-07-24 National Institute Of Information & Communication Technology High-frequency band-pass filter
JP5773677B2 (en) * 2011-02-10 2015-09-02 キヤノン株式会社 Printed circuit board

Also Published As

Publication number Publication date
JP2016021457A (en) 2016-02-04

Similar Documents

Publication Publication Date Title
JP4371065B2 (en) Transmission line, communication apparatus, and wiring formation method
JP5670251B2 (en) Common mode noise suppression circuit
JP6388667B2 (en) Apparatus and method for transmitting differential data signals
JP5983780B2 (en) Printed wiring board, electronic device and wiring connection method
JP6125274B2 (en) Electronic circuits and electronic equipment
JP6327254B2 (en) Printed circuit board and mounting method on printed circuit board
JP6892126B2 (en) High-speed differential transmission line formed on a laminated board
JP6249648B2 (en) Printed circuit board and electronic device
JP2015056719A (en) Multilayer wiring board
Shiue et al. Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines
JP6452332B2 (en) Printed circuit board
JP6202859B2 (en) Printed circuit board and electronic device
JP2015033119A (en) Printed circuit board
US8957746B2 (en) Parallel 1/4 wavelength line frequency filter
JP2011096954A (en) Wiring board
JP6238605B2 (en) Printed circuit board and electronic device
JP6649195B2 (en) Differential signal transmission device
TWM599507U (en) Broadband common mode filter suppression device using tandem annular ground plane structure
JP2016207834A (en) Printed-circuit board
Lin et al. A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line
TW201306376A (en) Filtering device and filtering circuit
JP2023010560A (en) Multi-band emission reduction filter for high-speed differential signal trace
TWM596427U (en) Noise filtering device having wide frequency stepped ground plane structure
JP6115305B2 (en) Terminator
JP2015033120A (en) Printed circuit board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181211

R151 Written notification of patent or utility model registration

Ref document number: 6452332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees