JP6392061B2 - 電子デバイス、その製造方法、及びその製造装置 - Google Patents

電子デバイス、その製造方法、及びその製造装置 Download PDF

Info

Publication number
JP6392061B2
JP6392061B2 JP2014203379A JP2014203379A JP6392061B2 JP 6392061 B2 JP6392061 B2 JP 6392061B2 JP 2014203379 A JP2014203379 A JP 2014203379A JP 2014203379 A JP2014203379 A JP 2014203379A JP 6392061 B2 JP6392061 B2 JP 6392061B2
Authority
JP
Japan
Prior art keywords
film
fluorine
metal oxide
gas
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014203379A
Other languages
English (en)
Other versions
JP2016072570A (ja
Inventor
里吉 務
務 里吉
石田 寛
寛 石田
和男 佐々木
和男 佐々木
守 古田
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kochi Prefectural University Corp
Original Assignee
Tokyo Electron Ltd
Kochi Prefectural University Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi Prefectural University Corp filed Critical Tokyo Electron Ltd
Priority to JP2014203379A priority Critical patent/JP6392061B2/ja
Priority to KR1020150135683A priority patent/KR101973233B1/ko
Priority to CN201510633441.XA priority patent/CN105489655B/zh
Priority to TW104132175A priority patent/TWI666707B/zh
Publication of JP2016072570A publication Critical patent/JP2016072570A/ja
Application granted granted Critical
Publication of JP6392061B2 publication Critical patent/JP6392061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、酸化物半導体をチャネルに用いる電子デバイス、その製造方法、及びその製造装置に関する。
近年、液晶ディスプレイでは高精細、大型化、高速応答性を実現する為に、高移動度の薄型トランジスタ(TFT:Thin Film Transistor)が求められている。また、より高輝度で高コントラストなディスプレイ、薄型化されたモバイル端末やフレキシブルディスプレイを実現するために有機EL(Electrouminescence)素子の利用が進んでいる。有機EL素子はTFTによって駆動される電流駆動型の素子であり、十分な発光性能を発揮するために、有機EL素子を駆動するTFTにおいても高移動度を実現する素子が求められてる。ところが、従来からTFTのチャネルの構成材料として主に用いられるアモルファスシリコンの電子移動度はさほど高くなく、有機EL素子が十分な発光性能を実現するのは困難である。
そこで、高い電子移動度が得られる金属酸化物(酸化物半導体)をチャネルに用いるTFTが提案されている。このようなTFTに用いられる金属酸化物としては、酸化物半導体、例えば、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)の酸化物からなるIGZOが知られている(例えば、非特許文献1参照。)。IGZOはアモルファス状態であっても比較的高い電子移動度(例えば、10cm/(V・s)以上)を有するため、IGZO等の金属酸化物をTFTのチャネルに用いることが期待されている。
ところで、TFTではチャネルを外界の水分や大気などのガス等から確実に保護するため、例えば、窒化珪素(SiN)膜等からなるパシベーション膜を備える。窒化珪素膜からなるパシベーション膜をプラズマCVD(Chemical Vapor Deposition)で成膜する場合、プラズマ処理に用いる処理ガスによっては、水素ラジカルや水素イオンが水素原子としてパシベーション膜に含まれることがある。パシベーション膜に含まれた水素原子はチャネルへ拡散し、IGZO中の酸素原子を脱離させてIGZOの特性、例えば、閾値電圧(Vth)を変化させるため、水素原子を含まない処理ガスを用いたプラズマCVDによってパシベーション膜を形成することが提案されている(例えば、特許文献1参照)。
特願2014−049797号明細書
「軽くて薄いシートディスプレイを実現する酸化物半導体TFT」, 三浦 健太郎他, 東芝レビューVol. 67 No. 1 (2012)
しかしながら、プラズマCVDにおいてスパッタリングや熱等の影響により、IGZOからなるチャネルにおいて酸素原子が欠落し、未結合手(ダングリングボンド)がチャネルに生じることがある。未結合手はキャリア(電子や正孔)をトラップするため、チャネルの電子移動度の低下を引き起こし、TFTの性能や信頼性を低下させるという問題がある。
本発明の目的は、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図る ことができる電子デバイス、その製造方法、及びその製造装置を提供することにある。
上記目的を達成するために、本発明の電子デバイスは、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスにおいて、前記第2の膜が弗素含有膜からなり、前記第1の膜及び前記金属酸化物膜の境界における弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低く、少なくとも前記第1の膜の前記境界以外の部分における弗素原子の濃度分布は、前記境界に向けて低下する濃度勾配を有することを特徴とする。
上記目的を達成するために、本発明の電子デバイスの製造方法は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスの製造方法であって、前記第2の膜を弗素含有膜で構成し、該弗素含有膜から弗素原子を前記金属酸化物膜へ拡散させ、前記第1の膜及び前記金属酸化物膜の境界における前記弗素原子の濃度、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低いことを特徴とする。
上記目的を達成するために、本発明の電子デバイスの製造方法は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造方法であって、前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする。
また、上記目的を達成するために、本発明の電子デバイスの製造装置は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造装置であって、前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする。
本発明によれば、第1の膜及び金属酸化物膜の境界における弗素原子の濃度が金属酸化物膜の境界以外の部分における弗素原子の濃度よりも高く、少なくとも第1の膜の境界以外の部分における弗素原子の濃度分布は、境界に向けて低下する濃度勾配を有する。金属酸化物から酸素原子が欠落して生じる未結合手は第1の膜及び金属酸化物膜の境界に多く存在するが、第1の膜及び金属酸化物膜の境界における弗素原子の濃度が金属酸化物膜の境界以外の部分における弗素原子の濃度よりも高いため、境界には多くの弗素原子が存在し、多くの弗素原子によって多くの未結合手が終端される。これにより、未結合手に起因する欠陥の発生を抑制することができ、もって、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図ることができる。
さらに、本発明によれば、金属酸化物膜に直接又は他の膜を挟んで隣接する弗素含有膜が、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって形成されるので、弗素含有膜は弗素原子を確実に含む。これにより、弗素含有膜から弗素原子が金属酸化物膜へ拡散し、金属酸化物膜に存在する未結合手を弗素原子によって終端することができる。その結果、未結合手に起因する欠陥の発生を抑制することができ、もって、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図ることができる。
一般的な電子デバイスとしてのボトムゲート型の酸化物TFTの構成を概略的に示す部分断面図である。 照射された光のエネルギーに対する 、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTの各初期特性値の変化の様子を示すグラフであり、図2(A)はS値の変化の様子を示し、図2(B)は閾値電圧変化量の変化の様子を示し、図2(C)はヒステリシス電圧変化量の変化の様子を示す。 酸化珪素膜及び弗素含有窒化珪素膜TFTの熱処理後にPBTS(Positive Bias Temperature Instability)試験を実施した際の各特性値の変化の様子を示すグラフであり、図3(A)は酸化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(B)は弗素含有窒化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(C)は酸化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示し、図3(D)は弗素含有窒化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示す。 TFTにおけるパシベーション膜からチャネルへの弗素原子の拡散の様子を示す部分断面図である。 図4に示すTFTを模した構造を有する分析用サンプルの断面図である。 図5に示す分析用サンプルの熱処理後における弗素原子の分布のSIMSによる測定結果を示すグラフである。 本発明の実施の形態に係る電子デバイスとしてのボトムゲート型のTFTの構成を概略的に示す部分断面図である。 本発明の実施の形態に係る電子デバイスの製造装置としてのプラズマCVD成膜装置の構成を概略的に示す断面図である。 図7におけるTFTの製造方法の一部を示す工程図である。 図9のTFTの製造方法によって製造されたTFTにおける弗素原子の分布の様子を模式的に示すグラフである。 図7のTFTの第1の変形例の構成を概略的に示す部分断面図である。 図7のTFTの第2の変形例の構成を概略的に示す部分断面図である。 図7のTFTの第3の変形例の構成を概略的に示す部分断面図である。 図7のTFTの第4の変形例の構成を概略的に示す部分断面図である。 図7のTFTの第5の変形例の構成を概略的に示す部分断面図である。 図7のTFTの第6の変形例の構成を概略的に示す部分断面図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、一般的な電子デバイスとしてのボトムゲート型の酸化物薄型トランジスタ(TFT)の構成を概略的に示す部分断面図である。
図1において、基板11上に形成されるTFT10は、基板11上に形成されたゲート電極12と、ゲート電極12を覆うゲート絶縁膜13と、ゲート絶縁膜13上に形成され且つIGZOからなる酸化物半導体層15と、酸化物半導体層15の一部に形成されるチャネル14と、チャネル14を覆うエッチストップ膜17と、ソース電極18と、ドレイン電極19と、エッチストップ膜17、ソース電極18やドレイン電極19を覆うパシベーション膜20とを備える。
ところで、本発明に先立ち、発明者等は水素原子を含まないパシベーション膜を用いた場合におけるTFTの初期特性値への影響を確認すべく、多量の水素原子を含むパシベーション膜としての水素含有窒化珪素(SiN:H)膜、少量の水素原子を含むパシベーション膜としての酸化珪素(SiO)膜、及び含まれる水素原子が極めて少なくて実質的に水素原子を含まない弗素含有窒化珪素(SiN:F)膜を用いたTFTの初期特性値を測定した。なお、これらのTFTのチャネルはIGZOからなり、測定された初期特性値は以下の表1に示された。
表1に示すように、水素含有窒化珪素膜を用いたTFTは動作しなかったため、いずれの初期特性値も測定が不可能であった。これは、水素含有窒化珪素膜に含まれた多量の水素原子がチャネルへ拡散し、チャネルを構成するIGZO中の酸素原子を脱離させたためだと考えられた。一方、パシベーション膜に酸化珪素膜を用いたTFT(以下、「酸化珪素膜TFT」という。)及びパシベーション膜に弗素含有窒化珪素膜を用いたTFT(以下、「弗素含有窒化珪素膜TFT」という。)のいずれも動作したため、各初期特性値を測定することができたが、例えば、電子移動度は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が高く、スイッチング性能を示すS値は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さく、ヒステリシス電圧変化量(ΔV)は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さい。すなわち、酸化珪素膜TFTの各初期特性値よりも弗素含有窒化珪素膜TFTの各初期特性値の方が良好な値を示した。又、閾値電圧変化量(ΔVth)の絶対値は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さくなった。すなわち、酸化珪素膜TFTの信頼性よりも弗素含有窒化珪素膜TFTの信頼性が改善される結果が得られた。
また、光を、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTのそれぞれに照射してこれらのTFTを駆動させたときの光エネルギーに対するTFTの各初期特性値の変化の様子を確認し、確認結果を図2(A)乃至図2(C)に示した。なお、図2(A)乃至図2(C)において、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTをそれぞれ「SiO」及び「SiN:F」で示す。
照射される光のエネルギーが変化したとき、S値の変化に関しては図2(A)に示すように、閾値電圧変化量(ΔVth)に関しては図2(B)に示すように、ヒステリシス電圧変化量(Δ(ΔV))に関しては図2(C)に示すように、いずれの初期特性値に関しても、2.7eV以上の領域において酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が特性値の変化が小さいことが確認された。すなわち、初期特性に関して酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることが確認された。また、IGZOのバンドギャップは3〜3.2eVである一方、弗素含有窒化珪素膜TFTでは3〜3.2eVにおいても特性値の変化が小さいことから、バンドギャップの要因となる深い欠陥準位が低減されたことが分かり、また、その結果、弗素含有窒化珪素膜TFTにおいて信頼性が改善されたことが推察された。
さらに、酸化珪素膜(パシベーション膜)の形成後に酸化珪素膜TFTへ350℃の熱処理を施し、弗素含有窒化珪素膜(パシベーション膜)の形成後に弗素含有窒化珪素膜TFTへ350℃の熱処理を施した後、各TFTにおいて特性値を測定して各TFTの信頼性を確認し、確認結果を図3(A)乃至図3(D)に示した。
図3は、酸化珪素膜及び弗素含有窒化珪素膜TFTへ熱処理を施した後(以下、「熱処理後」という。)のPBTS試験の結果を示し、図3(A)は熱処理後の酸化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(B)は熱処理後の弗素含有窒化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示す。各図中において各シンボルは各経過時間におけるゲート電圧及びドレイン電流の測定値を示す。具体的には、シンボル無しの実線は初期状態の測定値を示し、「◇」は100秒経過後の測定値を示し、「○」は1000秒経過後の測定値を示し、「△」は5000秒経過後の測定値を示し、シンボル無し破線は10000秒経過後の測定値を示す。図3(A)及び図3(B)では負荷時間が経過するに従い、ゲート電圧及びドレイン電流の関係が各図中の矢印方向に移動する。図3(A)及び図3(B)より、熱処理後の酸化珪素膜TFTよりも熱処理後の弗素含有窒化珪素膜TFTの方が、ゲート電圧及びドレイン電流の関係の時間的変化が少なく、ドレイン電流が安定して流れることが分かった。
図3(C)は熱処理後の酸化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示し、図3(D)は熱処理後の弗素含有窒化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示す。各図中において各シンボルは測定時の温度を示し、「◇」は室温であり、「○」は50℃であり、「△」は75℃であり、「□」は100℃である。図3(C)及び図3(D)より、熱処理後の酸化珪素膜TFTよりも熱処理後の弗素含有窒化珪素膜TFTの方が負荷時間に対する閾値電圧変化量の変化が少なく、閾値電圧が安定していることが分かった。すなわち、信頼性に関しても酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることが確認された。
初期特性や信頼性に関して酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることの理由として、本発明者等は弗素含有窒化珪素膜TFTのパシベーション膜に含まれる弗素原子の存在に注目し、以下のメカニズムを推察した。
TFT10において、チャネル14を構成するIGZO膜上に、例えば、酸化珪素からなるエッチストップ膜17をプラズマCVDによって形成する際、IGZO膜が陽イオン等によってスパッタされ、又は熱の影響により、IGZO膜から酸素原子が放出されて亜鉛原子等の未結合手が、主にIGZO膜の表面近傍、すなわち、エッチストップ膜17及びチャネル14の境界近傍において生じる。未結合手はTFTの動作時においてチャネル14内のキャリアをトラップし、TFT10の初期特性や信頼性を悪化させる。
これに対して、パシベーション膜20が弗素原子(図4中「F」で示す。)を含有すると、TFT10の形成後、図4に示すように、パシベーション膜20に含有される弗素原子がエッチストップ膜17を介してチャネル14へ拡散し、エッチストップ膜17及びチャネル14の境界近傍において生じた未結合手を終端する。これにより、チャネル14内におけるキャリアのトラップを抑制し、TFT10の初期特性を改善する。また、亜鉛原子及び弗素原子の結合エネルギーは、亜鉛原子及び酸素原子の結合エネルギーよりも高い(前者は364kJ/mol、後者は284kJ/mol)ため、弗素原子によって終端された未結合手は安定し、再度弗素原子を放出して未結合手に戻ることがない。これにより、チャネル14の信頼性を改善し、引いては、TFT10の信頼性を改善する。
また、本発明者等は、図4に示すTFTを模した構造を有する分析用サンプル(図5)を作成し、パシベーション膜20に含有される弗素原子を積極的にチャネル14へ拡散させるために、パシベーション膜20が弗素含有窒化珪素膜から構成される分析用サンプルの形成後に当該分析用サンプルへ熱処理を施し、その後、分析用サンプルにおける弗素原子の分布を二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)によって測定した。
図6は、図5に示す分析用サンプルの熱処理後における弗素原子の分布のSIMSによる測定結果を示すグラフである。図6では、1時間の熱処理が施された場合のTFTにおける弗素原子の分布が破線で示され、3時間の熱処理が施された場合のTFTにおける弗素原子の分布が実線で示される。
図6において、パシベーション膜20から拡散した弗素原子の数(濃度)は、エッチストップ膜17からチャネル14へ向けて減少するが、エッチストップ膜17及びチャネル14の境界において一旦極値を呈するように増加する。この結果は上述したメカニズム、すなわち、エッチストップ膜17及びチャネル14の境界近傍において生じる未結合手が弗素原子によって終端されることを裏付けるものであり、上記推察したメカニズムは正しいことが確認された。
また、熱処理の時間が長いほど、パシベーション膜20から拡散する弗素原子の数も多くなるが、図6に示すように、熱処理の時間が長いほど、エッチストップ膜17及びチャネル14の境界における弗素原子の数の極値は大きくなるため、エッチストップ膜17及びチャネル14の境界近傍において未結合手を終端する弗素原子はパシベーション膜20から拡散した弗素原子であると考えられた。
すなわち、本発明者等は、弗素含有膜を未結合手が存在するチャネルの近辺に設けて熱処理を行うことにより、弗素含有層から拡散した弗素原子によってチャネルの未結合手を終端できるという知見を得た。本発明は上述した知見に基くものである。
次に、本実施の形態に係る電子デバイスについて説明する。
図7は、本実施の形態に係る電子デバイスとしてのボトムゲート型のTFTの構成を概略的に示す部分断面図である。なお、図7のTFT21の構成は、図1のTFT10の構成とほぼ同じであるため、以下、相違点を中心に説明する。
図7において、TFT21は、基板11上に形成されたゲート電極12と、ゲート絶縁膜13と、酸化物半導体層15と、酸化物半導体層の一部に形成されるチャネル14(金属酸化物膜)と、チャネル14を含む酸化物半導体層15を覆い、且つチャネル14以外の酸化物半導体層15を部分的に露出させるエッチストップ膜22(第1の膜)と、ソース電極18と、ドレイン電極19と、エッチストップ膜22、ソース電極18及びドレイン電極19を覆うパシベーション膜23(第2の膜)とを備える。TFT21において、ゲート絶縁膜13及びエッチストップ膜22は少量の水素原子を含む酸化珪素膜からなり、パシベーション膜23は弗素含有窒化珪素膜からなる。なお、ゲート絶縁膜13及びエッチストップ膜22に含まれる少量の水素原子は、製造工程において混入を余儀なくされるものであり、本発明が奏する効果には大きな影響を及ぼすものではないが、理想的には含まれないことが好ましい。
図8は、本実施の形態に係る電子デバイスの製造装置としてのプラズマCVD成膜装置の構成を概略的に示す断面図である。本プラズマCVD成膜装置は、TFT21におけるパシベーション膜23を形成する際に好適に用いられる。
図8において、プラズマCVD成膜装置24は、例えば、TFT21が形成される基板11を収容する略筐体形状のチャンバ25と、該チャンバ25の底部に配置されて基板11を上面に載置する載置台26と、チャンバ25の外部においてチャンバ25の内部の載置台26と対向するように配置されるICP(Inductively Coupled Plasma)アンテナ27と、チャンバ25の天井部を構成し、載置台26及びICPアンテナ27の間に介在する窓部材28とを備える。ICPアンテナ27と窓部材28の間にはスペーサー(図示しない)によって一定のギャップが保たれる。
チャンバ25は排気装置(図示しない)を有し、該排気装置はチャンバ25を真空引きしてチャンバ25の内部を減圧する。チャンバ25の窓部材28は誘電体からなり、チャンバ25の内部と外部とを仕切る。
窓部材28は絶縁部材(図示しない)を介してチャンバ25の側壁に支持され、窓部材28とチャンバ25は直接的に接触せず、電気的に導通しない。また、窓部材28は少なくとも載置台26に載置された基板11の全面を覆うことが可能な大きさを有する。なお、窓部材28は複数の分割片から構成されてもよい。
チャンバ25の側壁には3つのガス導入口29,30,31が設けられ、ガス導入口29はガス導入管32を介してチャンバ25の外部に配置されたハロゲン化珪素ガス供給部33に接続され、ガス導入口30はガス導入管34を介してチャンバ25の外部に配置された窒素含有ガス供給部35に接続され、ガス導入口31はガス導入管36を介してチャンバ25の外部に配置された希ガス供給部37に接続される。
ハロゲン化珪素ガス供給部33はガス導入口29を介してチャンバ25の内部へ、水素原子を含まないハロゲン化珪素ガス、例えば、四弗化珪素(SiF)ガスを供給し、窒素含有ガス供給部35はガス導入口30を介してチャンバ25の内部へ、水素原子を含まない窒素含有ガス、例えば、窒素(N)ガスを供給し、希ガス供給部37はガス導入口31を介してチャンバ25の内部へ、希ガス、例えば、アルゴンガスを供給する。すなわち、チャンバ25の内部へは、四弗化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスが供給される。なお、処理ガスは、四弗化珪素ガスや窒素ガスの他に水素を含まないガスを含んでいてもよい。各ガス導入管32,34,36はマスフローコントローラやバルブ(いずれも図示しない)を有し、ガス導入口29,30,31から供給される各ガスの流量を調整する。
ICPアンテナ27は窓部材28の上面に沿って配置される環状の導線、若しくは、導体板からなり、整合器38を介して高周波電源39に接続される。高周波電源39からの高周波電流はICPアンテナ27を流れ、該高周波電流はICPアンテナ27に窓部材28を介してチャンバ25の内部に磁界を発生させる。該磁界は高周波電流に起因して発生するために時間的(周期的)に変化するが、時間的に変化する磁界は誘導電界を生成し、該誘導電界によって加速された電子がチャンバ25内に導入されたガスの分子や原子と衝突して誘導結合プラズマが生じる。
プラズマCVD成膜装置24では、誘導結合プラズマによってチャンバ25の内部へ供給された四弗化珪素ガスや窒素ガスからプラズマを生成し、CVDによって弗素含有窒化珪素膜を形成することにより、パシベーション膜23を形成する。このとき、四弗化珪素ガスや窒素ガスのいずれにも水素原子が含まれないため、パシベーション膜23を形成する弗素含有窒化珪素膜は処理ガスに起因する水素原子を含まない。
なお、基板11の搬送時に当該基板11に吸着していた微量の水分や、排気装置で十分に除去し切れなかった水分等の処理ガス以外の環境要因による水分がチャンバ25内に存在するため、当該水分に起因する水素原子がパシベーション膜23を形成する弗素含有窒化珪素膜に極めて少ない量で含まれることがある。すなわち、水素原子を含まない処理ガスを用いることによってパシベーション膜23中に含まれる水素原子の量を極力抑える(水素原子の存在を抑制する)ことはできるものの、パシベーション膜23には依然として極めて少ない量の水素原子が含まれる。このとき、形成される弗素含有窒化珪素膜の主成分は窒化珪素であり、窒化珪素中に四弗化珪素ガスが分解して生じた弗素原子が分散して含有されるが、このような場合においても、弗素原子の濃度を水素原子の濃度よりも高くすることにより、本発明を実現することができる。また、本実施の形態においてパシベーション膜23の形成の際に添加ガスとして、或いは、パシベーション膜23の形成の前後に他の処理として例えば四弗化炭素ガス等の導入を行うことがあるため、チャンバ25内においてプラズマ化された四弗化炭素ガスから発生した微量の炭素原子がパッシベーション膜23に含まれて一部に炭化窒化珪素を構成することがある。しかしながら、このような微量の炭化窒化珪素は本発明の効果を阻害するものではないため、パッシベーション膜23は全体として実質的に弗素含有窒化珪素膜に該当すると言える。すなわち、本実施の形態に係る弗素含有窒化珪素膜は、このような炭素等を含む不純物を微量に含む弗素含有窒化珪素膜を排除するものではない。このような弗素含有窒化珪素膜に関する考え方は、後述のパッシベーション膜が弗素含有酸化珪素膜、弗素含有酸窒化珪素膜、その他の素材に該当する場合においても同様に適用される。
四弗化珪素ガスにおける硅素原子及び弗素原子の結合や窒素ガスにおける窒素原子同士の結合は結合エネルギーが高い(前者は595kJ/mol、後者は945kJ/mol)いためプラズマ化することは容易ではないが、ICPアンテナ27を用いて生じる誘導結合プラズマは密度が非常に高いため、結合エネルギーが高い結合を有する四弗化珪素ガスや窒素ガスからプラズマを生成することができる。
希ガス供給部37が供給するアルゴンガス等の希ガスは、窒化珪素膜を直接構成する材料ガスではないが、窒化珪素膜を直接構成する材料ガスである四弗化珪素ガス及び窒素ガスを適度な濃度に調整し、さらに、誘導結合プラズマを生成するための放電を容易に行えるようにする等、CVDにおいて補助的な役割を果たす。
また、プラズマCVD成膜装置24は、さらにコントローラ40を備え、該コントローラ40はプラズマCVD成膜装置24の各構成要素の動作を制御する。
なお、ハロゲン化珪素ガス供給部33が供給する水素原子を含まないハロゲン化珪素ガスは、四弗化珪素ガスに限られず、他のハロゲン化珪素ガス、例えば、塩化珪素(SiCl)であってもよく、窒素含有ガス供給部35が供給する窒素含有ガスは、窒素ガスに限られず、他の窒素含有ガスでもよい。
次に、本実施の形態に係る電子デバイスの製造方法としてのTFT21の製造方法につて説明する。
図9は、図7におけるTFTの製造方法の一部を示す工程図である。
まず、金属(例えば、銅(Cu)/モリブデン(Mo)、チタン(Ti)/アルミニウム(Al)/チタンやモリブデン(Mo)/アルミニウム/モリブデン)のPVD(Physical Vapor Deposition)による成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じ、基板11上において所定の幅を有するゲート電極12を形成する。
次いで、CVDによってゲート電極12を覆うように酸化珪素膜からなるゲート絶縁膜13を形成し、さらに、PVDによってチャネル14を構成するIGZO膜を形成する。その後、プラズマCVDによってIGZO膜を覆うように酸化珪素膜からなるエッチストップ膜22を形成する。このとき、陽イオン等のスパッタリングにより、IGZO膜から酸素原子が放出されて亜鉛原子等の未結合手が、主にエッチストップ膜22及びIGZO膜(チャネル14)の境界近傍において生じる。
さらに、エッチストップ膜22を部分的に除去してIGZO膜を部分的に露出させる。
次いで、IGZO膜の露出する部分にそれぞれに接するソース電極18やドレイン電極19をPVDによって形成し(図9(A))、その後、プラズマCVD成膜装置24において、四弗化珪素ガス、窒素ガス及びアルゴンガスを用い、CVDによって弗素含有窒化珪素膜からなるパシベーション膜23を形成する(図9(B))。
次いで、TFT21へ熱処理、例えば、基板11を3時間に亘って350℃まで加熱し続ける熱処理を施す。このとき、パシベーション膜23に含有される弗素原子に熱エネルギーが付与され、弗素原子(図中「F」で示す。)はエッチストップ膜22を介してチャネル14へと拡散する(図9(C))。チャネル14へ拡散した弗素原子は当該チャネル14に存在する未結合手を終端する。その後、本処理を終了する。なお、パシベーション膜23の形成時にエッチストップ膜22へ弗素原子が導入され、エッチストップ膜22に導入された弗素原子が熱処理によってチャネル14へと拡散する場合もあるが、パシベーション膜23からエッチストップ膜22を介してチャネル14へ弗素原子が拡散する場合においても、エッチストップ膜22から直接チャネル14へ弗素原子が拡散する場合においても、本発明が奏する効果は変わらない。
図10は、図9のTFTの製造方法によって製造されたTFTにおける弗素原子の分布の様子を模式的に示すグラフである。通常、図10に示す弗素原子の分布の様子はSIMSによって確認することができる。
図10に示すように、弗素原子の濃度は、パシベーション膜23においてチャネル14へ向けてやや低下するものの、ほぼ一定であるが、エッチストップ膜22においてパシベーション膜23からチャネル14へ向けて明確に低下するように傾斜し、エッチストップ膜22及びチャネル14の境界(以下、「チャネル境界」という。)において一旦極値を呈するように増加した後、チャネル14の境界以外の部分においてほぼ一定となる。ここで、チャネル境界における弗素原子の濃度は、当該境界近傍に生じる未結合手を弗素原子が終端するため、チャネル14におけるチャネル境界以外の部分よりも高い。また、チャネル14へパシベーション膜23から弗素原子が拡散するが、パシベーション膜23の弗素原子の濃度は、チャネル14の弗素原子の濃度、特に、チャネル14におけるチャネル境界以外の部分の弗素原子の濃度よりも高い。なお、本実施の形態において「チャネル境界」は、厚みを持たない理想的な「境界」を意味せず、境界面から一定深度の範囲の厚みを持つ層としての境界を意味する。一定深度の範囲は、例えば、未結合手の数の分布において急激に存在数が減る深さによって定義することができ、存在数の臨界値の定め方によって若干の違いはあるものの、「チャネル境界」と「チャネル境界以外」の位置的な比較において、一定深度の範囲は明瞭に区別されるため、本実施の形態において「チャネル境界」と「チャネル境界以外」が示す位置は不明瞭とならない。
本実施の形態によれば、弗素含有窒化珪素膜からなるパシベーション膜23から弗素原子がチャネル14へ拡散し、チャネル14においてチャネル境界における弗素原子の濃度がチャネル境界以外の部分における弗素原子の濃度よりも高くなるため、チャネル境界には多くの弗素原子が存在し、多くの弗素原子によってチャネル境界の近傍に生じる多くの未結合手が終端される。これにより、チャネル14における電子移動度の低下を抑制し、もって、TFT21の性能の低下を防止すると同時に信頼性の向上を図ることができる。
上述した本実施の形態では、パシベーション膜23が、四弗化珪素ガスや窒素ガスを用いたCVDによって形成されるので、パシベーション膜23は弗素原子を確実に含有する。これにより、パシベーション膜23からの弗素原子によってチャネル14に存在する未結合手を確実に終端することができる。
また、上述した本実施の形態では、パシベーション膜23の形成の際、CVDに用いられるいずれのガス(四弗化珪素ガス、窒素ガスやアルゴンガス)も水素原子を含まないので、チャネル14に水素原子が拡散することがなく、もって、チャネル14からの酸素原子の脱離を防止し、TFT21の性能の低下を確実に防止することができる。
上述した本実施の形態では、パシベーション膜23が直接チャネル14に隣接することなく、エッチストップ膜22を介してチャネル14に対向するが、このとき、エッチストップ膜22はパシベーション膜23からチャネル14への急激な弗素原子の拡散を抑制し、チャネル14のチャネル境界において弗素原子が偏在するのを防止し、各未結合手を均等に終端することができる。また、エッチストップ膜22を時間あたりに通過する弗素原子の数は限られているため、例えば、熱処理の時間を調整することにより、エッチストップ膜22を通過する弗素原子の数を制御してチャネル14における未結合手の終端の度合いを制御することができる。
以上、本発明について、実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。
例えば、上述したTFT21では、パシベーション膜23が弗素含有窒化珪素膜によって構成されたが、パシベーション膜23は弗素含有酸化珪素(SiO:F)膜や弗素含有酸窒化珪素(SiON:F)膜によって構成されてもよい。なお、プラズマCVD成膜装置24において前者を形成する際、CVDにおいて四弗化珪素ガス、酸素(O)ガス及び亜酸化窒素(NO)ガスの少なくとも一方、並びにアルゴンガス等の希ガスが用いられ、後者を形成する際、CVDにおいて四弗化珪素ガス、窒素ガス、酸素ガス及び亜酸化窒素ガスの少なくとも一方、並びにアルゴンガス等の希ガスが用いられる。なお、アルゴン等の希ガスは、放電の開始を容易にし、ガス濃度を調整する効果をもたらすが、本発明の効果を得るためには必ずしも用いなくてもよい。
上述したTFT21では、パシベーション膜23のみから弗素原子が拡散したが、エッチストップ膜22及びゲート絶縁膜13が、例えば、弗素含有酸化珪素膜や弗素含有窒化珪素膜によって構成され、パシベーション膜23からだけでなくエッチストップ膜22やゲート絶縁膜13からもチャネル14へ向けて弗素原子が拡散してもよい。
上述したTFT21では、チャネル14がIGZOによって構成されたが、チャネル14を構成する元素はIGZOに限られず、例えば、ITZO、ZnO、IZO、AZO等の少なくとも酸化亜鉛を構成元素として含有する酸化物半導体や、IGO等の他の金属酸化物によって構成されてもよい。
また、本発明が適用されるTFTの構成は図7のTFT21の構成に限られない。例えば、図11に示すように、図7のTFT21に比してエッチストップ膜22が省略され、1層のパシベーション膜23の代わりに2層のパシベーション膜41,42を備えるTFT43に本発明を適用してもよい。この場合、2層のパシベーション膜41,42の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のパシベーション膜41,42の少なくとも一方からチャネル14へ弗素原子が拡散する。
また、図12に示すように、図7のTFT21に比してパシベーション膜23が省略され、1層のエッチストップ膜22の代わりに2層のエッチストップ膜44,45を備えるTFT46に本発明を適用してもよい。この場合、2層のエッチストップ膜44,45の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のエッチストップ膜44,45の少なくとも一方からチャネル14へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。
さらに、図13に示すように、基板11上に形成されたゲート電極12と、ゲート絶縁膜13と、チャネル14を含む酸化物半導体層15と、チャネル14のみを覆うエッチストップ膜47と、エッチストップ膜47、チャネル14、酸化物半導体層15を覆うパシベーション膜23と、該パシベーション膜23を貫通して酸化物半導体層15と接するソース電極48及びドレイン電極49とを備えるTFT50に本発明を適用してもよい。この場合も、エッチストップ膜47及びパシベーション膜23の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、エッチストップ膜47及びパシベーション膜23の少なくとも一方からチャネル14へ弗素原子が拡散する。
また、図14に示すように、図13のTFT50に比して1層のエッチストップ膜47の代わりに2層のエッチストップ膜51,52を備えるTFT53に本発明を適用してもよい。この場合、2層のエッチストップ膜51,52の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のエッチストップ膜51,52の少なくとも一方からチャネル14へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。
さらに、図15に示すように、基板11上に直接形成されたIGZO膜によって構成されるチャネル54を含む酸化物半導体層55と、チャネル54を覆うゲート絶縁膜57と、ゲート絶縁膜57上に形成されるゲート電極58と、ゲート電極58、酸化物半導体層55を覆うパシベーション膜59と、該パシベーション膜59を貫通して酸化物半導体層55と接するソース電極60及びドレイン電極61とを備えるTFT62に本発明を適用してもよい。この場合、ゲート絶縁膜57及びパシベーション膜59の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、ゲート絶縁膜57及びパシベーション膜59の少なくとも一方からチャネル54へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。
また、図16に示すように、図15のTFT62に比して1層のゲート絶縁膜57の代わりに2層のゲート絶縁膜63,64を備えるTFT65に本発明を適用してもよい。この場合、2層のゲート絶縁膜63,64の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のゲート絶縁膜63,64の少なくとも一方からチャネル54へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。
上述した実施の形態では、プラズマCVD成膜装置において窓部材が誘電体からなる場合について述べたが、本発明を適用可能な電子デバイスの製造装置としては、誘導結合プラズマ装置であればこれに限られない。例えば、電子デバイスの製造装置は、窓部材として単一、若しくは複数の金属部材を用いたもの(例えば、特開2012−227427)や、アンテナとしてソレノイドコイルを用いたものであってもよく、さらには、マイクロ波プラズマ装置等、高密度プラズマを発生させることのできる装置であれば、これらに限られない。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ、例えば、コントローラ40に供給し、コントローラ40のCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコントローラ40に供給されてもよい。
また、コントローラ40が読み出したプログラムコードを実行することにより、上述した実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コントローラ40に挿入された機能拡張ボードやコントローラ40に接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。
11 基板
13,57,63,64 ゲート絶縁膜
14 チャネル
15 酸化物半導体層
21,43,46 TFT
22,44,45,47,51,52 エッチストップ膜
23,41,42,59 パシベーション膜
24 プラズマCVD成膜装置

Claims (14)

  1. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスにおいて
    記第2の膜が弗素含有膜からなり、
    前記第1の膜及び前記金属酸化物膜の境界における弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低く、少なくとも前記第1の膜の前記境界以外の部分における弗素原子の濃度分布は、前記境界に向けて低下する濃度勾配を有することを特徴とする電子デバイス。
  2. 前記弗素含有膜の前記弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高いことを特徴とする請求項1記載の電子デバイス。
  3. 前記弗素含有膜は、弗素含有窒化珪素(SiN:F)膜、弗素含有酸化珪素(SiO:F)膜及び弗素含有酸窒化珪素(SiON:F)膜のいずれかであることを特徴とする請求項1又は2記載の電子デバイス。
  4. 前記第1の膜はエッチストップ膜であり、前記第2の膜はパシベーション膜であることを特徴とする請求項1乃至3のいずれか1項に記載の電子デバイス。
  5. 前記金属酸化物膜は、少なくとも酸化亜鉛又はIGOを構成元素として含有することを特徴とする請求項1乃至4のいずれか1項に記載の電子デバイス。
  6. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスの製造方法であって
    記第2の膜を弗素含有膜で構成し、該弗素含有膜から弗素原子を前記金属酸化物膜へ拡散させ、
    前記第1の膜及び前記金属酸化物膜の境界における前記弗素原子の濃度、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造方法。
  7. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造方法であって、
    前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、
    弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVD(Chemical Vapor Deposition)によって前記弗素含有膜を形成し、
    前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造方法。
  8. 前記CVDに用いられるいずれのガスも水素原子を含まないことを特徴とする請求項記載の電子デバイスの製造方法。
  9. 前記CVDはICP(Inductively Coupled Plasma)、若しくはマイクロ波プラズマ を用いるプラズマ処理装置によって実行されることを特徴とする請求項又は記載の電子デバイスの製造方法。
  10. 前記弗素含有膜は弗素含有窒化珪素(SiN:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素(SiF)ガス及び窒素(N)ガスを含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。
  11. 前記弗素含有膜は弗素含有酸化珪素(SiO:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素ガス、並びに、酸素(O)ガス及び亜酸化窒素(NO)ガスの少なくとも一方を含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。
  12. 前記弗素含有膜は弗素含有酸窒化珪素(SiON:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素ガス、窒素ガス、並びに、酸素ガス及び亜酸化窒素ガスの少なくとも一方を含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。
  13. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造装置であって、
    前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、
    弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、
    前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造装置。
  14. 前記デバイスの製造装置はICP、若しくはマイクロ波プラズマを用いるプラズマ処理装置によって実されることを特徴とする請求項13記載の電子デバイスの製造装置。
JP2014203379A 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置 Active JP6392061B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014203379A JP6392061B2 (ja) 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置
KR1020150135683A KR101973233B1 (ko) 2014-10-01 2015-09-24 전자 디바이스, 그 제조 방법, 및 그 제조 장치
CN201510633441.XA CN105489655B (zh) 2014-10-01 2015-09-29 电子设备及其制造方法和其制造装置
TW104132175A TWI666707B (zh) 2014-10-01 2015-09-30 電子元件、其製造方法及其製造裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203379A JP6392061B2 (ja) 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置

Publications (2)

Publication Number Publication Date
JP2016072570A JP2016072570A (ja) 2016-05-09
JP6392061B2 true JP6392061B2 (ja) 2018-09-19

Family

ID=55676521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203379A Active JP6392061B2 (ja) 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置

Country Status (4)

Country Link
JP (1) JP6392061B2 (ja)
KR (1) KR101973233B1 (ja)
CN (1) CN105489655B (ja)
TW (1) TWI666707B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112687542B (zh) * 2019-10-17 2022-03-29 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
WO2023239181A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2011040422A (ja) * 2009-08-06 2011-02-24 Elpida Memory Inc 半導体基板、半導体装置及び半導体装置の製造方法
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103098187B (zh) * 2010-12-08 2015-09-09 日新电机株式会社 氮氧化硅膜及其形成方法、半导体器件以及薄膜晶体管
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6157077B2 (ja) 2012-08-29 2017-07-05 キヤノン株式会社 カメラ付き表示装置
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
KR20160039542A (ko) 2016-04-11
CN105489655A (zh) 2016-04-13
KR101973233B1 (ko) 2019-04-26
CN105489655B (zh) 2020-02-07
JP2016072570A (ja) 2016-05-09
TWI666707B (zh) 2019-07-21
TW201628093A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP6392061B2 (ja) 電子デバイス、その製造方法、及びその製造装置
KR102084309B1 (ko) 성막 방법 및 성막 장치
JP6232219B2 (ja) 多層保護膜の形成方法
JP6689140B2 (ja) 成膜方法およびtftの製造方法
US10535779B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP6412322B2 (ja) 半導体デバイス、その製造方法、及びその製造装置
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
US20150028326A1 (en) Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate
JP7130548B2 (ja) 成膜方法及び成膜装置
CN110777358B (zh) 成膜方法和成膜装置
Vemuri et al. Controlled ambient and temperature treatment of InGaZnO thin film transistors for improved bias-illumination stress reliability
Pyo et al. Investigation of random telegraph noise characteristics of Hf-based MONOS nonvolatile memory devices with HfO2 and HfON tunneling layers
JP2020004913A (ja) 半導体装置の製造方法
Heineck Zinc tin oxide thin-film transistor circuits
Radtke et al. Desorption of Ge Species during Thermal Oxidation of Ge and Annealing of HfO2/GeO2 Stacks
JP2012124367A (ja) 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法
CN108598041A (zh) Tft阵列基板的制作方法
JP2014075465A (ja) 半導体素子製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250