CN105489655B - 电子设备及其制造方法和其制造装置 - Google Patents

电子设备及其制造方法和其制造装置 Download PDF

Info

Publication number
CN105489655B
CN105489655B CN201510633441.XA CN201510633441A CN105489655B CN 105489655 B CN105489655 B CN 105489655B CN 201510633441 A CN201510633441 A CN 201510633441A CN 105489655 B CN105489655 B CN 105489655B
Authority
CN
China
Prior art keywords
film
fluorine
metal oxide
boundary
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510633441.XA
Other languages
English (en)
Other versions
CN105489655A (zh
Inventor
里吉务
石田宽
佐佐木和男
古田守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kochi University of Technology
Original Assignee
Tokyo Electron Ltd
Kochi University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi University of Technology filed Critical Tokyo Electron Ltd
Publication of CN105489655A publication Critical patent/CN105489655A/zh
Application granted granted Critical
Publication of CN105489655B publication Critical patent/CN105489655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[课题]提供能够防止性能降低的电子设备及其制造方法和其制造装置。[解决手段]薄膜晶体管(21)具备：由IGZO膜构成的沟道(14)、与该沟道(14)邻接的蚀刻停止膜(22)、夹持该蚀刻停止膜(22)且与沟道(14)相对的钝化膜(23)，钝化膜(23)由含氟的氮化硅膜形成，蚀刻停止膜(22)与沟道(14)的边界的氟原子浓度高于沟道(14)的边界以外部分的氟原子浓度，且蚀刻停止膜(22)的上述边界以外部分的氟原子浓度分布具有面向上述边界而减少的浓度梯度。

Description

电子设备及其制造方法和其制造装置
技术领域
本发明涉及将氧化物半导体用于沟道的电子设备及其制造方法和其制造装置。
背景技术
近年来，为了实现液晶显示器的高精细、大型化、高速响应性，需求高迁移率的薄膜晶体管(TFT：Thin Film Transistor)。另外，为了实现更高亮度且高对比度的显示器、薄型化的移动终端、柔性显示器，进行了有机EL(Electroluminescence)元件的利用。有机EL元件是利用TFT驱动的电流驱动型的元件，为了发挥充分的发光性能，即使在用于驱动有机EL元件的TFT中，也追求实现高迁移率的元件。但是，一直以来，作为TFT的沟道的构成材料主要使用的非晶硅的电子迁移率并不高，有机EL元件难以实现充分的发光性能。
因此，提出了在沟道中使用可以得到高电子迁移率的金属氧化物(氧化物半导体)的TFT。作为这样的TFT中使用的金属氧化物，已知有氧化物半导体，例如：包含铟(In)、镓(Ga)以及锌(Zn)的氧化物的IGZO(例如，参照非专利文献1)。IGZO即使为非晶态也具有比较高的电子迁移率(例如，10cm2/(V·s)以上)，因此期待在TFT的沟道中使用IGZO等金属氧化物。
可是，在TFT中，为了确实地保护沟道远离外界的水分、大气等气体等，具备例如包含氮化硅(SiN)膜等的钝化膜。在利用等离子体CVD法(Chemical Vapor Deposition)将包含氮化硅膜的钝化膜成膜的情况下，由于等离子体处理中使用的处理气体，而使氢自由基、氢离子有时以氢原子的形式被包含于钝化膜。钝化膜中包含的氢原子向沟道扩散，使IGZO中的氧原子脱离，从而使IGZO的特性、例如阈值电压(Vth)变化，因此提出了通过使用不含氢原子的处理气体的等离子体CVD法来形成钝化膜(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特愿2014-049797号说明书
非专利文献
非专利文献1：《軽くて薄いシートディスプレイを実現する酸化物半導体TFT》(实现轻且薄的显示器的氧化物半导体TFT)，三浦健太郎等，TOSHIBA REVIEW Vol.67No.1(2012)
发明内容
发明要解决的问题
但是，等离子体CVD法中由于溅射、热等影响，包含IGZO的沟道中氧原子脱落，在沟道生成悬键(悬挂键，dangling bond)。由于悬键捕获载体(电子、空穴)，因此存在引起沟道的电子迁移率降低、使TFT的性能、可靠性降低的问题。
本发明的目的在于提供防止氧化物半导体性能的降低，并且能够实现可靠性提高的电子设备及其制造方法和其制造装置。
用于解决问题的方案
为了达成上述目的，本发明的电子设备的特征在于，其具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜邻接的第1膜、以及夹持该第1膜且与前述金属氧化物膜相对的第2膜；前述第1膜和前述第2膜的至少一者由含氟膜形成，前述第1膜和前述金属氧化物膜的边界的氟原子浓度高于前述金属氧化物膜的前述边界以外部分的氟原子浓度，至少前述第1膜的前述边界以外部分的氟原子浓度分布具有面向前述边界而减少的浓度梯度。
另外，为了达成上述目的，本发明的电子设备的特征在于，其具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜邻接的含氟膜；前述含氟膜与前述金属氧化物膜的边界的氟原子浓度高于前述金属氧化物膜的前述边界以外部分的前述氟原子浓度和前述含氟膜的前述边界以外部分的氟原子浓度，前述含氟膜的氟原子浓度高于前述金属氧化物膜的前述边界以外部分的氟原子浓度。
为了达成上述目的，本发明的电子设备的制造方法的特征在于，其为制造电子设备的方法，所述电子设备具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜邻接的第1膜、以及夹持该第1膜且与前述金属氧化物膜相对的第2膜，前述第1膜和前述第2膜的至少一者由含氟膜构成，使氟原子自该含氟膜向前述金属氧化物膜扩散，使前述第1膜与前述金属氧化物膜的边界的前述氟原子浓度高于前述金属氧化物膜的前述边界以外部分的前述氟原子浓度。
为了达成上述目的，本发明的电子设备的制造方法的特征在于，其为制造电子设备的方法，所述电子设备具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜直接邻接或夹持其它膜而邻接的含氟膜，通过使用了氟化物的气体、和包含氧原子和氮原子中的至少任一者的气体的CVD法形成前述含氟膜。
另外，为了达成上述目的，本发明的电子设备的制造装置的特征在于，其具备：构成氧化物半导体的金属氧化物膜、以及与该金属氧化物膜直接邻接或夹持其它膜而邻接的含氟膜，通过使用了氟化物的气体、和包含氧原子、氮原子中的至少任一者的气体的CVD法形成前述含氟膜。
发明的效果
根据本发明，第1膜与金属氧化物膜的边界的氟原子浓度高于金属氧化物膜的边界以外部分的氟原子浓度，至少第1膜的边界以外部分的氟原子浓度分布具有面向边界而减少的浓度梯度。氧原子自金属氧化物脱落而产生的悬键多存在于第1膜与金属氧化物膜的边界，但由于在第1膜与金属氧化物膜的边界的氟原子浓度高于金属氧化物膜的边界以外部分的氟原子浓度，因此在边界存在较多的氟原子，通过较多的氟原子将较多的悬键封端(terminated)。由此，能够抑制因悬键引起的缺陷的发生，因此能够防止氧化物半导体性能的降低，并且能够实现可靠性的提高。
另外，根据本发明，含氟膜与金属氧化物膜的边界的氟原子浓度高于金属氧化物膜的边界以外部分的氟原子浓度，含氟膜的氟原子浓度高于金属氧化物膜的前述边界以外部分的氟原子浓度。氧原子自金属氧化物脱落而产生的悬键多存在于含氟膜和金属氧化物膜的边界，但由于在含氟膜与金属氧化物膜的边界的氟原子浓度高于金属氧化物膜的边界以外部分的氟原子浓度，因此在边界存在较多的氟原子，通过较多的氟原子将较多的悬键封端。由此，能够抑制因悬键引起的缺陷的发生，因此能够防止氧化物半导体性能的降低，并且能够实现可靠性的提高。
进而，根据本发明，与金属氧化物膜直接邻接或夹持其它膜而邻接的含氟膜是通过使用氟化物的气体、和包含氧原子、氮原子中的至少任一者的气体的CVD法来形成的，因此含氟膜中确实地包含氟原子。由此，氟原子自含氟膜向金属氧化物膜扩散，金属氧化物膜中存在的悬键能够被氟原子封端。其结果，能够抑制因悬键引起的缺陷的发生，因此能够防止氧化物半导体性能的降低，并且能够实现可靠性的提高。
附图说明
图1为大致地示出作为通常的电子设备的底栅型的氧化物TFT的结构的部分剖面图。
图2为示出相对于被照射的光能的、氧化硅膜TFT和含氟的氮化硅膜TFT的各初始特性值的变化情况的图，图2的(A)表示S值的变化情况，图2的(B)表示阈值电压变化量的变化情况，图2的(C)表示磁滞电压变化量的变化情况。
图3为示出在氧化硅膜和含氟的氮化硅膜TFT的热处理后实施PBTS(PositiveBias Temperature Instability，正偏压温度不稳定性)试验时的各特性值的变化情况的图表，图3的(A)表示氧化硅膜TFT中栅极电压和漏极电流的关系的时间变化，图3的(B)示出含氟的氮化硅膜TFT中栅极电压和漏极电流的关系的时间变化，图3的(C)示出氧化硅膜TFT中相对于负荷时间的阈值电压变化量的变化程度，图3的(D)示出含氟的氮化硅膜TFT中相对于负荷时间的阈值电压变化量的变化程度。
图4为示出TFT中氟原子自钝化膜向沟道扩散的情况的部分剖面图。
图5为具有模仿图4所示TFT结构的分析用样品的剖面图。
图6为示出利用SIMS测定图5所示分析用样品的热处理后的氟原子分布的结果的图。
图7为大致地示出作为本发明的实施方式的电子设备的底栅型的TFT的结构的部分剖面图。
图8为大致地示出作为本发明的实施方式的电子设备的制造装置的等离子体CVD成膜装置的结构的剖面图。
图9为示出图7中TFT的制造方法的一部分的工序图。
图10为示意地示出利用图9的TFT的制造方法制造的TFT中氟原子分布情况的图。
图11为大致地示出图7的TFT的第1变形例的结构的部分剖面图。
图12为大致地示出图7的TFT的第2变形例的结构的部分剖面图。
图13为大致地示出图7的TFT的第3变形例的结构的部分剖面图。
图14为大致地示出图7的TFT的第4变形例的结构的部分剖面图。
图15为大致地示出图7的TFT的第5变形例的结构的部分剖面图。
图16为大致地示出图7的TFT的第6变形例的结构的部分剖面图。
附图标记说明
11 基板
13、57、63、64 栅极绝缘膜
14 沟道
15 氧化物半导体层
21、43、46 TFT
22、44、45、47、51、52 蚀刻停止膜
23、41、42、59 钝化膜
24 等离子体CVD成膜装置
具体实施方式
以下，针对本发明的实施方式边参照附图边进行说明。
图1为大致地示出作为一般电子设备的底栅型的氧化物薄膜晶体管(TFT)的结构的部分剖面图。
图1中，在基板11上形成的TFT10具备：在基板11上形成的栅电极12；覆盖栅电极12的栅极绝缘膜13；形成于栅极绝缘膜13上且包含IGZO的氧化物半导体层15；形成于氧化物半导体层15的一部分的沟道14；覆盖沟道14的蚀刻停止膜17；源电极18；漏电极19；覆盖蚀刻停止膜17、源电极18、漏电极19的钝化膜20。
可是，在本发明之前，发明人等为了确认在使用不含氢原子的钝化膜的情况下对TFT的初始特性值的影响，对于使用了作为包含大量的氢原子的钝化膜的含氢的氮化硅(SiN:H)膜、作为包含少量的氢原子的钝化膜的氧化硅(SiO2)膜、以及包含的氢原子极少甚至实质上不含氢原子的含氟的氮化硅(SiN:F)膜的TFT的初始特性值进行测定。需要说明的是，这些TFT的沟道由IGZO形成，测定的初始特性值示于以下的表1。
【表1】
如表1所示，使用含氢的氮化硅膜的TFT不运作，因此均不能测定初始特性值。可以认为这是因为，含氢的氮化硅膜中包含的大量的氢原子向沟道扩散，使构成沟道的IGZO中的氧原子脱离。另一方面，钝化膜中使用了氧化硅膜的TFT(以下，称为“氧化硅膜TFT”)和钝化膜中使用了含氟的氮化硅膜的TFT(以下，称为“含氟的氮化硅膜TFT”)均可以运作，因此能够测定各初始特性值，例如，就电子迁移率而言，含氟的氮化硅膜TFT比氧化硅膜TFT更高，就显示出转换(switching)性能的S值而言，含氟的氮化硅膜TFT比氧化硅膜TFT更小，就磁滞(hysteresis)(ΔVH)而言，含氟的氮化硅膜TFT比氧化硅膜TFT更小。即，与氧化硅膜TFT的各初始特性值相比，含氟的氮化硅膜TFT的各初始特性值显示良好的值。另外，就阈值电压变化量(ΔVth)的绝对值而言，含氟的氮化硅膜TFT比氧化硅膜TFT小。即，能够得到与氧化硅膜TFT的可靠性相比含氟的氮化硅膜TFT的可靠性被改善的结果。
另外，确认相对于分别将光照射至氧化硅膜TFT和含氟的氮化硅膜TFT而使这些TFT驱动时的光能的TFT的各初始特性值的变化情况，将确认结果示于图2的(A)～图2的(C)。需要说明的是，图2的(A)～图2的(C)中，将氧化硅膜TFT和含氟的氮化硅膜TFT分别用“SiO2”和“SiN:F”表示。
当照射的光能发生变化时，关于S值的变化如图2的(A)所示，关于阈值电压变化量(ΔVth)如图2的(B)所示，关于磁滞电压变化量(Δ(ΔVH))如图2的(C)所示，关于这些初始特性值，均确认到在2.7eV以上的区域与氧化硅膜TFT相比，含氟的氮化硅膜TFT的特性值的变化小。即，确认到与氧化硅膜TFT相比，含氟的氮化硅膜TFT的初始特性优异。另外，IGZO的带隙为3～3.2eV，另一方面，含氟的氮化硅膜TFT在3～3.2eV时其特性值的变化也小，因此可知成为带隙的因素的深缺陷能级被降低，而且，其结果推测出含氟的氮化硅膜TFT的可靠性得到改善。
进而，在形成氧化硅膜(钝化膜)后对氧化硅膜TFT实施350℃的热处理，在形成含氟的氮化硅膜(钝化膜)后对含氟的氮化硅膜TFT实施350℃的热处理，然后测定各TFT的特性值、确认各TFT的可靠性，将其确认结果示于图3的(A)～图3的(D)中。
图3示出对氧化硅膜和含氟的氮化硅膜TFT实施热处理后(以下，称为“热处理后”)的PBTS试验结果，图3的(A)示出热处理后的氧化硅膜TFT的栅极电压和漏极电流的关系的时间变化，图3的(B)示出热处理后的含氟的氮化硅膜TFT的栅极电压和漏极电流的关系的时间变化。各图中，各标记表示各经过时间下的栅极电压和漏极电流的测定值。具体而言，无标记的实线表示初始状态的测定值，“◇”表示经过100秒后的测定值，“○”表示经过1000秒后的测定值，“△”表示经过5000秒后的测定值，无标记的虚线表示经过10000秒后的测定值。图3的(A)和图3的(B)中，随着负荷时间经过，栅极电压和漏极电流的关系沿各图中的箭头方向移动。根据图3的(A)和图3的(B)，可知比起热处理后的氧化硅膜TFT，热处理后的含氟的氮化硅膜TFT的栅极电压和漏极电流的关系的时间变化少，漏极电流稳定地流动。
图3的(C)示出热处理后的氧化硅膜TFT的相对于负荷时间的阈值电压变化量的变化程度，图3的(D)示出热处理后的含氟的氮化硅膜TFT的相对于负荷时间的阈值电压变化量的变化程度。各图中，各标记表示测定时的温度，“◇”为室温、“○”为50℃、“△”为75℃、“□”为100℃。根据图3的(C)和图3的(D)可知，比起热处理后的氧化硅膜TFT，热处理后的含氟的氮化硅膜TFT的相对于负荷时间的阈值电压变化量的变化少、阈值电压稳定。即，可以确认，关于可靠性含氟的氮化硅膜TFT比氧化硅膜TFT优异。
作为在初始特性、可靠性方面含氟的氮化硅膜TFT比氧化硅膜TFT更优异的理由，本发明人等着眼于含氟的氮化硅膜TFT的钝化膜中包含的氟原子的存在，推测以下的机理。
TFT10中，在构成沟道14的IGZO膜上，例如，利用等离子体CVD法形成包含氧化硅的蚀刻停止膜17时，IGZO膜通过阳离子等而被溅射、或因热的影响自IGZO膜放出氧原子，锌原子等的悬键主要在IGZO膜的表面附近、即在蚀刻停止膜17与沟道14的边界附近产生。悬键在TFT的运作时捕捉沟道14内的载体，使TFT10的初始特性、可靠性恶化。
与此相对，钝化膜20含有氟原子(图4中以“F”表示)时，在形成TFT10后，如图4所示，钝化膜20中含有的氟原子通过蚀刻停止膜17向沟道14扩散，将在蚀刻停止膜17与沟道14的边界附近产生的悬键封端。由此，抑制在沟道14内的载体的捕获，改善TFT10的初始特性。另外，锌原子与氟原子的键能比锌原子与氧原子的键能高(前者为364kJ/mol、后者为284kJ/mol)，因此被氟原子封端后的悬键稳定，不会再次放出氟原子而变回悬键。由此，改善沟道14的可靠性，进而改善TFT10的可靠性。
另外，本发明人等制作了具有模仿图4所示的TFT的结构的分析用样品(图5)，为了使钝化膜20中含有的氟原子积极地向沟道14扩散，在形成钝化膜20由含氟的氮化硅膜构成的分析用样品之后，对该分析用样品实施热处理，之后，对分析用样品的氟原子的分布利用二次离子质谱法(SIMS：Secondary Ion Mass Spectrometry)来测定。
图6为示出利用SIMS测定图5所示分析用样品的热处理后的氟原子的分布的结果的图。图6中，实施1小时的热处理的情况下，TFT中的氟原子的分布以虚线所示，实施了3小时的热处理的情况下，TFT中的氟原子的分布以实线所示。
图6中，对于自钝化膜20扩散的氟原子的数目(浓度)，自蚀刻停止膜17向沟道14减少，然而在蚀刻停止膜17和沟道14的边界以一时呈现极值的形式增加。该结果证实了上述机理，即在蚀刻停止膜17与沟道14的边界附近产生的悬键被氟原子封端，可以确认上述推测的机理是合理的。
另外，热处理的时间越长，自钝化膜20扩散的氟原子的数目也变得越多，如图6所示，热处理的时间越长，在蚀刻停止膜17与沟道14的边界的氟原子的数目的极值变得越大，可以认为蚀刻停止膜17和沟道14的边界附近封端悬键的氟原子为自钝化膜20扩散的氟原子。
即，本发明人等得到了如下见解：通过在存在悬键的沟道的附近设置含氟膜并进行热处理，由此能够通过自含氟层扩散的氟原子将沟道的悬键封端。本发明是基于上述见解做出的。
接着，针对本实施方式的电子设备进行说明。
图7为大致地示出作为本实施方式的电子设备的底栅型的TFT的结构的部分剖面图。需要说明的是，图7的TFT21的结构与图1的TFT10的结构大致相同，因此以下重点说明不同点。
图7中，TFT21具备：基板11上形成的栅电极12；栅极绝缘膜13；氧化物半导体层15；氧化物半导体层的一部分上形成的沟道14(金属氧化物膜)；覆盖包含沟道14的氧化物半导体层15且使沟道14以外的氧化物半导体层15部分地露出的蚀刻停止膜22(第1膜)；源电极18；漏电极19；覆盖蚀刻停止膜22、源电极18和漏电极19的钝化膜23(第2膜)。TFT21中，栅极绝缘膜13和蚀刻停止膜22由含少量的氢原子的氧化硅膜形成，钝化膜23由含氟的氮化硅膜形成。需要说明的是，栅极绝缘膜13和蚀刻停止膜22中包含的少量的氢原子是在制造工序中不可避免地混入的，虽然不会对本发明起到的效果带来较大影响，但理想的是优选不包含。
图8为大致地示出作为本实施方式的电子设备的制造装置的等离子体CVD成膜装置的结构的剖面图。该等离子体CVD成膜装置在形成TFT21中的钝化膜23时可以适宜地使用。
图8中，等离子体CVD成膜装置24例如具备：容纳形成TFT21的基板11的大致框体形状的腔室25、配置于该腔室25的底部且在上表面载置基板11的载置台26、在腔室25的外部与腔室25的内部的载置台26相对配置的ICP(Inductively Coupled Plasma，电感耦合等离子体)天线27、构成腔室25的顶部且在载置台26与ICP天线27之间存在的窗构件28。ICP天线27与窗构件28之间介由间隔物(没有图示)来保证一定的间隙。
腔室25具有排气装置(没有图示)且该排气装置将腔室25抽真空而使腔室25的内部减压。腔室25的窗构件28包含电介质，将腔室25的内部与外部分隔。
窗构件28介由绝缘部件(没有图示)被腔室25的侧壁支撑，窗构件28与腔室25不直接接触、不进行电导通。另外，窗构件28具有至少可以覆盖载置于载置台26上的基板11的整面的大小。需要说明的是，窗构件28也可以由多个分割片构成。
在腔室25的侧壁设置3个气体导入口29、30、31，气体导入口29通过气体导入管32与配置于腔室25的外部的卤化硅气体供给部33相连接，气体导入口30通过气体导入管34与配置于腔室25的外部的含氮的气体供给部35相连接，气体导入口31通过气体导入管36与配置于腔室25的外部的稀有气体供给部37相连接。
卤化硅气体供给部33通过气体导入口29向腔室25的内部供给不含氢原子的卤化硅气体、例如四氟化硅(SiF4)气体；含氮的气体供给部35通过气体导入口30向腔室25的内部供给不含氢原子的含氮的气体、例如氮气(N2)；稀有气体供给部37通过气体导入口31向腔室25的内部供给稀有气体、例如氩气。即，向腔室25的内部供给混合了四氟化硅气体和氮气且不含氢的处理气体。需要说明的是，处理气体也可以包含除四氟化硅气体、氮气之外的不含氢的气体。各气体导入管32、34、36具有质量流量控制器、阀(均没有图示)来调整自气体导入口29、30、31供给的各气体的流量。
ICP天线27包含沿窗构件28的上表面而配置的环状导线或导体板，通过匹配器38与高频率电源39相连接。源自高频率电源39的高频率电流流经ICP天线27，该高频率电流在ICP天线27中通过窗构件28使腔室25的内部产生磁场。该磁场因高频率电流而产生，因此随时间(周期地)变化，随时间变化的磁场产生感应电场，由该感应电场加速了的电子与向腔室25内导入的气体的分子、原子碰撞产生电感耦合等离子体。
等离子体CVD成膜装置24中，利用电感耦合等离子体自向腔室25的内部供给的四氟化硅气体、氮气生成等离子体，利用CVD法形成含氟的氮化硅膜，由此形成钝化膜23。此时，四氟化硅气体、氮气的任一者均不含氢原子，因此形成钝化膜23的含氟的氮化硅膜不含源自处理气体的氢原子。
需要说明的是，在基板11的输送时吸附于该基板11的微量的水分、排气装置未充分去除的水分等的除处理气体以外的环境因素的水分存在于腔室25内，因此有时源自该水分的氢原子以极少的量被包含于形成钝化膜23的含氟的氮化硅膜中。即，虽然通过使用不含氢原子的处理气体，能够极力地抑制钝化膜23中包含的氢原子的量(抑制氢原子的存在)，但钝化膜23中依然包含极少量的氢原子。此时，所形成的含氟的氮化硅膜的主要成分为氮化硅，在氮化硅中四氟化硅气体分解而产生的氟原子分散并含有，即使在这样的情况下，通过使氟原子浓度比氢原子的浓度更高，也能够实现本发明。另外，本实施方式中，作为钝化膜23形成时的添加气体、或在钝化膜23形成前后作为其它处理，有时进行例如四氟化碳气体等的导入，因此有时在腔室25内自等离子体化的四氟化碳气体产生的微量的碳原子包含于钝化膜23，一部分构成碳化氮化硅。但是，这样微量的碳化氮化硅并不阻碍本发明的效果，因此可以说钝化膜23作为整体实质上相当于含氟的氮化硅膜。即，本实施方式所述的含氟的氮化硅膜不排除微量地包含这样的含碳等的杂质的含氟的氮化硅膜。关于这样的含氟的氮化硅膜的思考方式，同样适用于后述的钝化膜相当于含氟的氧化硅膜、含氟的氮氧化硅膜、其它原材料的情况。
四氟化硅气体中的硅素原子和氟原子的键合、氮气中的氮原子之间的键合的键能高(前者为595kJ/mol、后者为945kJ/mol)，因此不易等离子体化，但使用ICP天线27产生的电感耦合等离子体的密度非常高，因此能够由具有键能高的键的四氟化硅气体、氮气生成等离子体。
稀有气体供给部37供给的氩气等稀有气体不是直接构成氮化硅膜的材料气体，但在CVD法中起到如下辅助作用：将作为直接构成氮化硅膜的材料气体的四氟化硅气体和氮气调节至适宜的浓度，进而使得用于生成电感耦合等离子体的放电容易地进行。
另外，等离子体CVD成膜装置24还具备控制器40，该控制器40控制等离子体CVD成膜装置24的各构成要素的运作。
需要说明的是，卤化硅气体供给部33供给的不含氢原子的卤化硅气体不限于四氟化硅气体，也可以为其它卤化硅气体，例如氯化硅(SiCl4)，含氮的气体供给部35供给的含氮的气体不限于氮气，也可以为其它含氮的气体。
接着，针对作为本实施方式所述的电子设备的制造方法的TFT21的制造方法进行说明。
图9为示出图7中的TFT的制造方法的一部分的工序图。
首先，利用金属(例如，铜(Cu)/钼(Mo)、钛(Ti)/铝(Al)/钛、钼(Mo)/铝/钼)的PVD法(物理气相沉积，Physical Vapor Deposition)进行成膜，利用光致蚀刻剂显影为规定图案的光刻法、使用了显影的光致蚀刻剂的蚀刻和光致蚀刻剂的剥离，从而在基板11上形成具有规定宽度的栅电极12。
接着，利用CVD法以覆盖栅电极12的方式形成包含氧化硅膜的栅极绝缘膜13，进而利用PVD法形成构成沟道14的IGZO膜。之后，利用等离子体CVD法以覆盖IGZO膜的方式形成由氧化硅膜形成的蚀刻停止膜22。此时，通过阳离子等的溅射，自IGZO膜放出氧原子，锌原子等的悬键主要产生在蚀刻停止膜22与IGZO膜(沟道14)的边界附近。
进而，部分地去除蚀刻停止膜22，使IGZO膜部分地露出。
接着，利用PVD法形成分别连接于IGZO膜的露出部分的源电极18、漏电极19(图9的(A))，之后，在等离子体CVD成膜装置24中，使用四氟化硅气体、氮气以及氩气，利用CVD法形成包含含氟的氮化硅膜的钝化膜23(图9的(B))。
接着，对TFT21实施热处理，例如，对基板11历时3小时持续加热至350℃地实施热处理。此时，对钝化膜23中含有的氟原子赋予热能，氟原子(图中以“F”表示)通过蚀刻停止膜22向沟道14扩散(图9的(C))。向沟道14扩散的氟原子将该沟道14中存在的悬键封端。之后，结束本处理。需要说明的是，也有时在形成钝化膜23时向蚀刻停止膜22导入氟原子，导入至蚀刻停止膜22后的氟原子利用热处理向沟道14扩散，无论在氟原子自钝化膜23通过蚀刻停止膜22向沟道14扩散的情况下、还是氟原子自蚀刻停止膜22直接向沟道14扩散的情况下，本发明起到的效果均不改变。
图10为示意地示出通过图9的TFT的制造方法制造的TFT中的氟原子分布情况的图表。通常，图10所示的氟原子分布情况能够利用SIMS确认。
如图10所示，氟原子浓度在钝化膜23中面向沟道14缓缓地降低，但基本是一定的，然而在蚀刻停止膜22中自钝化膜23面向沟道14以明显降低的方式倾斜，在蚀刻停止膜22与沟道14的边界(以下，称为“沟道边界”)，以一时呈现极值的方式增加，然后在沟道14的边界以外的部分基本成为一定的。此处，就沟道边界的氟原子浓度而言，氟原子将该边界附近产生的悬键封端，因此与沟道14中的沟道边界以外的部分相比更高。另外，氟原子自钝化膜23向沟道14扩散，钝化膜23的氟原子浓度比沟道14的氟原子浓度、尤其是沟道14中的沟道边界以外的部分的氟原子浓度更高。需要说明的是，本实施方式中“沟道边界”并不是指不具有厚度的理想的“边界”，是指作为由边界面起具有一定深度范围的厚度的层的边界。一定深度的范围可以利用例如悬键的数目分布中存在数目急剧地减小的深度进行定义，根据存在数的临界值的确定方法存在若干差异，但“沟道边界”与“沟道边界以外”的位置的比较中，一定深度的范围被明显地区别开来，因此本实施方式中的“沟道边界”与“沟道边界以外”所示的位置是不言自明的。
根据本实施方式，氟原子自由含氟的氮化硅膜形成的钝化膜23向沟道14扩散，沟道14中沟道边界的氟原子浓度变得高于沟道边界以外部分的氟原子浓度，因此在沟道边界存在较多的氟原子，使沟道边界的附近产生的较多的悬键被较多的氟原子封端。由此，可以抑制沟道14中的电子迁移率的降低，并且防止TFT21的性能的降低、同时实现可靠性的提高。
上述的本实施方式中，钝化膜23通过使用了四氟化硅气体、氮气的CVD法而形成，因此钝化膜23确实地含有氟原子。由此，通过源自钝化膜23的氟原子，能够确实地封端沟道14中存在的悬键。
另外，上述的本实施方式中，在形成钝化膜23时，CVD法中使用的任一气体(四氟化硅气体、氮气、氩气)均不含氢原子，因此氢原子不会扩散至沟道14，并且可以防止自沟道14的氧原子的脱离，能够确实地防止TFT21的性能的降低。
上述的本实施方式中，钝化膜23不直接与沟道14邻接，而是介由蚀刻停止膜22与沟道14相对，此时，蚀刻停止膜22能够抑制自钝化膜23向沟道14的剧烈的氟原子的扩散、防止氟原子在沟道14的沟道边界不均匀地存在，能够将各悬键均等地封端。另外，每单位时间通过蚀刻停止膜22的氟原子的数目被限定了，因此例如通过调节热处理的时间，能够控制通过蚀刻停止膜22的氟原子的数目，能够控制沟道14中的悬键的封端程度。
以上，针对本发明，使用实施方式进行说明，但本发明不限定于上述的实施方式。
例如，上述的TFT21中，钝化膜23由含氟的氮化硅膜构成，然而钝化膜23也可以由含氟的氧化硅(SiO:F)膜、含氟的氮氧化硅(SiON:F)膜构成。需要说明的是，等离子体CVD成膜装置24中，在形成前者时，CVD法中使用了四氟化硅气体、氧气(O2)和一氧化二氮(N2O)气体中的至少一种以及氩气等稀有气体；在形成后者时，CVD法中使用了四氟化硅气体、氮气、氧气以及一氧化二氮气体中的至少一种以及氩气等稀有气体。需要说明的是，氩气等稀有气体起到使放电的开始变得容易、调节气体浓度的效果，但为了得到本发明的效果，并不是必须使用的。
上述的TFT21中，氟原子仅自钝化膜23扩散，但蚀刻停止膜22和栅极绝缘膜13由例如含氟的氧化硅膜、含氟的氮化硅膜构成，氟原子不仅是自钝化膜23，也可以自蚀刻停止膜22、栅极绝缘膜13向沟道14扩散。
上述的TFT21中，沟道14由IGZO构成，但构成沟道14的元素不限定于IGZO，也可以由例如ITZO、ZnO、IZO、AZO等至少含有氧化锌作为构成元素的氧化物半导体、IGO等其它金属氧化物构成。
另外，本发明所适用的TFT的结构不限定于图7的TFT21的结构。例如，如图11所示，与图7的TFT21相比，省略了蚀刻停止膜22，具备2层的钝化膜41、42代替1层的钝化膜23的TFT43也可以适用本发明。该情况下，2层的钝化膜41、42的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，自2层的钝化膜41、42的至少一者向沟道14扩散氟原子。
另外，如图12所示，与图7的TFT21相比，省略了钝化膜23，具备2层的蚀刻停止膜44、45代替1层的蚀刻停止膜22的TFT46也可以适用本发明。该情况下，2层的蚀刻停止膜44、45中的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，氟原子自2层的蚀刻停止膜44、45的至少一者向沟道14扩散。需要说明的是，就扩散的结果而言，这些含有氟的膜中的氟原子浓度分布呈现面向IGZO膜而浓度降低的浓度梯度。
进而，如图13所示，本发明也可以适用TFT50，其具备：基板11上形成的栅电极12；栅极绝缘膜13；包含沟道14的氧化物半导体层15；仅覆盖沟道14的蚀刻停止膜47；覆盖蚀刻停止膜47、沟道14、氧化物半导体层15的钝化膜23；贯通该钝化膜23且与氧化物半导体层15相接的源电极48和漏电极49。该情况下，蚀刻停止膜47和钝化膜23中的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，氟原子自蚀刻停止膜47和钝化膜23的至少一者向沟道14扩散。
另外，如图14所示，与图13的TFT50相比，具备2层的蚀刻停止膜51、52代替1层的蚀刻停止膜47的TFT53也适用本发明。该情况下，2层的蚀刻停止膜51、52的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，氟原子自2层的蚀刻停止膜51、52的至少一者向沟道14扩散。需要说明的是，就扩散的结果而言，这些含有氟的膜中的氟原子浓度分布呈现面向IGZO膜而浓度降低的浓度梯度。
进而，如图15所示，本发明也可以适用TFT62，其具备：基板11上直接形成的包含由IGZO膜构成的沟道54的氧化物半导体层55；覆盖沟道54的栅极绝缘膜57；在栅极绝缘膜57上形成的栅电极58；覆盖栅电极58、氧化物半导体层55的钝化膜59；贯通该钝化膜59且与氧化物半导体层55相接的源电极60和漏电极61。该情况下，栅极绝缘膜57和钝化膜59中的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，氟原子自栅极绝缘膜57和钝化膜59的至少一者向沟道54扩散。需要说明的是，就扩散的结果而言，这些含有氟的膜中的氟原子浓度分布呈现面向IGZO膜而浓度降低的浓度梯度。
另外，如图16所示，与图15的TFT62相比，具备2层的栅极绝缘膜63、64代替1层的栅极绝缘膜57的TFT65也适用本发明。该情况下，2层的栅极绝缘膜63、64中的至少一者由含氟的氮化硅膜、含氟的氧化硅膜、含氟的氮氧化硅构成，氟原子自2层的栅极绝缘膜63，64的至少一者向沟道54扩散。需要说明的是，就扩散的结果而言，这些含有氟的膜中的氟原子浓度分布呈现面向IGZO膜而浓度降低的浓度梯度。
上述的实施方式中，对于在等离子体CVD成膜装置中的窗构件包含电介质的情况进行了叙述，作为可以适用本发明的电子设备的制造装置，只要是电感耦合等离子体装置就没有特别限定。例如，就电子设备的制造装置而言，作为窗构件可以使用单一或多个金属部材(例如，日本特开2012-227427)，作为天线可以使用螺线管线圈，进一步而言，只要是微波等离子体装置等、能够产生高密度等离子体的装置，就不限定于这些。
另外，对于本发明的目的而言，将记录有实现上述实施方式功能的软件程序代码的存储介质供给于计算机、例如控制器40，并且控制器40的CPU读取存储于存储介质中的程序代码来实施，由此也可以达成。
该情况下，由存储介质读取的程序代码自身实现上述实施方式功能，程序代码及存储该程序代码的存储介质构成本发明。
另外，作为用于供给程序代码的存储介质，例如，RAM、NVRAM、Floppy(注册商标)盘、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等光盘、磁带、非挥发性的记忆卡、其它ROM等的只要是能够存储上述程序代码的即可。或者，上述程序代码也可以通过由连接至互联网、商用网络、或局域网等的未图示的其它计算机、数据库等下载而供给于控制器40。
另外，也包含下述情况：通过实施控制器40读取的程序代码，不仅实现上述的实施方式功能，还基于该程序代码的指示，CPU上搭载的OS(Opening System，操作系统)等进行实际处理的一部分或全部，利用该处理实现上述的实施方式功能。
进而，也包含下述情况：由存储介质读取的程序代码写入插入控制器40的功能扩展板、连接于控制器40的功能扩展单元中具备的存储器后，基于该程序代码的指示，该功能扩展板、功能扩展单元具备的CPU等进行实际处理的一部分或全部，利用该处理实现上述的实施方式功能。
上述程序代码的形态，也可以包含目标代码、利用解释程序而实施的程序代码、供给于OS的脚本数据等形态。

Claims (13)

1.一种电子设备，其特征在于，其具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜邻接的第1膜、以及夹持该第1膜且与所述金属氧化物膜相对的第2膜；
所述第2膜由含氟膜形成，
所述第1膜与所述金属氧化物膜的边界的氟原子浓度高于所述金属氧化物膜的所述边界以外部分的氟原子浓度且低于所述第2膜中氟原子的浓度，至少所述第1膜的所述边界以外部分的氟原子浓度分布具有面向所述边界而减少的浓度梯度。
2.根据权利要求1所述的电子设备，其特征在于，所述含氟膜为含氟的氮化硅SiN:F膜、含氟的氧化硅SiO:F膜以及含氟的氮氧化硅SiON:F膜中的任一种。
3.根据权利要求1或2所述的电子设备，其特征在于，所述第1膜为蚀刻停止膜，所述第2膜为钝化膜。
4.根据权利要求1或2所述的电子设备，其特征在于，所述金属氧化物膜至少含有氧化锌或IGO作为构成元素。
5.一种电子设备的制造方法，其特征在于，所述电子设备具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜邻接的第1膜、以及夹持该第1膜且与所述金属氧化物膜相对的第2膜，
所述第2膜由含氟膜构成，使氟原子自该含氟膜向所述金属氧化物膜扩散，
使所述第1膜与所述金属氧化物膜的边界的氟原子浓度高于所述金属氧化物膜的所述边界以外部分的所述氟原子浓度且低于所述第2膜中氟原子的浓度。
6.一种电子设备的制造方法，其特征在于，所述电子设备具备：构成氧化物半导体的金属氧化物膜、以及与该金属氧化物膜夹持其它膜而邻接的含氟膜，
所述金属氧化物膜形成有沟道，所述其它膜和所述含氟膜为绝缘膜，
通过使用了氟化物的气体、和包含氧原子、氮原子中的至少任一者的气体的化学气相沉积法形成所述含氟膜，
使氟原子自所述含氟膜向所述金属氧化物膜扩散，使得所述其它膜与所述金属氧化物膜的边界的氟原子浓度高于所述金属氧化物膜的所述边界以外部分的氟原子浓度且低于所述含氟膜中氟原子的浓度，至少所述其它膜的所述边界以外部分的氟原子浓度分布具有面向所述边界而减少的浓度梯度。
7.根据权利要求6所述的电子设备的制造方法，其特征在于，所述化学气相沉积法中使用的任一种气体均不含氢原子。
8.根据权利要求6或7所述的电子设备的制造方法，其特征在于，所述化学气相沉积法通过使用电感耦合等离子体或微波等离子体的等离子体处理装置来实施。
9.根据权利要求6或7所述的电子设备的制造方法，其特征在于，所述含氟膜由含氟的氮化硅SiN:F膜形成，所述化学气相沉积法中使用的气体包含四氟化硅SiF4气体和氮气N2。
10.根据权利要求6或7所述的电子设备的制造方法，其特征在于，所述含氟膜由含氟的氧化硅SiO:F膜形成，所述化学气相沉积法中使用的气体包含四氟化硅气体、以及氧气O2和一氧化二氮N2O气体中的至少一种气体。
11.根据权利要求6或7所述的电子设备的制造方法，其特征在于，所述含氟膜由含氟的氮氧化硅SiON:F膜形成，所述化学气相沉积法中使用的气体包含四氟化硅气体、氮气、以及氧气和一氧化二氮气体中的至少一种气体。
12.一种电子设备的制造装置，其特征在于，所述电子设备具备：构成氧化物半导体的金属氧化物膜、与该金属氧化物膜夹持其它膜而邻接的含氟膜，
所述金属氧化物膜形成有沟道，所述其它膜和所述含氟膜为绝缘膜，
通过使用了氟化物的气体、和包含氧原子和氮原子的至少任一者的气体的化学气相沉积法形成所述含氟膜，
使氟原子自所述含氟膜向所述金属氧化物膜扩散，使得所述其它膜与所述金属氧化物膜的边界的氟原子浓度高于所述金属氧化物膜的所述边界以外部分的氟原子浓度且低于所述含氟膜中氟原子的浓度，至少所述其它膜的所述边界以外部分的氟原子浓度分布具有面向所述边界而减少的浓度梯度。
13.根据权利要求12所述的电子设备的制造装置，其特征在于，所述电子设备的制造装置通过使用电感耦合等离子体或微波等离子体的等离子体处理装置来实施。
CN201510633441.XA 2014-10-01 2015-09-29 电子设备及其制造方法和其制造装置 Active CN105489655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-203379 2014-10-01
JP2014203379A JP6392061B2 (ja) 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置

Publications (2)

Publication Number Publication Date
CN105489655A CN105489655A (zh) 2016-04-13
CN105489655B true CN105489655B (zh) 2020-02-07

Family

ID=55676521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510633441.XA Active CN105489655B (zh) 2014-10-01 2015-09-29 电子设备及其制造方法和其制造装置

Country Status (4)

Country Link
JP (1) JP6392061B2 (zh)
KR (1) KR101973233B1 (zh)
CN (1) CN105489655B (zh)
TW (1) TWI666707B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112687542B (zh) * 2019-10-17 2022-03-29 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
WO2023239181A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2011040422A (ja) * 2009-08-06 2011-02-24 Elpida Memory Inc 半導体基板、半導体装置及び半導体装置の製造方法
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103098187B (zh) * 2010-12-08 2015-09-09 日新电机株式会社 氮氧化硅膜及其形成方法、半导体器件以及薄膜晶体管
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6157077B2 (ja) 2012-08-29 2017-07-05 キヤノン株式会社 カメラ付き表示装置
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
KR20160039542A (ko) 2016-04-11
CN105489655A (zh) 2016-04-13
KR101973233B1 (ko) 2019-04-26
JP6392061B2 (ja) 2018-09-19
JP2016072570A (ja) 2016-05-09
TWI666707B (zh) 2019-07-21
TW201628093A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
CN105489655B (zh) 电子设备及其制造方法和其制造装置
KR102084309B1 (ko) 성막 방법 및 성막 장치
CN106935656B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
US10535779B2 (en) Thin film transistor and method for manufacturing thin film transistor
Nakakubo et al. Optical and electrical characterization of hydrogen-plasma-damaged silicon surface structures and its impact on in-line monitoring
TWI747910B (zh) 成膜方法及ｔｆｔ的製造方法
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
WO2015170450A1 (ja) 薄膜トランジスタ基板及びその製造方法
US20190139783A1 (en) Semiconductor device and method for fabricating semiconductor device
US8450123B2 (en) Oxygen diffusion evaluation method of oxide film stacked body
US11164954B2 (en) Gate capping layers of semiconductor devices
US20150064930A1 (en) Process of manufacturing the gate oxide layer
JP7130548B2 (ja) 成膜方法及び成膜装置
JP2020004913A (ja) 半導体装置の製造方法
Vemuri et al. Controlled ambient and temperature treatment of InGaZnO thin film transistors for improved bias-illumination stress reliability
US7459403B1 (en) Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging
KR20200013604A (ko) 성막 방법 및 성막 장치
Radtke et al. Desorption of Ge Species during Thermal Oxidation of Ge and Annealing of HfO2/GeO2 Stacks
Heineck Zinc tin oxide thin-film transistor circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant