JP6123219B2 - Multi-level power converter - Google Patents

Multi-level power converter Download PDF

Info

Publication number
JP6123219B2
JP6123219B2 JP2012228358A JP2012228358A JP6123219B2 JP 6123219 B2 JP6123219 B2 JP 6123219B2 JP 2012228358 A JP2012228358 A JP 2012228358A JP 2012228358 A JP2012228358 A JP 2012228358A JP 6123219 B2 JP6123219 B2 JP 6123219B2
Authority
JP
Japan
Prior art keywords
voltage
switching element
common connection
connection point
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012228358A
Other languages
Japanese (ja)
Other versions
JP2013102674A (en
Inventor
正和 宗島
正和 宗島
フィー チャン
フィー チャン
小金澤 竹久
竹久 小金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2012228358A priority Critical patent/JP6123219B2/en
Publication of JP2013102674A publication Critical patent/JP2013102674A/en
Application granted granted Critical
Publication of JP6123219B2 publication Critical patent/JP6123219B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、マルチレベルの相電圧が出力可能で、且つ1個の直流電圧源で動作する電力変換回路に係り、直流電源から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換器に関する。   The present invention relates to a power conversion circuit capable of outputting a multi-level phase voltage and operating with a single DC voltage source, and a multi-level power converter that generates an AC output converted from a DC power source into a plurality of voltage levels. About.

従来、マルチレベル電力変換器として、例えば非特許文献1に記載の5レベルインバータが知られている。図7は非特許文献1に記載の5レベルインバータの主回路1相分の構成図を示している。図7の回路において、5レベルインバータ1の直流側に設けたダイオード整流器2の直流出力電圧を5分圧するために4台の直流リンクコンデンサCdc1〜Cdc4が直列接続され、これらコンデンサCdc1〜Cdc4に蓄えられたエネルギーを用いて、インバータ1には5分圧に対応する5レベルの電位を有する交流出力が生成される。   Conventionally, as a multilevel power converter, for example, a 5-level inverter described in Non-Patent Document 1 is known. FIG. 7 shows a configuration diagram of one phase of the main circuit of the 5-level inverter described in Non-Patent Document 1. In the circuit of FIG. 7, four DC link capacitors Cdc1 to Cdc4 are connected in series in order to divide the DC output voltage of the diode rectifier 2 provided on the DC side of the five-level inverter 1 by 5 and stored in these capacitors Cdc1 to Cdc4. Using the generated energy, the inverter 1 generates an AC output having a potential of five levels corresponding to the five partial pressures.

上記の5レベルインバータ1の動作を説明する。コンデンサCdc1〜Cdc4で分圧する電圧の中性点をM点とし、インバータ1の出力端をA点とし、直流電圧を均一に4分圧した電圧をEとすると、スイッチング素子S1〜S8を以下のオン・オフパターン制御の組み合わせ(スイッチングモードSM1〜SM5)によって制御することで、端子間AMに5レベルの電圧出力が生成される。
(SM1)S1,S2,S3とS4がオン、S5,S6,S7とS8がオフのとき、端子間AMには電圧+2Eが出力される。
The operation of the 5-level inverter 1 will be described. Assuming that the neutral point of the voltage divided by the capacitors Cdc1 to Cdc4 is M point, the output end of the inverter 1 is A point, and the voltage obtained by uniformly dividing the DC voltage by 4 is E, the switching elements S1 to S8 are By controlling by a combination of on / off pattern control (switching modes SM1 to SM5), a five-level voltage output is generated at the terminal AM.
(SM1) When S1, S2, S3 and S4 are on and S5, S6, S7 and S8 are off, the voltage + 2E is output to the inter-terminal AM.

(SM2)S2,S3,S4とS5がオン、S1,S6,S7とS8がオフのとき、端子間AMには電圧+Eが出力される。   (SM2) When S2, S3, S4 and S5 are on and S1, S6, S7 and S8 are off, the voltage + E is output to the inter-terminal AM.

(SM3)S3,S4,S5とS6がオン、S1,S2,S7とS8がオフのとき、端子間AMには電圧0が出力される。   (SM3) When S3, S4, S5 and S6 are on, and S1, S2, S7 and S8 are off, voltage 0 is output to the inter-terminal AM.

(SM4)S4,S5,S6とS7がオン、S1,S2,S3とS8がオフのとき、端子間AMには電圧−Eが出力される。   (SM4) When S4, S5, S6 and S7 are on and S1, S2, S3 and S8 are off, the voltage -E is output to the inter-terminal AM.

(SM5)S5,S6,S7とS8がオン、S1,S2,S3とS4がオフのとき、端子間AMには電圧−2Eが出力される。   (SM5) When S5, S6, S7 and S8 are on and S1, S2, S3 and S4 are off, the voltage -2E is output to the inter-terminal AM.

また、従来の電力変換装置の一例として、特許文献1に記載のものが提案されていた。図8は特許文献1に記載の電力変換装置の1相分の構成を示している。直流電源Eには、コンデンサC1,C2の直列回路と、半導体スイッチS1,S2の直列回路が並列に接続され、コンデンサC3には半導体スイッチS5,S6の直列回路と、S7,S8の直列回路と、双方向スイッチS3D,S4Dの直列回路とが並列に接続されている。 Moreover, the thing of patent document 1 was proposed as an example of the conventional power converter device. FIG. 8 shows the configuration of one phase of the power conversion device described in Patent Document 1. A series circuit of capacitors C1 and C2 and a series circuit of semiconductor switches S 1 and S 2 are connected in parallel to the DC power source E, and a series circuit of semiconductor switches S 5 and S 6 are connected to the capacitor C3, and S 7 , A series circuit of S 8 and a series circuit of bidirectional switches S 3D and S 4D are connected in parallel.

前記スイッチS1,S2の共通接続点とS5,S6の共通接続点は共通に接続され、スイッチS7,S8の共通接続点と双方向スイッチS3D,S4Dの共通接続点は端子Uに共通に接続され、コンデンサC1,C2の共通接続点M(中点)は前記端子Uに共通に接続されている。 The common connection point of the switches S 1 and S 2 and the common connection point of S 5 and S 6 are connected in common, and the common connection point of the switches S 7 and S 8 and the common connection point of the bidirectional switches S 3D and S 4D. Are commonly connected to the terminal U, and a common connection point M (middle point) of the capacitors C 1 and C 2 is commonly connected to the terminal U.

直流電源Eの電圧をEd、コンデンサC1の電圧をVC1、コンデンサC2の電圧をVC2、コンデンサC3の電圧をVC3とすると、中点Mから観測した出力電圧VUMと各スイッチS1,S2,S3D,S4D,S5〜S8のオン、オフ状態との関係は、図9のようになる。 When the voltage of the DC power source E is E d , the voltage of the capacitor C 1 is V C1 , the voltage of the capacitor C 2 is V C2 , and the voltage of the capacitor C 3 is V C3 , the output voltage V UM observed from the midpoint M and each The relationship between the switches S 1 , S 2 , S 3D , S 4D , S 5 to S 8 and the on / off states is as shown in FIG.

なお、図9では各スイッチS1,S2,S3D,S4D,S5〜S8のオン、オフ状態に応じた動作モードを、それぞれモード1〜12としている。この図9に基づいて、図8における適切なスイッチを選択してオン、オフすると、出力電圧VUMは、図10に示すように9つの電圧レベル(VC1+VC3,VC1,VC1−VC3,VC3,0,−VC3,−VC2+VC3,−VC2,−VC2−VC3)を持ち、かつ、平均電圧が正弦波状の波形となる。 In FIG. 9, the operation modes corresponding to the on / off states of the switches S 1 , S 2 , S 3D , S 4D , and S 5 to S 8 are mode 1 to 12, respectively. Based on FIG. 9, when an appropriate switch in FIG. 8 is selected and turned on / off, the output voltage V UM becomes nine voltage levels (V C1 + V C3 , V C1 , V C1 − V C3 , V C3 , 0, −V C3 , −V C2 + V C3 , −V C2 , −V C2 −V C3 ), and the average voltage is a sinusoidal waveform.

Kazunori Hasegawa,Hirohumi Akagi,“Voltage Balancing of the Four Split DC Capacitors for a Five−Level Diode−Clanped PWM Inverter with a Front−End Diode Rectifier”,international Power Electronics Conference (IPEC),IEEJ/IEEE,pp.734−739,Jun,2010Kazunori Hasegawa, Hirohumi Akagi, "Voltage Balancing of the Four Split DC Capacitors for a Five-Level Diode-Clanped PWM Inverter with a Front-End Diode Rectifier", international Power Electronics Conference (IPEC), IEEJ / IEEE, pp. 734-739, Jun, 2010

特開2010−246189号公報JP 2010-246189 A

前記の図7の構成では、5レベルインバータの直流側の電源電圧(ダイオード整流器2の出力電圧)を4分圧するために4つの直流リンクコンデンサCdc1〜Cdc4が直列接続されており、これらのコンデンサに蓄えられたエネルギーを用いて5レベル電圧の交流出力が生成される。 In the configuration shown in FIG. 7, four DC link capacitors C dc1 to C dc4 are connected in series to divide the power supply voltage (output voltage of the diode rectifier 2) on the DC side of the five-level inverter by four. A five-level voltage AC output is generated using the energy stored in the capacitor.

原理上、出力電圧波形に合わせた電圧レベルとなるように、5レベルインバータには有効電力が流入もしくは流出するため、4つのコンデンサCdc1〜Cdc4に生じる直流電圧の各平均値が等しくならないという問題が発生する。交流出力の各レベルについての波高を全て等しくするためには、各コンデンサCdc1〜Cdc4に生じる直流電圧の平均値が全て等しくなるよう制御する必要がある。 In principle, since the active power flows into or out of the five-level inverter so that the voltage level matches the output voltage waveform, the average values of the DC voltages generated in the four capacitors C dc1 to C dc4 are not equal. A problem occurs. In order to make all the wave heights for each level of the AC output equal, it is necessary to control so that the average values of the DC voltages generated in the capacitors C dc1 to C dc4 are all equal.

そのため、図7に示す非特許文献1の回路では、各コンデンサCdc1〜Cdc4に生じる直流電圧の平均値を昇降圧チョッパ動作によって均一にするための電圧均一回路3をインバータ1の直流側に設けている。この電圧均一回路3は、半導体スイッチの他に、結合巻線をもつ大型の直流リアクトルLCや逆流阻止用ダイオードを必要とし、これら回路素子の増加が装置の大形化及びコスト高になるという問題があった。 Therefore, in the circuit of Non-Patent Document 1 shown in FIG. 7, the voltage uniform circuit 3 for making the average value of the DC voltages generated in the capacitors C dc1 to C dc4 uniform by the step-up / step-down chopper operation is provided on the DC side of the inverter 1. Provided. This voltage equalization circuit 3 requires a large DC reactor L C having a coupled winding and a backflow prevention diode in addition to the semiconductor switch, and the increase in these circuit elements increases the size and cost of the device. There was a problem.

また、図7に示す5レベルインバータ1には、半導体スイッチの他に、高耐圧大電流容量のクランプ用ダイオードを多く必要とし、それらが回路の大形化及びコスト高の要因になる。   In addition to the semiconductor switch, the 5-level inverter 1 shown in FIG. 7 requires a large number of clamping diodes having a high withstand voltage and a large current capacity, which cause an increase in circuit size and cost.

また図8の回路におけるスイッチングモードを示す図9において、ゼロ電圧を出力するモードはモード6とモード7の2つのモードが存在する。したがって、例えば電圧指令値が正弦波で与えられるとき、電圧指令値の正の半周期で用いるゼロ電圧と、負の半周期で用いるゼロ電圧を切り換える必要がある。つまり、ゼロ電圧を出力している間にスイッチングモードを切り換えるので、制御が複雑になるという問題が生じる。 In FIG . 9 showing the switching mode in the circuit of FIG. 8, there are two modes for outputting zero voltage: mode 6 and mode 7. Therefore, for example, when the voltage command value is given as a sine wave, it is necessary to switch between the zero voltage used in the positive half cycle of the voltage command value and the zero voltage used in the negative half cycle. That is, since the switching mode is switched while the zero voltage is output, there arises a problem that the control becomes complicated.

本発明は上記課題を解決するものであり、その目的は、電圧均一回路を用いることなく、半導体素子の必要個数を減らし、装置の小型化及びコスト低減ができるマルチレベル電力変換器を提供することにある。さらに、ゼロ電圧を出力するモードを唯一として制御の簡単化を図るものである。   SUMMARY OF THE INVENTION The present invention solves the above problems, and an object of the present invention is to provide a multilevel power converter that can reduce the required number of semiconductor elements, reduce the size of the device, and reduce the cost without using a voltage uniform circuit. It is in. Further, the control is simplified with the only mode that outputs zero voltage.

上記課題を解決するための請求項1記載のマルチレベル電力変換器は、直流電源の電圧を複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換器であって、直流電源と、第1〜第4のスイッチング素子を直列接続したスイッチング素子直列回路と、前記スイッチング素子直列回路の第1のスイッチング素子側端と第4のスイッチング素子側端との間に順次直列接続された第1および第2のコンデンサと、前記第1のスイッチング素子および第2のスイッチング素子の共通接続点と、第3のスイッチング素子および第4のスイッチング素子の共通接続点との間に順次直列接続された第1および第2のダイオードと、前記直流電源の正、負極端間に順次直列接続された第3および第4のコンデンサと、前記直流電源の正極と、前記第1のコンデンサおよび第1のスイッチング素子の共通接続点との間に接続された第5のスイッチング素子と、前記直流電源の負極と、前記第2のコンデンサおよび第4のスイッチング素子の共通接続点との間に接続された第6のスイッチング素子と、第3のダイオードおよび第4のダイオードを直列接続したダイオード直列回路と、前記ダイオード直列回路の両端間に直列接続された第7および第8のスイッチング素子と、前記第1〜第8のスイッチング素子のオン、オフ制御によって複数の電圧レベルを出力させる制御手段とを備え、前記第1および第2のダイオードの共通接続点と、第1および第2のコンデンサの共通接続点と、第3および第4のダイオードの共通接続点とを接続し、前記第7および第8のスイッチング素子の共通接続点を第3および第4のコンデンサの共通接続点に接続し、前記第2のスイッチング素子および第3のスイッチング素子の第1の共通接続点と、第3のコンデンサおよび第4のコンデンサの第2の共通接続点とを複数の電圧レベルの交流出力端とし、前記制御手段のオン、オフ制御は、ゼロレベルの電圧を出力させる唯一の制御モードを有していることを特徴としている。 The multi-level power converter according to claim 1 for solving the above-described problem is a multi-level power converter that generates an AC output obtained by converting a voltage of a DC power source into a plurality of voltage levels, the DC power source, A switching element series circuit in which first to fourth switching elements are connected in series, and first and second switching elements that are sequentially connected in series between a first switching element side end and a fourth switching element side end of the switching element series circuit. A first capacitor sequentially connected in series between a second capacitor, a common connection point of the first switching element and the second switching element, and a common connection point of the third switching element and the fourth switching element. And a second diode, third and fourth capacitors sequentially connected in series between the positive and negative terminals of the DC power supply, a positive electrode of the DC power supply, A fifth switching element connected between the first capacitor and the common connection point of the first switching element, a negative electrode of the DC power supply, and a common connection point of the second capacitor and the fourth switching element A sixth switching element connected to each other, a diode series circuit in which a third diode and a fourth diode are connected in series, and a seventh and an eighth series connected between both ends of the diode series circuit. A switching element; and a control means for outputting a plurality of voltage levels by on / off control of the first to eighth switching elements; a common connection point of the first and second diodes; A common connection point of the two capacitors and a common connection point of the third and fourth diodes, and the common of the seventh and eighth switching elements. The connection point is connected to a common connection point of the third and fourth capacitors, the first common connection point of the second switching element and the third switching element, and the third capacitor and the fourth capacitor. The two common connection points are AC output terminals of a plurality of voltage levels, and the on / off control of the control means has a unique control mode for outputting a zero level voltage .

上記構成によれば、少ない部品素子数で5レベルの電圧を出力するマルチレベル電力変換器を実現することができる。また、ゼロ電圧を出力するモードは1つでよいため、制御を簡単化することができる。 According to the above configuration, it is possible to realize a multilevel power converter that outputs a voltage of 5 levels with a small number of component elements. Further, since only one mode for outputting the zero voltage is required, the control can be simplified.

また、請求項2に記載のマルチレベル電力変換器は、請求項1において、前記第1〜第8のスイッチング素子、第1および第2のコンデンサ、第1〜第4のダイオードによってマルチレベル電圧変換部を構成し、該マルチレベル電圧変換部を三相交流の各相に各々設け、前記三相各相のマルチレベル電圧変換部の、第2の共通接続点どうしを中性点として共通接続し、前記第1の共通接続点をU相、V相、W相の各出力端としたことを特徴としている。   A multilevel power converter according to a second aspect of the present invention is the multilevel power converter according to the first aspect, wherein the first to eighth switching elements, the first and second capacitors, and the first to fourth diodes perform multilevel voltage conversion. A multi-level voltage converter is provided in each phase of the three-phase alternating current, and the multi-level voltage converter of the three-phase each phase is connected in common with the second common connection point as a neutral point. The first common connection point is an output end of each of the U phase, V phase, and W phase.

上記構成によれば、少ない部品素子数で5レベルの電圧を出力する三相のマルチレベル電力変換器を実現することができる。また、三相に限らず任意の相数や、Δ結線やY結線などの任意の結線方法が可能である。   According to the above configuration, it is possible to realize a three-phase multi-level power converter that outputs a five-level voltage with a small number of component elements. Further, not limited to three phases, any number of phases and any connection method such as Δ connection or Y connection are possible.

また、請求項3に記載のマルチレベル電力変換器は、請求項1又は2において、前記制御手段のオン、オフ制御は、同一電圧レベルの出力時に前記コンデンサを充電させる制御モードと放電させる制御モードとを有していることを特徴としている。   Further, the multi-level power converter according to claim 3 is the control mode according to claim 1 or 2, wherein the on / off control of the control means is a control mode in which the capacitor is charged and discharged in the same voltage level output. It is characterized by having.

上記構成によれば、制御モードの選択によって、第1および第2のコンデンサを各々任意の電圧に調整することができる。   According to the above configuration, the first and second capacitors can each be adjusted to an arbitrary voltage by selecting the control mode.

(1)請求項1〜3に記載の発明によれば、従来のような電圧均一回路を用いることなく第1および第2のコンデンサの電圧を制御できるため、交流出力の各電圧レベルの波高値を等しくすることができ、且つ少ない素子数でマルチレベル電力変換器を実現することができる。これによって、装置の小型化及びコスト低減を実現することができる。
また、ゼロ電圧を出力するモードは唯一の制御モードのみとなるので、制御手段が行う制御を簡単化することができる。
(2)請求項2に記載の発明によれば、少ない素子数で三相のマルチレベル電力変換器を実現することができる。
(3)請求項3に記載の発明によれば、制御モードの選択によって第1および第2のコンデンサを各々任意の電圧に調整することができる。
(1) According to the first to third aspects of the invention, since the voltages of the first and second capacitors can be controlled without using a conventional voltage equalizing circuit, the peak values of each voltage level of the AC output are obtained. Can be made equal, and a multilevel power converter can be realized with a small number of elements. As a result, it is possible to reduce the size and cost of the apparatus.
In addition, since the mode for outputting the zero voltage is only the single control mode, the control performed by the control means can be simplified.
(2) According to the invention described in claim 2, a three-phase multilevel power converter can be realized with a small number of elements.
(3) According to the invention described in claim 3, the first and second capacitors can be adjusted to arbitrary voltages by selecting the control mode.

本発明の実施例1の5レベル電力変換器の回路図。1 is a circuit diagram of a five-level power converter according to a first embodiment of the present invention. 図1の回路のスイッチングモードとA,B間の電圧VABの関係を示す特性図。The characteristic view which shows the relationship between the switching mode of the circuit of FIG. 1, and the voltage V AB between A and B. 本発明の実施例2の5レベル電力変換器の回路図。The circuit diagram of the 5-level power converter of Example 2 of this invention. 本発明の実施例3の5レベル電力変換器の回路図。The circuit diagram of the 5-level power converter of Example 3 of this invention. 本発明の実施例4の5レベル電力変換器の回路図。The circuit diagram of the 5-level power converter of Example 4 of this invention. 本発明の実施形態における制御手段の制御ブロック図。The control block diagram of the control means in embodiment of this invention. 従来のマルチレベル電力変換器の一例を示す回路図。The circuit diagram which shows an example of the conventional multilevel power converter. 従来のマルチレベル電力変換器の他の例を示す回路図。The circuit diagram which shows the other example of the conventional multilevel power converter. 図8の回路のスイッチングモードと出力電圧の関係を示す図。The figure which shows the relationship between the switching mode of the circuit of FIG. 8, and an output voltage. 図8の回路における出力電圧の波形図。FIG. 9 is a waveform diagram of an output voltage in the circuit of FIG.

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the following embodiments.

図1に本発明の実施例1の回路構成を示す。図1において、第1〜第4のスイッチング素子S1〜S4を順次直列接続してスイッチング素子直列回路を構成している。このスイッチング素子直列回路の第1のスイッチング素子S1側端と第4のスイッチング素子S4側端との間には、第1および第2のコンデンサC1,C2が順次直列に接続されている。   FIG. 1 shows a circuit configuration of Embodiment 1 of the present invention. In FIG. 1, a switching element series circuit is configured by sequentially connecting first to fourth switching elements S1 to S4 in series. First and second capacitors C1 and C2 are sequentially connected in series between the first switching element S1 side end and the fourth switching element S4 side end of the switching element series circuit.

前記スイッチング素子S1,S2の共通接続点とスイッチング素子S3,S4の共通接続点には第1および第2のダイオードD1,D2が順次直列に接続されている。   First and second diodes D1 and D2 are sequentially connected in series to the common connection point of the switching elements S1 and S2 and the common connection point of the switching elements S3 and S4.

DCは直流電源であり、直流電源VDCの正極と、前記スイッチング素子S1およびコンデンサC1の共通接続点との間には、第5のスイッチング素子を構成するスイッチング素子S5,S6が順次直列に接続されている。直流電源VDCの負極と、前記スイッチング素子S4およびコンデンサC2の共通接続点との間には、第6のスイッチング素子を構成するスイッチング素子S8,S7が順次直列に接続されている。 V DC is a DC power source, and switching elements S5 and S6 constituting the fifth switching element are sequentially arranged in series between the positive electrode of the DC power source V DC and the common connection point of the switching element S1 and the capacitor C1. It is connected. Switching elements S8 and S7 constituting a sixth switching element are sequentially connected in series between the negative electrode of the DC power source V DC and the common connection point of the switching element S4 and the capacitor C2.

直流電源VDCの正、負極端間には第3および第4のコンデンサC3,C4が順次直列に接続されている。 Third and fourth capacitors C3 and C4 are sequentially connected in series between the positive and negative ends of the DC power supply V DC .

第3および第4のダイオードD3,D4を順次直列接続してダイオード直列回路を構成している。このダイオード直列回路の両端間には、第7のスイッチング素子S11および第8のスイッチング素子S12が順次直列に接続されている。   The third and fourth diodes D3 and D4 are sequentially connected in series to form a diode series circuit. A seventh switching element S11 and an eighth switching element S12 are sequentially connected in series between both ends of the diode series circuit.

前記ダイオードD3およびスイッチング素子S11の共通接続点は、スイッチング素子S13を介して前記スイッチング素子S6およびコンデンサC1の共通接続点に接続され、前記ダイオードD4およびスイッチング素子S12の共通接続点は、スイッチング素子S14を介して前記スイッチング素子S7およびコンデンサC2の共通接続点に接続されている。   The common connection point of the diode D3 and the switching element S11 is connected to the common connection point of the switching element S6 and the capacitor C1 via the switching element S13, and the common connection point of the diode D4 and the switching element S12 is the switching element S14. Is connected to a common connection point of the switching element S7 and the capacitor C2.

ダイオードD3およびD4の共通接続点はコンデンサC1およびC2の共通接続点NP´(浮動中点)に接続され、スイッチング素子S11およびS12の共通接続点は、コンデンサC3およびC4の共通接続点NP(中性点)に接続されている。   The common connection point of the diodes D3 and D4 is connected to the common connection point NP ′ (floating middle point) of the capacitors C1 and C2, and the common connection point of the switching elements S11 and S12 is the common connection point NP (middle of the capacitors C3 and C4). Connected to the sex point).

前記スイッチング素子S2およびS3の共通接続点(第1の共通接続点)を出力端子A、前記中性点NP(第2の共通接続点)を出力端子Bとしている。   A common connection point (first common connection point) of the switching elements S2 and S3 is an output terminal A, and the neutral point NP (second common connection point) is an output terminal B.

尚、前記第5のスイッチング素子(S5,S6)、第6のスイッチング素子(S7,S8)は高耐圧のスイッチング素子を用いる場合は、各々1個のスイッチング素子で構成してもよい。   The fifth switching element (S5, S6) and the sixth switching element (S7, S8) may each be composed of one switching element in the case of using a high breakdown voltage switching element.

前記スイッチング素子S1〜S8およびS11〜S14は、例えば双方向スイッチ、IGBT等で構成されている。   The switching elements S1 to S8 and S11 to S14 are composed of, for example, a bidirectional switch, an IGBT, or the like.

前記スイッチング素子S1〜S8およびS11〜S14は、図示省略の制御部(制御手段)によって、5レベルの電圧を出力するためのスイッチングパターンに従ってオン、オフ制御され、その結果出力端子A,B間に5レベルの電圧が出力されるものである。   The switching elements S1 to S8 and S11 to S14 are on / off controlled by a control unit (control means) (not shown) according to a switching pattern for outputting a five-level voltage, and as a result, between the output terminals A and B. A five-level voltage is output.

尚、前記直流電源VDCの電源電圧は固定でも可変でもよい。 The power source voltage of the DC power source V DC may be fixed or variable.

上記構成において、直流電源VDCの電圧を例えば4Eとすると、コンデンサC3,C4には2Eの電圧が各々充電されるものとする。 In the above configuration, when the voltage of the DC power source V DC is 4E, for example, the capacitors C3 and C4 are charged with a voltage of 2E.

スイッチング素子S1〜S8およびS11〜S14のオン、オフは、例えば表1に示すモード1〜モード7を有するスイッチングパターンに従って制御される。   On / off of switching elements S1 to S8 and S11 to S14 is controlled according to a switching pattern having mode 1 to mode 7 shown in Table 1, for example.

Figure 0006123219
Figure 0006123219

表1はスイッチング素子S1〜S8およびS11〜S14のオン・オフのモード1〜7(表1中ではMode1〜7と表記している)により出力端子A,B間に出力される電圧VABとコンデンサC1,C2の充放電の有無を示している。 Table 1 shows the voltage V AB output between the output terminals A and B according to the on / off modes 1 to 7 (represented as Mode 1 to 7 in Table 1) of the switching elements S1 to S8 and S11 to S14. The presence / absence of charge / discharge of the capacitors C1 and C2 is shown.

直流電源VDCの電圧が4E、コンデンサC3,C4の電圧が2Eのとき、出力端子A,B間の電圧は2E,E,0,−E,−2Eの5レベルの電圧を出力可能である。 When the voltage of the DC power source V DC is 4E and the voltages of the capacitors C3 and C4 are 2E, the voltage between the output terminals A and B can output 5 levels of voltages of 2E, E, 0, -E, and -2E. .

ここで、表1のスイッチングパターンの各モード1〜モード7と出力端子A,B間の電流Iの経路を以下に説明する。尚表1は電流I>0のときを示しており、また、以下の説明では、コンデンサC3における直流電源VDCの正極端側の端部をP、コンデンサC4における直流電源VDCの負極端側の端部をNと表現する。 Here, the path of the current I between each mode 1 to mode 7 of the switching pattern of Table 1 and the output terminals A and B will be described below. Table 1 shows the case where the current I> 0, and in the following description, the positive end of the DC power source V DC in the capacitor C3 is P, and the negative end of the DC power source V DC in the capacitor C4 Is expressed as N.

<モード1>
スイッチング素子S3,S4,S7,S8,S11,S13が各々オフ、スイッチング素子S1,S2,S5,S6,S12,S14が各々オンとなり、電流Iは、出力端子B→NP→C3→P→S5→S6→S1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は2Eとなる。
<Mode 1>
Switching elements S3, S4, S7, S8, S11, and S13 are turned off, switching elements S1, S2, S5, S6, S12, and S14 are turned on, and current I is output terminal B → NP → C3 → P → S5. → S6 → S1 → S2 → Output terminal A The voltage between the output terminals A and B is 2E.

<モード2>
スイッチング素子S1,S4,S7,S8,S11,S13が各々オフ、スイッチング素子S2,S3,S5,S6,S12、S14が各々オンとなり、電流Iは、出力端子B→NP→C3→P→S5→S6→C1→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧はEとなる。このモード2においてコンデンサC1は充電される。
<Mode 2>
Switching elements S1, S4, S7, S8, S11, and S13 are turned off, switching elements S2, S3, S5, S6, S12, and S14 are turned on, and current I is output terminal B → NP → C3 → P → S5. → S6 → C1 → D1 → S2 → Output terminal A The voltage between the output terminals A and B is E. In this mode 2, the capacitor C1 is charged.

<モード3>
スイッチング素子S3〜S8,S13,S14が各々オフ、スイッチング素子S1,S2,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→C1→S1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧はEとなる。このモード3においてコンデンサC1は放電される。
<Mode 3>
Switching elements S3 to S8, S13, and S14 are turned off, switching elements S1, S2, S11, and S12 are turned on, and current I is output terminal B → NP → S12 → D4 → C1 → S1 → S2 → output terminal A. It flows in the route. The voltage between the output terminals A and B is E. In this mode 3, the capacitor C1 is discharged.

<モード4>
スイッチング素子S1,S4〜S8,S13,S14が各々オフ、スイッチング素子S2,S3,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は0となる。
<Mode 4>
Switching elements S1, S4 to S8, S13, S14 are turned off, switching elements S2, S3, S11, S12 are turned on, and current I is output terminal B → NP → S12 → D4 → D1 → S2 → output terminal A. It flows in the route. The voltage between the output terminals A and B is zero.

<モード5>
スイッチング素子S1,S2,S5〜S8,S13,S14が各々オフ、スイッチング素子S3,S4,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→C2→S4→S3→出力端子Aの経路で流れる。出力端子A,B間の電圧は−Eとなる。このモード5においてコンデンサC2は充電される。
<Mode 5>
Switching elements S1, S2, S5 to S8, S13, and S14 are turned off, switching elements S3, S4, S11, and S12 are turned on, and current I is output terminal B → NP → S12 → D4 → C2 → S4 → S3. → Flows along the path of output terminal A. The voltage between the output terminals A and B is -E. In this mode 5, the capacitor C2 is charged.

<モード6>
スイッチング素子S1,S4,S5,S6,S12,S14が各々オフ、スイッチング素子S2,S3,S7,S8,S11,S13が各々オンとなり、電流Iは、出力端子B→NP→C4→N→S8→S7→C2→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は−Eとなる。このモード6においてコンデンサC2は放電される。
<Mode 6>
Switching elements S1, S4, S5, S6, S12, and S14 are turned off, switching elements S2, S3, S7, S8, S11, and S13 are turned on, and current I is output terminal B → NP → C4 → N → S8. → S7 → C2 → D1 → S2 → Output terminal A The voltage between the output terminals A and B is -E. In this mode 6, the capacitor C2 is discharged.

<モード7>
スイッチング素子S1,S2,S5,S6,S12,S14が各々オフ、スイッチング素子S3,S4,S7,S8,S11、S13が各々オンとなり、電流Iは、出力端子B→NP→C4→N→S8→S7→S4→S3→出力端子Aの経路で流れる。出力端子A,B間の電圧は−2Eとなる。
<Mode 7>
Switching elements S1, S2, S5, S6, S12, and S14 are turned off, switching elements S3, S4, S7, S8, S11, and S13 are turned on, and current I is output terminal B → NP → C4 → N → S8. → S7 → S4 → S3 → Output terminal A The voltage between the output terminals A and B is −2E.

上記モード1〜7のスイッチングパターンによるオン、オフ制御によって、コンデンサC3とC4の電圧が2Eのとき、出力端子A,B間の電圧は2E,E,0,−E,−2Eの5レベルの電圧を出力することが可能である。   When the voltages of the capacitors C3 and C4 are 2E by the on / off control by the switching patterns of the modes 1 to 7, the voltage between the output terminals A and B is 5 levels of 2E, E, 0, −E, and −2E. It is possible to output a voltage.

上記モード1〜7と出力端子A,B間の電圧VABの関係は図2のとおりである。 The relationship between the modes 1 to 7 and the voltage V AB between the output terminals A and B is as shown in FIG.

また、A,B間の電圧がEのときにコンデンサC1を充電するモード(モード2)と放電するモード(モード3)を選択できるため、コンデンサC1の電圧を任意に調整することが可能である。   In addition, since the mode for charging the capacitor C1 (mode 2) and the mode for discharging (mode 3) can be selected when the voltage between A and B is E, the voltage of the capacitor C1 can be arbitrarily adjusted. .

同様に、A,B間の電圧が−EのときにコンデンサC2を充電するモード(モード5)と放電するモード(モード6)を選択できるため、コンデンサC2の電圧を任意に調整することが可能である。 Similarly, when the voltage between A and B is -E, the mode for charging the capacitor C2 (mode 5) and the mode for discharging (mode 6) can be selected, so that the voltage of the capacitor C2 can be arbitrarily adjusted. It is.

電流Iの極性によりコンデンサC1とC2の充放電の極性が変化するが、表1は電流I>0のときを示している。   The charge / discharge polarity of the capacitors C1 and C2 varies depending on the polarity of the current I. Table 1 shows the case where the current I> 0.

また、A,B間の電圧VABをゼロとするモードは表1のモード4だけであるので、制御を簡単化することが可能である。例えば電圧ゼロを出力するモードが多数存在する場合には、ゼロを出力するスイッチングパターンを複数のモードから選択しなければならないので制御が複雑になるという問題が生じる。 Further, since the only mode in which the voltage V AB between A and B is zero is the mode 4 in Table 1, the control can be simplified. For example, when there are many modes that output zero voltage, a switching pattern that outputs zero has to be selected from a plurality of modes, which causes a problem of complicated control.

また、図1の回路を低電圧用途に適用する場合、耐圧の低い(例えば直流電源VDCの電圧の1/2耐圧)、2個のスイッチング素子S5およびS6(第5のスイッチング素子)と2個のスイッチング素子S7およびS8(第6のスイッチング素子)を使用することができるので、コスト低減を図ることができる。 Further, when the circuit of FIG. 1 is applied to a low voltage application, the withstand voltage is low (for example, a withstand voltage of 1/2 of the voltage of the DC power source V DC ), two switching elements S5 and S6 (fifth switching element) and 2 Since the individual switching elements S7 and S8 (sixth switching element) can be used, the cost can be reduced.

以上のように実施例1によれば、直流電源1個、スイッチング素子12個、コンデンサ4個、ダイオード4個のみで、5レベル電力変換器を実現することができる。   As described above, according to the first embodiment, a five-level power converter can be realized with only one DC power source, twelve switching elements, four capacitors, and four diodes.

図3に実施例2の回路構成を示す。本実施例2は実施例1(図1)の回路からスイッチング素子S13,S14を除去したものであり、その他の部分は図1と同一に構成されている。   FIG. 3 shows a circuit configuration of the second embodiment. In the second embodiment, the switching elements S13 and S14 are removed from the circuit of the first embodiment (FIG. 1), and other portions are configured in the same manner as in FIG.

前記スイッチング素子S1〜S8,S11,S12は、図示省略の制御部(制御手段)によって、5レベルの電圧を出力するためのスイッチングパターンに従ってオン、オフ制御され、その結果出力端子A,B間に5レベルの電圧が出力されるものである。   The switching elements S1 to S8, S11, and S12 are on / off controlled by a control unit (control means) (not shown) according to a switching pattern for outputting a five-level voltage, and as a result, between the output terminals A and B. A five-level voltage is output.

スイッチング素子S1〜S8,S11,S12のオン、オフは、例えば表2に示すモード1〜モード7を有するスイッチングパターンに従って制御される。   On / off of the switching elements S1 to S8, S11, and S12 is controlled according to a switching pattern having mode 1 to mode 7 shown in Table 2, for example.

Figure 0006123219
Figure 0006123219

表2はスイッチング素子S1〜S8,S11,S12のオン・オフのモード1〜7(表2中ではMode1〜7と表記している)により出力端子A,B間に出力される電圧VABとコンデンサC1,C2の充放電の有無を示している。 Table 2 shows the voltage V AB output between the output terminals A and B according to the on / off modes 1 to 7 of the switching elements S1 to S8, S11 and S12 (indicated as Modes 1 to 7 in Table 2). The presence / absence of charge / discharge of the capacitors C1 and C2 is shown.

直流電源VDCの電圧が4E、コンデンサC3,C4の電圧が2Eのとき、出力端子A,B間の電圧は2E,E,0,−E,−2Eの5レベルの電圧を出力可能である。 When the voltage of the DC power source V DC is 4E and the voltages of the capacitors C3 and C4 are 2E, the voltage between the output terminals A and B can output 5 levels of voltages of 2E, E, 0, -E, and -2E. .

ここで、表2のスイッチングパターンの各モード1〜モード7と出力端子A,B間の電流Iの経路を以下に説明する。尚表2は電流I>0のときを示しており、また、以下の説明では、コンデンサC3における直流電源VDCの正極端側の端部をP、コンデンサC4における直流電源VDCの負極端側の端部をNと表現する。 Here, the path of the current I between each mode 1 to mode 7 of the switching pattern of Table 2 and the output terminals A and B will be described below. Table 2 shows the case where the current I> 0, and in the following description, the positive end of the DC power source V DC in the capacitor C3 is P, and the negative end of the DC power source V DC in the capacitor C4 Is expressed as N.

<モード1>
スイッチング素子S3,S4,S7,S8,S11,S12が各々オフ、スイッチング素子S1,S2,S5,S6が各々オンとなり、電流Iは、出力端子B→NP→C3→P→S5→S6→S1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は2Eとなる。
<Mode 1>
Switching elements S3, S4, S7, S8, S11, and S12 are turned off, switching elements S1, S2, S5, and S6 are turned on, and current I is output from terminal B → NP → C3 → P → S5 → S6 → S1. → S2 → Output terminal A The voltage between the output terminals A and B is 2E.

<モード2>
スイッチング素子S1,S4,S7,S8,S11,S12が各々オフ、スイッチング素子S2,S3,S5,S6が各々オンとなり、電流Iは、出力端子B→NP→C3→P→S5→S6→C1→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧はEとなる。このモード2においてコンデンサC1は充電される。
<Mode 2>
Switching elements S1, S4, S7, S8, S11, and S12 are turned off, switching elements S2, S3, S5, and S6 are turned on, and current I is output terminal B → NP → C3 → P → S5 → S6 → C1. → D1 → S2 → Output terminal A The voltage between the output terminals A and B is E. In this mode 2, the capacitor C1 is charged.

<モード3>
スイッチング素子S3〜S8が各々オフ、スイッチング素子S1,S2,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→C1→S1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧はEとなる。このモード3においてコンデンサC1は放電される。
<Mode 3>
The switching elements S3 to S8 are turned off, the switching elements S1, S2, S11, and S12 are turned on, and the current I flows through the path of the output terminal B → NP → S12 → D4 → C1 → S1 → S2 → output terminal A. . The voltage between the output terminals A and B is E. In this mode 3, the capacitor C1 is discharged.

<モード4>
スイッチング素子S1,S4〜S8が各々オフ、スイッチング素子S2,S3,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は0となる。
<Mode 4>
The switching elements S1, S4 to S8 are turned off, the switching elements S2, S3, S11, S12 are turned on, and the current I flows through the path of the output terminal B → NP → S12 → D4 → D1 → S2 → output terminal A. . The voltage between the output terminals A and B is zero.

<モード5>
スイッチング素子S1,S2,S5〜S8が各々オフ、スイッチング素子S3,S4,S11,S12が各々オンとなり、電流Iは、出力端子B→NP→S12→D4→C2→S4→S3→出力端子Aの経路で流れる。出力端子A,B間の電圧は−Eとなる。このモード5においてコンデンサC2は充電される。
<Mode 5>
Switching elements S1, S2, S5 to S8 are turned off, switching elements S3, S4, S11 and S12 are turned on, and current I is output terminal B → NP → S12 → D4 → C2 → S4 → S3 → output terminal A. It flows in the route. The voltage between the output terminals A and B is -E. In this mode 5, the capacitor C2 is charged.

<モード6>
スイッチング素子S1,S4,S5,S6,S11,S12が各々オフ、スイッチング素子S2,S3,S7,S8が各々オンとなり、電流Iは、出力端子B→NP→C4→N→S8→S7→C2→D1→S2→出力端子Aの経路で流れる。出力端子A,B間の電圧は−Eとなる。このモード6においてコンデンサC2は放電される。
<Mode 6>
Switching elements S1, S4, S5, S6, S11, and S12 are turned off, switching elements S2, S3, S7, and S8 are turned on, and current I is output terminal B → NP → C4 → N → S8 → S7 → C2. → D1 → S2 → Output terminal A The voltage between the output terminals A and B is -E. In this mode 6, the capacitor C2 is discharged.

<モード7>
スイッチング素子S1,S2,S5,S6,S11,S12が各々オフ、スイッチング素子S3,S4,S7,S8が各々オンとなり、電流Iは、出力端子B→NP→C4→N→S8→S7→S4→S3→出力端子Aの経路で流れる。出力端子A,B間の電圧は−2Eとなる。
<Mode 7>
Switching elements S1, S2, S5, S6, S11, and S12 are turned off, switching elements S3, S4, S7, and S8 are turned on, and current I is output terminal B → NP → C4 → N → S8 → S7 → S4. → S3 → Output terminal A The voltage between the output terminals A and B is −2E.

上記モード1〜7のスイッチングパターンによるオン、オフ制御によって、コンデンサC3とC4の電圧が2Eのとき、出力端子A,B間の電圧は2E,E,0,−E,−2Eの5レベルの電圧を出力することが可能である。   When the voltages of the capacitors C3 and C4 are 2E by the on / off control by the switching patterns of the modes 1 to 7, the voltage between the output terminals A and B is 5 levels of 2E, E, 0, −E, and −2E. It is possible to output a voltage.

上記モード1〜7と出力端子A,B間の電圧VABの関係は図2のとおりである。 The relationship between the modes 1 to 7 and the voltage V AB between the output terminals A and B is as shown in FIG.

また、A,B間の電圧がEのときにコンデンサC1を充電するモード(モード2)と放電するモード(モード3)を選択できるため、コンデンサC1の電圧を任意に調整することが可能である。   In addition, since the mode for charging the capacitor C1 (mode 2) and the mode for discharging (mode 3) can be selected when the voltage between A and B is E, the voltage of the capacitor C1 can be arbitrarily adjusted. .

同様に、A,B間の電圧が−EのときにコンデンサC2を充電するモード(モード5)と放電するモード(モード6)を選択できるため、コンデンサC2の電圧を任意に調整することが可能である。 Similarly, when the voltage between A and B is -E, the mode for charging the capacitor C2 (mode 5) and the mode for discharging (mode 6) can be selected, so that the voltage of the capacitor C2 can be arbitrarily adjusted. It is.

電流Iの極性によりコンデンサC1とC2の充放電の極性が変化するが、表2は電流I>0のときを示している。   The charge / discharge polarity of the capacitors C1 and C2 varies depending on the polarity of the current I. Table 2 shows the case where the current I> 0.

また、A,B間の電圧VABをゼロとするモードは表2のモード4だけであるので、制御を簡単化することが可能である。例えば電圧ゼロを出力するモードが多数存在する場合には、ゼロを出力するスイッチングパターンを複数のモードから選択しなければならないので制御が複雑になるという問題が生じる。 Further, since the mode in which the voltage V AB between A and B is zero is only mode 4 in Table 2, the control can be simplified. For example, when there are many modes that output zero voltage, a switching pattern that outputs zero has to be selected from a plurality of modes, which causes a problem of complicated control.

また、図3の回路を低電圧用途に適用する場合、耐圧の低い(例えば直流電源VDCの電圧の1/2耐圧)、2個のスイッチング素子S5およびS6(第5のスイッチング素子)と2個のスイッチング素子S7およびS8(第6のスイッチング素子)を使用することができるので、コスト低減を図ることができる。 Also, when applying the circuit of Figure 3 to a low voltage applications, low breakdown voltage (e.g., 1/2 withstand voltage of the DC power source V DC), 2 pieces of switching elements S5 and S6 and (fifth switching element) 2 Since the individual switching elements S7 and S8 (sixth switching element) can be used, the cost can be reduced.

以上のように実施例2によれば、直流電源1個、スイッチング素子10個、コンデンサ4個、ダイオード4個のみで、5レベル電力変換器を実現することができる。   As described above, according to the second embodiment, a five-level power converter can be realized with only one DC power source, ten switching elements, four capacitors, and four diodes.

図4に実施例3の回路構成を示す。本実施例3は、実施例1(図1)のスイッチング素子S1〜S8,S11〜S14、ダイオードD1〜D4およびコンデンサC1,C2によって5レベル電圧変換部400を構成し、該5レベル電圧変換部400を三相分(400U,400V,400W)設けて直流電源VDCに対して2分圧したコンデンサの中性点を基準にY結線に接続したものである。 FIG. 4 shows a circuit configuration of the third embodiment. In the third embodiment, the switching elements S1 to S8 and S11 to S14, the diodes D1 to D4, and the capacitors C1 and C2 of the first embodiment (FIG. 1) constitute a five-level voltage converter 400, and the five-level voltage converter 400 is provided in three phases (400 U, 400 V, 400 W) and connected to the Y connection based on the neutral point of the capacitor divided into two with respect to the DC power supply V DC .

図4において、図1と同一部分は同一符号をもって示している。   4, the same parts as those in FIG. 1 are denoted by the same reference numerals.

三相各相の5レベル電圧変換部400U,400V,400Wの、出力端子Bどうしを中性点NPとして共通接続し、出力端子Aを三相各相の出力端U,V,Wとしている。   The output terminals B of the three-phase five-phase voltage converters 400U, 400V, and 400W are commonly connected as a neutral point NP, and the output terminal A is used as the output terminals U, V, and W of the three-phase each phase.

図4の構成では、三相各々に個別の直流電源は不要であり、直流電源VDCは1個でよい。 In the configuration of FIG. 4, no separate DC power supply is required for each of the three phases, and only one DC power supply V DC is required.

図4の5レベル電圧変換部400U,400V,400Wの各動作は図1の回路と同一である。   Each operation of the five-level voltage converters 400U, 400V, and 400W in FIG. 4 is the same as the circuit in FIG.

図4の回路では、2分圧したコンデンサの中性点NPを基準に、三相U,V,Wに任意の5レベルの電圧(2E,E,0−E,−2E)を出力することができる。   In the circuit of FIG. 4, an arbitrary five-level voltage (2E, E, 0-E, -2E) is output to the three phases U, V, W based on the neutral point NP of the capacitor divided by two. Can do.

以上のように実施例3によれば、直流電源1個、スイッチング素子36個、コンデンサ8個、ダイオード12個によって、三相の5レベル電力変換器を実現することができる。   As described above, according to the third embodiment, a three-phase five-level power converter can be realized by one DC power source, 36 switching elements, 8 capacitors, and 12 diodes.

図5に実施例4の回路構成を示す。本実施例4は、実施例2(図3)のスイッチング素子S1〜S8,S11,S12、ダイオードD1〜D4およびコンデンサC1,C2によって5レベル電圧変換部500を構成し、該5レベル電圧変換部500を三相分(500U,500V,500W)設けて直流電源VDCに対して2分圧したコンデンサの中性点を基準にY結線に接続したものである。 FIG. 5 shows a circuit configuration of the fourth embodiment. In the fourth embodiment, the switching elements S1 to S8, S11 and S12, the diodes D1 to D4 and the capacitors C1 and C2 of the second embodiment (FIG. 3) constitute a five-level voltage conversion unit 500, and the five-level voltage conversion unit 500 is provided in three phases (500 U, 500 V, 500 W) and connected to the Y connection with reference to the neutral point of the capacitor divided into two with respect to the DC power supply V DC .

図5において、図3と同一部分は同一符号をもって示している。   In FIG. 5, the same parts as those in FIG. 3 are denoted by the same reference numerals.

三相各相の5レベル電圧変換部500U,500V,500Wの、出力端子Bどうしを中性点NPとして共通接続し、出力端子Aを三相各相の出力端U,V,Wとしている。   The output terminals B of the three-level five-phase voltage converters 500U, 500V, and 500W are commonly connected as a neutral point NP, and the output terminal A is used as the output terminals U, V, and W of the three-phase each phase.

図5の構成では、三相各々に個別の直流電源は不要であり、直流電源VDCは1個でよい。 In the configuration of FIG. 5, no separate DC power source is required for each of the three phases, and only one DC power source V DC is required.

図5の5レベル電圧変換部500U,500V,500Wの各動作は図3の回路と同一である。   Each operation of the five-level voltage converters 500U, 500V, and 500W in FIG. 5 is the same as the circuit in FIG.

図5の回路では、2分圧したコンデンサの中性点NPを基準に、三相U,V,Wに任意の5レベルの電圧(2E,E,0−E,−2E)を出力することができる。   In the circuit of FIG. 5, an arbitrary five-level voltage (2E, E, 0-E, -2E) is output to the three phases U, V, W based on the neutral point NP of the capacitor divided by two. Can do.

以上のように実施例4によれば、直流電源1個、スイッチング素子30個、コンデンサ8個、ダイオード12個によって、三相の5レベル電力変換器を実現することができる。   As described above, according to the fourth embodiment, a three-phase five-level power converter can be realized by one DC power source, thirty switching elements, eight capacitors, and twelve diodes.

尚、前記第5のスイッチング素子を構成するスイッチング素子S5およびS6を、該素子S5,S6よりも耐圧の大きい1個の双方向スイッチで構成し、第6のスイッチング素子を構成するスイッチング素子S7およびS8を、該素子S7,S8よりも耐圧の大きい1個の双方向スイッチで構成してもよい。   The switching elements S5 and S6 constituting the fifth switching element are constituted by one bidirectional switch having a higher withstand voltage than the elements S5 and S6, and the switching elements S7 and S7 constituting the sixth switching element. S8 may be composed of one bidirectional switch having a higher breakdown voltage than the elements S7 and S8.

このように構成した場合、高圧出力時に少ない素子数の5レベル電力変換器を実現することができる。   When configured in this manner, a five-level power converter with a small number of elements can be realized at the time of high-voltage output.

ここで、本発明を三相回路に適用した実施例4(図5)における各スイッチング素子S1〜S8、S11,S12を制御する制御部(制御手段)の一例を図6とともに説明する。図6は制御部の一例である5レベル電圧切換用スイッチングパターン生成回路300の制御ブロック図を示している。   Here, an example of a control unit (control means) for controlling the switching elements S1 to S8, S11, and S12 in the fourth embodiment (FIG. 5) in which the present invention is applied to a three-phase circuit will be described with reference to FIG. FIG. 6 shows a control block diagram of a switching pattern generation circuit 300 for switching the five-level voltage as an example of the control unit.

図6において、5レベル電圧切換用スイッチングパターン生成回路300には、三相各相の電圧指令値VU *,VV *,VW *と、5レベル電圧変換部500U,500V,500Wの各コンデンサC1の検出電圧値VCU1,VCV1,VCW1および各コンデンサC2の検出電圧値VCU2,VCV2,VCW2が入力される。 In FIG. 6, the five-level voltage switching switching pattern generation circuit 300 includes three-phase voltage command values V U * , V V * , V W * and five-level voltage conversion units 500U, 500V, 500W. The detection voltage values VC U1 , VC V1 and VC W1 of the capacitor C1 and the detection voltage values VC U2 , VC V2 and VC W2 of each capacitor C2 are input.

前記検出電圧値VCU1,VCV1,VCW1,VCU2,VCV2,VCW2はVDC/2との偏差がとられ、それら偏差と電圧指令値VU *,VV *,VW *とによって、5レベルの電圧を出力するスイッチングパターンを例えば表2から選択し、各スイッチング素子S1〜S8、S11,S12のゲート指令を出力する。 The detected voltage values VC U1 , VC V1 , VC W1 , VC U2 , VC V2 , VC W2 are deviated from V DC / 2, and these deviations and voltage command values V U * , V V * , V W * are taken . Thus, a switching pattern for outputting a voltage of 5 levels is selected from Table 2, for example, and gate commands for the switching elements S1 to S8, S11, and S12 are output.

また、実施例3(図4)における各スイッチング素子S1〜S8、S11〜S14を制御する制御部(制御手段)も図6と同様に構成され、図6のスイッチングパターン生成回路300において、スイッチング素子S13,S14のゲート指令がさらに出力されるものである。   Further, the control unit (control means) for controlling the switching elements S1 to S8 and S11 to S14 in the third embodiment (FIG. 4) is configured in the same manner as in FIG. 6, and in the switching pattern generation circuit 300 in FIG. The gate command of S13 and S14 is further output.

300…5レベル電圧切換用スイッチングパターン生成回路
400U,400V,400W,500U,500V,500W…5レベル電圧変換部
S1〜S14…スイッチング素子
DC…直流電源
C1〜C4…コンデンサ
D1〜D4…ダイオード
A,B…出力端子
300 ... 5 level voltage switching switching pattern generation circuit 400U, 400V, 400W, 500U, 500V, 500W ... 5 level voltage converter S1 to S14 ... switching element V DC ... DC power supply C1 to C4 ... capacitor D1 to D4 ... diode A , B ... Output terminals

Claims (3)

直流電源の電圧を複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換器であって、
直流電源と、
第1〜第4のスイッチング素子を直列接続したスイッチング素子直列回路と、
前記スイッチング素子直列回路の第1のスイッチング素子側端と第4のスイッチング素子側端との間に順次直列接続された第1および第2のコンデンサと、
前記第1のスイッチング素子および第2のスイッチング素子の共通接続点と、第3のスイッチング素子および第4のスイッチング素子の共通接続点との間に順次直列接続された第1および第2のダイオードと、
前記直流電源の正、負極端間に順次直列接続された第3および第4のコンデンサと、
前記直流電源の正極と、前記第1のコンデンサおよび第1のスイッチング素子の共通接続点との間に接続された第5のスイッチング素子と、
前記直流電源の負極と、前記第2のコンデンサおよび第4のスイッチング素子の共通接続点との間に接続された第6のスイッチング素子と、
第3のダイオードおよび第4のダイオードを直列接続したダイオード直列回路と、
前記ダイオード直列回路の両端間に直列接続された第7および第8のスイッチング素子と、
前記第1〜第8のスイッチング素子のオン、オフ制御によって複数の電圧レベルを出力させる制御手段とを備え、
前記第1および第2のダイオードの共通接続点と、第1および第2のコンデンサの共通接続点と、第3および第4のダイオードの共通接続点とを接続し、
前記第7および第8のスイッチング素子の共通接続点を第3および第4のコンデンサの共通接続点に接続し、
前記第2のスイッチング素子および第3のスイッチング素子の第1の共通接続点と、第3のコンデンサおよび第4のコンデンサの第2の共通接続点とを複数の電圧レベルの交流出力端とし、
前記制御手段のオン、オフ制御は、ゼロレベルの電圧を出力させる唯一の制御モードを有していることを特徴とするマルチレベル電力変換器。
A multi-level power converter that generates an AC output obtained by converting a voltage of a DC power source into a plurality of voltage levels,
DC power supply,
A switching element series circuit in which the first to fourth switching elements are connected in series;
A first capacitor and a second capacitor sequentially connected in series between a first switching element side end and a fourth switching element side end of the switching element series circuit;
First and second diodes sequentially connected in series between a common connection point of the first switching element and the second switching element and a common connection point of the third switching element and the fourth switching element ,
Third and fourth capacitors sequentially connected in series between the positive and negative ends of the DC power supply;
A fifth switching element connected between a positive electrode of the DC power source and a common connection point of the first capacitor and the first switching element;
A sixth switching element connected between a negative electrode of the DC power supply and a common connection point of the second capacitor and the fourth switching element;
A diode series circuit in which a third diode and a fourth diode are connected in series;
Seventh and eighth switching elements connected in series between both ends of the diode series circuit;
Control means for outputting a plurality of voltage levels by on / off control of the first to eighth switching elements,
Connecting a common connection point of the first and second diodes, a common connection point of the first and second capacitors, and a common connection point of the third and fourth diodes;
Connecting a common connection point of the seventh and eighth switching elements to a common connection point of the third and fourth capacitors;
The first common connection point of the second switching element and the third switching element and the second common connection point of the third capacitor and the fourth capacitor are AC output terminals of a plurality of voltage levels ,
On of the control means, OFF control, multilevel power converter, characterized in that it has a unique control mode to output a zero level of voltage.
前記第1〜第8のスイッチング素子、第1および第2のコンデンサ、第1〜第4のダイオードによってマルチレベル電圧変換部を構成し、該マルチレベル電圧変換部を三相交流の各相に各々設け、前記三相各相のマルチレベル電圧変換部の、第2の共通接続点どうしを中性点として共通接続し、前記第1の共通接続点をU相、V相、W相の各出力端としたことを特徴とする請求項1に記載のマルチレベル電力変換器。   The first to eighth switching elements, the first and second capacitors, and the first to fourth diodes constitute a multi-level voltage conversion unit, and the multi-level voltage conversion unit is provided for each phase of three-phase AC. And providing a common connection between the two common connection points of the three-phase multi-phase voltage conversion units as neutral points, and outputting the first common connection point as a U-phase, V-phase, and W-phase output. The multilevel power converter according to claim 1, wherein the multilevel power converter is an end. 前記制御手段のオン、オフ制御は、同一電圧レベルの出力時に前記コンデンサを充電させる制御モードと放電させる制御モードとを有していることを特徴とする請求項1又は2に記載のマルチレベル電力変換器。   3. The multilevel power according to claim 1, wherein the on / off control of the control means has a control mode for charging the capacitor and a control mode for discharging the capacitor when outputting at the same voltage level. converter.
JP2012228358A 2011-10-14 2012-10-15 Multi-level power converter Expired - Fee Related JP6123219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012228358A JP6123219B2 (en) 2011-10-14 2012-10-15 Multi-level power converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011227281 2011-10-14
JP2011227281 2011-10-14
JP2012228358A JP6123219B2 (en) 2011-10-14 2012-10-15 Multi-level power converter

Publications (2)

Publication Number Publication Date
JP2013102674A JP2013102674A (en) 2013-05-23
JP6123219B2 true JP6123219B2 (en) 2017-05-10

Family

ID=48622734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012228358A Expired - Fee Related JP6123219B2 (en) 2011-10-14 2012-10-15 Multi-level power converter

Country Status (1)

Country Link
JP (1) JP6123219B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425705B2 (en) 2012-08-13 2016-08-23 Rockwell Automation Technologies, Inc. Method and apparatus for bypassing cascaded H-bridge (CHB) power cells and power sub cell for multilevel inverter
US9240731B2 (en) 2013-03-18 2016-01-19 Rockwell Automation Technologies, Inc. Power cell bypass method and apparatus for multilevel inverter
US9083230B2 (en) 2013-06-20 2015-07-14 Rockwell Automation Technologies, Inc. Multilevel voltage source converters and systems
KR101498250B1 (en) * 2013-06-21 2015-03-04 삼성중공업 주식회사 High Voltage T-type inverter
JP6075224B2 (en) * 2013-06-25 2017-02-08 株式会社明電舎 Multi-level power converter
EP2966768A4 (en) 2013-10-02 2017-03-01 Fuji Electric Co., Ltd. Three-level inverter
JP6232944B2 (en) * 2013-11-06 2017-11-22 株式会社明電舎 Multi-level power converter
US9520800B2 (en) * 2014-01-09 2016-12-13 Rockwell Automation Technologies, Inc. Multilevel converter systems and methods with reduced common mode voltage
US9325252B2 (en) 2014-01-13 2016-04-26 Rockwell Automation Technologies, Inc. Multilevel converter systems and sinusoidal pulse width modulation methods
US9318974B2 (en) * 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
JP6337659B2 (en) * 2014-07-03 2018-06-06 株式会社明電舎 5-level power converter
US9559541B2 (en) 2015-01-15 2017-01-31 Rockwell Automation Technologies, Inc. Modular multilevel converter and charging circuit therefor
US9748862B2 (en) 2015-05-13 2017-08-29 Rockwell Automation Technologies, Inc. Sparse matrix multilevel actively clamped power converter
WO2019004015A1 (en) * 2017-06-28 2019-01-03 国立大学法人横浜国立大学 Multi-stage dc chopper circuit and power conversion device
CN107681912B (en) * 2017-10-30 2023-09-29 西南交通大学 Voltage equalizing circuit of five-level converter and voltage equalizing method thereof
JP7165923B2 (en) * 2018-11-29 2022-11-07 パナソニックIpマネジメント株式会社 power converter
CN113285590B (en) * 2021-04-13 2022-05-31 北京交通大学 Many voltage average DC-DC converter based on suspension module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324056B2 (en) * 1996-11-29 2002-09-17 株式会社日立製作所 Power converter
DE10027575A1 (en) * 1999-09-02 2001-04-05 Abb Patent Gmbh ARCP multi-point converter with potential-variable intermediate capacities
JP4742229B2 (en) * 2005-02-08 2011-08-10 富士電機株式会社 5-level inverter and driving method thereof
JP4825660B2 (en) * 2006-12-26 2011-11-30 三菱電機株式会社 Power converter for superconducting coils
JP5417641B2 (en) * 2009-04-01 2014-02-19 国立大学法人長岡技術科学大学 Power converter
JP2011142783A (en) * 2010-01-08 2011-07-21 Toshiba Corp Power converter
FR2975549B1 (en) * 2011-05-17 2015-01-02 Converteam Technology Ltd VOLTAGE INVERTER WITH 2N + 1 LEVELS

Also Published As

Publication number Publication date
JP2013102674A (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP6123219B2 (en) Multi-level power converter
Narimani et al. A new nested neutral point-clamped (NNPC) converter for medium-voltage (MV) power conversion
JP5734672B2 (en) Semiconductor power converter
JP5803683B2 (en) Multi-level power conversion circuit
JP5417641B2 (en) Power converter
JP6232944B2 (en) Multi-level power converter
US20150200602A1 (en) Multilevel converter systems and methods with reduced common mode voltage
JP6415539B2 (en) Power converter
BR102014011275A2 (en) Multilevel Power Converter and Power Conversion System
Pulikanti et al. Generalisation of flying capacitor-based active-neutral-point-clamped multilevel converter using voltage-level modulation
WO2011120970A1 (en) Multilevel inverter
JP2014023420A (en) Multi-level voltage converter
JP2013055753A (en) Multilevel power converter
Li et al. Start-up control with constant precharge current for the modular multilevel converter
JP5724486B2 (en) Multi-level power converter
US20150214830A1 (en) System and method of power conversion
JP5910333B2 (en) 5 level power converter
KR20170070618A (en) Device for controlling neutral point voltage of three-level NPC Inverter
JP6337659B2 (en) 5-level power converter
Yue et al. Research on DC capacitor voltage self-balancing space vector modulation strategy of five-level NPC converter
JP2017011805A (en) 9-level power conversion apparatus
Dos Santos et al. Flying capacitor four-level H-Bridge converter
Masaoud et al. Design and implementation of a new multilevel DC-link three-phase inverter
JP5811806B2 (en) Multi-level power converter
JP2013158077A (en) Multilevel power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170320

R150 Certificate of patent or registration of utility model

Ref document number: 6123219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees