JP6116817B2 - Resin sealing method and semiconductor device manufacturing method - Google Patents
Resin sealing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP6116817B2 JP6116817B2 JP2012104074A JP2012104074A JP6116817B2 JP 6116817 B2 JP6116817 B2 JP 6116817B2 JP 2012104074 A JP2012104074 A JP 2012104074A JP 2012104074 A JP2012104074 A JP 2012104074A JP 6116817 B2 JP6116817 B2 JP 6116817B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- lead frame
- semiconductor device
- mold
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、樹脂封止方法および半導体装置の製造方法に関する。 The present invention relates to a resin sealing method and a semiconductor device manufacturing method.
近年、積算電力量を計測する電力メータなどの計測機器において、時間帯別に積算電力量を計測する需要が高まっている。これに伴い、計測機器の内部に、発振子と集積回路を備えた半導体装置を組み込んで、電力と時間を計測できるようにした計測機器がある。 In recent years, in measuring devices such as a power meter that measures an integrated power amount, a demand for measuring the integrated power amount for each time zone is increasing. Along with this, there is a measuring instrument in which a semiconductor device including an oscillator and an integrated circuit is incorporated inside the measuring instrument so that power and time can be measured.
このような計測機器に使用される発振器として、振動子と振動子を発振させるICチップとを一枚の配線基板の一方の面に平面方向に並べて配設するとともに、配線基板の前記一方の面を樹脂で封止した発振器がある(特許文献1)。 As an oscillator used in such a measuring instrument, a vibrator and an IC chip that oscillates the vibrator are arranged side by side in one plane on one wiring board, and the one surface of the wiring board There is an oscillator that is sealed with resin (Patent Document 1).
また、配線基板にICを実装し、このICに重ねて圧電振動素子を実装した圧電デバイスにおいて、ICの接続パッドと圧電振動素子の外部端子とを半田ボールで接続したものがある(特許文献2)
Further, in a piezoelectric device in which an IC is mounted on a wiring board and a piezoelectric vibration element is mounted on the IC, a connection pad of the IC and an external terminal of the piezoelectric vibration element are connected by a solder ball (
更に、リードフレームの一方の面に圧電振動子を、他方の面に圧電振動子を駆動する発振回路を備えた集積回路が実装された圧電発振器がある(特許文献3)。 Furthermore, there is a piezoelectric oscillator in which an integrated circuit including an oscillation circuit for driving a piezoelectric vibrator on one surface of the lead frame and driving the piezoelectric vibrator on the other surface is mounted (Patent Document 3).
特許文献1〜3の発振器や圧電デバイス、圧電発振器は、振動素子と発信回路とを一体化したものであるが、これらの発振器や圧電デバイス、圧電発振器においては、計時を行うマイクロコントローラと発振器とで部品点数は2点となり、これらの部品の間の調整が必要となる。
The oscillators, piezoelectric devices, and piezoelectric oscillators of
また、特許文献1の発振器においては、振動子とICチップとを一枚の配線基板の一方の面に平面方向に並べて配設しているから、実装面積が大きくなりがちであるという問題がある。
Further, the oscillator of
一方、特許文献2および3の発明では、リードフレームの片面に集積回路と発振子とを並べて搭載する場合と比べて、半導体装置を小型化することができるが、集積回路と発振子とを電気的に接続するためには、配線をリードフレームの裏側へ引き回す必要があり、配線抵抗が高くなる虞がある。
On the other hand, in the inventions of
上記問題を解決するための手段として、発振子をリードフレームの一方の面に、発振子から供給されるクロックを用いて処理を行う回路が形成されたLSI等の集積回路をリードフレームの他方の面に配置し、これを樹脂で一体的に封止したデバイスが考えられる。 As a means for solving the above problem, an integrated circuit such as an LSI in which a circuit that performs processing using a clock supplied from the oscillator is formed on one surface of the lead frame is connected to the other side of the lead frame. A device is conceivable which is arranged on the surface and is integrally sealed with resin.
しかしながら、前記デバイスを製造するに当っては、新たにパッケージに配置される発振子が樹脂の流れに与える影響を考慮して樹脂封止を行う必要がある。さもないと、樹脂に含まれる空気をうまく排出できず、デバイスの内部に空洞等が生じる可能性がある。 However, in manufacturing the device, it is necessary to perform resin sealing in consideration of the influence of an oscillator newly disposed in the package on the flow of resin. Otherwise, the air contained in the resin cannot be discharged well, and a void or the like may be generated inside the device.
また、発振子が集積回路よりも背が高い場合には、リードフレームを金型の高さ方向に沿った中心に配置することが困難となるため、注入された樹脂からのリードフレームへの圧力が、リードフレームの一方の面と他方の面とで均一にならない可能性がある。この場合において、もし、リードフレームを金型の高さ方向に沿った中心に配置しようとすると、金型のキャビティの高さ方向の寸法を発振子に合わせる必要があるから、リードフレームを金型の高さ方向に沿った中心に配置しない場合と比較して半導体装置の封止樹脂の厚さが大きくなるという問題がある。 In addition, when the oscillator is taller than the integrated circuit, it is difficult to place the lead frame in the center along the height direction of the mold, so the pressure from the injected resin to the lead frame is difficult. However, there is a possibility that the one surface and the other surface of the lead frame are not uniform. In this case, if the lead frame is to be arranged at the center along the height direction of the mold, it is necessary to match the height dimension of the cavity of the mold with the oscillator. There is a problem that the thickness of the sealing resin of the semiconductor device is increased as compared with the case where it is not arranged at the center along the height direction.
本発明は、上記の事実を考慮し、発振子と集積回路とを配置したリードフレームを、樹脂中に空洞を発生させることなく樹脂封止でき、また、樹脂封止中にリードフレームが上下方向に変位するのを効果的に防止できる樹脂封止方法及び半導体装置の製造方法を提供することを目的とする。 In the present invention, in consideration of the above facts, a lead frame in which an oscillator and an integrated circuit are arranged can be resin-sealed without generating a cavity in the resin, and the lead frame can be vertically moved during resin sealing. It is an object of the present invention to provide a resin sealing method and a semiconductor device manufacturing method that can effectively prevent displacement.
請求項1に記載の発明は、樹脂封止方法に関し、第1の面に発振子が、前記第1の面とは反対側の第2の面に集積回路が配置され、前記発振子と前記集積回路とがボンディングワイヤで接続されたリードフレームを、前記第1の面が上方を向き、前記第2の面が下方を向き、且つ前記リードフレームの下面に沿って前記発振子および前記集積回路よりも下方に設けられる注入口の近傍に前記発振子が位置するように、金型の内部に配置するステップと、前記注入口から前記リードフレームの下面に沿って前記金型の内部に樹脂を注入するステップと、前記金型の内部に注入した前記樹脂を硬化させるステップと、硬化した前記樹脂を前記金型から離型するステップと、を有することを特徴とする。
The invention according to
本発明によれば、発振子と集積回路とを配置したリードフレームを、樹脂中に空洞を発生させることなく樹脂封止でき、また、樹脂封止中にリードフレームが上下方向に変位するのを効果的に防止できる樹脂封止方法及び半導体装置の製造方法が提供される。 According to the present invention, the lead frame in which the oscillator and the integrated circuit are arranged can be resin-sealed without generating a cavity in the resin, and the lead frame can be displaced in the vertical direction during the resin sealing. A resin sealing method and a semiconductor device manufacturing method that can be effectively prevented are provided.
(第1実施形態)
以下、本発明に係る半導体装置について添付図面を用いて詳細に説明する。
(First embodiment)
Hereinafter, a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
<構成> <Configuration>
図1に示すように、実施形態1の半導体装置を備える積算電力量計10は、住宅などの外壁100に固定された固定板102の上面に取付けられており、主として、本体部12と、本体部12を覆う透明のカバー14と、本体部12の下部に設けられた接続部16とで構成されている。
As shown in FIG. 1, an integrating watt-
接続部16の下方からは、電源側配線18と負荷側配線20とが接続されており、積算電力量計10へ電流を供給している。本体部12は、平面視にて矩形状の箱体であり、本体部12の内部には、後述する半導体装置24、及び半導体装置24から出力された信号に応じて積算電力量を計測する計測手段としての電力量計測回路22が基板(不図示)上に実装されている。なお、図1において、説明の便宜上、電力量計測回路22、及び半導体装置24の大きさを誇張して描いている。
A power
本体部12の正面には、横長の液晶ディスプレイ15が設けられている。液晶ディスプレイ15には、電力量計測回路22が計測した単位時間当たりの使用電力量や、時間帯別に使用した積算電力量などが表示されている。なお、本実施形態に係る積算電力量計10は、計測手段として電力量計測回路22を用いた電子式の電力量計であるが、これに限らず、例えば、円盤を回転させて電力量を計測する誘導型の電力量計でもよい。
A horizontally long
次に、本実施形態に係る半導体装置24の詳細な構成を説明する。なお、以下の説明において、図2に示す半導体装置24の平面視における左右方向を矢印X方向とし、上下方向を矢印Y方向とし、図3に示す半導体装置24の断面図における高さ方向をZ方向として説明する。図2、及び図3に示すように、半導体装置24の外形形状は、平面視にて矩形状であり、骨格となるリードフレーム26と、リードフレーム26の表面(第1の面)に搭載された発振子28と、リードフレーム26の裏面(第2の面)に搭載された集積回路としてのLSI30と、封止材となるモールド樹脂32と、を含んで構成されている。
Next, a detailed configuration of the
リードフレーム26は、銅(Cu)や鉄(Fe)とニッケル(Ni)の合金などの金属からなる平板をプレス機で打ち抜いて形成された板材であり、中央部に設けられた搭載部としてのダイパッド26Aと、ダイパッド26Aから対角線上に外側へ延びる吊りリード26Bと、隣り合う吊りリード26Bの間に設けられた複数のリード(端子)38とを含んで構成されている。
The
リード38は、ダイパッド26Aの中央部へ向かって延びる細長の部材であり、ダイパッド26Aの周囲に所定の間隔で複数形成されている。本実施形態では、隣り合う吊りリード26Bの間に16本のリード38が形成されている。また、リード38は、ダイパッド26A側に位置するインナーリード38Aと、半導体装置24の外周端部側に位置するアウターリード38Bと、で構成されており、インナーリード38Aは、ダイパッド26Aより下方となるように、プレス機で押し下げられ、ダイパッド26Aと平行に延びている(図3参照)。また、ダイパッド26Aに最も近いインナーリード38Aの先端部は、めっき膜40で被覆されている。本実施形態では一例として、めっき膜40を銀(Ag)で形成しているが、これに限らず、例えば、金(Au)などの金属でめっき膜を形成してもよい。
The leads 38 are elongated members extending toward the center of the
アウターリード38Bは、モールド樹脂32から露出して下方へ屈曲され、先端部がインナーリード38Aと平行になっている。すなわち、ガルウィングリードとなっている。また、アウターリード38Bは、半田めっき膜により被覆されている。半田めっき膜の材質としては、錫(Sn)、錫(Sn)と鉛(Pb)の合金、又は錫(Sn)と銅(Cu)の合金などが用いられる。
The
リードフレーム26の中央部のダイパッド26Aは、平面視にて矩形状に形成された平板状の部材であり、ダイパッド26Aの中央部より右側には、ダイパッド26Aの厚み方向に貫通した2つの開口部26Cが形成されている。開口部26Cは、横長の矩形状に形成されており、後述する発振子28の外部電極34と対面するように設けられている(図4参照)。
The
2つの開口部26Cの間の領域は、左右方向に延びる発振子搭載領域としての発振子搭載用梁42となっており、リードフレーム26の表面の発振子搭載用梁42には、接着剤(不図示)を介して発振子28が搭載されている(図4参照)。換言すると、発振子搭載用梁42の両脇に開口部26Cがそれぞれ設けられている。発振子28は、上下方向を長手方向とした矩形状の電子部品であり、本実施形態では、一般的な電子機器に搭載される周波数が32.768kHzの汎用の半導体装置24に対して外付け可能な発振子28を用いている。
An area between the two
図4に示すように、発振子28は、振動片44と、振動片44を収容するパッケージ本体46と、蓋体48と、を含んで構成されており、平面視において矩形形状をしている。振動片44は、人工水晶で形成された音叉型の水晶片の表面に励起電極44Aを成膜した水晶振動片であり、励起電極44Aに電流を流すと、圧電効果により振動片44が発振する。ここで、振動片44としては、音叉型に限らず、ATカットの水晶片を用いてもよい。また、水晶の他に、タンタル酸リチウム(LiTaO3)やニオブ酸リチウム(LiNbO3)で形成した振動片を用いてもよい。さらに、シリコンで形成されたMEMS振動片を用いてもよい。
As shown in FIG. 4, the
パッケージ本体46は、上部が開口した箱体であり、長手方向一端側の底部には、振動片44が固定される台座47が形成されている。この台座47に振動片44の基部を固定して、振動可能とし、真空状態でパッケージ本体46と蓋体48とを接合することで、振動片44が気密封止される。また、パッケージ本体46の下面の両端には、振動片44の励起電極44Aと電気的に接続された端子としての外部電極34が所定の距離L1を離してそれぞれ形成されている。また、発振子搭載用梁42の幅L2は、外部電極34間の距離より狭幅に形成されている。
The
外部電極34は、パッケージ本体46の幅と同じ幅に形成されており、図2に示すように、外部電極34の大きさは、後述するLSI30に形成された電極パッド50、及び発振子用電極パッド54より大きくなっている。また、外部電極34よりダイパッド26Aの開口部26Cの方が大きく形成されている。
The
図2及び図3に示すように、リードフレーム26の裏面には、ダイパッド26Aの中央部に、接着材(不図示)を介して集積回路又は半導体チップとしてのLSI30が搭載されている。LSI30は、矩形状で薄肉の電子部品であり、LSI30の右側の端部は、開口部26Cを半分ほど覆っている。このため、平面視にて投影したとき、発振子28とLSI30とが重なるように配置されている。また、LSI30側からリードフレーム26を見ると、開口部26Cから発振子28の外部電極34が露出している。
As shown in FIGS. 2 and 3, an
矩形形状をなすLSI30の各辺に沿った下面の外周端部には、LSI30の内部の配線と電気的に接続された複数の電極パッド50が設けられている。電極パッド50は、アルミ(Al)や銅(Cu)などの金属で形成されており、LSI30の各辺に16個ずつ設けられている。なお、電極パッド50の数は、各辺で同じでもよいし、後述する発振子用電極パッド54が設けられる辺は少なくするまたは多くするなど、異なるようにしてもよい。また、電極パッド50はそれぞれ、ボンディングワイヤ52によりインナーリード38Aと接続されている。なお、本実施形態では、電極パッド50の数は、リード38の数と一致するようにLSI30の各辺に16個ずつ設けられていたが、これに限らず、リード38の数より多く設けて他の用途に使用してもよい。
A plurality of
LSI30の発振子28側の外周端部には、電極パッド50とは別に発振子用電極パッド54が設けられている。発振子用電極パッド54は、LSI30の上下方向の中央部に2個設けられており、電極パッド50の間に位置している。すなわち、中央部に発振子用電極パッド54配置領域(第1の領域)が形成され、この中央部から発振子用電極パッド54が設けられた辺の終端までの領域にそれぞれと、残りの三辺に電極パッド50配置領域(第2の領域)が形成されている。また、発振子電極パッド54は、開口部26Cを通じて、発振子28の外部電極34とボンディングワイヤ52で接続されている。なお、ボンディングワイヤは、金(Au)、銅(Cu)等の金属からなる線状の導電部材である。
In addition to the
LSI30の上下方向の中央部に設けられた2つの発振子用電極パッド54は、同じ辺に設けられた電極パッド50から離して設けられている。換言すると、発振子用電極パッド54と、発振子用電極パッド54と隣接する電極パッド50との間の距離は、電極パッド50間の距離よりも長くなっている。
The two
なお、発振子用電極パッド54と隣接する電極パッド50の間の距離を電極パッド50間の距離と等しくしておき、発振子用電極パッド54と隣接する電極パッド50をワイヤボンディングしないことで、ワイヤボンディングされた電極パッド50と発振子用電極パッド54との間の距離を、ワイヤボンディングされた電極パッド50間の距離よりも長くするようにしてもよい。換言すると、LSI30の電極パッド50上においては、電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52間の距離よりも、発振子電極パッド54と外部電極34とを接続するボンディングワイヤ52と電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52との距離のほうが長くなっている。
The distance between the electrode pad for the
ここで、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ52と、電極パッド50とインナーリード38Aとを接続しているボンディングワイヤ52は、立体交差しており、図3に示すように、電極パッド50とインナーリード38Aとを接続しているボンディングワイヤ52は、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ52を跨ぐようにして形成されている。すなわち、ボンディングワイヤ52の短絡を防止するために、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ52の頂点は、電極パッド50とインナーリード38Aとを接続しているボンディングワイヤ52の頂点より低くなるように形成されている。
Here, the
なお、全ての電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52の頂点の高さよりも、発振子用電極パッド54と外部電極34とを接続するボンディングワイヤ52の頂点の高さのほうが低くなるようしても良いし、発振子用電極パッド54と外部電極34との間にある電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52の頂点の高さよりも低くするようにしてもよい。
Note that the height of the apex of the
また、LSI30の中心と直方体形状の発振子28の中心CPとがX軸上で略一致するように平行に配置されている。すなわち、発振子28の中心CPのX軸からのY軸方向へのずれ幅は、中央部のY軸方向の幅よりもせまい。そのような配置状態において、LSI30の任意の一辺の中央付近に設けられた発振子用電極パッド54と、発振子28の長手方向の両端に離して配置した外部電極34とをボンディングワイヤ52で接続している。それと共に、発振子用電極パッド54を挟むように並べて配置された電極パッド50と、電極パッド50とY軸方向に平行に並んでいるインナーリード38Aとをボンディングワイヤ52で接続している。
Further, the
さらに、発振子用電極パッド54が電極パッド50から離して設けられているため、電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52は、発振子用電極パッド54と外部電極34とを接続するボンディングワイヤ52の発振子28より低くなった部分を通過することとなる。すなわち、発振子用電極パッド54と外部電極34とを接続するボンディングワイヤ52の頂点付近を通過して交差することを回避でき効率的に立体交差させることができる。さらに、電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52の頂点の高さを低く抑えることができるため、パッケージの高さを低くすることも可能である。
Furthermore, since the
また、発振子28の外部電極34におけるボンディングワイヤ52の接続位置は、X軸方向においては、発振子28の中心位置よりインナーリード38A側にずれている。このように接続することで、ボンディングワイヤ52がLSI30の端部に接触することを低減することができる。一方X軸方向においては、外部電極34の中心より発振子28の中心方向にずれている。このように接続することで、電極パッド50とインナーリード38Aとを接続するボンディングワイヤ52との交差回数を減らすことが可能である。
Further, the connecting position of the
発振子28、LSI30、及びリードフレーム26は、モールド樹脂32により封止されており、半導体装置24の外形が形成されている。モールド樹脂32は、内部に空隙を設けないように充填されており、モールド樹脂32の高さは、インナーリード38の高さの2倍以上の高さとなっている。換言すると、モールド樹脂32の発振子28搭載側の表面からインナーリード38の中心までの距離H1は、モールド樹脂32のLSI30搭載側の表面からインナーリード38の中心までの距離H2よりも長い。また、モールド樹脂32のLSI30搭載側の表面からダイパッド26の中心までの距離H3は、モールド樹脂32のLSI30搭載側の表面からインナーリード38までの距離H2よりも長い。なお、本実施形態では、モールド樹脂32として、シリカ系の充填材を含有した熱硬化性のエポキシ樹脂を用いているが、これに限らず、例えば、熱可塑性の樹脂を用いてもよい。
The
次に、LSI30の内部の構成について説明する。図5に示すように、LSI30には、発振回路51、分周回路53、計時回路56、温度センサ58、制御部60、及びレジスタ部70が内蔵されている。発振回路51は、発振子28と接続されており、発振子28を発振させる。分周回路53は、発振子28から出力された信号(本実施形態では、32.768kHzの周波数)を分周して、所定のクロック(例えば1Hz)にする。計時回路56は、分周回路53により分周された信号に基づいて時間を計測し、制御部60へ時間を伝達する。温度センサ58は、LSI30の温度を測定し、制御部60へ伝達する。なお、LSI30の近傍に同一リードフレームに配置させて、電気的にもLSI30と接続されている発振子28の温度はLSI30の温度と同一視することが可能である。すなわち、温度センサ58は、LSI30の周辺に配置された発振子28の温度を精度良く測定することが可能である。制御部60は、計時回路56が計測した時間に基づいて、電力量計測回路22が計測した単位時間当たりの積算電力量などを液晶ディスプレイ15へ表示させる(図1参照)。レジスタ部70は、発振子28の発振周波数を補正する際に使用される各種データを格納するための複数のレジスタから構成される。なお、当該複数のレジスタについては後述する発振周波数の補正の説明において詳細に説明する。また、LSI30には、この他にも演算を行う演算回路や、内部電源が内蔵されている。
Next, the internal configuration of the
<製造手順>
以下、半導体装置24の製造手順について説明する。
先ず、図6(a)に示すように、リードフレーム26を、リード38が下方に位置するように、ボンディング装置1の載置台2に載置する。なお、載置台2には、発振子28が第1の面に固定された状態でリードフレーム26を上下反転したときに発振子28を収容するための凹陥部3が形成されている。又、発振子28は、外部電極34を下方に向けた状態でテープ上のパッケージ29に封入されて搬送されてくる。なお、リードフレーム26には、予めプレス加工等によって開口部26Cを形成しておく。
<Manufacturing procedure>
Hereinafter, a manufacturing procedure of the
First, as shown in FIG. 6A, the
次に、図6(b)に示すように、パッケージ29を開封し、ピッカー4で発振子28を取り出し、ダイパッド26Aの第1の面、即ち図6(b)における上方の面に、発振子28の外部端子34が開口部26Cに重なるように発振子28を配置し、接着剤でダイパッド26Aに固定する。なお、発振子28が、外部電極34を上方に向けた状態でパッケージ29に封入されているときは、ピッカー4として回転機構付きのものを用い、ピッカー4で発振子28を取り出した後、回転機構で発振子28を上下反転させ、外部端子34を下方に向けてからダイパッド26Aの第1の面に載置するのが好ましい。
Next, as shown in FIG. 6 (b), the
発振子28をダイパッド26Aの第1の面に固定したら、図6(c)に示すように、リードフレーム26を上下反転させて載置台2に載置する。これにより、リードフレームは、第1の面が下方を向いた状態で載置台2に載置される。このとき、発振子28は、載置台2の凹陥部3に収容される。
When the
リードフレーム26を上下反転させて載置台2に載置したら、図6(d)に示すように、ダイパッド26Aの第1の面とは反対側の第2の面における開口部26Cに隣接する部分にLSI30を固定する。なお、図6(d)において第2の面は、ダイパッド26Aの上方の面である。
When the
最後に、図6(e)に示すように、LSI30の電極パッド50とリード38とをボンディングワイヤ52で接続すると共に、LSI30の発振子用電極パッド54と発振子28の外部電極34とをボンディングワイヤ52で接続して半導体装置24とする。その際に、LSI30の発振子用電極パッド54と発振子28の外部電極34とを接続するボンディングワイヤ52の頂点の高さが、LSI30の電極パッド50とリード38とを接続するボンディングワイヤ52の頂点の高さよりも低くなるように接続する。また、先にLSI30の発振子用電極パッド54と発振子28の外部電極34とをボンディングワイヤで接続した後に、そのボンディングワイヤ52の上を飛び越えるように、LSI30の電極パッド50とリード38とをボンディングワイヤ52で接続する。また、LSI30の発振子用電極パッド54と発振子28の外部電極34とを接続するボンディングワイヤ52と、電極パッド50とリード38とを接続するボンディングワイヤ52とが立体交差するように接続を行う。その際に、LSI30の発振子用電極パッド54と発振子28の外部電極34とを接続するボンディングワイヤ52の頂点からずれた位置で、LSI30の電極パッド50とリード38とを接続するボンディングワイヤ52が交差するように接続を行う。
Finally, as shown in FIG. 6E, the
図6(a)〜図6(e)に示す手順で発振子28とLSI30とをリードフレーム26(ダイパッド26A)に固定し、LSI30と発振子28との接続を行うことにより、LSI30をダイパッド26Aにおいて発振子28が固定される第1の面とは反対側の第2の面に固定しているにもかかわらず、LSI30と発振子28との接続も、LSI30とリードフレームのリード38との接続と同様にダイパッド26Aの第2の面から行うことができ、能率的である。また、発振子28とLSI30とは、リードフレーム26を介さずにボンディングワイヤ32で直接に接続されるので、発振子28とLSI30とをリードフレーム26を介して接続する場合や、ボンディングワイヤをリードフレーム26の裏側に引き回して接続する場合と比較して配線抵抗を低減できる。
The
次に、半導体装置24をモールド樹脂32で封止する手順について説明する。
先ず、図7(a)に示すように、半導体装置24を、リードフレーム26(ダイパッド26A)の第1の面、即ち発振子28が固定された側の面が上面となり、リードフレーム26(ダイパッド26A)の第2の面、即ちLSI30が固定された側の面が下面となるように金型5のキャビティ6内部に固定する。ここで、発振子28はLSI30よりも厚みが厚いため、半導体装置24は、リードフレーム26(ダイパッド26A)が金型5におけるキャビティ6の高さ方向の中心よりも下方に位置するようにキャビティ6内部に配置される。又、半導体装置24がキャビティ6内部に固定された状態でアウターリード38Bが金型5の外側に突出するようにする。
Next, a procedure for sealing the
First, as shown in FIG. 7A, the first surface of the lead frame 26 (die
半導体装置24がキャビティ6内部に固定されたら、図7(b)において矢印aで示すように、リードフレーム26の下面に沿って設けられた注入口7からモールド樹脂32を注入する。ここで、前述のように、リードフレーム26(ダイパッド26A)は、金型5におけるキャビティ6の高さ方向の中心よりも下方に位置するように固定されているから、はじめ、モールド樹脂32は、リードフレーム26(ダイパッド26A)に沿って注入される。ここで、注入されたモールド樹脂32は、より広い空間があるほうに流れ込もうとする特性があるので、例えばリードフレーム26の後端とダイパッド26Aとの隙間などからリードフレーム26の上方に流れ込もうとするが、発振子28によって進路を遮られるから、図7(c)において矢印bで示すように、リードフレーム26の下方に回り込むように流れる。
When the
その後、図7(d)において矢印cで示すように、モールド樹脂32は、リードフレーム26の上面側にも流れ込む。そして、リードフレーム26の下面側がモールド樹脂32で満たされると、リードフレーム26の上面側もモールド樹脂32で満たされる。
Thereafter, as indicated by an arrow c in FIG. 7D, the
リードフレーム26の両側がモールド樹脂32で満たされたら、金型5を加熱してモールド樹脂32を硬化させる。
When both sides of the
半導体装置24においては、リードフレーム26(ダイパッド26A)の上面に発振子28が、下面にLSI30が固定されているから、半導体装置24をモールド樹脂32で封止する場合には、リードフレーム26が金型5のキャビティ6の高さ方向中心よりも下方に配置する必要がある。このようにリードフレーム26の上側に広い空間がある場合には、モールド樹脂32はリードフレーム26の上側に流れ込もうとする。
In the
したがって、注入口7からキャビティ6に注入されたモールド樹脂32による圧力は、リードフレーム26の両面に均等には加わらず、リードフレーム26の上面により強く加わると考えられる。
Therefore, it is considered that the pressure by the
しかしながら、発振子28を用いてモールド樹脂32の流路を調整し、モールド樹脂32を先にリードフレーム26の下方に流入させることにより、キャビティ6に注入されたモールド樹脂32によるリードフレーム26の下支えが期待できる。したがって、モールド樹脂32を注入中にキャビティ6内部においてリードフレーム26が上下方向に沿ってずれることが防止される。
However, the
<作用> <Action>
次に、本実施形態に係る半導体装置24、及び積算電力量計10の作用について説明する。本実施形態に係る半導体装置24では、発振子28とLSI30とがモールド樹脂32で封止されて一体となっており、LSI30は、発振回路51、分周回路53、及び計時回路56が内蔵されているので、図1に示す積算電力量計10の内部の基板に半導体装置24を実装するだけで、時間を計測できる。すなわち、発振子28や分周回路53などを別々に基板へ実装する必要がない。そのため、発振子28と半導体装置24との接続調整などの手間も不要となる。
Next, the operation of the
また、LSI30には、温度センサ58が内蔵されているので、発振子28の周囲の温度を正確に測定できる。これにより、発振子28から出力される信号(周波数)が温度変化によって変動しても、高精度で周波数の補正を行うことができる。そのため高価な高精度発振子を用いることなく、安価な発振子であっても周波数を高精度とすることができる。
Further, since the
さらに、図2に示すように、発振子28の外部電極34とLSI30の発振子用電極パッド54とは、ボンディングワイヤ52によって開口部26Cを通じて直接接続されている。このため、リードフレーム26を介さずに最短距離で配線が可能となり、配線抵抗を低減できる。また、外部電極34と発振子用電極パッド54とを接続する2本のボンディングワイヤ52の長さが均一となっているので、ボンディングワイヤ52にかかる張力を等しくでき、ボンディングワイヤ52の破断やたわみによる接触を防止できる。また、リードフレーム26を介さずに配線できるので、ノイズの影響も受けにくいため、発振子28からLSI30へスムーズに信号を伝達できる。また、平行に形成されたボンディングワイヤ52の間には、ノイズが発生し易いが、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ52は、他のボンディングワイヤ52に対して、立体交差しているので、発振子用電極パッド54と外部電極34とを接続するボンディングワイヤ52と他のボンディングワイヤ52間の干渉を低減することができ、特に他のボンディングワイヤ52から発振子28へのノイズの影響を低減できる。さらに、外部電極34は、発振子用電極パッド54より大きいので、ワイヤボンディングを容易に行うことができる。
Further, as shown in FIG. 2, the
また、発振子28とLSI30とは、リードフレーム26の表面と裏面に搭載されており、平面視にて投影したときに重なるように配置されているので、発振子28とLSI30とをリードフレーム26の片面に並べて搭載する場合と比べて、半導体装置24の縦横のサイズを小さくできる。
In addition, the
また、LSI30は、ダイパッド26Aの中央部に位置しているので、電極パッド50とインナーリード38とを接続するボンディングワイヤ52の長さを一定にできる。これにより、ワイヤボンディングの作業が容易となり、歩留まりを向上できる。
Further, since the
なお、本実施形態では、全てのインナーリード38AがLSI30の電極パッド50へ接続されていたが、これに限らず、図6に示す変形例のように、任意のインナーリード38Aをボンディングワイヤ52でダイパッド26Aへ接続させて、アウターリード38Bをアースに接続することで、ダイパッド26Aを接地してもよい。この場合、ダイパッド26Aが帯電するのを抑制できる。また、リードフレームを挟むようにリードフレームの両面に分けてLSI30と発振子28とを配置しているので、LSI30から発振子28へのノイズをダイパッド26Aによって遮蔽することができる。
In the present embodiment, all the
また、本変形例では、発振子用電極パッド54の近傍に発振回路51が配置されており、この発振回路51を囲むように、デジタル回路部55が配置されている。デジタル回路部55は、デジタル信号を処理する回路部であり、他の素子と比べてノイズが発生しにくい。このため、LSI30に内蔵された他の素子(特にアナログ回路部)から発振回路51が受けるノイズの影響を低減できる。なお、デジタル回路部55の一例としては、CPUなどがある。
In this modification, an
<発振周波数の補正> <Correction of oscillation frequency>
次に、本実施形態に係る半導体装置24における、発振子28の発振周波数の温度に依存する誤差を補正する周波数補正処理について説明する。
Next, frequency correction processing for correcting an error depending on the temperature of the oscillation frequency of the
半導体装置24は、例えば出荷時において、半導体装置24内部のLSI30の温度を常温(ここでは、25℃)とした場合、常温より温度が低い基準温度(以下、「低温」ともいう。)とした場合、及び常温より温度が高い基準温度(以下、「高温」ともいう。)とした場合の各々の状態で温度センサ58により温度を測定する。そして、半導体装置24は、例えば出荷後に、この測定で得られた温度をトリミングデータとして、温度センサ58の製造ばらつきにより発生する測定誤差を考慮して、発振子28の周波数誤差を補正する。
For example, when the temperature of the
上述したレジスタ部70(図5参照)は、温度センサ58により測定された温度を示すデータを格納する温度計測値レジスタ71、周辺温度を低温とした場合に温度センサ58により測定された温度を示すデータを格納する低温レジスタ72、周辺温度を常温とした場合に温度センサ58により測定された温度を示すデータを格納する常温レジスタ73、周辺温度を高温とした場合に温度センサ58により測定された温度を示すデータを格納する高温レジスタ74、及び、これらの温度を示すデータから導出される発振子28の発振周波数の補正値を格納するための周波数補正レジスタ75を有している。なお、各レジスタは制御部60にデータバス76を介して接続されており、制御部60はデータバス76を介して各レジスタに対して読み書きを行う。
The register unit 70 (see FIG. 5) described above stores a temperature
半導体装置24は、発振子28の周波数誤差を補正するために、半導体装置24の温度を低温とした場合、常温とした場合、及び高温とした場合の各々の状態で温度センサ58により温度を測定し、測定で得られた温度をトリミングデータとしてそれぞれ低温レジスタ72、常温レジスタ73、及び高温レジスタ74に格納する第1周波数補正処理を行う。
In order to correct the frequency error of the
試験者は、例えば出荷テスト時に、まず、槽内の温度が常温に設定された恒温槽の内部に半導体装置24を配置する。そして、ユーザは、半導体装置24に例えば温度センサ58による温度の計測を開始させるための計測動作信号を入力させることにより、半導体装置24に第1周波数補正処理を実行させる。この際、ユーザは、例えば半導体装置24のリード38に当該計測動作信号を出力する機器を接続することにより、半導体装置24に当該計測動作信号を入力させる。また、当該計測動作信号は、恒温槽に設定された温度が常温、高温、または低温の何れであるかを示す情報を含んでいる。
For example, at the time of a shipping test, the tester first places the
図9は、本実施形態に係る半導体装置24における第1周波数補正処理の流れを示すフローチャートである。当該第1周波数補正処理を実行するプログラムは、上記計測動作信号が入力されたタイミングで実行されるプログラムであり、制御部60が有する記憶手段に予め記憶されている。なお、実行されるタイミングはこれに限定されない。
FIG. 9 is a flowchart showing the flow of the first frequency correction process in the
ステップS101において、制御部60は、計測動作信号が入力されてから所定時間(例えば、数時間)が経過したか否かを判定する。なお、当該所定時間は、半導体装置24の内部温度(LSI30の温度)が、恒温槽の温度と一致するために必要な時間とすると良い。
In step S101, the
ステップS101において所定時間が経過したと判定された場合、ステップS103において、制御部60は、温度センサ58による計測値を取得する。なお、温度センサ58による計測値は、温度計測値格納レジスタ71に格納される。また、温度センサ58によって計測値を取得する際には、所定時間(例えば、1分)経過毎に計測を行い、複数回の計測により得られた複数の計測値を平均した値を計測値として取得しても良い。
When it is determined in step S101 that the predetermined time has elapsed, in step S103, the
ステップS105において、制御部60は、取得した計測値を、恒温槽に設定された温度が常温(ここでは、25℃)である場合には、常温レジスタ73に格納し、恒温槽に設定された温度が高温である場合には、高温レジスタ74に格納し、恒温槽に設定された温度が低温である場合には、低温レジスタ72に格納し、第1周波数補正処理を終了する。なお、上記第1周波数補正処理は、ウェハ状態のときに予め行っても良い。
In step S105, the
試験者は、槽内の温度が常温に設定された恒温槽の内部に半導体装置24を配置した状態に加えて、槽内の温度が高温に設定された恒温槽の内部に半導体装置24を配置した状態、及び槽内の温度が低温に設定された恒温槽の内部に半導体装置24を配置した状態の各々において、半導体装置24にそれぞれ上記ステップS101乃至S105の処理を行わせる。これにより、常温レジスタ73、高温レジスタ74、低温レジスタ72にそれぞれ温度センサ58による計測値が格納される。
The tester arranges the
本実施形態に係る半導体装置24は、上述した処理が行われた後に出荷され、出荷後の予め定められたタイミングで、後述する第2周波数補正処理が行われる。
The
ユーザは、例えば出荷後に、半導体装置24に例えば周波数補正値の導出を開始させるための導出動作信号を入力させることにより、半導体装置24に第2周波数補正処理を実行させる。この際、ユーザは、例えば半導体装置24のリード38に当該導出動作信号を出力する機器を接続することにより、当該導出動作信号を入力させる。または、半導体装置24が一定の間隔で第2周波数補正処理を実行するようにしても良い。
For example, after shipping, the user causes the
図10は、本実施形態に係る半導体装置24における第2周波数補正処理の流れを示すフローチャートである。当該第2周波数補正処理を実行するプログラムは、半導体装置24の出荷後に、上記導出動作信号が入力されたタイミングで実行されるプログラムであり、制御部60が有する記憶手段に予め記憶されている。
FIG. 10 is a flowchart showing the flow of the second frequency correction process in the
ステップS201において、制御部60は、常温レジスタ73、高温レジスタ74、及び低温レジスタ72にそれぞれ格納されている計測値を取得する。
In step S <b> 201, the
ステップS203において、制御部60は、ステップS201において取得した計測値を用いて、発振子28の発振周波数の補正値(以下、「周波数補正値」ともいう。)を導出する。
In step S <b> 203, the
図11は、本実施形態に係る半導体装置における温度と周波数偏差との関係を示す図である。なお、図11は、実際の温度環境で得られた周波数誤差ではなく、二次関数による計算によって得られる理論値を示している。上記二次関数は、下記(1)式で表される。なお、下記(1)式において、fは周波数偏差、aは二次温度係数、Tは測定された温度、T0は頂点温度、bは頂点誤差である。上記二次温度係数aは、発振子28の個体差に応じて予め定められた定数であり、制御部60が有する記憶手段に予め記憶されている。
FIG. 11 is a diagram showing a relationship between temperature and frequency deviation in the semiconductor device according to the present embodiment. FIG. 11 shows not a frequency error obtained in an actual temperature environment but a theoretical value obtained by calculation using a quadratic function. The quadratic function is expressed by the following equation (1). In the following formula (1), f is a frequency deviation, a is a secondary temperature coefficient, T is a measured temperature, T 0 is a vertex temperature, and b is a vertex error. The secondary temperature coefficient a is a constant determined in advance according to the individual difference of the
第1実施形態では、周波数偏差fが未知であるが、既知である二次温度係数a、常温レジスタ73に格納されている常温での計測値、高温レジスタ74に格納されている高温での計測値、及び低温レジスタ72に格納されている低温での計測値から、頂点誤差bを導出することができる。そして、制御部60は、常温での温度T0において最も周波数偏差が小さくなるようにするために、頂点誤差bの値を周波数補正値とする。
In the first embodiment, the frequency deviation f is unknown, but the known secondary temperature coefficient a, the measured value at room temperature stored in the
なお、上記周波数補正値の導出において、例えば−10℃での測定環境下において、温度センサ58による計測値が−8℃であった場合には、+2℃に対応する補正が必要ということになる。出荷段階における製品は、常温、各レジスタに記憶されている高温及び低温の3ポイントの計測値をデータバス76を介して読み出し、読み出したデータをトリミングデータとして、実際の環境下の温度を導出する。温度センサ58による計測値が、各レジスタに記憶されていない値であった場合には、近接する二つのレジスタの値を用いて、実際の環境下の温度を導出すればよい。
In the derivation of the frequency correction value, for example, in a measurement environment at −10 ° C., when the value measured by the
ステップS205において、制御部60は、ステップS203において導出した周波数補正値を示すデータを、周波数補正レジスタ75に格納する。そして、半導体装置24では、分周回路53が、周波数補正レジスタ75に格納されている周波数補正値を用いて、発振回路から入力した信号からクロック信号を生成することで、発振子28の発振周波数の補正が行われる。
In step S <b> 205, the
このように、第1実施形態に係る半導体装置24によると、出荷時に、半導体装置24の3ポイントの環境温度下での温度センサ58による計測値をトリミングデータとして準備しておき、当該トリミングデータを元に周波数補正値を導出することにより、半導体装置24の個体毎の温度センサ58の製造上のばらつきに依存せずに、高精度な温度情報に基づいた周波数補正値を得ることができる。
As described above, according to the
従来のパッケージ化された半導体装置において、図32に示すように、当該半導体装置を駆動させる場合、半導体装置の周辺温度Ta(℃)、パッケージ表面温度Tc(℃)及びチップ表面温度Tj(℃)は各々異なってくる。例えば、チップ表面温度Tjは、パッケージ熱抵抗(ジャンクション及び雰囲気間)をθja、チップの消費電力(最大または平均)をPとすると、下記の(2)式で表される。 In the conventional packaged semiconductor device, as shown in FIG. 32, when the semiconductor device is driven, the ambient temperature Ta (° C.), the package surface temperature Tc (° C.), and the chip surface temperature Tj (° C.) of the semiconductor device. Are different. For example, the chip surface temperature Tj is expressed by the following equation (2), where θja is the package thermal resistance (between junction and atmosphere) and P is the power consumption (maximum or average) of the chip.
しかしながら、本実施形態に係る半導体装置24では、温度センサ58と発振子28とが一体に封止されていることにより、温度センサ58の周辺温度と発振子28の周辺温度とが同一となるため高精度に発振子28の温度をLSI30が有する温度センサ58で測定することができ、そのため発振子28及び温度センサ58間の温度差によって周波数補正の精度が低下することが防止される。
However, in the
(第2実施形態) (Second Embodiment)
次に、本発明の第2実施形態に係る半導体装置24について説明する。なお、第1実施形態と同一の構成については、同一の符号を付し、説明を省略する。
Next, a
図12に示すように、第2実施形態に係る半導体装置24には、LSI30Aに対して、発振子28の発振周波数の補正の際に基準とするクロック信号(以下、「基準クロック信号」ともいう。)を入力する、基準信号発振子80を備えたクロック発生装置が接続されている。また、第2実施形態に係る半導体装置24のLSI30Aは、第1実施形態に係る半導体装置24のLSI30の構成に加えて、測定カウンタ81、基準カウンタ82、及びクロック信号を発振回路57から外部へ出力する出力端子83を更に備えている。
As shown in FIG. 12, in the
図13(a)及び(b)に示すように、基準信号発振子80は、発振子28よりも発振周波数が高い水晶振動子などの発振子である。なお、第2実施形態では、発振子28の発振周波数が32.768KHzであり、基準信号発振子80の発振周波数が10MHzである。
As shown in FIGS. 13A and 13B, the
測定カウンタ81は、発振回路51に接続されていて、制御部60の制御に基づいて、発振子28によるクロック信号(以下、「測定クロック信号」ともいう。)を発振回路51から受信して当該クロック信号のクロック数をカウントするカウンタである。基準カウンタ82は、基準信号発振子80を備えたクロック発生装置に接続されていて、制御部60の制御に基づいて、基準信号発振子80によるクロック信号を受信して当該クロック信号のクロック数をカウントする。なお、図13(a)及び(b)に示すように、基準カウンタ82と測定カウンタ81とは、相互に同期しながら略同時に同一時間内にクロック数のカウントを行う。なお、測定カウンタ81と基準カウンタ82は、動作信号に基づいて相互に同期しながら動作させてもよいし、同期カウンタを用いても良い。
The
また、第2実施形態では、レジスタ部70において、温度計測値レジスタ71に、温度センサ58により測定された温度を示すデータが格納され、低温レジスタ72に、周辺温度を常温(25℃)より低温の基準温度とした場合に温度センサ58により測定された温度及びその温度における周波数誤差を示すデータが格納され、常温レジスタ73に、周辺温度を常温(25℃)とした場合に温度センサ58により測定された温度及びその温度における周波数誤差を示すデータが格納され、高温レジスタ74に、周辺温度を常温(25℃)より高温の基準温度とした場合に温度センサ58により測定された温度及びその温度における周波数誤差を示すデータが格納され、周波数補正レジスタ75に、上述した周波数誤差を示すデータから導出される周波数補正値を示すデータが格納される。
In the second embodiment, in the
<発振周波数の補正> <Correction of oscillation frequency>
ユーザは、例えば出荷テスト時に、まず、槽内の温度が常温(ここでは、25℃)に設定された恒温槽の内部に半導体装置24を配置する。そして、ユーザは、半導体装置24に例えば温度センサ58による温度の計測を開始させるための計測動作信号を入力させることにより、半導体装置24に第1周波数補正処理を実行させる。この際、ユーザは、例えば半導体装置24のリード38に当該計測動作信号を出力する機器を接続することにより、半導体装置24に当該計測動作信号を入力させる。また、当該計測動作信号には、恒温槽に設定された温度が常温、高温、または低温の何れであるかを示す情報を含んでいる。
For example, at the time of a shipping test, a user first places the
図14は、本実施形態に係る半導体装置24における第1周波数補正処理の流れを示すフローチャートである。当該第1周波数補正処理を実行するプログラムは、半導体装置24の出荷時に、上記計測動作信号が入力されたタイミングで実行されるプログラムであり、制御部60が有する記憶手段に予め記憶されている。
FIG. 14 is a flowchart showing the flow of the first frequency correction process in the
ステップS301において、制御部60は、計測動作信号が入力してから所定時間(例えば、数時間)が経過したか否かを判定する。当該所定時間は、半導体装置24の内部温度(LSI30の温度)が、恒温槽の温度と一致するために必要な時間とすると良い。
In step S301, the
ステップS301において所定時間が経過したと判定された場合、ステップS303において、制御部60は、温度センサ58による計測値を取得する。なお、温度センサ58による計測値は、温度計測値格納レジスタ71に格納される。また、温度センサ58は、試験により測定精度が予め定められた基準値以上であることが確認済みであり、温度センサ58により高精度に温度測定を行えることが保障されている。または温度センサ58による計測値を用いて補正を行うようにしても良い。
When it is determined in step S301 that the predetermined time has elapsed, in step S303, the
ステップS305において、制御部60は、発振子28の発振周波数の誤差を導出する周波数誤差導出処理を行う。図15は、本実施形態に係る周波数誤差導出処理の流れを示すフローチャートである。また、図16は、本実施形態に係る周波数誤差導出処理におけるタイミングチャートであり、(a)は、カウント開始時を示す図であり、(b)は、カウント停止時を示す図である。
In step S305, the
ステップS401において、制御部60は、測定カウンタ81に対して補正動作信号を出力する。補正動作信号を入力した測定カウンタ81は、ステップS403において、動作を開始し、発振子28によるクロック信号のクロック値のカウントを開始すると共に、基準カウンタ82に対して開始信号を出力する。
In step S <b> 401, the
開始信号を受信した基準カウンタ83は、ステップS405において、基準信号発振子80によるクロック信号のクロック値のカウントを開始する。すなわち、図16(a)に示すように、補正動作信号がオンになると、測定カウンタ81がカウントを開始すると共に、基準カウンタ82も測定カウンタ81に同期してカウントを開始する。
The
ステップS407において、測定カウンタ81は、測定カウンタのカウント値が予め定められた所定値(本実施形態では、1秒に相当する32.768)以上であるか否かを判定する。ステップS407において所定値以上でない場合は、測定カウンタ81はそのままカウントを継続する。
In step S407, the
ステップS407において所定値以上であると判定された場合は、ステップS409において、測定カウンタ81は、カウントを停止すると共に、基準カウンタ82に対して停止信号を出力する。
If it is determined in step S407 that the value is equal to or larger than the predetermined value, in step S409, the
停止信号を受信した基準カウンタ82は、ステップS411において、カウントを停止する。すなわち、図16(b)に示すように、補正動作信号がオフになると、測定カウンタ81がカウントを停止すると共に、基準カウンタ82も測定カウンタ81に同期してカウントを停止する。
The
ステップS413において、制御部60は、基準カウンタ82のカウント値を取得する。
In step S413, the
ステップS415において、制御部60は、ステップS413において取得した基準カウンタ82のカウント値から、発振子28の発振周波数の誤差を導出する。すなわち、制御部60は、発振子28による測定クロック信号において同一時間内に得られたカウント値(すなわち、32,768)を、発振子28よりも高精度に計時を行うことができる基準信号発振子80による基準クロック信号のカウント値と比較することにより、発振子28の発振周波数の誤差を導出する。
In step S415, the
例えば、基準信号発振子80の発振周波数が10MHzであるため、基準カウンタ82のカウント値が”10000000(十進数)”であれば、発振子28により正確に1秒を計時できていると推測でき、発振周波数の誤差は0で補正する必要がなく、発振周波数の誤差(周波数補正値)を0とする。一方、例えば、基準カウンタ82のカウント値が”10000002(十進数)”であれば、発振子28の発振周波数が0.2ppmだけ遅くなっていると推測でき、発振子28の発振周波数をその誤差の分、すなわち0.2ppm早くなるように補正する必要があり、発振周波数の誤差(周波数補正値)を+0.2ppmとする。また、例えば、基準カウンタ82の値が”9999990(十進数)”であれば、発振子28の発振周波数が1.0ppmだけ早くなっているので、発振子28の発振周波数をその誤差の分、すなわち1.0ppm遅くする必要があり、発振周波数の誤差(周波数補正値)を−1.0ppmとする。
For example, since the oscillation frequency of the
ステップS417において、制御部60は、測定カウンタ81に対する補正動作信号の出力を停止し、周波数誤差導出処理プログラムを終了する。また、測定カウンタ81及び基準カウンタ82は、補正動作信号の入力が停止すると、動作を停止する。
In step S417, the
ステップS307において、制御部60は、ステップS303において取得した温度の計測値と、ステップS415において導出された周波数誤差とを、恒温槽に設定された温度が常温である場合には、常温レジスタ73に、恒温槽に設定された温度が高温である場合には、高温レジスタ74に、恒温槽に設定された温度が低温である場合には、低温レジスタ72に格納して、第1周波数補正処理プログラムを終了する。
In step S307, the
ユーザは、槽内の温度が常温に設定された恒温槽の内部に半導体装置24を配置した状態に加えて、槽内の温度が高温の基準温度に設定された恒温槽の内部に半導体装置24を配置した状態、及び槽内の温度が低温の基準温度に設定された恒温槽の内部に半導体装置24を配置した状態において、半導体装置24にそれぞれ上記ステップS301乃至S309の処理を行わせる。これにより、常温レジスタ73、高温レジスタ74、低温レジスタ72にそれぞれ温度センサ58による温度の計測値及び発振子28の発振周波数の誤差が格納される。
In addition to the state in which the
本実施形態に係る半導体装置24は、上述した処理を行った後に出荷され、出荷後の予め定められたタイミングで、発振子28の発振周波数が周波数補正レジスタ75に格納された周波数補正値を示すデータを用いて上述した(1)式に基づいて補正される。なお、第2実施形態における二次温度係数a及び頂点誤差bは、各温度において導出された周波数誤差によって決定される。なお、周波数誤差を決定したい温度よりも高い温度のレジスタと低い温度のレジスタに格納された発振周波数の誤差の値の差分から直線近似によって求めるようにしても良い。そして、システムリセット時や定期的に、あるいは、リード38を介する所定の信号の入力に応じて、または上記(1)式を用いて発振子28の発振周波数を補正をする際に後述する第2周波数補正処理が行われる。
The
ユーザは、半導体装置24に例えば周波数補正値の導出を開始させるための導出動作信号を入力させることにより、半導体装置24に第2周波数補正処理を実行させる。この際、ユーザは、例えば半導体装置24のリード38に当該計測動作信号を出力する機器を接続することにより、当該導出動作信号を入力させる。
The user causes the
図17は、本実施形態に係る半導体装置24における第2周波数補正処理の流れを示すフローチャートである。当該第2周波数補正処理を実行するプログラムは、上記計測動作信号が入力されたタイミングで実行されるプログラムであり、制御部60が有する記憶手段に予め記憶されている。
FIG. 17 is a flowchart showing the flow of the second frequency correction process in the
ステップS503において、制御部60は、温度センサ58により現在の環境温度を計測し、その計測値を取得する。なお、温度センサ58による計測値は、温度計測値格納レジスタ71に格納される。
In step S503, the
ステップS505において、制御部60は、ステップS503において取得した温度が、恒温槽で計測された温度(例えばステップS303において取得された温度)と異なっているか否かを判定する。なお、この判定が不要な場合には、ステップS503の処理を行った後に、当該ステップS505の処理を行わずに、ステップS505に移行してもよい。
In step S505, the
ステップS505において温度が異なっていないと判定された場合は、制御部60は、周波数補正値を変更する必要がないと判断し、第2周波数補正処理を終了する。
If it is determined in step S505 that the temperatures are not different, the
ステップS505において温度が異なっていると判定された場合は、制御部60は、ステップS507において、上述したステップS305と同様の処理を行うことで、周波数誤差を導出する。また、ステップS507において、制御部60は、レジスタ部70の各レジスタに記憶されているデータを、上述した(1)式に代入することにより、二次温度係数a及び頂点誤差bを導出する。
If it is determined in step S505 that the temperatures are different, the
ステップS511において、制御部60は、周波数補正値を周波数補正レジスタ75に格納する。この際、ステップS505において温度が異なっていないと判定された場合は、低温レジスタ72、常温レジスタ73、及び高温レジスタ74に格納されている温度及び周波数誤差を用いて周波数補正値を導出して格納する。一方、ステップS505において温度が異なっていると判定された場合は、ステップS507において導出した周波数誤差を用いて周波数補正値を導出して格納する。
In step S <b> 511, the
そして、半導体装置24では、分周回路53が、発振回路から入力した信号をこの周波数補正レジスタ75に格納されている周波数補正値に基づいて補正することで、発振子28の発振周波数の補正を行う。
In the
以上のように、第2実施形態に係る半導体装置24によると、実温度での周波数誤差を測定することで、発振子28の製造ばらつきにより温度によって周波数偏差が異なっていても、常に安定した計時を刻むことが可能となる。
As described above, according to the
また、第2実施形態に係る半導体装置24によると、半導体装置24のLSI30Aの内部に時間補正回路を内蔵させる事で、外部から供給されるクロック信号の周波数精度が低くても高精度に時間測定を行うことができる。
Further, according to the
また、第2実施形態に係る半導体装置24によると、発振子28を内蔵したことによる空き端子を別機能(例えばシリアル通信やI2Cの追加など)に置き換えることで、端子数が限られていても高機能化を実現することができる。
In addition, according to the
なお、本実施形態では、基準信号発振子80、測定カウンタ81及び基準カウンタ82を用いて発振子28の発振周波数の誤差を導出するが、誤差の導出方法はこれに限定されず、発振回路51から出力されるoscout端子から出力されるクロック信号における所定時間(本実施形態では、1秒(32,768CLK))の計時が、他の方法で正確に計時された当該所定時間と比較することにより、発振子28により当該所定時間の計時が実際にどれくらいかかっているかを測定しても良い。
In the present embodiment, the error of the oscillation frequency of the
また、第2実施形態に係る半導体装置24における発振子28の発振周波数の誤差の補正を行った上で、必要に応じて、第1実施形態に係る半導体装置24における温度センサ58の測定誤差を考慮した補正を行っても良い。
In addition, after correcting the oscillation frequency error of the
図18及び図19は、本実施形態に係る半導体装置24のLSI30Aの電気的構成の別例を示すブロック図である。
18 and 19 are block diagrams showing another example of the electrical configuration of the
図18に示すように、半導体装置24は、出力端子84を備えていて、制御部60により導出された発振子28の発振周波数の誤差(周波数補正値)が半導体装置24の外部に出力端子84を介して出力されるようにしても良い。これにより、基準クロック発生装置の特性劣化などを見つける為の定期校正を実施する事ができる。
As shown in FIG. 18, the
また、図19に示すように、半導体装置24のLSI30Aは、測定カウンタ81に校正の基準になる高精度のクロック発生装置85を接続しても良い。この場合には、上述したステップS413において、制御部60は、測定カウンタ81のカウント値及び基準カウンタ82のカウント値を取得し、測定カウンタ81のカウント値と基準カウンタ82のカウント値とを比較する。例えば、測定カウンタ81のクロック信号の周波数を10MHz、基準カウンタ82に接続されたクロック発生装置85の周波数を10MHzとすると、基準信号発振子80を有するクロック発生装置と基準カウンタ82に接続されたクロック発生装置84とが同一の周波数のクロック信号を発生していれば、測定カウンタ81のカウント値と基準カウンタ82のカウント値とが同一の値になるが、基準信号発振子80の特性が変化している場合には、測定カウンタ81のカウント値と基準カウンタ82のカウント値とに差が生じる。測定カウンタ81のカウント値と基準カウンタ82のカウント値とに差が生じた場合には、その差を制御部60で、予め定められた許容誤差範囲内か否かを判断して、判断結果を8の出力端子84に出力する。これにより、基準信号発振子80を備えたクロック発生装置の特性劣化などを見つける為の定期校正を実施することができる。
Further, as shown in FIG. 19, the
また、図19に示すように、半導体装置24のLSI30Aにクロック発生装置85が内蔵されている場合であっても、LSI30Aの内部に、発振回路51から出力されたクロック信号及びクロック発生装置85から出力されたクロック信号の何れか一方を選択的に入力し、測定カウンタ81に出力するセレクタ86を接続しても良い。図19に示す半導体装置24では、セレクタ86を接続することにより、図18に示す半導体装置24と同様に機能させることができる。
Further, as shown in FIG. 19, even when the
(第3実施形態) (Third embodiment)
次に、本発明の第3実施形態に係る半導体装置200について説明する。なお、第1実施形態と同一の構成については、同一の符号を付し、説明を省略する。図9及び図10に示すように、本実施形態に係る半導体装置200を構成するリードフレーム202の表面の発振子搭載用梁206には、接着剤を介して発振子28が搭載されており、リードフレーム202の裏面のダイパッド202Aには、接着剤を介してLSI30が搭載されている。
Next, a
ここで、LSI30は、ダイパッド202Aの中央部より左側にずらして搭載されており、ダイパッド202Aに形成された開口部202Cと重ならないようになっている。このため、LSI30の全面がダイパッド202Aと接着している。
Here, the
ダイパッド202Aの第1の面に発振子28を、第1の面とは反対側の第2の面にLSI30を固定し、LIS30のLSI30の発振子用電極パッド54と発振子28の外部電極34、およびLSI30の電極パッド50とインナーリード38Aとをボンディングワイヤ52で接続して半導体装置200とする手順は、実施形態1の半導体装置24と同様に図6(a)〜(e)に示すとおりである。半導体装置200をモールド樹脂32で封止する手順も、同様に図7(a)〜(d)に示すとおりである。
The
本実施形態に係る半導体装置200では、第1実施形態に係る半導体装置24と比べて、LSI30の接着強度を向上できる。また、発振子28の外部電極34の全面が露出しているので、発振子用電極パッド54と外部電極34とをボンディングワイヤ52で容易に接続できる。
In the
(第4実施形態) (Fourth embodiment)
次に、本発明の第4実施形態に係る半導体装置300について説明する。なお、第1実施形態と同一の構成については、同一の符号を付し、説明を省略する。図22、及び図23に示すように、本実施形態に係る半導体装置300を構成するリードフレーム302は、円形のダイパッド302Aと、ダイパッド302Aの外周側に設けられた外枠部302Bとを支持梁302C、及び発振子搭載梁302Dで架け渡した形状となっている。
Next, a
ダイパッド302Aは、リードフレーム302の中央部に位置しており、ダイパッド302Aの裏面に搭載されたLSI30より小さくなっている。支持梁302Cは、ダイパッド302Aの上下、及び左側へ延びており、発振子搭載梁302Dは、ダイパッド302Aの右側へ延びている。また、発振子搭載梁302Dは、支持梁302Cより広幅に形成されると共に、発振子搭載梁302Dの幅は、発振子28の外部電極34間の距離よりも狭くなるように形成されており、接着剤を介して発振子28が搭載されている。
The
ダイパッド302Aの第1の面に発振子28を、第1の面とは反対側の第2の面にLSI30を固定し、LIS30のLSI30の発振子用電極パッド54と発振子28の外部電極34、およびLSI30の電極パッド50とリード38とをボンディングワイヤ52で接続して半導体装置300とする手順は、実施形態1の半導体装置24と同様に図6(a)〜(e)に示すとおりである。半導体装置300をモールド樹脂32で封止する手順も、同様に図7(a)〜(d)に示すとおりである。
The
本実施形態に係る半導体装置300では、ダイパッド302Aをできるだけ小さく形成し、ダイパッド302Aの外側を打ち抜いているので、第1実施形態に係る半導体装置24と比べて、リードフレーム302にかかる材料費を削減することができる。
In the
また、ダイパッド302Aを小さくしたことで、第1実施形態と比べて、モールド樹脂32とLSI30との接触面積が大きくなる。ここで、LSI30とモールド樹脂32の接着力は、LSI30とダイパッド302Aとの接着力より大きいため、モールド樹脂32とLSI30との接触面積が大きくなった分だけ、LSI30が剥離しにくくなる。特に、リフロー等で半導体装置300を基板に実装する際には、半導体装置300が加熱されるため、ダイパッド302Aとモールド樹脂32との密着力が低下する虞があるが、ダイパッド302Aを小さくし、モールド樹脂32とLSI30との接触面積を大きくすることで、加熱時にも密着力を確保できる。
Further, since the
さらに、外枠部302Bの内側に、支持梁302C及び発振子搭載梁302Dを十字形状(格子状)に配置し、発振子28を発振子搭載梁302Dに対して垂直に交差させて搭載しているので、支持梁302Cと発振子28の外部電極34とが接触して短絡するのを抑制できる。なお、ダイパッド302Aを支持する支持梁302Cを除去し、片持ちとして、発振子搭載梁302Dのみで外枠部302Bとダイパッド302Aとを連結してもよい。
Further, the
(第5実施形態) (Fifth embodiment)
次に、本発明の第5実施形態に係る半導体装置400について説明する。なお、第1実施形態と同一の構成については、同一の符号を付し、説明を省略する。図24、及び図25に示すように、本実施形態に係るリードフレーム402の中央部に位置するダイパッド402Aには、段差部404が設けられている。段差部404は、ダイパッド402Aの上下方向に延びており、図14に示すように、左から右へ向かって上方に傾斜している。このため、ダイパッド402Aは、段差部404を境にして、下方に位置する第1搭載面402Bと、上方に位置する第2搭載面402Cとに分けられている。
Next, a
第1搭載面402B、及び第2搭載面402Cは、リードフレーム402の裏面に連続して設けられており、インナーリード408Aと平行に形成されている。また、第1搭載面402Bには、接着剤を介してLSI30が搭載されており、LSI30の下面に設けられた電極パッド50とインナーリード408Aとがボンディングワイヤ412により電気的に接続されている。
The
第2搭載面402Cには、接着剤を介して発振子28が搭載されている。ここで、第2搭載面402Cは、集積回路30と発振子28との厚みの差分だけ第1搭載面402Bより上方に位置しており、LSI30の下面と発振子28の下面とが同じ高さとなっている。
The
図25に示すように、電極パッド50とインナーリード408Aとを接続しているボンディングワイヤ412は、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ412を跨ぐようにして形成されている。すなわち、ボンディングワイヤ412の短絡を防止するために、発振子用電極パッド54と外部電極34とを接続しているボンディングワイヤ412の頂点は、電極パッド50とインナーリード408Aとを接続しているボンディングワイヤ412の頂点より低くなるように形成されている。
As shown in FIG. 25, the
<製造手順> <Manufacturing procedure>
以下、半導体装置400の製造手順について説明する。
Hereinafter, a manufacturing procedure of the
先ず、図26(a)に示すように、リードフレーム402を、インナーリード408Aが上方に、ダイパッド402Aが下方に位置するように、ボンディング装置1の載置台2に載置する。なお、載置台2には、ダイパッド402Aにおける第2搭載面402Cが形成された部分を保持するための段差8が形成されている。この状態において、第1搭載面402Bおよび第2搭載面402Cは何れも上方を向いている。また、発振子28は、外部電極34を上方に向けた状態でテープ上のパッケージ29に封入されて搬送されてくる。なお、リードフレーム402には、予めプレス加工等によって段差部404を形成しておく。
First, as shown in FIG. 26A, the
次に、図26(b)に示すように、パッケージ29を開封し、ピッカー4で発振子28を取り出し、図26(c)に示すように発振子28の外部電極34が上方を向くようにダイパッド402Aの第1搭載面402Bに発振子28を配置し、接着剤で第1搭載面402Bに固定する。なお、発振子28が、外部電極34を下方に向けた状態でパッケージ29に封入されているときは、ピッカー4として回転機構付きのものを用い、ピッカー4で発振子28を取り出した後、回転機構で発振子28を上下反転させ、外部電極34を上方に向けてからダイパッド26Aの第1の面に載置するのが好ましい。
Next, as shown in FIG. 26 (b), the
発振子28を第1搭載面402Bに固定したら、図26(d)に示すように、ダイパッド402Aの第2搭載面402Cに、LSI30を、電極パッド50と発振子用電極パッド54とが上方を向くように接着剤で固定する。なお、第2搭載面402Cは第1搭載面402Bと平面視で重ならないように形成されているから、LSI30も平面視で発振子28に重ならないように固定される。また、LSI30と発振子28とはダイパッド402Aにおける同じ側の面に固定される。
When the
LSI30を第2搭載面402Cに固定したら、図26(e)に示すように、LSI30の電極パッド50とリードフレーム402のインナーリード408Aとをボンディングワイヤ412で接続すると共に、LSI30の発振子用電極パッド54と発振子28の外部電極34とをボンディングワイヤ412で接続する。
When the
次に、半導体装置400をモールド樹脂32で封止する手順について説明する。
Next, a procedure for sealing the
図27(a)に示すように、半導体装置400を図27(e)に示す状態から上下反転させた状態で金型5のキャビティ6内部に固定する。このとき、半導体装置400におけるLSI30が搭載された側が、発振子28が搭載された側よりも、金型5においてモールド樹脂32を注入する注入口7の近くに位置すると共に、ダイパッド402AにおけるLSI30が搭載された側の部分が、キャビティ6における高さ方向中心付近に位置するように、半導体装置400を配置することが好ましい。又、半導体装置400は、アウターリード408Bが金型5の外側に突出するように配置される。
As shown in FIG. 27A, the
半導体装置400をキャビティ6内部に固定したら、図27(b)において矢印aで示すように、注入口7からキャビティ6内部にモールド樹脂32を注入する。
When the
図27(c)に示すように、注入口7から注入されたモールド樹脂32は、リードフレーム402(ダイパッド402A)におけるLSI30が固定されている部分においては、リードフレーム402の上方と下方とに均等に流れ込む。
As shown in FIG. 27 (c), the
しかしながら、リードフレーム402(ダイパッド402A)には、板厚方向に段差404が形成され、ダイパッド402Aにおける発振子28が固定されている部分は、段差404を境としてLSI30が固定されている部分に対して図27(a)〜(d)における上方に屈曲している。
However, the lead frame 402 (die
したがって、図27(d)において矢印cに示すように、ダイパッド402Aの発振子28が固定されている部分においては、ダイパッド402A下方の流速がダイパッド402A上方の流速よりも低くなる。これによってダイパッド402Aの前記部分においては、モールド樹脂は下方に優先的に充填されるから、リードフレーム402(ダイパッド402A)は注入されたモールド樹脂32によって下方から支持される。
Therefore, as indicated by an arrow c in FIG. 27D, the flow velocity below the
リードフレーム402の両側がモールド樹脂32で満たされたら、金型5を加熱してモールド樹脂32を硬化させる。
When both sides of the
本実施形態に係る半導体装置400では、発振子28とLSI30とがリードフレーム402の裏面に搭載されているので、発振子28とLSI30とを搭載する際に、リードフレーム402を反転させる必要がない。これにより、第1実施形態と比べて、半導体装置400の生産効率を向上できる。
In the
また、ボンディングワイヤ412が形成された面を上面とすると、第2搭載面402Cは、第1搭載面402Bより下方に位置しているので、発振子28を跨いでLSI30の電極パッド50とインナーリード408Aとをボンディングワイヤ412で接続する際に、発振子28がボンディングワイヤ412の妨げにならない。
If the surface on which the
なお、本実施形態では、第1搭載面402Bと第2搭載面402Cとは、リードフレーム402の裏面に設けられていたが、これに限らず、リードフレーム402の表面に設けてもよい。この場合においても、ボンディングワイヤ412が形成された面を上面として、第2搭載面402Cを第1搭載面402Bより下方に形成することで、発振子28がボンディングワイヤ412の妨げとならないようにできる。
In the present embodiment, the first mounting
また、本実施形態では、第2搭載面402Cは、第1搭載面402Bに対して、LSI30と発振子28との厚みの差分だけ上方に設けられていたが、これに限らず、ボンディングワイヤ412の妨げにならない程度に段差がついていればよく、発振子28の下面がLSI30の下面より下方へ突出していてもよい。
In the present embodiment, the second mounting
(第6実施形態) (Sixth embodiment)
次に、本発明の第6実施形態に係る半導体装置500について説明する。なお、第1実施形態と同一の構成については、同一の符号を付し、説明を省略する。図28、及び図29に示すように、本実施形態に係るリードフレーム502の中央部に位置するダイパッド502Aには、第5実施形態と同様に、段差部504が形成されている。図29に示すように、段差部504は、左から右へ向かって上方に傾斜しており、ダイパッド502Aは、段差部504を境にして、下方に位置する第1搭載面502Bと、上方に位置する第2搭載面502Cとに分けられている。
Next, a
第1搭載面502B、及び第2搭載面502Cは、共にリードフレーム502の裏面に連続して設けられており、インナーリード508Aと平行になっている。また、第1搭載面502Bには、接着剤を介してLSI30が搭載されており、第2搭載面502Cには、接着剤を介して発振子28が搭載されている。ここで、図28に示すように、LSI30は、リードフレーム502の中央部に位置しており、LSI30の右端部は、発振子28の一部を覆っている。すなわち、平面視にて投影したとき、発振子28とLSI30とが重なるように配置されている。
Both the first mounting
ダイパッド502Aの第1搭載面502Bに発振子28を、第2搭載面502CにLSI30を固定し、LIS30のLSI30の発振子用電極パッド54と発振子28の外部電極34、およびLSI30の電極パッド50とリード38とをボンディングワイヤ512で接続して半導体装置500とする手順は、実施形態4の半導体装置400と同様に図26(a)〜(e)に示すとおりである。また、半導体装置500をモールド樹脂32で封止する手順も、同様に図27(a)〜(d)に示すとおりである。
The
本実施形態に係る半導体装置500では、LSI30がリードフレーム502の中央部に搭載されているので、LSI30の電極パッド50とインナーリード508Aとの距離をLSI30の各辺で一定にできる。これにより、ワイヤボンディングを容易に行うことができる。その他の作用については、第5実施形態と同様である。
In the
以上、本発明の第1〜第6実施形態について説明したが、本発明はこうした実施形態に限定されるものでなく、第1〜第6実施形態を組み合わせて用いてもよいし、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。例えば、発振子28として、発振回路51を内蔵した発振子を用いてもよい。また、図2の開口部26Cは、スリット状の孔でもよい。
The first to sixth embodiments of the present invention have been described above, but the present invention is not limited to such embodiments, and the first to sixth embodiments may be used in combination. Needless to say, the present invention can be implemented in various forms without departing from the scope of the invention. For example, an oscillator including an
1 ボンディング装置
2 載置台
5 金型
6 キャビティ
10 積算電力量計
22 電力量計測回路(計測手段)
24 半導体装置
26 リードフレーム
26C 開口部
28 発振子
30 LSI(集積回路)
34 外部電極(発振子の端子)
50 電極パッド(集積回路の端子)
51 発振回路
52 ボンディングワイヤ
54 発振子用電極パッド(集積回路の端子)
55 デジタル回路部
58 温度センサ
60 制御部
70 レジスタ部
80 基準信号発振子
81 測定カウンタ
82 基準カウンタ
85 クロック発生回路
86 セレクタ
200 半導体装置
202 リードフレーム
202C 開口部
300 半導体装置
302 リードフレーム
400 半導体装置
402 リードフレーム
402B 第1搭載面
402C 第2搭載面
412 ボンディングワイヤ
500 半導体装置
502 リードフレーム
502B 第1搭載面
502C 第2搭載面
512 ボンディングワイヤ
DESCRIPTION OF
24
34 External electrode (Oscillator terminal)
50 Electrode pads (terminals of integrated circuits)
51
55
Claims (8)
前記注入口から前記リードフレームの下面に沿って前記金型の内部に樹脂を注入するステップと、
前記金型の内部に注入した前記樹脂を硬化させるステップと、
硬化した前記樹脂を前記金型から離型するステップと、
を有する樹脂封止方法。 An oscillator is disposed on a first surface, an integrated circuit is disposed on a second surface opposite to the first surface, and a lead frame in which the oscillator and the integrated circuit are connected by a bonding wire, The first surface is directed upward, the second surface is directed downward, and the resonator is disposed in the vicinity of an inlet provided below the oscillator and the integrated circuit along the lower surface of the lead frame. Placing inside the mold so as to be located;
Injecting resin into the mold along the lower surface of the lead frame from the injection port;
Curing the resin injected into the mold;
Releasing the cured resin from the mold;
A resin sealing method comprising:
前記注入口は、前記金型の前記インナーリードの下面に沿って設けられる請求項1に記載の樹脂封止方法。 The lead frame includes a die pad in which the oscillator and the integrated circuit are disposed, and an inner lead pushed down below the die pad,
The resin sealing method according to claim 1, wherein the injection port is provided along a lower surface of the inner lead of the mold.
前記注入口から前記リードフレームの下面に沿って前記金型の内部に樹脂を注入するステップと、
前記金型の内部に注入した前記樹脂を硬化させるステップと、
硬化した前記樹脂を前記金型から離型するステップと、
を有する樹脂封止方法。 A lead frame in which an oscillator is disposed on a first mounting surface, an integrated circuit is disposed on a second mounting surface on the same side as the first mounting surface, the first mounting surface and the second mounting surface face downward, Arranging the integrated circuit inside the mold so that the integrated circuit is located near the injection port provided below the oscillator and the integrated circuit along the lower surface of the lead frame;
Injecting resin into the mold along the lower surface of the lead frame from the injection port;
Curing the resin injected into the mold;
Releasing the cured resin from the mold;
A resin sealing method comprising:
前記注入口は、前記金型の前記インナーリードの下面に沿って設けられる請求項5に記載の樹脂封止方法。 The lead frame includes a die pad in which the oscillator and the integrated circuit are disposed, and an inner lead pushed down below the die pad,
The resin sealing method according to claim 5, wherein the injection port is provided along a lower surface of the inner lead of the mold.
前記リードフレームを、前記第1の面が上方を向き、前記第2の面が下方を向き、且つ前記リードフレームの下面に沿って前記発振子および前記集積回路よりも下方に設けられる注入口の近傍に前記発振子が位置するように、金型の内部に配置するステップと、
前記注入口から前記リードフレームの下面に沿って前記金型の内部に樹脂を注入するステップと、
前記金型の内部に注入した前記樹脂を硬化させるステップと、
硬化した前記樹脂を前記金型から離型するステップと、
を有する半導体装置の製造方法。 Connecting an oscillator disposed on a first surface of a lead frame and an integrated circuit disposed on a second surface opposite to the first surface of the lead frame;
An inlet provided in the lead frame, the first surface facing upward, the second surface facing downward, and a lower surface of the lead frame below the oscillator and the integrated circuit . Placing the inside of the mold so that the oscillator is located in the vicinity;
Injecting resin into the mold along the lower surface of the lead frame from the injection port;
Curing the resin injected into the mold;
Releasing the cured resin from the mold;
A method for manufacturing a semiconductor device comprising:
前記リードフレームを、前記第1搭載面および前記第2搭載面が下方を向くと共に、前記リードフレームの下面に沿って前記発振子および前記集積回路よりも下方に設けられる注入口の近傍に前記集積回路が位置するように、金型の内部に配置するステップと、
前記注入口から前記リードフレームの下面に沿って前記金型の内部に樹脂を注入するステップと、
前記金型の内部に注入した前記樹脂を硬化させるステップと、
硬化した前記樹脂を金型から離型するステップと、
を有する半導体装置の製造方法。 Connecting an oscillator disposed on a first mounting surface of a lead frame and an integrated circuit disposed on a second mounting surface on the same side as the first mounting surface;
In the lead frame, the first mounting surface and the second mounting surface face downward, and the integrated circuit is near the injection port provided below the oscillator and the integrated circuit along the lower surface of the lead frame. Placing inside the mold so that the circuit is located;
Injecting resin into the mold along the lower surface of the lead frame from the injection port;
Curing the resin injected into the mold;
Releasing the cured resin from the mold;
A method for manufacturing a semiconductor device comprising:
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104074A JP6116817B2 (en) | 2012-04-27 | 2012-04-27 | Resin sealing method and semiconductor device manufacturing method |
US13/870,017 US9230890B2 (en) | 2012-04-27 | 2013-04-25 | Semiconductor device and measurement device |
CN201310150077.2A CN103378804B (en) | 2012-04-27 | 2013-04-26 | Semiconductor device and measuring apparatus |
US14/987,084 US9787250B2 (en) | 2012-04-27 | 2016-01-04 | Semiconductor device and measurement device |
US15/691,986 US10243515B2 (en) | 2012-04-27 | 2017-08-31 | Semiconductor device and measurement device |
US16/277,601 US10622944B2 (en) | 2012-04-27 | 2019-02-15 | Semiconductor device and measurement device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012104074A JP6116817B2 (en) | 2012-04-27 | 2012-04-27 | Resin sealing method and semiconductor device manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017053990A Division JP6493994B2 (en) | 2017-03-21 | 2017-03-21 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013232544A JP2013232544A (en) | 2013-11-14 |
JP6116817B2 true JP6116817B2 (en) | 2017-04-19 |
Family
ID=49678730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012104074A Active JP6116817B2 (en) | 2012-04-27 | 2012-04-27 | Resin sealing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6116817B2 (en) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5298472A (en) * | 1976-02-16 | 1977-08-18 | Hitachi Ltd | Lead frame for resin molding |
JP2541532B2 (en) * | 1987-01-16 | 1996-10-09 | 株式会社日立製作所 | Semiconductor module |
JPH01135214A (en) * | 1987-11-20 | 1989-05-26 | Matsushima Kogyo Co Ltd | Piezo-oscillator |
JPH05109798A (en) * | 1991-10-15 | 1993-04-30 | Rohm Co Ltd | Forming method of mold part in electronic components |
JP3128906B2 (en) * | 1991-12-04 | 2001-01-29 | セイコーエプソン株式会社 | Piezoelectric oscillator |
JPH08236683A (en) * | 1995-02-28 | 1996-09-13 | Nec Corp | Lead frame |
JPH09148492A (en) * | 1995-11-17 | 1997-06-06 | Murata Mfg Co Ltd | Electronic component packaging device |
JP2001186020A (en) * | 1997-02-27 | 2001-07-06 | Seiko Epson Corp | Oscillator and its frequency setting method |
JP2003112335A (en) * | 2001-10-02 | 2003-04-15 | Sony Corp | Method for manufacturing resin sealed type molded part and resin sealed type molded part |
JP2003224239A (en) * | 2002-01-29 | 2003-08-08 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
JP2003249605A (en) * | 2002-02-22 | 2003-09-05 | Sharp Corp | Semiconductor device, method of manufacturing the same, and mold of the same |
JP2004087672A (en) * | 2002-08-26 | 2004-03-18 | Denso Corp | Resin-sealed type semiconductor device and its manufacturing method |
JP2004087673A (en) * | 2002-08-26 | 2004-03-18 | Denso Corp | Resin-sealed type semiconductor device |
JP2004296815A (en) * | 2003-03-27 | 2004-10-21 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2007234994A (en) * | 2006-03-02 | 2007-09-13 | Epson Toyocom Corp | Electronic component module, and lead frame |
JP2009200771A (en) * | 2008-02-21 | 2009-09-03 | Epson Toyocom Corp | Piezoelectric device |
US20100193920A1 (en) * | 2009-01-30 | 2010-08-05 | Infineon Technologies Ag | Semiconductor device, leadframe and method of encapsulating |
-
2012
- 2012-04-27 JP JP2012104074A patent/JP6116817B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013232544A (en) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5306512B1 (en) | Semiconductor device, measuring instrument, and correction method | |
JP5952074B2 (en) | Semiconductor device and measuring instrument | |
US10622944B2 (en) | Semiconductor device and measurement device | |
JP5281175B1 (en) | Semiconductor device and measuring instrument | |
JP6276338B2 (en) | Semiconductor device and measuring instrument | |
JP7346627B2 (en) | Manufacturing method of semiconductor device | |
JP5985877B2 (en) | Semiconductor device and measuring instrument | |
JP6493994B2 (en) | Manufacturing method of semiconductor device | |
JP6493995B2 (en) | Semiconductor device and measuring instrument | |
JP6177018B2 (en) | Semiconductor device, measuring instrument, and manufacturing method of semiconductor device | |
JP6346227B2 (en) | Semiconductor device and measuring instrument | |
JP6151826B2 (en) | Semiconductor device and measuring instrument | |
JP7425131B2 (en) | semiconductor equipment | |
JP6116817B2 (en) | Resin sealing method and semiconductor device manufacturing method | |
JP6772321B2 (en) | Manufacturing method of semiconductor devices | |
JP6085421B2 (en) | Manufacturing method of semiconductor device | |
JP5980632B2 (en) | Semiconductor device and measuring instrument | |
JP6646077B2 (en) | Semiconductor equipment and measuring equipment | |
JP6363273B2 (en) | Semiconductor device, measuring instrument, and manufacturing method of semiconductor device | |
JP5467160B2 (en) | Semiconductor device and measuring instrument | |
JP2018129553A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6116817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |