JP6059501B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6059501B2
JP6059501B2 JP2012230364A JP2012230364A JP6059501B2 JP 6059501 B2 JP6059501 B2 JP 6059501B2 JP 2012230364 A JP2012230364 A JP 2012230364A JP 2012230364 A JP2012230364 A JP 2012230364A JP 6059501 B2 JP6059501 B2 JP 6059501B2
Authority
JP
Japan
Prior art keywords
electrode layer
insulating film
transistor
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012230364A
Other languages
English (en)
Other versions
JP2014082389A (ja
JP2014082389A5 (ja
Inventor
山崎　舜平
舜平 山崎
英臣 須澤
英臣 須澤
慎也 笹川
慎也 笹川
哲弘 田中
哲弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012230364A priority Critical patent/JP6059501B2/ja
Priority to US14/054,162 priority patent/US9153436B2/en
Publication of JP2014082389A publication Critical patent/JP2014082389A/ja
Priority to US14/813,413 priority patent/US9852904B2/en
Publication of JP2014082389A5 publication Critical patent/JP2014082389A5/ja
Application granted granted Critical
Publication of JP6059501B2 publication Critical patent/JP6059501B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47576—Doping the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は酸化物半導体を有する半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電気機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが特許文献１に開示されている。
特開２００６−１６５５２８号公報
酸化物半導体における酸素欠損はドナーとなることが知られており、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、酸素欠損の極力少ない酸化物半導体層を用いることが好ましい。
しかしながら、初期の酸化物半導体層の酸素欠損が少ない場合でも、様々な要因によって酸素欠損は増加しうる。酸化物半導体層中の酸素欠損が増加すると、例えば、トランジスタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフトなど、電気特性の不良を引き起こす場合がある。
したがって、本発明の一態様は、酸化物半導体層中の酸素欠損の増加を抑制することができる半導体装置を提供することを目的の一つとする。また、電気特性が良好な半導体装置を提供することを目的の一つとする。また、信頼性の高い半導体装置を提供することを目的の一つとする。
本発明の一態様は、酸化物半導体層をチャネル形成領域に含む半導体装置において、酸化物半導体層の下側に接して設けられた酸化物絶縁膜と、酸化物半導体層の上側に接して設けられたゲート絶縁膜と、を用いて該酸化物絶縁膜または該ゲート絶縁膜中の酸素を酸化物半導体層中に供給する。また、ソース電極層、およびドレイン電極層に用いる金属膜に導電性の窒化物を用いることで、該金属膜への酸素の拡散または移動を抑制する。より詳細には以下の通りである。
本発明の一態様は、酸化物絶縁膜上に酸化物半導体層を形成し、酸化物半導体層上に接して第１のソース電極層および第１のドレイン電極層を形成し、第１のソース電極層および第１のドレイン電極層をそれぞれ覆い、且つ酸化物半導体層に接する第２のソース電極層および第２のドレイン電極層を形成し、酸化物絶縁膜、酸化物半導体層、第２のソース電極層、および第２のドレイン電極層上にゲート絶縁膜を形成し、ゲート絶縁膜中に酸素を注入し、ゲート絶縁膜中の酸素を酸化物半導体層中に供給することを特徴とする半導体装置の作製方法である。
上記作製方法において、ゲート絶縁膜中に酸素を注入する方法は、イオン注入法などを用いればよい。また、ゲート絶縁膜中に酸素を注入する前に、ゲート絶縁膜上にゲート電極を形成してもよい。また、ゲート絶縁膜中に酸素を注入する前に、ゲート絶縁膜上にゲート電極を形成し、ゲート電極上に保護絶縁膜を形成し、保護絶縁膜を介してゲート絶縁膜中に酸素を注入してもよい。
また、上記作製方法で得られる構成も本発明の一態様であり、その構成は、酸化物絶縁膜と、酸化物絶縁膜上に形成された酸化物半導体層と、酸化物半導体層に接する第１のソース電極層および第１のドレイン電極層と、第１のソース電極層および第１のドレイン電極層をそれぞれ覆い、且つ酸化物半導体層に接する第２のソース電極層および第２のドレイン電極層と、酸化物絶縁膜、酸化物半導体層、第２のソース電極層、および第２のドレイン電極層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、酸化物半導体層と重畳する位置に形成されたゲート電極層と、ゲート絶縁膜およびゲート電極層上に形成された保護絶縁膜と、を有し、ゲート絶縁膜が、酸化物絶縁膜と第２のソース電極層および第２のドレイン電極層の外周で一部が接している半導体装置である。
また、本発明の他の一態様は、酸化物絶縁膜と、酸化物絶縁膜上に形成された酸化物半導体層と、酸化物半導体層に接する第１のソース電極層および第１のドレイン電極層と、第１のソース電極層および第１のドレイン電極層にそれぞれに接し、且つ酸化物半導体層に接する第２のソース電極層および第２のドレイン電極層と、酸化物絶縁膜、酸化物半導体層、第１のソース電極層、第１のドレイン電極層、第２のソース電極層、および第２のドレイン電極層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、酸化物半導体層と重畳する位置に形成されたゲート電極層と、ゲート絶縁膜およびゲート電極層上に形成された保護絶縁膜と、を有し、ゲート絶縁膜が、酸化物絶縁膜と第１のソース電極層および前記第１のドレイン電極層の外周で一部が接している半導体装置である。
上記各構成において、第１のソース電極層および第１のドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗの中から選ばれた少なくとも一つの材料またはこれらを主成分とする合金材料であると好ましい。
また、上記各構成において、第１のソース電極層および第１のドレイン電極層の端部は、階段状の形状を有していると好ましい。
また、上記各構成において、第２のソース電極層および第２のドレイン電極層は、窒化タンタル、窒化チタン、ルテニウムの中から選ばれた少なくとも一つの材料またはこれらを主成分とする合金材料であると好ましい。
また、上記各構成において、保護絶縁膜は、窒化シリコン膜であると好ましい。
また、上記各構成において、酸化物半導体層は結晶質を含み、結晶質のｃ軸は、酸化物半導体層の表面の法線ベクトルに平行であると好ましい。
本発明の一態様によって、酸化物半導体層中の酸素欠損の増加を抑制した半導体装置を提供することができる。また、電気特性が良好な半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
半導体装置を説明する断面図および上面図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する断面図および上面図。 半導体装置の作製方法を説明する図。 半導体装置を説明する断面図および上面図。 半導体装置の作製方法を説明する図。 半導体装置を説明する断面図および上面図。 半導体装置を説明する断面図および上面図。 半導体装置の断面図および回路図。 半導体装置の回路図および斜視図。 半導体装置のブロック図。 半導体装置の断面図。 半導体装置のブロック図。 半導体装置を適用することができる電子機器を説明する図。 ＩＧＺＯ膜およびタングステン膜の積層をＳＩＭＳ分析した結果を示す図。 ＩＧＺＯ膜および窒化タンタル膜の積層をＳＩＭＳ分析した結果を示す図。 ＩＧＺＯ膜および窒化チタン膜の積層をＳＩＭＳ分析した結果を示す図。 ＩＧＺＯ膜と窒化タンタル膜の積層、およびＩＧＺＯ膜と窒化チタン膜の積層をＳＩＭＳ分析した結果を示す図。 ＩＧＺＯ膜と窒化タンタル膜の積層、およびＩＧＺＯ膜と窒化チタン膜の積層をＳＩＭＳ分析した結果を示す図。 ＩＧＺＯ膜をエッチングした深さに対するシート抵抗値を測定した結果を示す図。 ＩＧＺＯ膜をエッチングした深さに対するシート抵抗値を測定した結果を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。
また、本実施の形態において、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。
図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の一態様のトランジスタの上面図および断面図である。図１（Ａ）はトランジスタの上面図を示し、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｙ１の断面に相当する。また、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｖ１−Ｗ１の断面に相当する。また、図１（Ｄ）は、図１（Ｂ）に示すトランジスタの各構成の幅を示す図である。また、図１（Ｅ）は、図１（Ｂ）に示す領域１０５の拡大図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を透過、または省いて図示している。
図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に示すトランジスタ１５０は、基板１０２上に形成された酸化物絶縁膜１０４と、酸化物絶縁膜１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６上に形成された第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂと、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂのそれぞれの上に形成された第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂ上に形成されたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に形成され、酸化物半導体層１０６と重畳する位置に形成されたゲート電極層１１４と、ゲート絶縁膜１１２、およびゲート電極層１１４上に形成された保護絶縁膜１１６と、を有する。なお、保護絶縁膜１１６の上方に他の絶縁層または配線等を形成してもよい。
基板１０２は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１５０のゲート電極層１１４、第１のソース電極層１０８ａ、第１のドレイン電極層１０８ｂ、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂの少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
酸化物絶縁膜１０４は、基板１０２からの不純物の拡散を防止する役割を有するほか、酸化物半導体層１０６に酸素を供給する役割を担うことができるため、酸素を含む絶縁膜とする。とくに酸化物絶縁膜１０４は、過剰な酸素を含む絶縁膜がより好ましい。過剰酸素を含む酸化物絶縁膜とは、加熱処理などによって酸素を放出することができる酸化物絶縁膜をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。また、過剰な酸素とは、加熱処理により酸化物半導体層中、または酸化シリコン中、または酸化窒化シリコン中を移動可能な酸素、または、本来の化学量論的組成にある酸素より過剰に存在する酸素、または、酸素の不足によるＶｏ（酸素ベーカンシー（空孔））を満たす、または充填する機能を有する酸素を示す。酸化物絶縁膜１０４から放出される酸素は、酸化物半導体層１０６のチャネル形成領域に拡散または移動させることができることから、酸化物半導体層に形成されうる酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
また、酸化物絶縁膜１０４は、酸化物半導体層１０６に接して設けられているため、酸化物半導体層１０６に酸素を下側から直接拡散させることができるとともに、ゲート絶縁膜１１２と接して設けられているため、ゲート絶縁膜１１２を介して酸化物半導体層１０６に酸素を上側から拡散させることができる。
また、イオン注入法などによってゲート絶縁膜１１２に酸素を注入し、ゲート絶縁膜１１２から酸化物半導体層１０６に拡散させる。
より具体的には、酸化物絶縁膜１０４から放出される酸素は、第２のソース電極層１１０ａの外側（図１においては、左側）および第２のドレイン電極層１１０ｂの外側（図１においては、右側）からゲート絶縁膜１１２を通って、酸化物半導体層１０６のチャネル形成領域となる上側に入り込むことができる。すなわち、ゲート絶縁膜１１２は、酸化物絶縁膜１０４と第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂの外周で一部が接している構造である。
したがって、ゲート絶縁膜１１２は、酸化物絶縁膜１０４から放出される酸素が酸化物半導体層１０６のチャネル形成領域に拡散できるように、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂ、ならびに保護絶縁膜１１６で挟持されている。よって、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂ、ならびに保護絶縁膜１１６には、酸素の拡散または移動が少ない材料を用いる。よって、ゲート絶縁膜を介して酸化物半導体層中に酸素を拡散させる際に、ソース電極層およびドレイン電極層に酸素が拡散または移動するのを抑制することができる。
このような構造のトランジスタとすることによって、酸化物半導体層１０６のチャネル形成領域に対して酸化物絶縁膜１０４およびゲート絶縁膜１１２から過剰酸素を供給することができるため、酸化物半導体層１０６を用いたトランジスタのしきい値電圧をノーマリオフとすることができる。したがって、酸化物半導体層１０６中の酸素欠損の増加を抑制した半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
なお、基板１０２が他のデバイスが形成された基板である場合、酸化物絶縁膜１０４は、層間絶縁膜としての機能も有する。その場合は、酸化物絶縁膜１０４の表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
酸化物半導体層１０６として用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。酸化物半導体層１０６に用いることのできる材料、および形成方法については、トランジスタの作製方法について詳細を説明する。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳにおける分析において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さく、トランジスタのチャネル幅で規格化したオフ電流は、数ｙＡ／μｍ〜数ｚＡ／μｍにまで低減することが可能となる。
また、酸化物半導体層１０６として用いることのできる酸化物半導体は、膜中の局在準位を低減することで、酸化物半導体層１０６を用いたトランジスタに安定した電気特性を付与することができる。なお、トランジスタに安定した電気特性を付与するためには、酸化物半導体層１０６中のＣＰＭ測定（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で得られる局在準位による吸収係数は、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。
第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂには、酸素と結合し易い導電材料を用いることができる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いることができる。後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることが特に好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散または移動し易い材料も含まれる。
酸素と結合し易い導電材料と酸化物半導体層を接触させると、酸化物半導体層中の酸素が、酸素と結合し易い導電材料側に拡散または移動する現象が起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極およびドレイン電極と接触した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
しかしながら、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合し易い導電材料を用いることは好ましくない。
したがって、本発明の一態様では、ソース電極およびドレイン電極を積層とし、チャネル長を定める第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂには、酸素と結合しにくい導電材料を用いる。当該導電材料としては、例えば、窒化タンタル、窒化チタンなどの導電性窒化物、またはルテニウムなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散または移動しにくい材料も含まれる。
なお、図１の構造のトランジスタにおいて、チャネル長とは、第２のソース電極層１１０ａと第２のドレイン電極層１１０ｂの間隔のことをいう。
上記酸素と結合しにくい導電材料を第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂに用いることによって、酸化物半導体層１０６に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネルのｎ型化を抑えることができる。したがって、チャネル長が極短いトランジスタであっても良好な電気特性を得ることができる。
なお、上記酸素と結合しにくい導電材料のみでソース電極およびドレイン電極を形成すると、酸化物半導体層１０６とのコンタクト抵抗が高くなりすぎることから、図１に示すように、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂを酸化物半導体層１０６上に形成し、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂを覆うように第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂを形成することが好ましい。
このとき、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂと酸化物半導体層１０６との接触面積を大として酸素欠損生成によってｎ型化した領域によりコンタクト抵抗を下げ、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと酸化物半導体層１０６との接触面積は小とすることが好ましい。第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと酸化物半導体層１０６とのコンタクト抵抗が大きいとトランジスタの電気特性を低下させる場合がある。
ここで、上述したｎ型化した領域について、図１（Ｅ）を用いて説明を行う。図１（Ｅ）は、図１（Ｂ）に示す領域１０５の拡大図を表しており、酸化物半導体層１０６と、第１のソース電極層１０８ａが接触した領域において、酸化物半導体層１０６中の酸素が第１のソース電極層１０８ａ側に引き抜かれｎ型化領域１０６ａが形成されている。なお、ｎ型化領域１０６ａは、酸化物半導体層１０６の酸素欠損が多い領域であり、且つ第１のソース電極層１０８ａの成分、例えば第１のソース電極層１０８ａとして、タングステン膜を用いた場合、ｎ型化領域１０６ａ中にタングステンの元素が混入する。また、図示していないが、ソース電極層１０８ａ側の酸化物半導体層１０６と接する領域に、酸化物半導体層１０６中の酸素が入り込み、混合層が形成されうる。
なお、領域１０５は、主として酸化物半導体層１０６と第１のソース電極層１０８ａとの拡大図について説明したが、酸化物半導体層１０６と第１のドレイン電極層１０８ｂ側においても、上述したｎ型化領域が形成される。
なお、ｎ型化領域１０６ａは、酸化物半導体層１０６中において、ソース領域またはドレイン領域として用いてもよい。
また、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂに酸素と結合しにくい導電材料を用いることによって、酸化物絶縁膜１０４からゲート絶縁膜１１２を介して、酸化物半導体層１０６の上側から酸素を供給する際に、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂに酸素が拡散または移動することが少ないため、好適に酸化物半導体層１０６に酸素を供給することができる。
ゲート絶縁膜１１２には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜１１２は上記材料の積層であってもよい。
ゲート電極層１１４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、ゲート電極層１１４は、上記材料の積層であってもよい。
保護絶縁膜１１６には、酸素の拡散または移動が少ない材料を用いると良い。また、保護絶縁膜１１６は、膜中に水素の含有量が少ない材料を用いると良い。保護絶縁膜１１６中の水素の含有量としては、好ましくは５×１０１９ｃｍ−３未満、さらに好ましくは５×１０１８ｃｍ−３未満とする。保護絶縁膜１１６中の水素の含有量を上記数値とすることによって、トランジスタのオフ電流を低くすることができる。例えば、保護絶縁膜１１６としては、窒化シリコン膜、窒化酸化シリコン膜を用いるとよい。
ここで、図１（Ｄ）に示す断面図を用いて、各構成の間隔について説明を行う。
第１のソース電極層１０８ａと第１のドレイン電極層１０８ｂとの間隔（Ｌ１）は、０．８μｍ以上、好ましくは１．０μｍ以上とする。Ｌ１が０．８μｍより小さいとチャネル形成領域において発生する酸素欠損の影響を排除できなくなり、トランジスタの電気特性が低下する可能性がある。
一方、第２のソース電極層１１０ａと第２のドレイン電極層１１０ｂとの間隔（Ｌ２）は、Ｌ１より小さい値とすることができ、例えば、３０ｎｍ以下としても良好なトランジスタの電気特性を得ることができる。
また、ゲート電極層１１４の幅をＬ０とするとき、図１（Ｄ）に示すようにＬ０≧Ｌ１≧Ｌ２（Ｌ１はＬ２以上Ｌ０以下）とすることで、ゲート電極層１１４が、ゲート絶縁膜１１２を介してソース電極層（第１のソース電極層１０８ａおよび第２のソース電極層１１０ａ）ならびにドレイン電極層（第１のドレイン電極層１０８ｂおよび第２のドレイン電極層１１０ｂ）と重畳する領域を設けることができる。このような構成とすることで、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させることができる。
また、酸化物半導体層１０６の幅をＬ３とし、トランジスタ１５０の幅をＬ４とするとき、Ｌ３は１μｍ未満、Ｌ４は１μｍ以上２．５μｍ以下とすることが好ましい。Ｌ３およびＬ４を上記数値とすることによって、トランジスタの微細化を図ることができる。
以上が本発明の一態様におけるトランジスタであり、当該トランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。とくに、当該トランジスタは、酸化物半導体層に接する酸化物絶縁膜、およびゲート絶縁膜から酸化物半導体層中に酸素を好適供給することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した図１に示すトランジスタ１５０の作製方法について図２乃至図４を用いて説明する。
基板１０２には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子が設けられたものを用いてもよい。
酸化物絶縁膜１０４は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法等により、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体層１０６と接する上層は酸化物半導体層１０６への酸素の供給源となりえる酸素を含む材料で形成する。
また、酸化物絶縁膜１０４に、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を注入してもよい。酸素を注入することによって、酸化物絶縁膜１０４にさらに過剰な酸素を含有させることができる。
次に、酸化物絶縁膜１０４上に酸化物半導体層をスパッタリング法、ＣＶＤ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜し、選択的にエッチングを行うことで酸化物半導体層１０６を形成する（図２（Ａ）参照）。なお、エッチングの前に加熱工程を行ってもよい。
酸化物半導体層１０６として用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体膜の成膜には、スパッタリング法を用いることが好ましい。スパッタリング法としては、ＲＦスパッタリング法、ＤＣスパッタリング法、ＡＣスパッタリング法等を用いることができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタリング法を用いることが好ましい。
また、酸化物半導体膜として、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態を有する膜を用いることができる。好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜で構成された酸化物半導体膜は、スパッタリング法によっても作製することができる。スパッタリング法によってＣＡＡＣ−ＯＳ膜を得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜することができる。当該スパッタ用ターゲットにイオンが衝突すると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この場合、当該平板状のスパッタ粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタ粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタ粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のモル数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、粉末の種類、およびその混合するモル数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体層１０６の結晶性を高め、さらに酸化物絶縁膜１０４、および酸化物半導体層１０６から水素や水などの不純物を除去することができる。なお、酸化物半導体層１０６を形成するエッチングの前に第１の加熱工程を行ってもよい。
次に、酸化物半導体層１０６上に第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂとなる第１の導電膜１０８を形成する（図２（Ｂ）参照）。第１の導電膜１０８としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。例えば、スパッタリング法などにより１００ｎｍのタングステン膜を形成する。
次に、第１の導電膜１０８上にレジストマスク１９０ａ、１９０ｂを形成する（図２（Ｃ）参照）。
次に、レジストマスク１９０ａ、１９０ｂをマスクとして、第１の導電膜１０８を酸化物半導体層１０６上で分断するようにエッチングし、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂを形成した後、レジストマスク１９０ａ、１９０ｂを除去する（図２（Ｃ）参照）。
このとき、第１の導電膜１０８のオーバーエッチングによって、図２（Ｄ）に示すように酸化物半導体層１０６の一部がエッチングされた形状となる。ただし、第１の導電膜１０８と酸化物半導体層１０６のエッチングの選択比が大きい場合は、酸化物半導体層１０６がほとんどエッチングされない形状となる。
また、第１の導電膜１０８のオーバーエッチングによって、図２（Ｄ）に示すように酸化物絶縁膜１０４の一部、より具体的には第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂ外周がエッチングされた形状となる。
次に、酸化物半導体層１０６、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂ上に、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂとなる第２の導電膜１１０を形成する（図３（Ａ）参照）。第２の導電膜としては、窒化タンタル、窒化チタンなどの導電性窒化物、またはルテニウム、あるいはこれらを主成分とする合金材料を用いることができる。例えば、スパッタリング法などにより２０ｎｍの窒化タンタル膜を形成する。
次に、第２の導電膜１１０を分断するようにエッチングし、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂを形成する（図３（Ｂ）参照）。このとき、図３（Ｂ）に示す形状のように、酸化物半導体層１０６の一部がエッチングされた形状としてもよい。また、図示しないが、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂのエッチングの際に、酸化物絶縁膜１０４の一部、より具体的には第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂの外周がエッチングされた形状としてもよい。
なお、チャネル長（第２のソース電極層１１０ａと第２のドレイン電極層１１０ｂとの間）が極短いトランジスタを形成する場合は、まず、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂを覆うような形状に第２の導電膜１１０をエッチングし、その後、電子ビーム露光などの細線加工に適した方法を用いてレジストマスク加工を行い、エッチングすることによって、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂを形成することができる。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを形成することができる。
次に、第２の加熱処理を行うことが好ましい。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により、酸化物半導体層１０６から、さらに水素や水などの不純物を除去することができる。
次に、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂ上にゲート絶縁膜１１２を形成する。ゲート絶縁膜１１２には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、ゲート絶縁膜１１２は、上記材料の積層であってもよい。ゲート絶縁膜１１２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。
また、ゲート絶縁膜１１２は、形成後に連続して加熱処理を行うと好ましい。例えば、ゲート絶縁膜１１２をＰＥ−ＣＶＤ装置で成膜し、真空中で連続して加熱処理を行う。該加熱処理は、ゲート絶縁膜１１２膜中から、水素、水分等を除去することができる。該加熱処理を行うことによって、脱水または脱水素化された緻密なゲート絶縁膜１１２を形成することができる。
そして、加熱処理後、ゲート絶縁膜１１２に、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を注入する（図３（Ｃ）参照）。酸素を注入することによって、ゲート絶縁膜１１２に過剰な酸素を含有させることができる。図３（Ｃ）では、酸素１２０をゲート絶縁膜１１２に注入する模式図を示す。酸素１２０には、少なくとも、酸素ラジカル、オゾン、酸素原子、酸素イオン（分子イオン、クラスタイオンを含む）、のいずれかが含まれている。なお、ゲート絶縁膜１１２に酸素を注入する工程は、ゲート絶縁膜１１２の形成後であれば特に限定されず、ゲート電極形成後に行ってもよいし、保護絶縁膜形成後に行ってもよい。
次に、ゲート絶縁膜１１２上にゲート電極層１１４となる第３の導電膜１１３を形成し、その後所望の領域にレジストマスク１９２を形成する（図３（Ｄ）参照）。第３の導電膜１１３としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。第３の導電膜１１３は、スパッタリング法などにより形成することができる。
次に、第３の導電膜１１３をエッチングし、ゲート電極層１１４を形成した後、レジストマスク１９２を除去する（図４（Ａ）参照）。
次に、ゲート絶縁膜１１２、およびゲート電極層１１４上に保護絶縁膜１１６を形成する。保護絶縁膜１１６としては、酸素の拡散または移動が少ない材料を用いると良い。また、保護絶縁膜１１６は、膜中に水素の含有量が少ない材料を用いると良い。保護絶縁膜１１６中の水素の含有量としては、好ましくは５×１０１９ｃｍ−３未満、さらに好ましくは５×１０１８ｃｍ−３未満とする。保護絶縁膜１１６中の水素の含有量を上記数値とすることによって、トランジスタのオフ電流を低くすることができる。
例えば、保護絶縁膜１１６としては、窒化シリコン膜、窒化酸化シリコン膜を用いるとよい。また、保護絶縁膜１１６は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成することができる。とくに、保護絶縁膜１１６は、スパッタリング法を用いて窒化シリコン膜を形成すると、膜中の水、水素の含有量が少ないため、好ましい。
保護絶縁膜１１６の形成後、ゲート絶縁膜１１２に、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素１２０を注入する（図４（Ｂ）参照）。ここでの酸素の注入は、保護絶縁膜１１６を通過させて行う。また、酸素の注入は、ゲート絶縁膜１１２の形成後であれば回数も特に限定されず、ゲート電極層１１４の形成後に行ってもよいし、さらに保護絶縁膜１１６の形成後に行ってもよい。
また、ゲート絶縁膜１１２形成後の１回と保護絶縁膜１１６の形成後の１回と合計２回行う必要はなく、いずれか一方のみでよい。
また、酸素の注入は、基板の全面を一度に処理してもよいし、例えば、線状のイオンビームを用いてもよい。線状のイオンビームを用いる場合には、基板又はイオンビームを相対的に移動（スキャン）させることで、ゲート絶縁膜１１２全面に酸素１２０を導入することができる。
酸素１２０の供給ガスとしては、Ｏを含有するガスを用いればよく、例えば、Ｏ２ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガス等を用いることができる。なお、酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。
また、例えば、イオン注入法で酸素の導入を行う場合、酸素１２０のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とするのが好ましい。例えば、組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコンを用いる場合、単結晶の酸化シリコンはＳｉＯ２であるので、過剰な酸素を含む絶縁膜のｘは２を超えることが好ましい。なお、このような化学量論的組成よりも酸素を過剰に含む領域は、ゲート絶縁膜１１２の一部に存在していればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
次に、第３の加熱処理を行うことが好ましい。第３の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第３の加熱処理により、酸化物絶縁膜１０４、ゲート絶縁膜１１２から酸素が放出されやすくなり、酸化物半導体層１０６の酸素欠損を低減することができる。
以上の工程で、図１及び図４（Ｃ）に示すトランジスタ１５０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明したトランジスタとは異なる構造のトランジスタについて図５および図６を用いて説明する。
図５（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図である。図５（Ａ）はトランジスタの上面図を示し、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ２−Ｙ２の断面に相当する。また、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｖ２−Ｗ２の断面に相当する。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を透過、または省いて図示している。また、実施の形態１で示すトランジスタと、同一部分または同様の機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
図５（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１５２は、基板１０２上に形成された酸化物絶縁膜１０４と、酸化物絶縁膜１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６上に形成された第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂと、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂのそれぞれの上に形成された第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂ上に形成されたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に形成され、酸化物半導体層１０６と重畳する位置に形成されたゲート電極層１１４と、ゲート絶縁膜１１２、およびゲート電極層１１４上に形成された保護絶縁膜１１６と、を有する。なお、保護絶縁膜１１６の上部に他の絶縁層または配線等を形成してもよい。
本実施の形態に示すトランジスタ１５２は、実施の形態１に示すトランジスタ１５０と異なる点として、第１ソース電極層１６８ａ、および第１のドレイン電極層１６８ｂの形状が異なる。なお第１のソース電極層１６８ａ、および第１のドレイン電極層１６８ｂの上方に形成される第２のソース電極層１１０ａ、第２のドレイン電極層１１０ｂ、ゲート絶縁膜１１２、ゲート電極層１１４、保護絶縁膜１１６も第１のソース電極層１６８ａ、および第２のドレイン電極層１６８ｂの形状に合わせた形状となる。
第１のソース電極層１６８ａ、および第１のドレイン電極層１６８ｂを図５に示すような階段状の形状とすることで、第２のソース電極層１１０ａ、第２のドレイン電極層１１０ｂ、およびゲート絶縁膜１１２の被覆性を良好にすることができる。また、ゲート絶縁膜１１２の被覆性が良好となることで、酸化物絶縁膜１０４から放出される酸素が、ゲート絶縁膜１１２を介して酸化物半導体層１０６のチャネルとなる上側へ拡散または移動しやすい構造となる。
ここで、図６を用いてトランジスタ１５２の作製方法について説明を行う。
図２（Ｃ）に示すトランジスタ１５０の作製方法と同様の作製方法にて、図６（Ａ）に示す工程まで形成する（図６（Ａ）参照）。なお、図６（Ａ）と図２（Ｃ）に示す断面構造は同一である。
次に、レジストマスク１９０ａ、１９０ｂを用いて、第１の導電膜１０８をエッチングし第１のソース電極層１０８ａ、および第１のドレイン電極層１０８ｂを形成する（図６（Ｂ）参照）。
次に、レジストマスク１９０ａ、１９０ｂをアッシングによって、レジストマスクを後退または縮小させることによって、レジストマスク１９４ａ、１９４ｂを形成する（図６（Ｃ）参照）。
次に、レジストマスク１９４ａ、１９４ｂを用いて、第１のソース電極層１０８ａ、および第１のドレイン電極層１０８ｂをエッチングすることによって、第１のソース電極層１６８ａ、および第１のドレイン電極層１６８ｂを形成する（図６（Ｄ）参照）。
このように、アッシングによってレジストマスクを後退または縮小させる工程とエッチングの工程を交互に複数回行うことで、第１のソース電極層１６８ａ、および第１のドレイン電極層１６８ｂの端部の形状を階段状に形成することができる。
なお、これ以降の工程については、先の実施の形態に示すトランジスタ１５０と同様の作製工程を行うことで、本実施の形態に示すトランジスタ１５２を作製することができる。
以上が本発明の一態様におけるトランジスタであり、当該トランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。とくに、当該トランジスタは、酸化物半導体層に接する酸化物絶縁膜、およびゲート絶縁膜から酸化物半導体層中に酸素を供給することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１で説明したトランジスタとは異なる構造のトランジスタについて図７および図８を用いて説明する。
図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の一態様のトランジスタの上面図および断面図である。図７（Ａ）はトランジスタの上面図を示し、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ３−Ｙ３の断面に相当する。また、図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｖ３−Ｗ３の断面に相当する。また、図７（Ｄ）は、図７（Ｂ）に示すトランジスタの各構成の幅を示す図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を透過、または省いて図示している。また、実施の形態１で示すトランジスタと、同一部分または同様の機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示すトランジスタ１５４は、基板１０２上に形成された酸化物絶縁膜１０４と、酸化物絶縁膜１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６上に形成された第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂと、第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂのそれぞれの上に形成された第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂ上に形成されたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に形成され、酸化物半導体層１０６と重畳する位置に形成されたゲート電極層１７４と、ゲート絶縁膜１１２、およびゲート電極層１７４上に形成された保護絶縁膜１１６と、を有する。なお、保護絶縁膜１１６の上部に他の絶縁層または配線等を形成してもよい。
本実施の形態に示すトランジスタ１５４は、実施の形態１に示すトランジスタ１５０と異なる点として、ゲート電極層１７４の形状が異なる。トランジスタ１５０においては、ゲート電極層１１４は、第１のソース電極層１０８ａ、第１のドレイン電極層１０８ｂ、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂと重畳する位置に設けられているが、本実施の形態に示すトランジスタ１５４においては、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂと重畳する位置に設けられた構造である。換言すると、第１のソース電極層１０８ａ、および第１のドレイン電極層１０８ｂと重畳する位置には、ゲート電極層１７４が設けられない構造である。
ここで、図７（Ｄ）に示す断面図を用いて、各構成の間隔について説明を行う。
第１のソース電極層１０８ａと第１のドレイン電極層１０８ｂとの間隔（Ｌ１）は、０．８μｍ以上、好ましくは１．０μｍ以上とする。Ｌ１が０．８μｍより小さいとチャネル形成領域において発生する酸素欠損の影響を排除できなくなり、トランジスタの電気特性が低下する可能性がある。
一方、第２のソース電極層１１０ａと第２のドレイン電極層１１０ｂとの間隔（Ｌ２）は、Ｌ１より小さい値とすることができ、例えば、３０ｎｍ以下としても良好なトランジスタの電気特性を得ることができる。
ゲート電極層１１４の幅をＬ０とするとき、Ｌ１≧Ｌ０≧Ｌ２（Ｌ０はＬ２以上Ｌ１以下）とすることで、ゲート−ドレイン間およびゲート−ソース間の寄生容量を極力小さくすることができ、トランジスタの周波数特性を向上することができる。なお、良好なトランジスタの電気特性を得るには、Ｌ０−Ｌ２を２ｎｍ以上２０ｎｍ以下、Ｌ１−Ｌ２を２０ｎｍ以上１μｍ以下とすることが好ましい。
ただし、高い周波数特性を必要としないトランジスタにおいては、図１（Ｂ）に示すように、Ｌ０≧Ｌ１≧Ｌ２（Ｌ１はＬ２以上Ｌ０以下）としてもよい。このような構造では、ゲート電極形成時の工程の難易度を低減させることができる。
また、酸化物半導体層１０６の幅をＬ３とし、トランジスタ１５０の幅をＬ４とするとき、Ｌ３は１μｍ未満、Ｌ４は１μｍ以上２．５μｍ以下とすることが好ましい。Ｌ３およびＬ４を上記数値とすることによって、トランジスタの微細化を図ることができる。
ここで、図８を用いてトランジスタ１５４の作製方法について説明を行う。
図３（Ｄ）に示すトランジスタ１５０の作製方法と同様の作製方法にて、図８（Ａ）に示す工程まで形成する（図８（Ａ）参照）。なお、図３（Ｄ）に示す断面と、図８（Ａ）に示す断面において、レジストマスク１９６の形状が異なる。
なお、レジストマスク１９６は、フォトリソグラフィ法などによって形成されたマスクに、スリミング処理を行って、より微細なパターンを有するマスクとすることが好ましい。スリミング処理としては、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは１／２以下、より好ましくは１／３以下の線幅まで微細化することが可能である。例えば、線幅は、２０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下とすることができる。
次に、レジストマスク１９６を用いて、第３の導電膜１１３をエッチングしゲート電極層１７４を形成する（図８（Ｂ）参照）。
なお、これ以降の工程については、先の実施の形態に示すトランジスタ１５０と同様の作製工程を行うことで、本実施の形態に示すトランジスタ１５４を作製することができる。
以上が本発明の一態様におけるトランジスタであり、当該トランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。とくに、当該トランジスタは、酸化物半導体層に接する酸化物絶縁膜、およびゲート絶縁膜から酸化物半導体層中に酸素を供給することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１で説明したトランジスタとは異なる構造のトランジスタについて図９および図１０を用いて説明する。
まず、図９に示すトランジスタ１５６について説明を行う。
図９（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図である。図９（Ａ）はトランジスタの上面図を示し、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｘ４−Ｙ４の断面に相当する。また、図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ｖ４−Ｗ４の断面に相当する。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を透過、または省いて図示している。また、実施の形態１で示すトランジスタと、同一部分または同様の機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
図９（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１５６は、基板１０２上に形成された酸化物絶縁膜１０４と、酸化物絶縁膜１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６上に形成された第１のソース電極層１６８ａおよび第１のドレイン電極層１６８ｂと、第１のソース電極層１６８ａおよび第１のドレイン電極層１６８ｂのそれぞれの上に形成された第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂと、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂ上に形成されたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に形成され、酸化物半導体層１０６と重畳する位置に形成されたゲート電極層１７４と、ゲート絶縁膜１１２、およびゲート電極層１７４上に形成された保護絶縁膜１１６と、を有する。なお、保護絶縁膜１１６の上部に他の絶縁層または配線等を形成してもよい。
本実施の形態に示すトランジスタ１５６は、実施の形態１に示すトランジスタ１５０と異なる点として、第１ソース電極層１６８ａ、および第１のドレイン電極層１６８ｂの形状、ならびにゲート電極層１７４の形状が異なる。なお第１のソース電極層１６８ａ、および第１のドレイン電極層１６８ｂの上方に形成される第２のソース電極層１１０ａ、第２のドレイン電極層１１０ｂ、ゲート絶縁膜１１２、ゲート電極層１７４、保護絶縁膜１１６も第１のソース電極層１６８ａ、および第２のドレイン電極層１６８ｂの形状に合わせた形状となる。
また、トランジスタ１５０においては、ゲート電極層１１４は、第１のソース電極層１０８ａ、第１のドレイン電極層１０８ｂ、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂと重畳する位置に設けられているが、本実施の形態に示すトランジスタ１５６においては、第２のソース電極層１１０ａ、および第２のドレイン電極層１１０ｂと重畳する位置に設けられた構造である。換言すると、第１のソース電極層１０８ａ、および第１のドレイン電極層１０８ｂと重畳する位置には、ゲート電極層１７４が設けられない構造である。
その他の構成については、先の実施の形態に示すトランジスタ１５２、およびトランジスタ１５４の作製方法を参考にすることで本実施の形態に示すトランジスタ１５６を形成することができる。
次に、図１０に示すトランジスタ１５８について、説明を行う。
図１０（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１５８は、基板１０２上に形成された酸化物絶縁膜１０４と、酸化物絶縁膜１０４上に形成された酸化物半導体層１０６と、酸化物半導体層１０６上に形成された第１のソース電極層１７８ａおよび第１のドレイン電極層１７８ｂと、第１のソース電極層１７８ａおよび第１のドレイン電極層１７８ｂのそれぞれの上に形成された第２のソース電極層１８０ａおよび第２のドレイン電極層１８０ｂと、酸化物絶縁膜１０４、酸化物半導体層１０６、第２のソース電極層１８０ａ、および第２のドレイン電極層１８０ｂ上に形成されたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に形成され、酸化物半導体層１０６と重畳する位置に形成されたゲート電極層１７４と、ゲート絶縁膜１１２、およびゲート電極層１７４上に形成された保護絶縁膜１１６と、を有する。なお、保護絶縁膜１１６の上部に他の絶縁層または配線等を形成してもよい。
本実施の形態に示すトランジスタ１５８は、実施の形態１に示すトランジスタ１５０と異なる点として、第１ソース電極層１７８ａ、第１のドレイン電極層１７８ｂ、第２のソース電極層１８０ａ、および第２のドレイン電極層１８０ｂの形状、ならびにゲート電極層１７４の形状が異なる。なお第１のソース電極層１７８ａ、および第１のドレイン電極層１７８ｂの上方に形成される第２のソース電極層１８０ａ、第２のドレイン電極層１８０ｂ、ゲート絶縁膜１１２、ゲート電極層１７４、保護絶縁膜１１６も第１のソース電極層１７８ａ、および第２のドレイン電極層１７８ｂの形状に合わせた形状となる。
第１のソース電極層１７８ａ、および第１のドレイン電極層１７８ｂを図１０に示す形状とすることで、第２のソース電極層１８０ａ、第２のドレイン電極層１８０ｂ、およびゲート絶縁膜１１２の被覆性を良好にすることができる。
また、第２のソース電極層１８０ａ、および第２のドレイン電極層１８０ｂは、チャネル長方向の断面（図１０（Ｂ））において、第１のソース電極層１７８ａ、および第１のドレイン電極層１７８ｂよりも外側に設けられる。このように、第２のソース電極層１８０ａ、および第２のドレイン電極層１８０ｂは、少なくとも酸化物半導体層１０６のチャネル長となる領域に設けられればよく、第１のソース電極層１７８ａ、および第１のドレイン電極層１７８ｂを覆っていない構造としてもよい。ただし、先の実施の形態に示すトランジスタのように、第１のソース電極層および第１のドレイン電極層を第２のソース電極層および第２のドレイン電極層で覆うことによって、第１のソース電極層および第２のドレイン電極層の側面に酸素が拡散または移動する可能性が低減するため、酸化物絶縁膜からゲート絶縁膜を介して、酸化物半導体層に好適に酸素を供給することができる。
以上が本発明の一態様におけるトランジスタであり、当該トランジスタの構成は、酸化物半導体層中の酸素欠損の増加を抑制することができる。とくに、当該トランジスタは、酸化物半導体層に接する酸化物絶縁膜、およびゲート絶縁膜から酸化物半導体層中に酸素を供給することができる。したがって、良好な電気特性を示すとともに長期信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図１１（Ａ）に半導体装置の断面図、図１１（Ｂ）に半導体装置の回路図をそれぞれ示す。
図１１（Ａ）および図１１（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ３２００を有し、上部に第２の半導体材料を用いたトランジスタ３２０２および容量素子３２０４を有している。なお、トランジスタ３２０２としては、実施の形態１乃至５で説明したトランジスタを用いることができ、本実施の形態では、実施の形態１の図１に示すトランジスタ１５０を適用する例を示している。また、容量素子３２０４は、一方の電極をトランジスタ３２０２のゲート電極、他方の電極をトランジスタ３２０２のソース電極またはドレイン電極、誘電体をトランジスタ３２０２のゲート絶縁膜１１２と同じ材料を用いる構造とすることで、トランジスタ３２０２と同時に形成することができる。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を実施の形態１で説明した酸化物半導体とすることができる。酸化物半導体以外の材料として、例えば結晶性シリコンを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い電気特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１１（Ａ）におけるトランジスタ３２００は、半導体材料（例えば、結晶性シリコンなど）を含む基板３０００に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、不純物領域に接する金属間化合物領域と、チャネル形成領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、を有する。なお、図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極層との記載には、ソース領域が含まれうる。
基板３０００上にはトランジスタ３２００を囲むように素子分離絶縁層３１０６が設けられており、トランジスタ３２００を覆うように酸化物絶縁膜３２２０が設けられている。なお、素子分離絶縁層３１０６は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離技術を用いて形成することができる。
例えば、結晶性シリコン基板を用いたトランジスタ３２００は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ３２０２および容量素子３２０４の形成前の処理として、トランジスタ３２００を覆う酸化物絶縁膜３２２０にＣＭＰ処理を施して、酸化物絶縁膜３２２０を平坦化すると同時にトランジスタ３２００のゲート電極層の上面を露出させる。
酸化物絶縁膜３２２０上にはトランジスタ３２０２が設けられ、そのソース電極またはドレイン電極の一方は延在して、容量素子３２０４の一方の電極として作用する。
図１１（Ａ）に示すトランジスタ３２０２は、酸化物半導体層にチャネルが形成されるトップゲート型トランジスタである。トランジスタ３２０２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
また、トランジスタ３２０２と重畳するように酸化物絶縁膜３２２０を介して電極３１５０が設けられている。当該電極に適切な電位を供給することで、トランジスタ３２０２のしきい値電圧を制御することができる。また、トランジスタ３２０２の長期信頼性を高めることができる。
図１１（Ａ）に示すように、トランジスタ３２００とトランジスタ３２０２は重畳するように形成することができるため、その占有面積を低減することができる。したがって、半導体装置の集積度を高めることができる。
次に、図１１（Ａ）に対応する回路構成の一例を図１１（Ｂ）に示す。
図１１（Ｂ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ３２００のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３２００のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ３２０２のソース電極層またはドレイン電極層の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３２０２のゲート電極層とは、電気的に接続されている。そして、トランジスタ３２００のゲート電極層と、トランジスタ３２０２のソース電極層またはドレイン電極層の一方は、容量素子３２０４の電極の他方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３２０４の電極の他方は電気的に接続されている。
図１１（Ｂ）に示す半導体装置では、トランジスタ３２００のゲート電極層の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ３２０２がオン状態となる電位にして、トランジスタ３２０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３２００のゲート電極層、および容量素子３２０４に与えられる。すなわち、トランジスタ３２００のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３２０２がオフ状態となる電位にして、トランジスタ３２０２をオフ状態とすることにより、トランジスタ３２００のゲート電極層に与えられた電荷が保持される（保持）。
トランジスタ３２０２のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性が付与された半導体装置、および該半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態６に示した構成と異なる半導体装置の説明を行う。
図１２（Ａ）は、半導体装置の回路構成の一例を示し、図１２（Ｂ）は半導体装置の一例を示す概念図である。なお、当該半導体装置に含まれるトランジスタ４１６２としては、実施の形態１乃至５で説明したトランジスタを用いることができる。また、容量素子４２５４は、実施の形態６で説明した容量素子３２０４と同様に、トランジスタ４１６２の作製工程にて同時に作製することができる。
図１２（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ４１６２のソース電極とは電気的に接続され、ワード線ＷＬとトランジスタ４１６２のゲート電極とは電気的に接続され、トランジスタ４１６２のドレイン電極と容量素子４２５４の一方の端子とは電気的に接続されている。
次に、図１２（Ａ）に示す半導体装置（メモリセル４２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ４１６２がオン状態となる電位として、トランジスタ４１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子４２５４の一方の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ４１６２がオフ状態となる電位として、トランジスタ４１６２をオフ状態とすることにより、容量素子４２５４の一方の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ４１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ４１６２をオフ状態とすることで、容量素子４２５４の第１の端子の電位（あるいは、容量素子４２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ４１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子４２５４とが導通し、ビット線ＢＬと容量素子４２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子４２５４の第１の端子の電位（あるいは容量素子４２５４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子４２５４の第１の端子の電位をＶ、容量素子４２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセル４２５０の状態として、容量素子４２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図１２（Ａ）に示す半導体装置は、トランジスタ４１６２のオフ電流が極めて小さいという特徴から、容量素子４２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図１２（Ｂ）に示す半導体装置について、説明を行う。
図１２（Ｂ）に示す半導体装置は、上部に記憶回路として図１２（Ａ）に示したメモリセル４２５０を複数有するメモリセルアレイ４２５１（メモリセルアレイ４２５１ａおよび４２５１を有し、下部に、メモリセルアレイ４２５１を動作させるために必要な周辺回路４２５３を有する。なお、周辺回路４２５３は、メモリセルアレイ４２５１と電気的に接続されている。
図１２（Ｂ）に示した構成とすることにより、周辺回路４２５３をメモリセルアレイ４２５１の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路４２５３に設けられるトランジスタは、トランジスタ４１６２とは異なる半導体材料を用いることが好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることがより好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図１２（Ｂ）に示した半導体装置では、メモリセルアレイ４２５１がメモリセルアレイ４２５１ａとメモリセルアレイ４２５１ｂの積層である構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良いし、単層であってもよい。
トランジスタ４１６２は、酸化物半導体を用いて形成されており、実施の形態１乃至５で説明したトランジスタを用いることができる。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
また、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、実施の形態１乃至５で説明したトランジスタを用いることのできる電子機器の例について説明する。
実施の形態１乃至５で説明したトランジスタは、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型またはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ＩＣチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置等の医療機器、などが挙げられる。また、煙感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図１３、図１４、図１５、および図１６に示す。
まず、警報装置の例として火災報知器の構成について図１３を用いて説明する。なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
図１３に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、本実施の形態に示す警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを用いることができる。
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば、酸化物半導体を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
本実施の形態に示す警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給しても良い。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、本実施の形態に示す警報装置は、必ずしも直流電源５０１を設ける必要はなく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としても良い。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、および検出部５０９に設けられた光センサ５１１、アンプ５１２並びにＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
ここで、図１３に示す警報装置の断面の一部を図１４に示す。当該警報装置は、ｐ型の半導体基板６０１に形成された素子分離領域６０３と、ゲート絶縁膜６０７、ゲート電極層６０９、ｎ型の不純物領域６１１ａ、ｎ型の不純物領域６１１ｂ、絶縁膜６１５および絶縁膜６１７を有するｎ型のトランジスタ７１９とが形成されている。ｎ型のトランジスタ７１９は、単結晶シリコンなど、酸化物半導体とは異なる半導体を用いて形成されるため、十分な高速動作が可能となる。これにより、高速アクセスが可能なＣＰＵの揮発性記憶部を形成することができる。
絶縁膜６１５および絶縁膜６１７の一部を選択的にエッチングした開口部には、コンタクトプラグ６１９ａおよびコンタクトプラグ６１９ｂが形成され、絶縁膜６１７、コンタクトプラグ６１９ａおよびコンタクトプラグ６１９ｂ上に溝部を有する絶縁膜６２１が設けられている。
絶縁膜６２１の溝部に配線６２３ａおよび配線６２３ｂが形成されており、絶縁膜６２１、配線６２３ａおよび配線６２３ｂ上には、スパッタリング法またはＣＶＤ法等によって形成された絶縁膜６２０が設けられている。また、当該絶縁膜上に溝部を有する絶縁膜６２２が形成されている。
絶縁膜６２２の溝部には、第２のトランジスタ７１７のバックゲート電極として機能する電極６２４が形成されている。このような電極６２４を設けることにより、第２のトランジスタ７１７のしきい値電圧の制御を行うことができる。
絶縁膜６２２および電極６２４上には、スパッタリング法またはＣＶＤ法等により形成された酸化物絶縁膜６２５が設けられており、酸化物絶縁膜６２５上には、第２のトランジスタ７１７と、光電変換素子７１４が設けられている。
第２のトランジスタ７１７は、酸化物半導体層６０６と、酸化物半導体層６０６に接する第１のソース電極層６１６ａおよび第１のドレイン電極層６１６ｂと、第１のソース電極層６１６ａおよび第１のドレイン電極層６１６ｂの上部に接する第２のソース電極層６２６ａおよび第２のドレイン電極層６２６ｂと、ゲート絶縁膜６１２と、ゲート電極層６０４と、保護絶縁膜６１８を含む。また、光電変換素子７１４と第２のトランジスタ７１７を覆う絶縁膜６４５、および絶縁膜６４６が設けられ、絶縁膜６４６上に第１のドレイン電極層６１６ｂに接して配線６４９を有する。配線６４９は、第２のトランジスタ７１７のドレイン電極とｎ型のトランジスタ７１９のゲート電極層６０９とを電気的に接続するノードとして機能する。
また、本実施の形態においては、第２のトランジスタ７１７と配線６４９の接続箇所は、第１のドレイン電極層６１６ｂに接する構成について例示したが、これに限定されず、例えば、第２のドレイン電極層６２６ｂに接する構成としてもよい。
ここで、第２のトランジスタ７１７には、実施の形態１乃至５で説明したトランジスタを用いることができ、酸化物半導体層６０６は、実施の形態１で説明した酸化物半導体層１０６に相当する。また、第１のソース電極層６１６ａおよび第１のドレイン電極層６１６ｂのそれぞれは、実施の形態１で説明した第１のソース電極層１０８ａおよび第１のドレイン電極層１０８ｂに相当する。また、第２のソース電極層６２６ａおよび第２のドレイン電極層６２６ｂのそれぞれは、実施の形態１で説明した第２のソース電極層１１０ａおよび第２のドレイン電極層１１０ｂに相当する。
光センサ５１１は、光電変換素子７１４と、容量素子と、第１のトランジスタと、第２のトランジスタ７１７と、第３のトランジスタと、ｎ型のトランジスタ７１９と、を含む。ここで光電変換素子７１４としては、例えば、フォトダイオードなどを用いることができる。
光電変換素子７１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、第２のトランジスタ７１７の第１のソース電極層６１６ａもしくは第１のドレイン電極層６１６ｂの一方、および／または第２のソース電極層６２６ａもしくは第２のドレイン電極層６２６ｂの一方に電気的に接続される。
第２のトランジスタ７１７のゲート電極層６０４には、電荷蓄積制御信号Ｔｘが与えられ、第１のソース電極層６１６ａもしくは第１のドレイン電極層６１６ｂの他方、および／または第２のソース電極層６２６ａもしくは第２のドレイン電極層６２６ｂの他方は、容量素子の一対の電極の一方、第１のトランジスタのソース電極およびドレイン電極の一方、およびｎ型のトランジスタ７１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。
容量素子の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。第１のトランジスタのゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。
ｎ型のトランジスタ７１９のソース電極およびドレイン電極の一方は、第３のトランジスタのソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、ｎ型のトランジスタ７１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。第３のトランジスタのゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
なお、容量素子は必ずしも設ける必要はなく、例えば、ｎ型のトランジスタ７１９などの寄生容量が十分大きい場合、容量素子を設けない構成としても良い。
また、第１のトランジスタおよび第２のトランジスタ７１７には、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、酸化物半導体を含むトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
また、図１４に示す構成は、第２のトランジスタ７１７と電気的に接続して、酸化物絶縁膜６２５上に光電変換素子７１４が設けられている。
光電変換素子７１４は、酸化物絶縁膜６２５上に設けられた半導体膜６６０と、半導体膜６６０上に接して設けられた第１のソース電極層６１６ａ、電極６１６ｃと、を有する。第１のソース電極層６１６ａは第２のトランジスタ７１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子７１４と第２のトランジスタ７１７とを電気的に接続している。また、光電変換素子７１４においては、第１のソース電極層６１６ａ、および電極６１６ｃ上に、それぞれ第２のソース電極層６２６ａおよび電極６２６ｃが設けられている。
半導体膜６６０、第２のソース電極層６２６ａおよび電極６２６ｃ上には、ゲート絶縁膜６１２、保護絶縁膜６１８、絶縁膜６４５、および絶縁膜６４６が設けられている。また、絶縁膜６４６上に配線６５６が設けられており、ゲート絶縁膜６１２、保護絶縁膜６１８、絶縁膜６４５、および絶縁膜６４６に設けられた開口を介して電極６１６ｃと接する。
電極６１６ｃは、第１のソース電極層６１６ａおよび第１のドレイン電極層６１６ｂと、配線６５６は、配線６４９と同様の工程で作成することができる。
半導体膜６６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜６６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜６６０にゲルマニウムを用いる構成とすると、赤外線を中心に検知するセンサとして用いることができる。
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。なお、光センサまたは光電変換素子の位置に自由度が必要な場合は、光センサまたは光電変換素子を外付けとして、マイクロコンピュータ５００に電気的に接続すればよい。
上述したＩＣチップを含む警報装置には、先の実施の形態に示したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
図１５は、実施の形態１乃至５で説明したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
図１５（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１５（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図１５（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図１５（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図１５（Ｂ）または図１５（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１５（Ｂ）および図１５（Ｃ）の回路の説明を行う。
図１５（Ｂ）および図１５（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、先の実施の形態で示したトランジスタを含む記憶回路の構成の一例を示す。
図１５（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、先の実施の形態に記載されているトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１５（Ｂ）では、スイッチング素子１１４１として、先の実施の形態で示したトランジスタを用いており、当該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１５（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１５（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図１５（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
図１６（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１は、先の実施の形態に示したトランジスタを用いたＣＰＵを含む電気機器の一例である。
図１６（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーは、先の実施の形態に示したトランジスタを用いたＣＰＵを含む電気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１６（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。先の実施の形態に示したトランジスタをエアコンディショナーのＣＰＵに用いることによって省電力化が図れる。
図１６（Ａ）において、電気冷凍冷蔵庫８３００は、先の実施の形態に示したトランジスタを用いたＣＰＵを含む電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１２（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。先の実施の形態に示したトランジスタを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
図１６（Ｂ）において、電気機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。先の実施の形態に示したトランジスタを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
本実施例では、酸化物半導体膜上に導電膜を形成し、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により、積層された膜間の元素の拡散または移動について調べた結果について説明する。
図１７（Ａ）、（Ｂ）は、スパッタリング法を用いてＩＧＺＯ膜およびタングステン膜の積層サンプルを作製し、酸素同位体（１８Ｏ）の深さ方向のプロファイルを熱処理前後でＳＩＭＳ分析した結果である。なお、ＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または１：３：２（原子数比）をスパッタリングターゲットとし、Ａｒ：Ｏ２（１８Ｏ）＝２：１（流量比）を成膜ガスとして用いてＤＣスパッタリング法で形成している。また、タングステン膜は、タングステンをスパッタリングターゲットとし、Ａｒ１００％を成膜ガスとしてＤＣスパッタリング法を用いて形成した。なお、熱処理は、３００℃、３５０℃、４００℃、４５０℃の各１時間で行い、熱処理を施していないサンプルを含めて各５サンプルで比較を行った。
ここで、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）をスパッタリングターゲットとして形成したＩＧＺＯ膜は、結晶性を有するＩＧＺＯ膜であり、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）をスパッタリングターゲットとして形成したＩＧＺＯ膜は、非晶質のＩＧＺＯ膜である。
図１７（Ａ）、（Ｂ）に示すように、酸化物半導体膜の組成や結晶性に関わらず、熱処理温度が高くなると、酸化物半導体膜中の酸素がタングステン膜側に取り込まれることがわかる。
トランジスタの作製工程にはいくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極およびドレイン電極と接した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域は、トランジスタのソースまたはドレインとして機能させることができる。
図１８（Ａ）、（Ｂ）は上記タングステン膜に換えて、窒化タンタル膜を用いて作製したサンプルについてＳＩＭＳ分析した結果である。窒化タンタル膜は、タンタルをスパッタリングターゲットとし、Ａｒ：Ｎ２＝５：１（流量比）を成膜ガスとして反応性スパッタリング法（ＤＣスパッタリング法）で形成した。なお、熱処理として、上記と同様の各４条件で行い、熱処理を施していないサンプルを含めて各５サンプルで比較を行った。
図１８（Ａ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のＩＧＺＯ膜と窒化タンタル膜の積層サンプルにおけるＳＩＭＳ分析結果である。いずれのサンプルも窒化タンタル膜中への酸素の移動は確認されず、図１７（Ａ）に示したタングステン膜とは異なった挙動を示した。また、図１８（Ｂ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２のＩＧＺＯ膜と窒化タンタル膜の積層サンプルにおけるＳＩＭＳ分析結果である。いずれのサンプルも窒化タンタル膜中への酸素の移動は確認されず、図１７（Ｂ）に示したタングステン膜とは異なった挙動を示した。したがって、窒化タンタル膜は酸素と結合しにくい膜、または酸素が移動しにくい膜ということができる。
図１９（Ａ）、（Ｂ）は、上記タングステン膜に換えて、窒化チタン膜を用いて作製したサンプルについてＳＩＭＳ分析した結果である。窒化チタン膜は、チタンをスパッタリングターゲットとし、Ｎ２１００％を成膜ガスとして反応性スパッタリング法（ＤＣスパッタリング法）で形成した。なお熱処理として、上記と同様の各４条件で行い、熱処理を施していないサンプルを含めて各５サンプルで比較を行った。
図１９（Ａ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のＩＧＺＯ膜と窒化チタン膜の積層サンプルにおけるＳＩＭＳ分析結果である。いずれのサンプルも窒化チタン膜中への酸素の移動は確認されず、図１７（Ａ）に示したタングステン膜とは異なった挙動を示した。また、図１９（Ｂ）は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２のＩＧＺＯ膜と窒化チタン膜の積層サンプルにおけるＳＩＭＳ分析結果である。いずれのサンプルも窒化チタン膜中への酸素の移動は確認されず、図１７（Ｂ）に示したタングステン膜とは異なった挙動を示した。したがって、窒化チタン膜は酸素と結合しにくい膜、または酸素が移動しにくい膜ということができる。
続いて、ＩＧＺＯ膜中への不純物の移動についてＳＩＭＳ分析により調べた結果について説明する。
図２０（Ａ）、（Ｂ）は、スパッタリング法でＩＧＺＯ膜上に窒化タンタルまたは窒化チタン膜を形成し、窒素の深さ方向のプロファイルを熱処理前後でＳＩＭＳ分析した結果である。なお、ＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）をスパッタリングターゲットとし、Ａｒ：Ｏ２＝２：１（流量比）を成膜ガスとして用いてＤＣスパッタリング法で形成した。また、窒化タンタル膜および窒化チタン膜は、前述の作製方法で形成した。なお、熱処理は、４００℃、１時間の条件で行い、熱処理を施していないサンプルを含めて各２サンプルで比較を行った。
図２０（Ａ）、（Ｂ）に示すように、いずれのサンプルもＩＧＺＯ膜中への窒素の移動は確認されないことが分かった。したがって、ＩＧＺＯ膜中でドナーとなる窒素は、窒化タンタルおよび窒化チタン膜からＩＧＺＯ膜中に広く移動することがないため、トランジスタのチャネル形成領域をｎ型化させないことが分かった。
また、図２１（Ａ）、（Ｂ）は、図２０で例示した同様のサンプルについて、ＴａまたはＴｉの深さ方向のプロファイルをＳＩＭＳ分析した結果である。図２１（Ａ）、（Ｂ）に示すように、ＩＧＺＯ膜中へのＴａまたはＴｉの移動が確認されないことが分かった。したがって、トランジスタの電気特性に影響する不純物となりえるＴｉおよびＴａは、窒化タンタル膜または窒化チタン膜からＩＧＺＯ膜中に広く移動することがないことが分かった。
以上により、窒化タンタル、窒化チタンなどの導電性窒化物は、酸素と結合しにくい膜または酸素が移動しにくい膜であり、当該導電性窒化膜中の窒素および金属元素は、酸化物半導体膜中に移動しにくいことが示された。
本実施例は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、酸化物半導体膜上に導電膜を形成した後に導電膜を除去し、酸化物半導体膜のシート抵抗値を測定した結果について説明する。
図２２は、スパッタリング法を用いてＩＧＺＯ膜を形成し、ＩＧＺＯ膜に積層してスパッタリング法によりタングステン膜または窒化チタン膜を形成し、その後タングステン膜または窒化チタン膜を除去して作製したサンプルについて、ＩＧＺＯ膜をエッチングした深さに対するシート抵抗値を測定した結果である。また、比較として、ＩＧＺＯ膜上に導電膜を形成していないサンプルも作製した。なお、ＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）をスパッタリングターゲットとし、Ａｒ：Ｏ２（１８Ｏ）＝２：１（流量比）を成膜ガスとして用いてＤＣスパッタリング法で形成した。また、タングステン膜は、タングステンをスパッタリングターゲットとし、Ａｒ１００％を成膜ガスとしてＤＣスパッタリング法を用いて形成した。窒化チタン膜は、チタンをスパッタリングターゲットとし、Ｎ２１００％を成膜ガスとして反応性スパッタリング法（ＤＣスパッタリング法）で形成した。タングステン膜および窒化チタン膜のエッチングには、過酸化水素水を用いた。ＩＧＺＯ膜のエッチングには、過酸化水素水とアンモニアの混合水溶液を用いた。また、ＩＧＺＯ膜のエッチング深さは、エッチングの前後における分光エリプソメトリーを用いて測定した残膜の厚さから求めた。
図２２に示すように、ＩＧＺＯ膜上にタングステン膜を形成したサンプルでは、ＩＧＺＯ膜の表面から約５ｎｍの深さまで低抵抗化していることが確認できた。これは、ＩＧＺＯ膜の表面近傍に低抵抗なＩＧＺＯとタングステンの混合層が形成されていること、またはＩＧＺＯ膜中の酸素がタングステン膜中に移動することでＩＧＺＯ膜の表面近傍の酸素欠損によるｎ型化した領域が形成されていること、などを示唆している。
一方、ＩＧＺＯ膜上に窒化チタンを形成したサンプル、および導電膜を形成していないサンプルでは、ＩＧＺＯ膜の低抵抗化は確認できなかった。これは、窒化チタンを構成する元素がＩＧＺＯ膜中に移動しにくいこと、または、ＩＧＺＯ膜中の酸素は窒化チタン膜に移動しにくいこと、などを示唆している。
図２３（Ａ）は、スパッタリング法を用いてＩＧＺＯ膜を形成し、ＩＧＺＯ膜に積層してスパッタリング法によりタングステン膜または窒化チタン膜を形成し、その後加熱処理を施した後に、タングステン膜または窒化チタン膜を除去して作製したサンプルについて、ＩＧＺＯ膜をエッチングした深さに対するシート抵抗値を測定した結果である。また、比較として、ＩＧＺＯ膜上に導電膜を形成していないサンプルも作製した。なお、ＩＧＺＯ膜、タングステン膜、窒化チタン膜の形成および除去は、上述と同様に行った。加熱処理は、Ｎ２雰囲気下で４００℃、１時間の条件で行った。
図２３（Ａ）に示すように、いずれのサンプルにおいても、ＩＧＺＯ膜の低抵抗化が確認された。ここで、ＩＧＺＯ膜上にタングステン膜を形成したサンプルが、表面近傍で最も低抵抗化され、且つ、最も深くまで低抵抗化されていることが確認できた。これは、タングステン膜が最もＩＧＺＯ膜中の酸素を取り込みやすいことを示している。また、ＩＧＺＯ膜上に窒化チタンを形成したサンプルでは、ＩＧＺＯ膜上に導電膜を形成しないサンプルと同様の挙動を示している。すなわち、ＩＧＺＯ膜上にタングステン膜が形成されたサンプルでは、タングステン膜にＩＧＺＯ膜中の酸素が移動することによりＩＧＺＯ膜の低抵抗化が生じるのに対し、ＩＧＺＯ膜上に窒化チタン膜を形成したサンプルでは、ＩＧＺＯ膜から放出される酸素は窒化チタン膜を透過して上方に放出されることを示唆している。この結果は、実施例１で示したＳＩＭＳ分析の結果とよく一致している。
図２３（Ｂ）は、スパッタリング法により酸化シリコン膜を形成し、酸化シリコン膜上にスパッタリング法を用いてＩＧＺＯ膜を形成し、ＩＧＺＯ膜に積層してスパッタリング法によりタングステン膜または窒化チタン膜を形成し、その後加熱処理を施した後に、タングステン膜または窒化チタン膜を除去して作製したサンプルについて、ＩＧＺＯ膜をエッチングした深さに対するシート抵抗値を測定した結果である。また、比較として、ＩＧＺＯ膜上に導電膜を形成していないサンプルも作製した。酸化シリコン膜は、シリコンをスパッタリングターゲットとし、Ｏ２１００％を成膜ガスとして反応性スパッタリング法（ＤＣスパッタリング法）で形成した。なお、ＩＧＺＯ膜、タングステン膜、窒化チタン膜の形成および除去は、上述と同様に行った。加熱処理は、Ｎ２雰囲気下で４００℃、１時間の条件で行った。
図２３（Ｂ）では、図２３（Ａ）に示した結果と比較して、ＩＧＺＯ膜が低抵抗化される領域が厚さ方向に浅くなっていることが確認できた。これは、熱処理によって酸化シリコン膜からＩＧＺＯ膜に酸素が供給され、ＩＧＺＯ膜中の酸素欠損が低減されることによりＩＧＺＯ膜が高抵抗化されたことを示している。このように、ＩＧＺＯ膜よりも下側に酸素放出可能な膜を用いることで、ＩＧＺＯ膜の低抵抗化される領域の厚さを制御することができることが分かった。
以上により、タングステン膜などの酸素を取り込みやすい導電膜をＩＧＺＯ膜と接して形成することにより、ＩＧＺＯ膜の該導電膜と接する近傍の領域を低抵抗化させることができることが確認できた。さらに、熱処理を施すことにより、ＩＧＺＯ膜中の低抵抗化する領域を深さ方向に拡大させることができることが確認できた。また、ＩＧＺＯ膜の近傍に酸素放出可能な膜を形成することにより、低抵抗化する領域の厚さを制御することができることが分かった。
本実施例は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０２ 基板
１０４ 酸化物絶縁膜
１０５ 領域
１０６ 酸化物半導体層
１０６ａ ｎ型化領域
１０８ 導電膜
１０８ａ ソース電極層
１０８ｂ ドレイン電極層
１１０ 導電膜
１１０ａ ソース電極層
１１０ｂ ドレイン電極層
１１２ ゲート絶縁膜
１１３ 導電膜
１１４ ゲート電極層
１２０ 酸素
１１６ 保護絶縁膜
１５０ トランジスタ
１５２ トランジスタ
１５４ トランジスタ
１５６ トランジスタ
１５８ トランジスタ
１６８ａ ソース電極層
１６８ｂ ドレイン電極層
１７４ ゲート電極層
１７８ａ ソース電極層
１７８ｂ ドレイン電極層
１８０ａ ソース電極層
１８０ｂ ドレイン電極層
１９０ａ レジストマスク
１９０ｂ レジストマスク
１９２ レジストマスク
１９４ａ レジストマスク
１９４ｂ レジストマスク
１９６ レジストマスク
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５３０ 発光素子
６０１ 半導体基板
６０３ 素子分離領域
６０４ ゲート電極層
６０６ 酸化物半導体層
６０７ ゲート絶縁膜
６０９ ゲート電極層
６１１ａ 不純物領域
６１１ｂ 不純物領域
６１２ ゲート絶縁膜
６１５ 絶縁膜
６１６ａ ソース電極層
６１６ｂ ドレイン電極層
６１６ｃ 電極
６１７ 絶縁膜
６１８ 保護絶縁膜
６１９ａ コンタクトプラグ
６１９ｂ コンタクトプラグ
６２０ 絶縁膜
６２１ 絶縁膜
６２２ 絶縁膜
６２３ａ 配線
６２３ｂ 配線
６２４ 電極
６２５ 酸化物絶縁膜
６２６ａ ソース電極層
６２６ｂ ドレイン電極層
６２６ｃ 電極
６４５ 絶縁膜
６４６ 絶縁膜
６４９ 配線
６５６ 配線
６６０ 半導体膜
７１４ 光電変換素子
７１７ トランジスタ
７１９ トランジスタ
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
３０００ 基板
３１０６ 素子分離絶縁層
３１５０ 電極
３２００ トランジスタ
３２０２ トランジスタ
３２０４ 容量素子
３２２０ 酸化物絶縁膜
４１６２ トランジスタ
４２５０ メモリセル
４２５１ メモリセルアレイ
４２５１ａ メモリセルアレイ
４２５１ｂ メモリセルアレイ
４２５３ 周辺回路
４２５４ 容量素子
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (2)

  1. 酸化物絶縁膜上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、第１のソース電極層および第１のドレイン電極層を形成し、
    前記第１のソース電極層上、および前記第１のドレイン電極層上に、第２のソース電極層、および第２のドレイン電極層を、それぞれ形成し、
    前記第２のソース電極層上、および前記第２のドレイン電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極層を形成し、
    前記ゲート電極層上に、絶縁膜を形成し、
    前記絶縁膜を介して、前記ゲート絶縁膜へ、酸素を注入する半導体装置の作製方法であって、
    前記酸化物絶縁膜は、前記酸化物半導体層と接する領域を有し、
    前記酸化物絶縁膜は、前記第２のソース電極層の外側で、前記ゲート絶縁膜と接する領域を有し、
    前記酸化物絶縁膜は、前記第２のドレイン電極層の外側で、前記ゲート絶縁膜と接する領域を有し、
    前記絶縁膜は、前記ゲート絶縁膜と接する領域を有し、
    加熱処理を経て、前記ゲート絶縁膜中の酸素を、前記酸化物半導体層に供給することを特徴とする半導体装置の作製方法。
  2. 酸化物絶縁膜上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、第１のソース電極層および第１のドレイン電極層を形成し、
    前記第１のソース電極層上、および前記第１のドレイン電極層上に、第２のソース電極層、および第２のドレイン電極層を、それぞれ形成し、
    前記第２のソース電極層上、および前記第２のドレイン電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ゲート電極層を形成し、
    前記ゲート電極層上に、絶縁膜を形成し、
    前記絶縁膜を介して、前記ゲート絶縁膜へ、酸素を注入する半導体装置の作製方法であって、
    前記酸化物絶縁膜は、前記酸化物半導体層と接する領域を有し、
    前記酸化物絶縁膜は、前記第２のソース電極層の外側で、前記ゲート絶縁膜と接する領域を有し、
    前記酸化物絶縁膜は、前記第２のドレイン電極層の外側で、前記ゲート絶縁膜と接する領域を有し、
    前記絶縁膜は、前記ゲート絶縁膜と接する領域を有し、
    加熱処理を経て、前記酸化物絶縁膜中の酸素を、前記ゲート絶縁膜を介して、前記酸化物半導体層に供給することを特徴とする半導体装置の作製方法。
JP2012230364A 2012-10-17 2012-10-17 半導体装置の作製方法 Expired - Fee Related JP6059501B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012230364A JP6059501B2 (ja) 2012-10-17 2012-10-17 半導体装置の作製方法
US14/054,162 US9153436B2 (en) 2012-10-17 2013-10-15 Method for manufacturing semiconductor device
US14/813,413 US9852904B2 (en) 2012-10-17 2015-07-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012230364A JP6059501B2 (ja) 2012-10-17 2012-10-17 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016239099A Division JP6302037B2 (ja) 2016-12-09 2016-12-09 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2014082389A JP2014082389A (ja) 2014-05-08
JP2014082389A5 JP2014082389A5 (ja) 2015-09-03
JP6059501B2 true JP6059501B2 (ja) 2017-01-11

Family

ID=50475688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012230364A Expired - Fee Related JP6059501B2 (ja) 2012-10-17 2012-10-17 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US9153436B2 (ja)
JP (1) JP6059501B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6355374B2 (ja) 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9773915B2 (en) 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016042433A1 (en) 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112016001703B4 (de) * 2015-04-13 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren derselben
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置
WO2019092541A1 (ja) 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN115101476B (zh) * 2022-08-22 2022-11-11 泰科天润半导体科技（北京）有限公司 一种提高电流能力的对称碳化硅mosfet的制造方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6449270A (en) * 1987-08-20 1989-02-23 Fujitsu Ltd Manufacture of semiconductor device
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR20060097381A (ko) 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7906791B2 (en) * 2005-06-09 2011-03-15 Rohm Co., Ltd. Semiconductor light emitting element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224737A (ja) 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101711249B1 (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102450568B1 (ko) * 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101301463B1 (ko) 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
CN102742014B (zh) 2010-01-22 2015-06-24 株式会社半导体能源研究所 半导体装置
US8436403B2 (en) 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
CN113540253A (zh) * 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
WO2011118509A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101826831B1 (ko) 2010-04-23 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20200121376A (ko) 2010-04-23 2020-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012008390A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012077682A1 (ja) * 2010-12-08 2012-06-14 シャープ株式会社 半導体装置および表示装置
EP2657974B1 (en) 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20150333160A1 (en) 2015-11-19
JP2014082389A (ja) 2014-05-08
US9153436B2 (en) 2015-10-06
US20140106504A1 (en) 2014-04-17
US9852904B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
JP6059501B2 (ja) 半導体装置の作製方法
JP6021586B2 (ja) 半導体装置
TWI615974B (zh) 半導體裝置
JP6203601B2 (ja) 半導体装置
US9991395B2 (en) Semiconductor device and manufacturing method thereof
JP6285153B2 (ja) 半導体装置
JP6189042B2 (ja) 半導体装置
KR20140136381A (ko) 반도체 장치
JP6188775B2 (ja) 半導体装置
JP2014168049A (ja) 半導体装置およびその作製方法
JP6250883B2 (ja) 半導体装置
JP6302037B2 (ja) 半導体装置の作製方法
JP6345842B2 (ja) 半導体装置
JP6293229B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R150 Certificate of patent or registration of utility model

Ref document number: 6059501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees