(12) 特許公報(B2)

(11)特許番号

(24)登録日 平成28年10月7日 (2016.10.7)

特許第6017127号

(P6017127)

(45) 発行日 平成28年10月26日 (2016.10.26)

(19) 日本国特許庁(JP)

(51) Int.Cl.			FΙ		
HO1L	29/12	(2006.01)	HO1L	29/78	652T
HO1L	29/78	(2006.01)	HO1L	29/78	652K
HO1L	29/739	(2006.01)	HO1L	29/78	653A
			HO1L	29/78	655A

- 請求項の数 5 (1	全 1	上見	I)
--------------	------------	----	----

(21) 出願番号 (22) 出願日	特願2011-217802 (P2011-217802) 平成23年9月30日 (2011.9.30)	(73)特許権者	音 000003078 株式会社東芝
(65) 公開番号	特開2013-77761 (P2013-77761A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成25年4月25日 (2013.4.25)	(74) 代理人	100119035
審査請求日	平成25年10月9日 (2013.10.9)		弁理士 池上 徹真
審判番号	不服2015-10290 (P2015-10290/J1)	(74) 代理人	100141036
審判請求日	平成27年6月2日 (2015.6.2)		弁理士 須藤 章
		(74)代理人	100088487
			弁理士 松山 允之
		(72)発明者	鈴木 拓馬
			東京都港区芝浦一丁目1番1号 株式会社
			東芝内
			最終頁に続く

(54) 【発明の名称】炭化珪素半導体装置

- (57)【特許請求の範囲】
- 【請求項1】

炭化珪素層と、

<u>少なくとも一部に凸部を有し、前記炭化珪素層の第1の主面上に配置された炭化珪素の</u> n⁻層と、

<u>前記n 層の一部に、前記炭化珪素のn 層の凸部を挟むように対峙した炭化珪素の第</u> 1 および第 2 の p ウェル領域と、

<u>前記n</u> 層と前記第1および第2のp ウェル領域表面に、前記第1のp ウェル領域 から前記第2のp ウェル領域に向かう方向に延在するトレンチ溝と、

前記<u>第1および第2の</u>p[・]ウェル領域中の一部表面に<u>、前記n[・]層の凸部に近接した炭</u>¹ 化珪素の第1および第2のn⁺領域と、

10

<u>前記第1および第2</u>のp⁻ウェル領域中の一部表面に<u>、前記炭化珪素の第1および第2</u> のn⁺領域に隣接した炭化珪素の第1および第2のp⁺領域と、

前記 n ⁻ 層の凸部上と、前記第1のp ⁻ ウェル領域と前記第2のp ⁻ ウェル領域と前記 第1のn ⁺ 領域と前記第2のn ⁺ 領域表面上、<u>トレンチ側壁面、およびトレンチ底部面に</u> あるゲート絶縁膜と、

前記ゲート絶縁膜上の第1の電極と、

- 前記第1のn⁺領域と前記第1のp⁺領域の<u>上表面、トレンチ側壁面、およびトレンチ</u> 底部面上の第2の電極と、
 - 前記第2のn⁺領域と前記第2のp⁺領域の<u>上表面、トレンチ側壁面、およびトレンチ</u> ²⁰

底部面上の第3の電極と、

前記炭化珪素層の前記第1の主面とは反対の第2の主面側の第4の電極とを備えた半導体装置であって、

駆動時に、前記第2の電極から前記第1のp⁺領域、前記第1のn⁺領域、前記n⁻層 の凸部に至り、前記n⁻層、前記炭化珪素層、前記第4電極に向かって延在し、かつ前記 第3の電極から前記第2のp⁺領域、前記第2のn⁺領域、前記前記n⁻層の凸部に至り 、前記n⁻層、前記炭化珪素層、前記第4電極に向かって延在する、チャネルが形成され

前記トレンチ溝の側壁面が、 { 1 0 - 1 0 } 面、 { 1 1 - 2 0 } 面、 { 0 3 - 3 8 } 面の 少なくとも一つを含むことを特徴とする半導体装置。

【請求項2】

前記炭化珪素層の表面が、 { 0 0 0 1 } 面であることを特徴とする請求項1に記載の半 導体装置。

【請求項3】

前記トレンチ溝の底面が、 { 0 0 0 1 } 面であることを特徴とする請求項1または請求 項2に記載の半導体装置。

【請求項4】

前記チャネルが、MISFETまたはIGBTのチャネルであることを特徴とする請求 項1乃至3のいずれか1項に記載の半導体装置。

【請求項5】

前記トレンチ溝の深さは、前記n⁻層の厚さより浅いことを特徴とする請求項1乃至4 のいずれか1項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、炭化珪素(SiC)を用いた半導体装置に関する。

【背景技術】

【0002】

次世代のパワー半導体デバイス材料として炭化珪素(以下、SiCとも記述する)が期待されている。SiCはSiと比較して、バンドギャップが3倍、破壊電界強度が約10倍、及び熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。

[0003]

このような、SiCの特性を利用した高耐圧半導体デバイスとして例えば、縦型のMI SFETやIGBTがあげられる。MISFETやIGBTでは、デバイスの高性能化の ために、チャネルの移動度を上げ、低オン抵抗を実現することが要求される。

【先行技術文献】
【特許文献】
【9
【9
【9
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
1

の向上も要求される。

[0006]

30

10

本発明は、上記事情を考慮してなされたものであり、その目的とするところは、SiC を用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を 提供することにある。

【課題を解決するための手段】

[0007]

この実施の形態の半導体装置は、炭化珪素層と、少なくとも一部に凸部を有し、前記炭 化珪素層の第1の主面上に配置された炭化珪素のn⁻層と、前記n⁻層の一部に、前記炭 化珪素のn 層の凸部を挟むように対峙した炭化珪素の第1および第2のp ウェル領域 と、前記 n ⁻ 層と前記第1 および第2の p ⁻ ウェル領域表面に、前記第1の p ⁻ ウェル領 域から前記第2のp⁻ウェル領域に向かう方向に延在するトレンチ溝と、前記第1および 第2のp.ウェル領域中の一部表面に、前記n.層の凸部に近接した炭化珪素の第1およ び第2のn⁺領域と、前記第1および第2のp⁻ウェル領域中の一部表面に、前記炭化珪 素の第1および第2のn⁺領域に隣接した炭化珪素の第1および第2のp⁺領域と、前記 n ⁻ 層の凸部上と、前記第1のp⁻ウェル領域と前記第2のp⁻ウェル領域と前記第1の n * 領域と前記第2のn * 領域表面上、トレンチ側壁面、およびトレンチ底部面にあるゲ ート絶縁膜と、前記ゲート絶縁膜上の第1の電極と、前記第1のn⁺領域と前記第1のp *領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第2の電極と、前記第2の n * 領域と前記第2のp * 領域の上表面、トレンチ側壁面、およびトレンチ底部面上の第 3の電極と、前記炭化珪素層の前記第1の主面とは反対の第2の主面側の第4の電極とを 備えた半導体装置であって、駆動時に、前記第2の電極から前記第1のp⁺領域、前記第 1のn * 領域、前記n ⁻ 層の凸部に至り、前記n ⁻ 層の凸部、前記炭化珪素層、前記第4 電極に向かって延在し、かつ前記第3の電極から前記第2のp^領域、前記第2のn^領 域、前記前記 n 一層の凸部に至り、前記 n 一層の凸部、前記炭化珪素層、前記第4 電極に 向かって延在する、チャネルが形成され、前記トレンチ溝の側壁面が、{10-10}面 、{11-20}面、{03-38}面の少なくとも一つを含むことを特徴とする。

【図面の簡単な説明】

[0008]

【図1】図1は、実施例1のMISFETの構成を示す斜視図である。

【図2】図2は、実施例1の半導体装置の製造方法を示す工程斜視図である。

【図3】図3は、実施例1の半導体装置の製造方法を示す工程斜視図である。

【図4】図4は、実施例1の半導体装置の製造方法を示す工程斜視図である。

【図5】図5は、本実施の形態の半導体装置と従来の形態の半導体装置の単位セル構造と

、単位セル面積あたりのチャネル幅と実効反転チャネル移動度の比較結果を示す模式図で ある。

【図6】図6は、実施例2の半導体装置であるIGBTの構成を示す斜視図である。

【発明を実施するための形態】

[0009]

以下、本実施の形態を完成するに至った経緯について説明する。

上述のように、SiCを用いたMISFETやIGBTでは、デバイスの高性能化のた めに、チャネルの移動度を上げ低オン抵抗を実現することが要求されている。

もっとも、SiC上に形成されるゲート絶縁膜とSiCとの界面、特に熱酸化膜との界 面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題が ある。

[0011]

界面準位が形成されにくく、より高いチャネル移動度を達成できるSiC結晶面にチャ ネルを形成することで、低オン抵抗を実現することができる。このため、一般に市販され ている(0001)面のSiC基板や、(000-1)面のSiC基板にトレンチ構造を 設け、トレンチ側壁をチャネルとして利用したSiCトレンチMISFETが、プレーナ

10

20

30

10

20

30

40

50

ー型MISFETよりも低オン抵抗である高耐圧半導体素子を実現する手段として用いられている。

(4)

【0012】

S i C トレンチ M I S F E T はチャネルを基板に対して垂直方向に形成するために、単位セルあたりの面積を低減することが可能であり、セルの高集積化による特性オン抵抗の低減にも有効な構造である。

【0013】

一方、SiC縦型パワー半導体デバイスは、前述したように大きなバンドギャップ、大きな破壊電界強度、及び優れた熱伝導率などの特性を有しており、これらの特性を活かすために、ドリフト層の厚さをSiの縦型パワー半導体デバイスの10分の1程度にして用いる。

[0014]

このため、従来のSiCトレンチMISFETはSiトレンチMISFETと比較して 、逆方向電圧を印加した際に、トレンチ底に接するゲート絶縁膜に高電界が印加され、ゲ ート絶縁膜の破壊や信頼性の低下などが生じやすいという、SiC特有の課題がある。

【0015】

上記課題を解決するために、トレンチ底のゲート絶縁膜が接するSiC部分にp型領域 を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる構造が検討さ れている。

[0016]

すなわち、SiCトレンチMOSFETのトレンチ底のゲート絶縁膜に接するSiC部 分にp型領域を設けた半導体装置が知られている(特許文献1参照)。

【0017】

また、上記課題を解決するために、ソース領域にトレンチ構造を設け、ソース領域の下 部にp型領域を設けることで、トレンチ底のゲート絶縁膜に印加される電界を緩和させる 構造がある。

[0018]

さらに、SiCトレンチMOSFETのソース領域にもトレンチ構造を設け、ソース領 域の下部にp型領域を設けた半導体装置も知られている。

【0019】

これらの構造は、いずれの場合もJFET領域として働くため、ゲート絶縁膜の電界強度を緩和させる一方、JFET抵抗の寄生によりオン抵抗が増大するという、トレードオフが存在する。

[0020]

本実施の形態は、上記事情を背景に完成されたものである。

本実施の形態の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、トレンチ 溝の側壁面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネル を有することを特徴とする。

【0021】

前記チャネルは、トレンチ溝の側壁面と、炭化珪素層の表面と、トレンチ溝の底面との 少なくとも1つ以上に形成されることが望ましい。

【0022】

前記トレンチ溝の側壁面は、{10-10}面、{11-20}面、{03-38}面 の少なくとも一つを含むことが望ましい。

【0023】

前記炭化珪素層の表面は{0001}面であることが望ましい。

[0024]

前記トレンチ溝の底面は{0001}面であることが望ましい。

【0025】

10

前記チャネルは、MISFETまたはIGBTのチャネルであることが望ましい。 【0026】

上記本実施の形態によれば、MISFETの単位セル面積あたりのチャネル幅を、従来のSiCトレンチ型MISFETと同等、またはそれ以上にしつつ、従来のSiCトレンチ型MISFETのトレンチ溝底面のゲート絶縁膜の信頼性よりも、高い信頼性をもつSiC MISFETが実現できる。

[0027]

さらに、従来のSiCプレーナー型MOSFETでチャネルとして用いられる結晶面に 加えて、よりも高い反転チャネル移動度を実現可能な結晶面をチャネルとして併用するこ とで、従来のSiCプレーナー型MISFETよりもオン抵抗の低いSiC MISFE Tが実現できる。

【0028】

これらの結果として、本実施の形態によれば、SiCを用いた、低オン抵抗、かつ信頼 性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。

【0029】

以下、実施例により実施の形態を説明する。

(実施例1)

本実施例の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、トレンチ溝の側壁 面にチャネルを有し、炭化珪素層の面に対して水平方向に電気伝導するチャネルを有する ²⁰

[0030]

ここでは、縦型のMISFETを例に説明する。上記構成を有することにより、単位セ ル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗 が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜が従来のトレンチM ISFETのようにドリフト層に突き出ていないため、逆方向電圧印加時のトレンチ溝底 面付近のゲート絶縁膜の電界強度が緩和され、信頼性が向上し、信頼性の高いMISFE Tが実現される。

【0031】

図1は、本実施の形態の半導体装置であるMISFETの構成を示す斜視図である。こ ³⁰ のMISFET100は、第1と第2の主面を有するSiC基板12を備えている。図1 においては、第1の主面とは図の上側の面であり、第2の主面とは図の下側の面である。 このSiC基板12は、不純物濃度5×10¹⁸~1×10¹⁹ cm⁻³程度の、例えば 窒素(N)をn型不純物として含む六方晶の4H-SiC基板(n⁺基板)である。 【0032】

このSiC基板12は第1の主面として(0001)面を備えている。この第1の主面 上には、n型不純物の不純物濃度5×10¹⁵~2×10¹⁶ cm⁻³程度のn型のn⁻ 層14が形成されている。n⁻層14の膜厚は、例えば5~10µm程度である。 【0033】

n⁻ 層14とpウェル領域16の一部表面には、トレンチ溝40が形成されている。ト ⁴⁰ レンチ溝は深さが、例えば1µm程度である。また、トレンチ溝の幅は例えば1µm程度 であり、トレンチ溝同士の間隔は例えば1µm程度である。

【0034】

トレンチ溝40の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、 チャネル抵抗を低減することが出来る。

[0035]

トレンチ溝40の側壁は、例えば(11-20)面が露出している。トレンチ溝40の 底面には例えば(0001)面が露出している。

【 0 0 3 6 】

n⁻層14の一部表面には、p型不純物の不純物濃度1×10¹⁶~5×10¹⁷ cm 50

⁻³程度のp型のpウェル領域16が形成されている。pウェル領域16の深さは、例えば0.6µm程度である。

【0037】

pウェル領域16の一部表面には、n型不純物の不純物濃度1×10²⁰程度のn型の ソース領域18が形成されている。ソース領域18の深さは、pウェル領域16の深さよ りも浅く、例えば0.3μm程度である

【0038】

また、 p ウェル領域 1 6 の一部表面であって、 n 型のソース領域 1 8 の側方に、 p 型不 純物の不純物濃度 1 × 1 0 ^{1 9} ~ 1 × 1 0 ^{2 0} c m ^{- 3}程度の p 型の p ウェルコンタクト 領域 2 0 が形成されている。 p ウェルコンタクト領域 2 0 の深さは、 p ウェル領域 1 6 の ¹⁰ 深さよりも浅く、例えば 0 .3 μ m 程度である。

【0039】

さらに、 p ウェル領域 1 6、 n ⁻ 層 1 4 の表面に連続的に、これらの領域および層を跨 ぐように形成されたゲート絶縁膜 2 8 を有している。すなわち、 S i C 層 1 4 の (0 0 0 1)面上にゲート絶縁膜 2 8 が形成されている。

[0040]

このゲート絶縁膜28は、例えばCVD法によって堆積したSiO₂を主成分とする膜 である。

【0041】

ゲート絶縁膜28の膜厚は、30nm以上100nm以下であることが望ましい。30 20 nm未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、100nm より大きいとMISFETの駆動力が劣化する恐れがある。

【0042】

そして、ゲート絶縁膜28上には、ゲート電極30が形成されている。ゲート電極30 には、例えばポリシリコン等が適用可能である。ゲート電極30上には、例えば、シリコ ン酸化膜で形成される層間絶縁膜32が形成されている。

【0043】

そして、ソース領域18と、 pウェルコンタクト領域20と電気的に接続されるソース ・ pウェル共通電極24を備えている。ソース・ pウェル共通電極24は、例えば、Ni のバリアメタル層24aと、バリアメタル層24a上のA1のメタル層24bとで構成さ れる。Niのバリアメタル層24aとA1のメタル層24bとは反応により合金を形成し ていてもよい。また、SiC基板12の第2の主面上には、ドレイン電極36が形成され ている。

[0044]

なお、本実施の形態において、n型不純物は例えば、窒素(N)が好ましいが、リン(P)、またはヒ素(As)等を適用することも可能である。また、p型不純物は例えば、 アルミニウム(Al)が好ましいがボロン(B)等を適用することも可能である。 【0045】

(製造方法)

次に本実施例の半導体装置の製造方法について説明する。図2~図4は、本実施の形態 ⁴⁰の半導体装置の製造方法を示す工程斜視図である。

【0046】

まず、図2(a)に示すように、n型不純物としてリンまたは窒素を不純物濃度1×1 0¹⁹ cm⁻³程度含み、例えば、厚さ300μmであり、六方晶系の結晶格子を有する 低抵抗の4H-SiC基板12を準備する。そして、SiC基板12の一方の主面である (000-1)面上にエピタキシャル成長法により、n型不純物として、例えば窒素を不 純物濃度5×10¹⁵ cm⁻³程度含み、厚さが10μm程度の高抵抗のSiC層14を 成長させる。 【0047】

50

次に、図2(b)に示すように、適切なマスク材を用いてSiC層14にトレンチ溝4 0をドライエッチングにて形成する。トレンチ溝の深さは、例えば1µm程度である。ま た、トレンチ溝の幅は例えば1µm程度であり、トレンチ溝同士の間隔は例えば1µm程 度である。

【0048】

トレンチ溝40の深さをさらに深くすることで、単位セルあたりのゲート幅が増加し、 チャネル抵抗を低減することが出来る。

【0049】

次に、図2(c)に示すように、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し、pウェル領域16を形成する。

[0050]

次に、図3(d)に示すように、適切なマスク材を用いてn型不純物であるリンをSi C層14にイオン注入し、ソース領域18を形成する。その後、図3(e)に示すように 、適切なマスク材を用いてp型不純物であるアルミニウムをSiC層14にイオン注入し 、pウェルコンタクト領域20を形成する。この後、例えば1800 程度の熱処理によ りイオン注入した不純物を活性化する。

[0051]

次に、図3(f)に示すように、TEOS(テトラエトキシシラン)と酸素ガスを用いたLP-CVD法により、SiC層14の(0001)面に酸化物膜28aを形成する。 形成する酸化物膜28aの膜厚は例えば、60nmである。

【0052】

次に、いわゆるPOA(Post Oxidation Annealing)処理を 行う。例えば、1200 の温度で、アンモニアガスを含む雰囲気中で熱処理(アンモニ アアニールまたはNH₃アニール)し、アンモニア熱窒化を行うことで、界面準位密度が 減少しMISFETのチャネル駆動力が向上する。

【0053】

このとき、POA処理は例えば水素(H₂)、水蒸気(H₂O)雰囲気等で処理を行え ば、水素終端の効果によって界面準位密度が減少し、また、アンモニア(NH₃)、亜酸 化窒素(N₂O)、一酸化窒素(NO)雰囲気等で処理を行えば、窒素終端の効果によっ て界面準位密度が減少する。

【0054】

次に、図4(g)に示すように、ゲート絶縁膜28上にポリシリコンを堆積し、適切な マスク材を用いてポリシリコンをパターニングしてゲート電極30を形成する。 【0055】

その後、公知の半導体プロセスにより、層間絶縁膜32、ソース・pウェル共通電極2 4、ドレイン電極36を形成し、図1に示す縦型のMISFETが製造される。 【0056】

本実施の形態の製造方法によれば、単位セル面積あたりのチャネル幅が増大され、チャネル抵抗が低減する。したがって、オン抵抗が低く駆動力の高いMISFETが実現される。また、ゲート絶縁膜が従来のトレンチMISFETのようにドリフト層に突き出ていないため、ゲート絶縁膜の信頼性が向上し、信頼性の高いMISFETが実現される。 【0057】

図5、及び表1に、本実施の形態の半導体装置と従来の形態の半導体装置の単位セル構造と、単位セル面積あたりのチャネル幅と実効反転チャネル移動度の比較結果を示す。 【0058】 20

10

【表1】

	実施例	従来例1	従来例2
	FIN型	プレーナ型	トレンチ型
単位体積あたりのゲ	0.67	0.25	0.64
ート巾 (µm)			
実効チャンネル移動	83	5 0	100
度µeff [cm ²			
/V s]			

[0059]

本実施の形態の半導体装置の単位セル構造においては、単位セル面積あたりのチャネル 幅が0.67µmと最も高い。

【0060】

また、実効的な反転チャネル移動度は従来構造1に示したプレーナー型MISFET、 よりも高く、従来構造2に示したトレンチ型MISFET値よりも低い。

【0061】

従って、従来例1のプレーナー型MISFETよりも低オン抵抗で、かつ従来例2のト 20 レンチMISFETよりも信頼性が高い、MISFETが実現される。

【0062】

(実施例2)

実施例1の半導体装置においては、SiC基板がn型であるのに対し、本実施例2の半 導体装置は、p型でありIGBT(Insulated Gate Bipolar T ransistor)を構成する。SiC基板の不純物タイプが異なる点以外は実施例1 と同様であるので、重複する記載を省略する。

【0063】

図 6 は、本実施の形態の半導体装置である I G B T の構成を示す斜視図である。この I G B T 3 0 0 は、第 1 と第 2 の主面を有する S i C 基板 5 2 を備えている。図 6 において は、第 1 の主面とは図の上側の面であり、第 2 の主面とは図の下側の面である。この S i C 基板 5 2 は、不純物濃度 5 × 1 0 ^{1 8} ~ 1 × 1 0 ^{1 9} c m ^{- 3}程度の、例えば A 1 を p 型不純物として含む六方晶の 4 H - S i C 基板 (p ⁺ 基板) である。

[0064]

また、本実施の形態の半導体装置の製造方法は、準備するSiC基板が、例えばAlを p型不純物として含む六方晶の4H-SiC基板(p⁺基板)であること以外は実施例1 と同様である。したがって、本実施例の半導体装置によれば、オン抵抗が低く駆動力の高 いIGBTが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いIGBT が実現される。低オン抵抗、かつ信頼性にも優れたIGBTを製造することが可能となる

40

30

10

[0065]

(変形例)

以上の説明では、トレンチ形状として、断面矩形の例を示したが、必ずしも断面矩形で ある必要はなく、断面三角形、あるいは台形のような形状であっても良い。トレンチ壁面 もしくは底面が、SiCの電荷移動性に優れた面で形成されていることが必要であり、こ の条件を満たすことによって断面形状は適宜設計可能である。

【0066】

(変形例)

以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として 提示したものであり、発明の範囲を限定することは意図していない。これらの実施の形態 50

(8)

は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で 、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明 の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に 含まれるものである。

【符号の説明】

- [0067]
 - 12...SiC基板
 - 16…pウエル領域
 - 18…ソース領域
 - 20…ウェルコンタクト領域
 - 24…ソース・pウェル共通電極
 - 28…ゲート絶縁膜
 - 30…ゲート電極
 - 36…ドレイン電極
 - 40...トレンチ溝

【図1】





(b)



(g)







【図4】





【図6】







フロントページの続き

合議体

審判長 河口 雅英 審判官 小田 浩

審判官加藤浩一

 (56)参考文献
 特開2010-258385(JP,A)

 特開2000-323712(JP,A)

 国際公開第2010/110253(WO,A1)

(58)調査した分野(Int.Cl., DB名) H01L29/12 H01L29/739 H01L29/78